KR102488583B1 - 메모리 장치 및 이의 기준전압 설정 방법 - Google Patents
메모리 장치 및 이의 기준전압 설정 방법 Download PDFInfo
- Publication number
- KR102488583B1 KR102488583B1 KR1020160073722A KR20160073722A KR102488583B1 KR 102488583 B1 KR102488583 B1 KR 102488583B1 KR 1020160073722 A KR1020160073722 A KR 1020160073722A KR 20160073722 A KR20160073722 A KR 20160073722A KR 102488583 B1 KR102488583 B1 KR 102488583B1
- Authority
- KR
- South Korea
- Prior art keywords
- reference voltage
- data
- reset
- memory cell
- setting circuit
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0064—Verifying circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0097—Erasing, e.g. resetting, circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1069—I/O lines read out arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1096—Write circuits, e.g. I/O line write drivers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
Abstract
메모리 장치는 라이트 드라이버, 센스앰프 및 기준전압 설정 회로를 포함할 수 있다. 상기 라이트 드라이버는 메모리 셀로 셋 데이터 또는 리셋 데이터를 프로그램할 수 있다. 상기 센스앰프는 가변 기준전압으로 메모리 셀에 저장된 데이터를 센싱할 수 있다. 상기 기준전압 설정 회로는 셋 데이터 분포를 만족시키는 최소 레벨을 갖는 셋 기준전압을 설정하고, 상기 셋 기준전압으로부터 설정 리셋 기준전압을 설정할 수 있다.
Description
본 발명은 반도체 장치에 관한 것으로, 더 상세하게는 메모리 장치 및 이의 기준전압 설정 방법에 관한 것이다.
종래의 DRAM은 캐패시터로 구성된 메모리 셀을 포함하고, 상기 메모리 셀에 전하를 충전하거나 방전하면서 데이터를 저장한다. 그러나, 캐패시터의 특성상 누설전류가 존재하기 때문에, 상기 DRAM은 휘발성 메모리라는 단점을 갖는다. 상기 DRAM의 단점을 개선하기 위해, 비휘발성이며 데이터의 리텐션이 불필요한 메모리들이 개발되고 있다. 특히, 메모리 셀을 구성하는 물질을 변화시켜 비휘발성을 구현하려는 시도가 계속되고 있으며, 그 중 하나가 저항성 메모리 셀을 저항성 메모리 장치이다. 상기 저항성 메모리 장치는 상변화 메모리 장치 또는 저항 메모리 장치를 포함할 수 있다.
저항성 메모리 장치는 가변 저항성 물질로 구성된 메모리 셀을 포함하고, 상기 가변 저항성 물질은 자신을 통해 흐르는 전류의 크기에 따라 가변되는 저항 값을 가질 수 있다. 따라서, 상기 메모리 셀로 인가되는 전류의 크기를 조절함으로써 원하는 데이터를 상기 메모리 셀에 프로그램할 수 있다. 예를 들어, 상기 메모리 셀은 셋 데이터를 저장하기 위해 저 저항 상태로 설정될 수 있고, 상기 메모리 셀은 리셋 데이터를 저장하기 위해 고 저항 상태로 설정될 수 있다.
상기 저항성 메모리 장치는 원하는 데이터를 정확하게 라이트 하기 위해 프로그램 및 검증 동작을 수행할 수 있다. 예를 들어, 원하는 데이터를 메모리 셀에 프로그래밍하고, 원하는 데이터가 상기 메모리 셀에 정상적으로 프로그래밍되었는 여부를 검증하기 위해 검증 리드 동작이 수행될 수 있다. 상기 메모리 셀에 원하는 데이터가 프로그래밍된 경우 프로그램 동작은 종료될 수 있다. 반대로 상기 메모리 셀에 원하는 데이터가 프로그래밍되지 않은 경우, 프로그램 동작과 검증 리드 동작은 반복하여 수행될 수 있다. 위와 같이, 프로그램 동작과 검증 리드 동작을 반복하면 언젠가는 원하는 데이터를 메모리 셀에 기입할 수 있겠지만, 프로그램 및 검증 동작이 반복되면서 메모리 셀의 내구성(Endurance)에 좋지 않은 영향을 미칠 수 있다.
본 발명의 실시예는 셋 데이터 또는 리셋 데이터 분포를 만족시키는 최소 레벨을 갖는 셋 기준전압 및 리셋 기준전압을 설정할 수 있는 메모리 장치 및 기준전압 설정 방법을 제공할 수 있다.
본 발명의 실시예에 따른 메모리 장치는 메모리 셀로 셋 데이터 또는 리셋 데이터를 프로그램하는 라이트 드라이버; 메모리 셀에 저장된 데이터를 센싱하여 출력 신호를 생성하는 센스앰프; 및 상기 출력 신호에 기초하여 상기 센스앰프로 가변 기준전압을 제공하여 셋 기준전압을 설정하고, 상기 셋 기준전압보다 기설정된 레벨만큼 높은 레벨을 갖는 설정 리셋 기준전압을 설정하는 기준전압 설정 회로를 포함할 수 있다.
본 발명의 실시예에 따른 메모리 장치는 메모리 셀로 셋 데이터 또는 리셋 데이터를 프로그램하는 라이트 드라이버; 상기 메모리 셀에 저장된 데이터를 복수의 기준전압과 비교하여 복수의 출력 신호를 생성하는 데이터 센싱 회로; 및 상기 복수의 출력 신호에 기초하여 셋 데이터 분포를 만족시키는 최소 레벨을 갖는 셋 기준전압을 설정하고, 상기 셋 기준전압보다 기설정된 레벨만큼 높은 레벨을 갖는 설정 리셋 기준전압을 설정하는 기준전압 설정 회로를 포함할 수 있다.
본 발명의 실시예는 메모리 셀의 내구성을 향상시키고, 메모리 장치의 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 메모리 장치에 저장되는 데이터의 저항 분포를 보여주는 도면,
도 2는 본 발명의 실시예에 따른 메모리 장치의 구성을 보여주는 도면,
도 3은 본 발명의 실시예에 따른 메모리 장치의 동작을 보여주는 흐름도,
도 4는 본 발명의 실시예에 따른 메모리 장치의 구성을 보여주는 도면,
도 5는 본 발명의 실시예에 따른 메모리 장치의 동작을 보여주는 흐름도,
도 6은 본 발명의 기술적 사상의 다양한 실시예들에 따른 메모리 장치를 구비하는 메모리 카드를 나타낸 개략도,
도 7은 본 발명의 기술적 사상의 다양한 실시예들에 따른 메모리 장치를 구비하는 전자 장치를 설명하기 위한 블록도,
도 8은 본 발명의 기술적 사상의 다양한 실시예들에 따른 메모리 장치를 구비하는 데이터 저장 장치를 나타낸 블록도,
도 9는 본 발명의 기술적 사상의 다양한 실시예들에 따른 메모리 장치를 구비하는 전자 시스템 블록도이다.
도 2는 본 발명의 실시예에 따른 메모리 장치의 구성을 보여주는 도면,
도 3은 본 발명의 실시예에 따른 메모리 장치의 동작을 보여주는 흐름도,
도 4는 본 발명의 실시예에 따른 메모리 장치의 구성을 보여주는 도면,
도 5는 본 발명의 실시예에 따른 메모리 장치의 동작을 보여주는 흐름도,
도 6은 본 발명의 기술적 사상의 다양한 실시예들에 따른 메모리 장치를 구비하는 메모리 카드를 나타낸 개략도,
도 7은 본 발명의 기술적 사상의 다양한 실시예들에 따른 메모리 장치를 구비하는 전자 장치를 설명하기 위한 블록도,
도 8은 본 발명의 기술적 사상의 다양한 실시예들에 따른 메모리 장치를 구비하는 데이터 저장 장치를 나타낸 블록도,
도 9는 본 발명의 기술적 사상의 다양한 실시예들에 따른 메모리 장치를 구비하는 전자 시스템 블록도이다.
도 1은 본 발명의 실시예에 따른 메모리 장치에 저장되는 데이터의 저항 분포를 보여주는 도면이다. 도 1에서, 상기 메모리 장치의 메모리 셀에는 셋 데이터(SET)와 리셋 데이터(RESET)가 프로그램될 수 있다. 상기 셋 데이터(SET)는 낮은 저항 값을 가질 수 있고, 상기 리셋 데이터(RESET)는 상대적으로 높은 저항 값을 가질 수 있다. 실선으로 표시된 저항 분포를 먼저 살펴보면, 상기 셋 데이터(SET)의 저항 분포는 제 1 셋 기준전압(SREF1)으로 센싱될 수 있다. 즉, 상기 제 1 셋 기준전압(SREF1)은 셋 분포를 만족시킬 수 있다. 상기 리셋 데이터(RESET)를 센싱하기 위한 제 1 리셋 기준전압(RSREF1)은 상기 제 1 셋 기준전압(SREF1)으로부터 기설정된 레벨만큼 높은 레벨을 갖도록 설정될 수 있다. 상기 기설정된 레벨은 셋 데이터(SET)와 리셋 데이터(RESET)의 최소한의 센싱 마진(ΔV)일 수 있다. 여기서, 최소한의 센싱 마진은 셋 데이터(SET)와 리셋 데이터(RESET)를 센싱하기 위한 것일 수 있다. 점선으로 표시된 저항 분포를 살펴보면, 실선의 경우보다 셋 데이터(SET)의 분포가 보다 낮은 저항 영역에서 형성되는 것을 볼 수 있다. 이 때, 상기 셋 데이터(SET)를 센싱하기 위한 기준전압은 상기 제 1 셋 기준전압(SREF1)보다 낮은 레벨을 갖는 제 2 셋 기준전압(SREF2)으로 설정되면 충분하다. 이에 따라, 상기 제 2 리셋 기준전압(RSREF2) 또한 상기 제 1 리셋 기준전압(RSREF1)보다 낮은 레벨로 설정될 수 있다. 상기 셋 데이터(SET) 및 리셋 데이터(RESET)의 저항 분포는 메모리 셀의 특성에 따라 메모리 셀마다 서로 다른 값을 가질 수 있다. 그러나, 점선과 같이 메모리 셀의 특성에 따라 리셋 기준전압의 레벨을 낮출 수 있음에도 불구하고 높은 레벨을 갖는 일정한 리셋 기준전압을 설정하는 경우 메모리 셀의 내구성에 문제를 발생시킬 수 있다. 예를 들어, 메모리 셀로 리셋 데이터(RESET)를 프로그램할 때, 상기 메모리 셀은 상기 제 1 리셋 기준전압(RSEF1)을 만족시키는 저항 분포를 갖도록 프로그램되어야 하므로 강한 전류를 인가 받게 된다. 따라서, 메모리 셀의 특성에 따라 리셋 기준전압의 레벨을 낮추는 것은 메모리 장치의 내구성 및 신뢰성에 중요한 역할을 할 수 있다.
도 2는 본 발명의 실시예에 따른 메모리 장치(1)의 구성을 보여주는 도면이다. 도 2에서, 상기 메모리 장치(1)는 메모리 셀(110), 라이트 드라이버(120), 센스앰프(SA, 130) 및 기준전압 설정 회로(140)를 포함할 수 있다. 상기 메모리 셀(110)은 상변화 또는 저항 값 변화에 따라 데이터를 저장할 수 있다. 상기 메모리 셀(110)은 상변화 물질 또는 가변 저항 물질로 구성될 수 있고, 인가되는 전류의 세기에 따라 서로 다른 데이터를 저장할 수 있다. 예를 들어, 상기 메모리 셀(110)이 낮은 저항 상태가 되면 셋 데이터를 저장할 수 있고, 상기 메모리 셀(110)이 높은 저항 상태가 되면 리셋 데이터를 저장할 수 있다. 상기 메모리 장치(1)는 저항 값의 변화에 따라 데이터를 저장할 수 있는 저항성 메모리 장치일 수 있고, 예를 들어, 상변화 메모리 또는 저항 메모리를 포함할 수 있다. 상기 메모리 셀(110)은 특정 비트라인(BL) 및 특정 워드라인(WL)과 연결될 수 있다. 상기 메모리 셀(110)은 특정 비트라인(BL)이 선택되면 컬럼 스위치(111)를 통해 동작 노드(ON)와 연결될 수 있다. 상기 메모리 셀(110)은 특정 워드라인(WL)이 선택되면 로우 스위치(112)를 통해 저전압 단자(VL)와 연결될 수 있다. 상기 저전압 단자(VL)는 상기 메모리 셀(110)로 저전압을 제공할 수 있고, 상기 저전압은 예를 들어, 접지전압 또는 벌크 바이어스 전압일 수 있다.
상기 라이트 드라이버(120)는 상기 메모리 셀(110)로 셋 데이터 또는 리셋 데이터를 프로그램할 수 있다. 상기 라이트 드라이버(120)는 상기 메모리 셀(110)로 셋 데이터를 프로그램하기 위한 라이트 전류를 제공할 수 있고, 상기 메모리 셀로 리셋 데이터를 프로그램하기 위한 라이트 전류를 제공할 수 있다. 상기 셋 데이터를 프로그램하기 위한 라이트 전류와 상기 리셋 데이터를 프로그램하기 위한 라이트 전류는 서로 다른 진폭 및 펄스 폭을 가질 수 있다. 상기 라이트 드라이버(120)는 라이트 신호(WT)에 기초하여 상기 메모리 셀(110)로 라이트 전류를 제공할 수 있다. 다시 말해, 상기 라이트 드라이버(120)는 상기 라이트 신호(WT)에 응답하여 상기 셋 데이터 또는 상기 리셋 데이터를 프로그램하기 위한 라이트 전류를 상기 메모리 셀(110)로 제공할 수 있다.
상기 센스앰프(130)는 상기 메모리 셀(110)에 저장된 데이터를 가변 기준전압(VREFC)과 비교하여 출력 신호(OUT)를 생성할 수 있다. 상기 센스앰프(130)는 상기 기준전압 설정 회로(140)로부터 제공된 상기 가변 기준전압(VREFC)과 상기 동작 노드(ON)의 전압 레벨을 비교 증폭하여 상기 출력 신호(OUT)를 생성할 수 있다. 상기 동작 노드(ON)의 전압 레벨은 상기 메모리 셀(110)에 저장된 데이터에 따라 변화될 수 있다. 도 1에서, 상기 메모리 장치(1)는 리드 드라이버(150)를 더 포함할 수 있다. 상기 리드 드라이버(150)는 리드 신호(RD)에 기초하여 리드 전류를 상기 메모리 셀(110)로 제공할 수 있다. 상기 리드 드라이버(150)가 상기 리드 전류를 상기 메모리 셀(110)로 인가하면, 상기 메모리 셀(110)의 저항 값에 따라 상기 동작 노드(ON)의 전압 레벨이 변화될 수 있다. 예를 들어, 상기 메모리 셀(110)에 셋 데이터가 저장된 경우 상기 동작 노드(ON)의 전압 레벨은 상대적으로 낮을 수 있고, 상기 메모리 셀(110)에 리셋 데이터가 저장된 경우 상기 동작 노드(ON)의 전압 레벨은 상대적으로 높을 수 있다. 상기 메모리 장치(1)는 래치 회로(160)를 더 포함할 수 있다. 상기 래치 회로(160)는 상기 출력 신호(OUT)를 래치하여 출력할 수 있다. 상기 래치 회로(160)는 상기 메모리 장치(1)가 구비하는 데이터 입출력 회로와 연결될 수 있다.
상기 기준전압 설정 회로(140)는 셋 기준전압 및 리셋 기준전압을 설정할 수 있다. 상기 기준전압 설정 회로(140)는 셋 데이터를 센싱할 수 있는 최소 레벨을 갖는 셋 기준전압을 설정할 수 있다. 상기 기준전압 설정 회로(140)는 리셋 데이터를 센싱할 수 있는 최소 레벨을 갖는 리셋 기준전압을 설정할 수 있다. 상기 기준전압 설정 회로(140)는 상기 셋 기준전압 및 상기 리셋 기준전압을 설정하기 위해 상기 센스 앰프(130)로 상기 가변 기준전압(VREFC)을 제공할 수 있다. 상기 기준전압 설정 회로(140)는 상기 출력 신호(OUT)를 수신할 수 있다. 상기 기준전압 설정 회로(140)는 상기 출력 신호(OUT)에 기초하여 상기 가변 기준전압(VREF)의 레벨을 변화시킬 수 있다. 예를 들어, 상기 기준전압 설정 회로(140)는 상기 가변 기준전압(VREFC)의 레벨을 초기 레벨로부터 단계적으로 상승시킬 수 있다. 상기 초기 레벨은 충분히 낮은 전압 레벨일 수 있다. 상기 메모리 셀(110)에 셋 데이터가 저장된 경우, 상기 기준전압 설정 회로(140)는 상기 초기 레벨로부터 증가되는 레벨을 갖는 가변 기준전압(VREFC)을 제공하면서 상기 출력 신호(OUT)를 모니터링할 수 있다. 상기 기준전압 설정 회로(140)가 상기 가변 기준전압(VREFC)의 레벨을 상승시키면 상기 센스앰프(130)는 증가된 레벨을 갖는 가변 기준전압(VREFC)과 상기 동작 노드(ON)의 전압 레벨을 비교하여 출력 신호(OUT)를 생성하는 동작을 반복하여 수행할 수 있다. 상기 기준전압 설정 회로(140)는 상기 출력 신호(OUT)가 상기 셋 데이터에 대응하는 값을 가질 때까지 상기 가변 기준전압(VREFC)의 레벨을 상승시킬 수 있다. 상기 기준전압 설정 회로(140)는 상기 출력 신호(OUT)가 상기 셋 데이터에 대응하는 값을 가질 때, 즉 셋 데이터 분포를 만족시키는 상기 가변 기준전압(VREFC)을 셋 기준전압으로 설정할 수 있다.
상기 기준전압 설정 회로(140)는 상기 셋 기준전압에 기초하여 설정 리셋 기준전압을 설정할 수 있다. 상기 기준전압 설정 회로(140)는 상기 셋 기준전압보다 기설정된 레벨만큼 높은 레벨을 갖는 상기 설정 리셋 기준전압을 설정할 수 있다. 상기 기설정된 레벨은 임의로 설정될 수 있다. 상기 기설정된 레벨은 상기 셋 데이터와 상기 레셋 데이터를 센싱할 수 있는 최소한의 센싱 마진에 대응할 수 있다. 상기 기설정된 레벨은 예를 들어, 실험 또는 경험에 의해 얻어진 상기 셋 데이터와 상기 리셋 데이터의 분포를 구분할 수 있는 최소한의 마진일 수 있다. 또한, 상기 기설정된 레벨은 ppm 정보에 따라 설정될 수 있고, 예를 들어, 수 ppm 이하의 마진으로 설정될 수 있다. 여기서, ppm은 part per million을 의미하는 것으로 셋 데이터와 리셋 데이터가 구분되지 않아서 정확한 센싱이 이루어질 수 없는 확률을 나타낼 수 있다. 상기 ppm 정보는 예를 들어, 메모리 장치의 리페어 동작 또는 테스트 동작을 통해 얻어질 수 있다.
상기 기준전압 설정 회로(140)는 상기 셋 기준전압 및 상기 설정 리셋 기준전압의 설정이 완료되면, 상기 라이트 드라이버(120)가 상기 메모리 셀(110)로 리셋 데이터를 프로그램하도록 상기 라이트 드라이버(120)를 제어할 수 있다. 상기 기준전압 설정 회로(140)는 상기 설정 리셋 기준전압의 레벨을 최소 레벨로 갖는 가변 기준전압(VREFC)을 상기 센스앰프(130)로 제공할 수 있다. 상기 기준전압 설정 회로(140)는 상기 출력 신호(OUT)가 상기 리셋 데이터에 대응하는 값을 가질 때까지 상기 가변 기준전압(VREFC)의 레벨을 상승시킬 수 있다. 상기 기준전압 설정 회로(140)는 상기 출력 신호(OUT)가 상기 리셋 데이터에 대응하는 값을 가질 때, 즉, 상기 리셋 분포를 만족시키는 가변 기준전압(VREFC)을 리셋 기준전압으로 설정할 수 있다.
상기 기준전압 설정 회로(140)는 프로그래머블 스테이트 머신으로 구현될 수 있다. 상기 기준전압 설정 회로(140)는 상기 출력 신호(OUT)에 기초하여 상기 라이트 신호(WT), 상기 리드 신호(RD) 및 상기 가변 기준전압(VREFC)을 생성할 수 있다. 상기 기준전압 설정 회로(140)는 상기 가변 기준전압(VREFC)을 생성하기 위해 기준전압 생성기(141)를 포함할 있다.
도 3은 본 발명의 실시예에 따른 메모리 장치(1)의 동작을 보여주는 흐름도이다. 도 2 및 3을 참조하여 본 발명의 실시예에 따른 메모리 장치(1)의 동작 및 기준전압 설정 방법을 설명하면 다음과 같다. 먼저, 메모리 셀(110)에 셋 데이터를 프로그램하기 위해 상기 기준전압 설정 회로(140)는 라이트 신호(WT)를 상기 라이트 드라이버로 제공할 수 있다. 상기 라이트 드라이버(120)는 상기 메모리 셀(110)로 라이트 전류를 제공하여 셋 데이터를 프로그램할 수 있다(S11). 셋 데이터의 프로그램이 완료되면, 상기 기준전압 설정 회로(140)는 초기 레벨을 갖는 가변 기준전압(VREFC)을 상기 센스앰프(130)로 제공하고, 상기 리드 신호(RD)를 상기 리드 드라이버(150)로 제공할 수 있다. 상기 리드 드라이버(150)는 상기 메모리 셀(110)로 리드 전류를 제공하고, 상기 센스앰프(130)는 동작 노드(ON)의 전압 레벨과 상기 가변 기준전압(VREFC)의 레벨을 비교 증폭하여 출력 신호(OUT)를 생성할 수 있다(S12). 상기 가변 기준전압(VREFC)으로 상기 메모리 셀(110)에 저장된 데이터를 센싱했을 때 상기 출력 신호(OUT)가 상기 셋 데이터에 대응되는 값을 가질 때, 즉, 상기 셋 분포를 만족시킬 때 상기 가변 기준전압(VREFC)을 상기 셋 기준전압으로 설정할 수 있다(S13, S14). 반대로, 상기 출력 신호(OUT)가 셋 분포를 만족시키지 못한다면, 상기 기준전압 설정 회로(140)는 상기 가변 기준전압(VREFC)의 레벨을 상승시킬 수 있다(S13, S15). 상기 센스앰프(130)는 상기 상승된 가변 기준전압(VREFC)으로 상기 메모리 셀(110)에 저장된 데이터를 센싱할 수 있다(S12). 상기 출력 신호(OUT)가 셋 분포를 만족시킬 때까지 상기 단계(S15, S12)가 반복될 수 있다. 상기 셋 분포가 만족되면, 상기 기준전압 설정 회로(140)는 상승된 가변 기준전압(VREFC)을 상기 셋 기준전압으로 설정할 수 있다. 또한, 상기 기준전압 설정 회로(140)는 상기 셋 기준전압보다 기설정된 레벨만큼 높은 레벨을 갖는 설정 리셋 기준전압을 설정할 수 있다(S16).
상기 기준전압 설정 회로(140)는 상기 라이트 드라이버가 상기 메모리 셀로 리셋 데이터를 프로그램하도록 상기 라이트 드라이버를 제어할 수 있다. 상기 기준전압 설정 회로(140)는 리셋 데이터 프로그램을 위해 상기 라이트 신호(WT)를 상기 라이트 드라이버(120)로 제공할 수 있다. 상기 라이트 드라이버(120)는 상기 메모리 셀(110)로 라이트 전류를 제공하여 리셋 데이터를 프로그램할 수 있다(S16). 리셋 데이터의 프로그램이 완료되면, 상기 기준전압 설정 회로(140)는 상기 리드 드라이버(150)로 상기 리드 신호(RD)를 제공하고, 상기 센스앰프(130)로 상기 설정 리셋 기준전압에 대응하는 레벨을 갖는 가변 기준전압(VREFC)을 제공할 수 있다. 상기 센스앰프(130)는 상기 가변 기준전압(VREF)으로 상기 메모리 셀(110)에 저장된 데이터를 센싱하여 출력 신호(OUT)를 생성할 수 있다(S17). 상기 센스앰프(130)는 상기 메모리 셀(110)에 저장된 데이터에 따른 상기 동작 노드(ON)의 전압 레벨과 상기 가변 기준전압(VREF)을 비교 증폭하여 출력 신호(OUT)를 생성할 수 있다.
상기 기준전압 설정 회로(140)는 상기 출력 신호(OUT)가 상기 리셋 데이터에 대응하는 값을 가질 때, 즉, 리셋 분포를 만족시킬 때(S18), 상기 가변 기준전압(VREFC)을 리셋 기준전압으로 설정할 수 있다(S20). 상기 기준전압 설정 회로(140)는 상기 출력 신호(OUT)가 상기 리셋 분포를 만족시키지 않으면(S18), 상기 가변 기준전압(VREFC)의 레벨을 상승시킬 수 있다(S19). 상기 센스앰프(130)는 증가된 가변 기준전압(VREFC)과 상기 동작 노드(ON)의 전압 레벨을 비교하여 다시 출력 신호(OUT)를 생성할 수 있다(S17). 상기 단계(S19, S17)는 상기 출력 신호(OUT)가 리셋 분포를 만족시킬 때까지 반복될 수 있다. 상기 리셋 분포가 만족되면, 상기 기준전압 설정 회로(140)는 증가된 가변 기준전압(VREFC)을 상기 리셋 기준전압으로 설정할 수 있다. 본 발명의 실시예에 따른 기준전압 설정 방법은 메모리 셀마다, 또는 메모리 셀 그룹마다 개별적으로 수행될 수 있다. 이에 따라, 셀의 특성에 따라 메모리 셀마다 또는 메모리 셀 그룹마다 서로 다른 레벨을 갖는 셋 기준전압 및 리셋 기준전압이 설정이 가능하므로, 메모리 장치의 센싱 마진을 향상시키고 메모리 셀의 내구성을 개선시킬 수 있다.
도 4는 본 발명의 실시예에 따른 메모리 장치(2)의 구성을 보여주는 도면이다. 상기 메모리 장치(2)는 메모리 셀(210), 라이트 드라이버(220), 데이터 센싱 회로(230) 및 기준전압 설정 회로(240)를 포함할 수 있다. 상기 메모리 셀(210)은 특정 비트라인(BL) 및 특정 워드라인(WL)과 연결될 수 있다. 상기 특정 비트라인(BL)이 선택되면 상기 메모리 셀(210)은 컬럼 스위치(211)를 통해 동작 노드(ON)와 연결될 수 있다. 상기 특정 워드라인(WL)이 선택되면 상기 메모리 셀(210)은 로우 스위치(212)를 통해 저전압 단자(VL)와 연결될 수 있다. 상기 라이트 드라이버(220)는 라이트 신호(WT)에 기초하여 상기 메모리 셀(210)로 라이트 전류를 제공하여 상기 메모리 셀(210)에 셋 데이터 또는 리셋 데이터를 프로그램할 수 있다.
상기 데이터 센싱 회로(230)는 상기 메모리 셀(210)에 저장된 데이터와 복수의 기준전압(VREF1-VREFn)을 비교하여 복수의 출력 신호(OUT1-OUTn)를 생성할 수 있다. 상기 데이터 센싱 회로(230)는 상기 동작 노드(ON)를 통해 상기 메모리 셀(210)과 연결될 수 있다. 상기 메모리 장치(2)는 리드 드라이버(250)를 더 포함할 수 있다. 상기 리드 드라이버(250)는 리드 신호(RD)에 기초하여 상기 메모리 셀(210)로 리드 전류를 제공할 수 있다. 상기 리드 드라이버(250)는 상기 메모리 셀(210)에 저장된 데이터의 저항 값에 따라 상기 동작 노드(ON)의 전압 레벨을 변화시킬 수 있다. 상기 데이터 센싱 회로(230)는 상기 동작 노드(ON)의 전압 레벨과 상기 복수의 기준전압(VREF1-VREFn)을 각각 비교 증폭할 수 있다.
상기 데이터 센싱 회로(230)는 복수의 센스앰프(SA1-SAn)를 포함할 수 있다. 예를 들어, 상기 데이터 센싱 회로(230)는 제 1 내지 제 n 센스앰프(SA1-SAn)를 포함할 수 있다. 상기 제 1 센스앰프(SA1)는 제 1 기준전압(VREF1)과 동작 노드(ON)의 전압 레벨을 비교 증폭하여 제 1 출력 신호(OUT1)를 생성할 수 있다. 상기 제 2 센스앰프(SA2)는 제 2 기준전압(VREF2)과 상기 동작 노드(ON)의 전압 레벨을 비교 증폭하여 제 2 출력 신호(OUT2)를 생성할 수 있다. 상기 제 n 센스앰프(SAn)는 제 n 기준전압(VREFn)과 상기 동작 노드(ON)의 전압 레벨을 비교 증폭하여 제 n 출력 신호(OUTn)를 생성할 수 있다.
상기 기준전압 설정 회로(240)는 셋 기준전압 및 리셋 기준전압을 설정할 수 있다. 상기 기준전압 설정 회로(240)는 셋 데이터 분포를 만족시키는 최소 레벨을 갖는 셋 기준전압을 설정할 수 있다. 상기 기준전압 설정 회로(240)는 상기 리셋 데이터 분포를 만족시키는 최소 레벨을 갖는 리셋 기준전압을 설정할 수 있다. 상기 기준전압 설정 회로(240)는 상기 셋 기준전압을 설정하기 위해 상기 라이트 드라이버(220)가 상기 메모리 셀(210)로 셋 데이터를 프로그램하도록 상기 라이트 드라이버(220)로 라이트 신호(WT)를 제공할 수 있다. 상기 기준전압 설정 회로(240)는 상기 셋 기준전압을 설정하기 위해 상기 복수의 기준전압(VREF1-VREFn)을 상기 데이터 센싱 회로(230)로 제공할 수 있다. 상기 복수의 기준전압(VREF1-VREFn)은 서로 다른 레벨을 가질 수 있고, 상기 복수의 기준전압(VREF1-VREFn)은 각각 초기 레벨로부터 단계적으로 증가하는 레벨을 가질 수 있다. 상기 기준전압 설정 회로(240)는 상기 복수의 출력 신호(OUT1-OUTn)에 기초하여 셋 분포를 만족시킬 수 있는 최소 레벨을 갖는 셋 기준전압을 설정할 수 있다. 상기 기준전압 설정 회로(240)는 상기 복수의 기준전압(VREF1-VREFn)을 동시에 제공할 수 있고, 상기 데이터 센싱 회로(230)는 상기 메모리 셀(210)에 저장된 데이터와 상기 복수의 기준전압(VREF1-VREFn)을 동시에 비교하여 복수의 출력 신호(OUT1-OUTn)를 생성할 수 있다. 따라서, 도 1에 도시된 기준전압 설정 회로(140)와 같이 기준전압의 레벨을 상승시켜가면서 데이터를 센싱하는 동작을 반복하지 않고 빠른 시간 내에 상기 셋 기준전압을 설정할 수 있다. 상기 기준전압 설정 회로(240)는 셋 기준전압이 설정되면, 상기 셋 기준전압보다 기설정된 레벨만큼 높은 레벨을 갖는 설정 리셋 기준전압을 설정할 수 있다. 상기 기준전압 설정 회로(240)는 상기 설정 리셋 기준전압이 설정되면, 상기 라이트 드라이버(220)가 상기 메모리 셀로 리셋 데이터를 프로그램하도록 상기 라이트 드라이버(240)로 라이트 신호(WT)를 제공할 수 있다. 상기 기준전압 설정 회로(240)는 상기 설정 리셋 기준전압의 레벨을 최소 레벨로 갖고, 상기 최소 레벨로부터 단계적으로 증가하는 레벨을 갖는 복수의 기준전압(VREF1-VREFn)을 상기 데이터 센싱 회로(230)로 제공할 수 있다. 상기 기준전압 설정 회로(240)는 상기 복수의 출력 신호(OUT1-OUTn))에 기초하여 상기 리셋 분포를 만족시킬 수 있는 최소 레벨을 갖는 리셋 기준전압을 설정할 수 있다.
상기 기준전압 설정 회로(240)는 상기 라이트 드라이버(220)로 라이트 신호(WT)를 제공하여 상기 라이트 드라이버(220)가 셋 데이터 또는 리셋 데이터 프로그램을 위한 라이트 전류를 상기 메모리 셀(210)로 제공할 수 있도록 한다. 상기 기준전압 설정 회로(240)는 데이터 센싱 회로(230)의 센싱 동작을 위해 상기 리드 드라이버(250)로 상기 리드 신호(RD)를 제공할 수 있다. 상기 기준전압 설정 회로(240)는 프로그래머블 스테이트 머신으로 구현될 수 있다. 상기 기준전압 설정 회로(240)는 상기 복수의 기준전압(VREF1-VREFn)을 생성할 수 있는 기준전압 생성기(241)를 포함할 수 있다.
도 4에서 상기 메모리 장치(2)는 래치 회로(260)를 더 포함할 수 있다. 상기 래치 회로(260)는 상기 데이터 센싱 회로(230)로부터 출력되는 복수의 출력 신호(OUT1-OUTn) 중 하나를 래치하여 출력 신호(OUT)를 생성할 수 있다. 일 실시예에서, 상기 기준전압 설정 회로(240)는 상기 셋 기준전압 및 리셋 기준전압의 설정이 완료되면, 노멀 동작을 위해 상기 복수의 센스앰프(SA1-SAn) 중 하나를 제외하고 나머지 센스앰프가 디스에이블되도록 제어할 수 있다. 일 실시예에서, 상기 기준전압 설정 회로(240)는 노멀 동작을 위해 상기 복수의 출력 신호(OUT1-OUTn) 중 하나만을 래치하도록 상기 래치 회로(260)를 제어할 수 있다.
도 5는 본 발명의 실시예에 따른 메모리 장치(2)의 동작을 보여주는 흐름도이다. 도 4 및 도 5를 참조하여 본 발명의 실시예에 따른 메모리 장치(2)의 동작 및 기준전압 설정 방법을 설명하면 다음과 같다. 먼저, 셋 기준전압을 설정하기 위해 상기 기준전압 설정 회로(240)는 상기 라이트 드라이버(220)를 제어하여 상기 메모리 셀(210)로 셋 데이터를 프로그램할 수 있다(S21). 상기 기준전압 설정 회로(240)는 상기 복수의 기준전압(VREF1-VREFn)을 상기 데이터 센싱 회로(230)로 제공하고, 리드 신호(RD)를 상기 리드 드라이버(250)로 제공할 수 있다. 상기 리드 드라이버(250)는 리드 전류를 상기 메모리 셀(210)로 인가하고, 상기 메모리 셀(210)의 저항 값에 따라 상기 동작 노드(ON)의 전압 레벨이 변화할 수 있다. 상기 데이터 센싱 회로(230)는 상기 동작 노드(ON)의 전압 레벨과 상기 복수의 기준전압(VREF1-VREFn)을 각각 비교 증폭하여 복수의 출력 신호(OUT1-OUTn)를 생성할 수 있다(S22). 상기 기준전압 설정 회로(240)는 상기 복수의 출력 신호(OUT1-OUTn)에 기초하여 셋 데이터 분포를 만족시키는 기준전압 중 최소 레벨을 갖는 기준전압을 상기 셋 기준전압으로 설정할 수 있다(S23). 상기 셋 기준전압 설정이 완료되면, 상기 기준전압 설정 회로(240)는 상기 셋 기준전압보다 기설정된 레벨만큼 높은 레벨을 갖는 설정 리셋 기준전압을 설정할 수 있다(S24).
상기 기준전압 설정 회로(240)는 상기 라이트 드라이버(220)를 제어하여 상기 메모리 셀(210)로 리셋 데이터를 프로그램할 수 있다(S24). 상기 기준전압 설정 회로(240)는 상기 설정 리셋 기준전압을 최소 레벨로 갖고, 단계적으로 상승하는 레벨을 갖는 복수의 기준전압(VREF1-VREFn)을 상기 데이터 센싱 회로(230)로 제공하고, 상기 리드 신호(RD)를 상기 리드 드라이버(250)로 제공할 수 있다. 상기 데이터 센싱 회로(230)는 상기 동작 노드(ON)의 전압 레벨과 상기 복수의 기준전압을 각각 비교 증폭하여 복수의 출력 신호(OUT1-OUTn)를 생성할 수 있다(S25). 상기 기준전압 설정 회로(240)는 상기 복수의 출력 신호(OUT1-OUTn)에 기초하여 리셋 데이터 분포를 만족시키는 기준전압 중 최소 레벨을 갖는 기준전압을 상기 리셋 기준전압으로 설정할 수 있다.
도 6은 본 발명의 기술적 사상의 다양한 실시예들에 따른 메모리 장치를 구비하는 메모리 카드를 나타낸 개략도이다. 도 6을 참조하면, 메모리 카드 시스템(4100)은 컨트롤러(4110), 메모리(4120) 및 인터페이스 부재(4130)를 포함할 수 있다. 상기 컨트롤러(4110)와 상기 메모리(4120)는 명령어 및/또는 데이터를 주고받을 수 있도록 구성될 수 있다. 상기 메모리(4120)는, 예를 들어, 상기 컨트롤러(4110)에 의해 실행되는 명령어, 및/또는 사용자의 데이터를 저장하는 데 사용될 수 있다.
상기 메모리 카드 시스템(4100)은 상기 메모리(4120)에 데이터를 저장하거나, 또는 상기 메모리(4120)로부터 데이터를 외부로 출력할 수 있다. 상기 메모리(4120)는 상술한 본 발명의 실시예에 따른 메모리 장치(1, 2)를 포함할 수 있다.
상기 인터페이스 부재(4130)는 외부와의 데이터의 입/출력을 담당할 수 있다. 상기 메모리 카드 시스템(4100)은 멀티미디어 카드(multimedia card: MMC), 시큐어 디지털 카드(secure digital card: SD) 또는 휴대용 데이터 저장 장치일 수 있다.
도 7은 본 발명의 기술적 사상의 다양한 실시예들에 따른 메모리 장치를 구비하는 전자 장치를 설명하기 위한 블록도이다. 도 7을 참조하면, 상기 전자 장치(4200)는 프로세서(4210), 메모리(4220) 및 입출력 장치(I/O, 4230)를 포함할 수 있다. 상기 프로세서(4210), 메모리(4220) 및 입출력 장치(4230)는 버스(4246)를 통하여 연결될 수 있다.
상기 메모리(4220)는 상기 프로세서(4210)로부터 제어 신호를 받을 수 있다. 상기 메모리(4220)는 프로세서(4210)의 동작을 위한 코드 및 데이터를 저장할 수 있다. 상기 메모리(4220)는 버스(4246)를 통하여 억세스 되는 데이터를 저장하도록 사용될 수 있다. 상기 메모리(4220)는 상술한 본 발명의 실시예에 따른 메모리 장치(1, 2)를 포함할 수 있다. 발명의 구체적인 실현 및 변형을 위하여, 추가적인 회로 및 제어 신호들이 제공될 수 있다.
상기 전자 장치(4200)는 상기 메모리(4220)를 필요로 하는 다양한 전자 제어 장치를 구성할 수 있다. 예를 들어, 상기 전자 장치(4200)는 컴퓨터 시스템, 무선통신 장치 예를 들어, PDA, 랩톱(laptop) 컴퓨터, 휴대용 컴퓨터, 웹 태블릿(web tablet), 무선 전화기, 휴대폰, 디지털 음악 재생기(digital music player), MP3 플레이어, 네비게이션, 솔리드 스테이트 디스크(solid state disk: SSD), 가전제품(household appliance), 또는 정보를 무선환경에서 송수신할 수 있는 모든 소자에 사용될 수 있다.
상기 전자 장치(4200)의 보다 구체적인 실현 및 변형된 예에 대하여 도 8 및 도 9를 참조하여 설명하기로 한다.
도 8은 본 발명의 기술적 사상의 다양한 실시예들에 따른 메모리 장치를 구비하는 데이터 저장 장치를 나타낸 블록도이다. 도 8을 참조하면, 솔리드 스테이트 디스크(Solid State Disk; SSD; 4311)와 같은 데이터 저장 장치가 제공될 수 있다. 상기 솔리드 스테이트 디스크(SSD; 4311)는 인터페이스(4313), 제어기(4315), 비휘발성 메모리(4318) 및 버퍼 메모리(4319)를 포함할 수 있다.
상기 솔리드 스테이트 디스크(4311)는 반도체 디바이스를 이용하여 정보를 저장하는 장치이다. 상기 솔리드 스테이트 디스크(4311)는 하드 디스크 드라이브(HDD)에 비하여 속도가 빠르고 기계적 지연이나 실패율, 발열 및 소음도 적으며, 소형화/경량화할 수 있는 장점이 있다. 상기 솔리드 스테이트 디스크(4311)는 노트북 PC, 넷북, 데스크톱 PC, MP3 플레이어, 또는 휴대용 저장장치에 널리 사용될 수 있다.
상기 제어기(4315)는 상기 인터페이스(4313)에 인접하게 형성되고 전기적으로 접속될 수 있다. 상기 제어기(4315)는 메모리 제어기 및 버퍼 제어기를 포함하는 마이크로프로세서일 수 있다. 상기 비휘발성 메모리(4318)는 상기 제어기(4315)에 인접하게 형성되고 접속 터미널(T)을 경유하여 상기 제어기(4315)에 전기적으로 접속될 수 있다. 상기 솔리드 스테이트 디스크(4311)의 데이터 저장용량은 상기 비휘발성 메모리(4318)에 대응할 수 있다. 상기 버퍼 메모리(4319)는 상기 제어기(4315)에 인접하게 형성되고 전기적으로 접속될 수 있다.
상기 인터페이스(4313)는 호스트(4302)에 접속될 수 있으며 데이터와 같은 전기신호들을 송수신하는 역할을 할 수 있다. 예를 들면, 상기 인터페이스(4313)는 SATA, IDE, SCSI, 및/또는 이들의 조합과 같은 규격을 사용하는 장치일 수 있다. 상기 비휘발성 메모리(4318)는 상기 제어기(4315)를 경유하여 상기 인터페이스(4313)에 접속될 수 있다.
상기 비휘발성 메모리(4318)는 상기 인터페이스(4313)를 통하여 수신된 데이터를 저장하는 역할을 할 수 있다. 상기 비휘발성 메모리(4318)는 상술한 본 발명의 실시예에 따른 메모리 장치(1, 2)를 포함할 수 있다. 상기 솔리드 스테이트 디스크(4311)에 전원공급이 차단된다 할지라도, 상기 비휘발성 메모리(4318)에 저장된 데이터는 보존되는 특성이 있다.
상기 버퍼 메모리(4319)는 휘발성 메모리를 포함할 수 있다. 상기 휘발성 메모리는 디램(DRAM), 및/또는 에스램(SRAM)일 수 있다. 상기 버퍼 메모리(4319)는 상기 비휘발성 메모리(4318)에 비하여 상대적으로 빠른 동작 속도를 보인다.
상기 인터페이스(4313)의 데이터 처리속도는 상기 비휘발성 모리(4318)의 동작속도에 비하여 상대적으로 빠를 수 있다. 여기서, 상기 버퍼 메모리(4319)는 데이터를 임시 저장하는 역할을 할 수 있다. 상기 인터페이스(4313)를 통하여 수신된 데이터는 상기 제어기(4315)를 경유하여 상기 버퍼 메모리(4319)에 임시 저장된 후, 상기 비휘발성 메모리(4318)의 데이터 기록 속도에 맞추어 상기 비휘발성 메모리(4318)에 영구 저장될 수 있다.
또한, 상기 비휘발성 메모리(4318)에 저장된 데이터들 중 자주 사용되는 데이터들은 사전에 독출하여 상기 버퍼 메모리(4319)에 임시 저장할 수 있다. 즉, 상기 버퍼 메모리(4319)는 상기 솔리드 스테이트 디스크(4311)의 유효 동작속도를 증가시키고 오류 발생률을 감소하는 역할을 할 수 있다.
도 9는 본 발명의 기술적 사상의 다양한 실시예들에 따른 메모리 장치를 구비하는 전자 시스템 블록도이다. 도 9를 참조하면, 상기 전자 시스템(4400)은 바디(4410), 마이크로 프로세서 유닛(4420), 파워 유닛(4430), 기능 유닛(4440), 및 디스플레이 컨트롤러 유닛(4450)을 포함할 수 있다.
상기 바디(4410)는 인쇄 회로기판(PCB)으로 형성된 마더 보드일 수 있다. 상기 마이크로 프로세서 유닛(4420), 상기 파워 유닛(4430), 상기 기능 유닛(4440), 및 상기 디스플레이 컨트롤러 유닛(4450)은 상기 바디(4410)에 장착될 수 있다. 상기 바디(4410)의 내부 혹은 상기 바디(4410)의 외부에 디스플레이 유닛(4460)이 배치될 수 있다. 예를 들면, 상기 디스플레이 유닛(4460)은 상기 바디(4410)의 표면에 배치되어 상기 디스플레이 컨트롤러 유닛(4450)에 의해 프로세스 된 이미지를 표시할 수 있다.
상기 파워 유닛(4430)은 외부 배터리 등으로부터 일정 전압을 공급받아 이를 요구되는 전압 레벨로 분기하여 상기 마이크로 프로세서 유닛(4420), 상기 기능 유닛(4440), 상기 디스플레이 컨트롤러 유닛(4450) 등으로 공급하는 역할을 할 수 있다. 상기 마이크로 프로세서 유닛(4420)은 상기 파워 유닛(4430)으로부터 전압을 공급받아 상기 기능 유닛(4440)과 상기 디스플레이 유닛(4460)을 제어할 수 있다. 상기 기능 유닛(4440)은 다양한 전자 시스템(4400)의 기능을 수행할 수 있다. 예를 들어, 상기 전자 시스템(4400)이 휴대폰인 경우 상기 기능 유닛(4440)은 다이얼링, 또는 외부 장치(4470)와의 교신으로 상기 디스플레이 유닛(4460)으로의 영상 출력, 스피커로의 음성 출력 등과 같은 휴대폰 기능을 수행할 수 있는 여러 구성요소들을 포함할 수 있으며, 카메라가 함께 장착된 경우 카메라 이미지 프로세서의 역할을 할 수 있다.
상기 전자 시스템(4400)이 용량 확장을 위해 메모리 카드 등과 연결되는 경우, 상기 기능 유닛(4440)은 메모리 카드 컨트롤러일 수 있다. 상기 기능 유닛(4440)은 유선 혹은 무선의 통신 유닛(4480)을 통해 상기 외부 장치(4470)와 신호를 주고 받을 수 있다. 상기 전자 시스템(4400)이 기능 확장을 위해 유에스비(USB) 등을 필요로 하는 경우, 상기 기능 유닛(4440)은 인터페이스 컨트롤러의 역할을 할 수 있다. 상술한 본 발명의 실시예에 따른 메모리 장치(1, 2)는 상기 마이크로 프로세서 유닛(4420) 및 상기 기능 유닛(4440) 중 적어도 어느 하나로 적용될 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
Claims (20)
- 메모리 셀로 셋 데이터 또는 리셋 데이터를 프로그램하는 라이트 드라이버;
메모리 셀에 저장된 데이터를 센싱하여 출력 신호를 생성하는 센스앰프; 및
상기 출력 신호에 기초하여 상기 센스앰프로 가변 기준전압을 제공하여 셋 기준전압을 설정하고, 상기 셋 기준전압보다 기설정된 레벨만큼 높은 레벨을 갖는 설정 리셋 기준전압을 설정하는 기준전압 설정 회로를 포함하고,
상기 기설정된 레벨은 상기 셋 데이터와 상기 리셋 데이터를 센싱할 수 있는 최소한의 센싱 마진에 기초하여 설정되는 메모리 장치. - ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈제 1 항에 있어서,
상기 라이트 드라이버는 라이트 신호에 기초하여 상기 메모리 셀로 상기 셋 데이터에 대응하는 라이트 전류 또는 상기 리셋 데이터에 대응하는 라이트 전류를 제공하는 메모리 장치. - ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈제 1 항에 있어서,
상기 센스앰프는 상기 기준전압 설정 회로로부터 제공된 상기 가변 기준전압과 상기 메모리 셀에 저장된 데이터를 비교 증폭하여 상기 출력 신호를 생성하는 메모리 장치. - ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈제 1 항에 있어서,
상기 기준전압 설정 회로는 상기 라이트 드라이버가 상기 메모리 셀에 상기 셋 데이터를 저장시키도록 제어하고, 상기 셋 데이터를 센싱할 수 있는 최소 레벨을 갖는 상기 셋 기준전압을 설정하는 메모리 장치. - ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈제 4 항에 있어서,
상기 기준전압 설정 회로는 상기 출력 신호가 상기 셋 데이터에 대응하는 값을 가질 때까지 상기 가변 기준전압 레벨을 상승시키고, 상기 출력 신호가 상기 셋 데이터에 대응하는 값을 가질 때 상승된 가변 기준전압을 상기 셋 기준전압으로 설정하는 메모리 장치. - ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈제 5 항에 있어서,
상기 기준전압 설정 회로는 상기 셋 기준전압의 설정이 완료되면, 상기 메모리 셀로 상기 리셋 데이터를 저장시키도록 상기 라이트 드라이버를 제어하는 메모리 장치. - ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈제 6 항에 있어서,
상기 기준전압 설정 회로는 상기 리셋 데이터를 센싱할 수 있는 최소 레벨을 갖는 리셋 기준전압을 설정하는 메모리 장치. - ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈제 6 항에 있어서,
상기 기준전압 설정 회로는 상기 출력 신호가 상기 리셋 데이터에 대응하는 값을 가질 때까지 상기 가변 기준전압을 상기 설정 리셋 기준전압에 대응하는 레벨로부터 상승시키고, 상기 출력 신호가 상기 리셋 데이터에 대응하는 값을 가질 때 상승된 가변 기준전압을 리셋 기준전압으로 설정하는 메모리 장치. - 삭제
- ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈제 1 항에 있어서,
리드 신호에 기초하여 상기 메모리 셀로 리드 전류를 제공하는 리드 드라이버를 더 포함하는 메모리 장치. - 메모리 셀로 셋 데이터 또는 리셋 데이터를 프로그램하는 라이트 드라이버;
상기 메모리 셀에 저장된 데이터를 복수의 기준전압과 비교하여 복수의 출력 신호를 생성하는 데이터 센싱 회로; 및
상기 복수의 출력 신호에 기초하여 셋 데이터 분포를 만족시키는 최소 레벨을 갖는 셋 기준전압을 설정하고, 상기 셋 기준전압보다 기설정된 레벨만큼 높은 레벨을 갖는 설정 리셋 기준전압을 설정하는 기준전압 설정 회로를 포함하고,
상기 기설정된 레벨은 상기 셋 데이터와 상기 리셋 데이터를 센싱할 수 있는 최소한의 센싱 마진에 기초하여 설정되는 메모리 장치. - ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈제 11 항에 있어서,
상기 라이트 드라이버는 라이트 신호에 기초하여 상기 메모리 셀로 상기 셋 데이터에 대응하는 라이트 전류 또는 상기 리셋 데이터에 대응하는 라이트 전류를 제공하는 메모리 장치. - ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈제 11 항에 있어서,
상기 데이터 센싱 회로는 각각 상기 메모리 셀에 저장된 데이터 및 상기 복수의 기준전압을 비교하여 상기 복수의 출력 신호를 생성하는 복수의 센스 앰프를 포함하는 메모리 장치. - 삭제
- ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈제 11 항에 있어서,
상기 기준전압 설정 회로는 상기 셋 데이터를 상기 메모리 셀에 프로그램하기 위해 라이트 신호를 상기 라이트 드라이버로 제공하는 메모리 장치. - ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈제 15 항에 있어서,
상기 기준전압 설정 회로는 상기 셋 기준전압의 설정이 완료되면, 상기 리셋 데이터를 상기 메모리 셀에 프로그램하기 위해 상기 라이트 신호를 상기 라이트 드라이버로 제공하는 메모리 장치. - ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈제 16 항에 있어서,
상기 기준전압 설정 회로는 상기 복수의 출력 신호에 기초하여 리셋 데이터의 분포를 만족시키는 최소 레벨을 갖는 리셋 기준전압을 설정하는 메모리 장치. - ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈제 16 항에 있어서,
상기 기준전압 설정 회로는 상기 데이터 센싱 회로로 상기 설정 리셋 기준전압을 최소 레벨로 갖는 상기 복수의 기준전압을 제공하고, 상기 복수의 출력 신호에 기초하여 리셋 기준전압을 설정하는 메모리 장치. - ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈제 18 항에 있어서,
상기 기준전압 설정 회로는 상기 복수의 기준전압을 상기 데이터 센싱 회로로 동시에 제공하는 메모리 장치. - ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈제 18 항에 있어서,
상기 복수의 기준전압 각각은 초기 레벨로부터 증가되는 전압 레벨을 갖는 메모리 장치.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160073722A KR102488583B1 (ko) | 2016-06-14 | 2016-06-14 | 메모리 장치 및 이의 기준전압 설정 방법 |
| US15/443,616 US9842648B1 (en) | 2016-06-14 | 2017-02-27 | Memory apparatus and reference voltage setting method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160073722A KR102488583B1 (ko) | 2016-06-14 | 2016-06-14 | 메모리 장치 및 이의 기준전압 설정 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170140942A KR20170140942A (ko) | 2017-12-22 |
| KR102488583B1 true KR102488583B1 (ko) | 2023-01-16 |
Family
ID=60516540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160073722A KR102488583B1 (ko) | 2016-06-14 | 2016-06-14 | 메모리 장치 및 이의 기준전압 설정 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9842648B1 (ko) |
| KR (1) | KR102488583B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018147541A (ja) * | 2017-03-08 | 2018-09-20 | 株式会社東芝 | メモリを備えた集積回路および書き込み方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100801082B1 (ko) | 2006-11-29 | 2008-02-05 | 삼성전자주식회사 | 멀티 레벨 가변 저항 메모리 장치의 구동 방법 및 멀티레벨 가변 저항 메모리 장치 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100460459B1 (ko) * | 2002-07-30 | 2004-12-08 | 삼성전자주식회사 | 향상된 테스트 모드를 갖는 반도체 메모리 장치 |
| KR101367659B1 (ko) * | 2007-07-12 | 2014-02-25 | 삼성전자주식회사 | 읽기 에러를 줄일 수 있는 멀티 레벨 상 변화 메모리 장치및 그것의 읽기 방법 |
| JP5233815B2 (ja) * | 2009-04-22 | 2013-07-10 | ソニー株式会社 | 抵抗変化型メモリデバイスおよびその動作方法 |
| US8947925B2 (en) * | 2012-08-17 | 2015-02-03 | The University Of Connecticut | Thyristor memory cell integrated circuit |
| KR20140028480A (ko) * | 2012-08-29 | 2014-03-10 | 에스케이하이닉스 주식회사 | 가변 저항 메모리 장치 및 그것의 동작 방법 |
| US9747977B2 (en) | 2013-03-14 | 2017-08-29 | Intel Corporation | Methods and systems for verifying cell programming in phase change memory |
| KR102131324B1 (ko) * | 2014-07-08 | 2020-07-07 | 삼성전자 주식회사 | 저항성 메모리 장치 및 저항성 메모리 장치의 동작방법 |
| KR20160025927A (ko) * | 2014-08-28 | 2016-03-09 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
-
2016
- 2016-06-14 KR KR1020160073722A patent/KR102488583B1/ko active IP Right Grant
-
2017
- 2017-02-27 US US15/443,616 patent/US9842648B1/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100801082B1 (ko) | 2006-11-29 | 2008-02-05 | 삼성전자주식회사 | 멀티 레벨 가변 저항 메모리 장치의 구동 방법 및 멀티레벨 가변 저항 메모리 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20170358351A1 (en) | 2017-12-14 |
| KR20170140942A (ko) | 2017-12-22 |
| US9842648B1 (en) | 2017-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106205682B (zh) | 包括漏电流感测单元的半导体集成电路设备及其操作方法 | |
| KR102571192B1 (ko) | 센스 앰프, 이를 포함하는 비휘발성 메모리 장치 및 시스템 | |
| KR101787612B1 (ko) | 비휘발성 메모리 장치의 데이터 저장 방법 및 구동 방법 | |
| US10777292B2 (en) | Selectable trim settings on a memory device | |
| CN110619909B (zh) | 非易失性存储器设备及该非易失性存储器设备的读写方法 | |
| US10482971B2 (en) | Semiconductor memory apparatus and operating method of the semiconductor memory apparatus | |
| CN111627477B (zh) | 用于执行读取操作的非易失性存储装置以及操作其的方法 | |
| US10817222B2 (en) | Nonvolatile memory apparatus, semiconductor system including the nonvolatile memory apparatus, and operating method of the nonvolatile memory apparatus | |
| KR102469172B1 (ko) | 비휘발성 메모리 장치 및 이의 검증 라이트 방법 | |
| US11853207B2 (en) | Configurable trim settings on a memory device | |
| KR20150044475A (ko) | 저항성 메모리 장치 및 동작 방법 방법과 이를 포함하는 시스템 | |
| CN110838311B (zh) | 半导体存储器装置及其操作方法 | |
| US11443801B2 (en) | Semiconductor memory apparatus for preventing disturbance | |
| KR102488583B1 (ko) | 메모리 장치 및 이의 기준전압 설정 방법 | |
| KR20150046974A (ko) | 저항성 메모리 장치 및 동작 방법과 이를 포함하는 시스템 | |
| KR102571185B1 (ko) | 반도체 메모리 장치 및 이의 동작 방법 | |
| KR102526601B1 (ko) | 전류 드라이버, 라이트 드라이버 및 이를 이용하는 반도체 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |