KR20150046974A - 저항성 메모리 장치 및 동작 방법과 이를 포함하는 시스템 - Google Patents

저항성 메모리 장치 및 동작 방법과 이를 포함하는 시스템 Download PDF

Info

Publication number
KR20150046974A
KR20150046974A KR1020130126635A KR20130126635A KR20150046974A KR 20150046974 A KR20150046974 A KR 20150046974A KR 1020130126635 A KR1020130126635 A KR 1020130126635A KR 20130126635 A KR20130126635 A KR 20130126635A KR 20150046974 A KR20150046974 A KR 20150046974A
Authority
KR
South Korea
Prior art keywords
data
memory cell
sequential
memory
controller
Prior art date
Application number
KR1020130126635A
Other languages
English (en)
Inventor
천준호
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130126635A priority Critical patent/KR20150046974A/ko
Priority to US14/199,723 priority patent/US9502105B2/en
Priority to CN201410277104.7A priority patent/CN104575598B/zh
Publication of KR20150046974A publication Critical patent/KR20150046974A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells

Landscapes

  • Read Only Memory (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 기술의 일 실시예에 의한 저항성 메모리 장치는 복수의 저항성 메모리 셀을 포함하는 메모리 셀 어레이, 어드레스 디코더, 읽기/쓰기 제어 회로, 전압 생성부 및 라이트 명령 및 복수의 라이트 데이터가 입력됨에 따라, 어드레스 디코더, 읽기/쓰기 제어 회로 및 전압 생성부를 제어하여 각각의 메모리 셀에 복수의 데이터를 각각 순차적으로 프로그램하는 순차 프로그래밍 동작 및, 복수의 데이터가 각각의 메모리 셀에 프로그램된 후 각각의 메모리 셀을 순차적으로 검증하는 순차 검증 동작을 수행하는 컨트롤러를 포함할 수 있다.

Description

저항성 메모리 장치 및 동작 방법과 이를 포함하는 시스템{Resistibility Memory Apparatus and Operation Method Thereof, and System Having the Same}
본 발명은 반도체 장치에 관한 것으로, 보다 구체적으로는 저항성 메모리 장치 및 동작 방법과 이를 포함하는 시스템에 관한 것이다.
리드/라이트 동작을 반복적으로 수행하면서도 비휘발성 특성을 갖는 메모리 장치에 대한 요구와 이에 대한 연구가 계속되고 있다.
이러한 연구의 결과물 중 하나로 저항성 메모리 장치가 등장하였다.
저항성 메모리 장치 중 상변화 메모리 장치는 데이터 저장을 위한 저항 소자 및 액세스 소자를 포함하여 이루어진다. 데이터를 라이트하기 위해 워드라인을 통해 액세스 소자를 구동시키면 비트라인으로부터 저항 소자로 라이트 전류가 인가되어 저항 소자의 저항 상태를 결정 상태(저저항 상태) 또는 비정질 상태(고저항 상태)로 변화시킬 수 있다.
저항 소자를 구성하는 상변화 물질의 저항은 다양한 원인들로 인해 증가되며, 이를 저항 드리프트(drift) 현상이라 한다.
보다 구체적으로, 원하는 상태의 목표 저항 범위 내로 라이트된 메모리 셀은 시간이 지남에 따라 드리프트 현상에 의해 그 저항값이 점점 증가하며, 일정 시간이 흐른 뒤에는 목표 저항 범위를 초과하여 다른 상태의 저항 범위에 도달할 수 있다. 이 때 메모리 셀은 저장된 데이터를 잃어버리게 되며, 이때까지의 시간을 데이터 보유 시간 즉, 리텐션 타임(Retention time)이라 한다. 리텐션 타임이 너무 짧으면 안정적인 메모리 장치의 동작을 보장할 수 없다.
도 1은 저항성 메모리 셀의 시간에 따른 저항 드리프트 현상을 설명하기 위한 도면이다.
저항성 메모리 장치는 일반적으로 프로그램 동작 및 검증 동작(Program and Verify)을 통해 메모리 셀에 원하는 데이터를 라이트한다. 프로그램 및 검증 동작이란 메모리 셀에 데이터를 프로그램하고 프로그램한 값을 검증하는 동작을 메모리 셀의 저항값이 원하는 상태의 목표 저항 범위 내에 들어올 때까지 반복 수행하는 것을 의미한다.
도 1에는 메모리 셀을 각각 R1 또는 R2의 상태를 갖도록 프로그램하고, 약 125ns 후에 검증용 리드를 수행한 경우를 나타내었다. R1 또는 R2 상태의 목표 저항 범위 내의 저항을 갖도록 라이트된 셀들의 저항이 시간이 흐름에 증가함을 알 수 있다. 특히, 고저항 상태(R2)로 라이트된 메모리 셀의 경우 저항 드리프트 현상이 더욱 심각하게 나타난다.
시간이 계속 흐름에 따라, R1 상태로 라이트된 메모리 셀들의 저항이 계속 증가하고, R1의 저항상태가 기준저항(Ref)을 넘어서게 되면 당초 R1 상태로 라이트되었다 하더라도 기준저항(Ref)에 의해서는 이 셀의 데이터를 판별할 수 없게 된다.
도 2a 및 도 2b는 저항성 메모리 셀의 저항 드리프트 특성을 설명하기 위한 도면이다.
도 2a는 시간의 흐름에 따른 저항 변화 양상을 나타내고, 도 2b는 시간의 흐름에 따른 전압 변화 양상을 나타낸다.
도 2a 및 도 2b에서 알 수 있는 바와 같이, 메모리 셀에 R1 또는 R2 상태로 데이터를 라이트한 직후의 저항 변화량이 큰 것을 알 수 있다. 이와 같이, 드리프트 현상에 의한 저항 변화는 하기 수학식 1과 같이 시간에 지수적으로 비례하는 것으로 알려져 있다.
[수학식 1]
Figure pat00001
t0는 라이트 동작 후 최초 리드 동작이 시작될 때까지의 시간을 나타내고, R(t0)는 초기 저항치, ν는 드리프트 계수를 의미하며, t는 t0 이후 저항 소자의 저항치를 읽는 시점까지의 시간 간격을 의미한다.
따라서, 프로그램 및 검증 방식을 통한 라이트 동작시, 프로그램 직후 검증용 리드를 수행하여 해당 메모리 셀에 대한 패스(pass) 또는 페일(fail) 여부를 판단하고 라이트 동작을 완료하게 되면, 이후 매우 빠른 시간 안에 저항의 크기가 급격히 증가하게 되고, 결국 다른 상태의 저항 영역에 도달하는 시간이 매우 짧아지게 된다. 즉, 메모리 셀의 리텐션 타임이 짧아질 수 밖에 없다.
하나의 메모리 셀에 2비트 이상의 데이터를 저장하는 메모리 셀을 멀티 레벨 셀(Multi-Level Cell; MLC)라 하며, 최근에는 메모리 장치의 고용량화를 위해 MLC를 이용하여 메모리 장치를 구현하고 있다.
리텐션 타임을 증가시키기 위해서 각 저항상태를 판별하는 기준 저항값들 간의 차이를 크게 두는 방법을 생각해 볼 수 있지만, 각 기준 저항값들 간의 격차를 크게 두게 되면, 세 가지 레벨 또는 그 이상의 멀티 레벨 셀을 구현하기 어렵게 된다. 따라서, 안정적인 멀티 레벨 메모리 셀을 구현하기 위해서는 드리프트 현상을 완화시키는 방법이 필수로 요구된다.
본 발명의 실시예는 데이터 리텐션 타임을 증가시킬 수 있는 저항성 메모리 장치 및 동작 방법과 이를 포함하는 시스템을 제공한다.
본 기술의 일 실시예에 의한 저항성 메모리 장치는 복수의 저항성 메모리 셀을 포함하는 메모리 셀 어레이; 어드레스 신호를 인가받아 디코딩하여 상기 메모리 셀 어레이에 접근하는 어드레스 디코더; 상기 메모리 셀 어레이에 데이터를 프로그램하거나, 상기 메모리 셀 어레이로부터 데이터를 독출하는 읽기/쓰기 제어 회로; 프로그램 동작을 위한 전압 및 리드 동작을 위한 전압을 생성하여 상기 어드레스 디코더에 제공하는 전압 생성부; 및 라이트 명령 및 복수의 라이트 데이터가 입력됨에 따라, 상기 어드레스 디코더, 상기 읽기/쓰기 제어 회로 및 상기 전압 생성부를 제어하여 각각의 메모리 셀에 상기 복수의 데이터를 각각 순차적으로 프로그램하는 순차 프로그래밍 동작 및, 상기 복수의 데이터가 각각의 메모리 셀에 프로그램된 후 각각의 메모리 셀을 순차적으로 검증하는 순차 검증 동작을 수행하는 컨트롤러를 포함할 수 있다.
본 기술의 일 실시예에 의한 프로세서는 외부로부터 명령어를 포함하는 신호를 수신하는 제어부; 상기 제어부의 명령어 해독 결과에 따라 연산을 수행하는 연산부; 및 복수의 저항성 메모리 셀을 포함하는 메모리 셀 어레이와, 상기 제어부로부터 라이트 명령 및 복수의 라이트 데이터가 입력됨에 따라, 각각의 메모리 셀에 상기 복수의 데이터를 각각 순차적으로 프로그램하는 순차 프로그래밍 동작 및, 상기 복수의 데이터가 각각의 메모리 셀에 프로그램된 후 각각의 메모리 셀을 순차적으로 검증하는 순차 검증 동작을 수행하는 컨트롤러를 포함하여, 상기 제어부와 상기 연산부가 동작하는 데 사용되는 데이터 및 주소를 저장하는 저장부;를 포함할 수 있다.
본 기술의 일 실시예에 의한 데이터 처리 시스템은 외부장치로부터 입력되는 명령어의 해독을 수행하는 메인 컨트롤러;
상기 외부장치와 상기 컨트롤러 간에 상기 명령어 및 데이터가 교환될 수 있도록 하는 인터페이스; 어플리케이션, 제어신호, 데이터가 저장되는 주기억장치; 및 프로그램 코드 또는 데이터가 저장되는 보조기억장치;를 포함하고, 상기 주기억장치 및 상기 보조기억장치 중 적어도 어느 하나는, 복수의 저항성 메모리 셀을 포함하는 메모리 셀 어레이와, 상기 메인 컨트롤러로부터 라이트 명령 및 복수의 라이트 데이터가 입력됨에 따라, 각각의 메모리 셀에 상기 복수의 데이터를 각각 순차적으로 프로그램하는 순차 프로그래밍 동작 및, 상기 복수의 데이터가 각각의 메모리 셀에 프로그램된 후 각각의 메모리 셀을 순차적으로 검증하는 순차 검증 동작을 수행하는 컨트롤러를 포함하는 저항성 메모리 장치일 수 있다.
본 기술의 다른 실시예에 의한 데이터 처리 시스템은 호스트의 요구에 응답하여 저항성 메모리 장치를 액세스하는 메모리 컨트롤러; 및 복수의 저항성 메모리 셀을 포함하는 메모리 셀 어레이와, 상기 메모리 컨트롤러로부터 라이트 명령 및 복수의 라이트 데이터가 입력됨에 따라, 각각의 메모리 셀에 상기 복수의 데이터를 각각 순차적으로 프로그램하는 순차 프로그래밍 동작 및, 상기 복수의 데이터가 각각의 메모리 셀에 프로그램된 후 각각의 메모리 셀을 순차적으로 검증하는 순차 검증 동작을 수행하는 컨트롤러를 포함하는 상기 저항성 메모리 장치;를 포함할 수 있다.
본 기술의 일 실시예에 의한 전자 시스템은 외부장치로부터 입력되는 명령어의 해독을 수행하는 프로세서; 상기 프로세서가 동작하는 데 필요한 어플리케이션, 데이터, 제어 신호가 저장되는 동작 메모리; 상기 프로세서에 의해 액세스되며 복수의 저항성 메모리 셀을 포함하는 메모리 셀 어레이와, 상기 프로세서로부터 라이트 명령 및 복수의 라이트 데이터가 입력됨에 따라, 각각의 메모리 셀에 상기 복수의 데이터를 각각 순차적으로 프로그램하는 순차 프로그래밍 동작 및, 상기 복수의 데이터가 각각의 메모리 셀에 프로그램된 후 각각의 메모리 셀을 순차적으로 검증하는 순차 검증 동작을 수행하는 컨트롤러를 포함하는 저항성 메모리 장치; 및 상기 프로세서와 사용자 간의 데이터 입출력 환경을 제공하는 사용자 인터페이스;를 포함할 수 있다.
한편, 본 기술의 일 실시예에 의한 저항성 메모리 장치의 동작 방법은 복수의 저항성 메모리 셀을 포함하는 메모리 셀 어레이와, 상기 메모리 셀 어레이에 대한 쓰기 및 읽기 동작을 제어하는 컨트롤러를 포함하는 저항변화 메모리 장치의 동작 방법으로서, 라이트 명령 및 복수의 라이트 데이터가 입력됨에 따라, 상기 컨트롤러가 각각의 메모리 셀에 상기 복수의 데이터를 각각 순차적으로 프로그램하는 순차 프로그래밍 단계; 및 상기 복수의 데이터가 각각의 메모리 셀에 프로그램된 후 상기 컨트롤러가 각각의 메모리 셀을 순차적으로 검증하는 순차 검증 단계;를 포함할 수 있다.
본 기술에 의하면 저항 드리프트 현상을 충분히 반영한 상태에서 메모리 셀의 상태를 판별할 수 있어 데이터 리텐션 타임을 획기적으로 증가시킬 수 있다.
도 1은 저항성 메모리 셀의 시간에 따른 저항 드리프트 현상을 설명하기 위한 도면이다.
도 2a 및 도 2b는 저항성 메모리 셀의 저항 드리프트 특성을 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시예에 의한 저항성 메모리 장치의 구성도이다.
도 4는 본 발명의 일 실시예에 의한 저항성 메모리 장치의 동작 방법을 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시예에 의한 저항성 메모리 장치에서 메모리 셀의 저항 드리프트 현상을 설명하기 위한 도면이다.
도 6 및 도 7은 저항성 메모리 장치의 동작 방법에 따른 평균 PNV 횟수를 설명하기 위한 도면이다.
도 8은 본 발명의 일 실시예에 따른 프로세서의 구성도이다.
도 9 및 10은 본 발명의 일 실시예에 따른 데이터 처리 시스템의 구성도이다.
도 11 및 도 12는 본 발명의 실시예에 따른 전자 시스템의 구성도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 구체적으로 설명한다.
도 3은 본 발명의 일 실시예에 의한 저항성 메모리 장치의 구성도이다.
본 발명의 일 실시예에 의한 저항성 메모리 장치(10)는 메모리 셀 어레이(110), 로우 디코더(120), 컬럼 디코더(130), 읽기/쓰기 제어 회로(140), 컨트롤러(150) 및 전압 생성부(160)를 포함할 수 있다.
메모리 셀 어레이(110)는 워드라인 및 비트라인 간에 저항성 메모리 셀을 어레이로 배열하여 구성할 수 있다. 저항성 메모리 셀은 예를 들어, 칼코겐 화합물을 이용한 상변화 메모리 셀, 자기 터널링 효과를 이용한 자성 메모리 셀, 전이 금속 산화물을 이용한 저항 메모리 셀, 폴리머 메모리 셀, 페로브스카이트를 이용한 메모리 셀, 강유전 캐패시터를 이용한 강유전 메모리 셀 등이 될 수 있으나 이에 한정되는 것은 아니다. 나아가, 저항성 메모리 셀은 적어도 2 이상의 데이터를 저장하는 멀티 레벨 셀일 수 있다.
로우 디코더(120) 및 컬럼 디코더(130)는 어드레스 디코더로서, 각각 외부 어드레스 신호를 인가받는다. 그리고 컨트롤러(150)의 제어에 의해 메모리 셀 어레이(110) 내 접근하고자 하는 메모리 셀의 로우 어드레스 및 컬럼 어드레스 즉, 워드라인 주소 및 비트라인 주소를 디코딩한다.
읽기/쓰기 제어 회로(140)는 데이터 입출력 회로 블럭(미도시)로부터 데이터를 제공받아, 컨트롤러(150)의 제어에 의해 메모리 셀 어레이(110)에 데이터를 라이트하거나, 컨트롤러(150)의 제어에 의해 메모리 셀 어레이(110)의 선택된 메모리 셀로부터 독출된 데이터를 데이터 입출력 회로 블록으로 제공한다.
컨트롤러(150)는 외부장치 또는 호스트로부터 입력되는 라이트 명령에 응답하여 로우 디코더(120), 컬럼 디코더(130), 읽기/쓰기 제어 회로(140)를 제어하여 메모리 셀 어레이(110)에 데이터를 라이트한다. 라이트 동작은 PNV(Program and Verify) 방식에 의해 이루어질 수 있다.
전압 생성부(160)는 컨트롤러(150)의 제어에 따라 라이트를 위한 프로그램 전압, 검증용 리드 전압, 리드동작용 리드 전압 등과 같은 동작전압을 생성하여 로우 디코더(120), 컬럼 디코더(130) 등으로 제공한다.
본 발명의 실시예에서, 컨트롤러(150)는 외부장치 또는 호스트로부터 라이트 명령, 어드레스, 라이트할 복수의 데이터가 입력됨에 따라, 어드레스 디코더(120, 130)와 읽기/쓰기 제어 회로(140)를 제어하여 각각의 메모리 셀에 순차적으로 데이터를 프로그램한다. 그리고, 모든 셀에 각각의 데이터가 프로그램된 후, 각각의 메모리 셀에 대한 검증 동작을 순차적으로 수행한다. 따라서, 개별 셀의 입장에서는 자신 이후에 프로그램될 셀들에 대한 프로그램 동작과 자신 이전에 프로그램된 셀들에 대한 검증 동작이 이루어진 후에 검증 동작이 이루어지게 된다.
라이트할 복수의 데이터는 적어도 하나의 데이터 그룹으로 분할할 수 있으며, 이 경우 각 데이터 그룹에 대해 해당 셀들에 대한 순차적인 프로그램 동작 및 각 셀들에 대한 순차적인 검증 동작을 수행하는 방법으로 라이트 동작을 수행하고, 이러한 라이트 동작을 각 데이터 그룹에 대해 반복 수행하는 것도 가능하다.
예를 들어, n+1비트의 라이트할 데이터가 입력된 경우 셀0부터 셀n에 대해 순차적으로 프로그램을 수행하고 이후 순차적으로 검증동작을 수행할 수 있다. 또는 n+1비트의 라이트할 데이터가 입력된 경우 이를 적어도 2개의 그룹으로 분할하고, 각각의 그룹에 대해 순차적인 프로그램 및 검증동작을 수행하는 라이트 방식을 반복 수행하는 것이다.
일반적인 PNV 동작에서는 PNV 동작시 프로그램 이후 곧바로 검증 동작이 수행된다. 하지만, 저항성 메모리 셀은 프로그램 직후 저항 드리프트 현상이 극심하게 이루어진다. 하기 표 1과 같이, 셀0~셀7 각각을 원하는 상태의 목표 저항 범위에 들어오도록 프로그램 후, 프로그램 직후의 시점인 t0 에 검증용 리드 동작을 수행하면 프로그램 동작시의 저항 상태에 대응하는 데이터가 그대로 읽혀진다. 하지만, 충분한 시간이 경과한 시점(t1)에서 리드 명령이 입력되고 셀3, 셀4, 셀5의 데이터를 읽어보면 셀3, 셀4 및 셀5의 저항이 드리프트되어 다른 저항 상태(R3)로 변화되어 있으므로, 시점 t1에서의 리드 동작시 셀3, 셀4, 셀5로부터는 R2에 대응하는 데이터가 읽혀지지 않고 페일이 발생한다.
메모리 셀 목표 저항 상태 검증용 리드값(to) 드리프트된 저항(t1) 리드 데이터(t1)
셀0 R0 RO RO RO
셀1 R0 RO RO RO
셀2 R1 R1 R1 R1
셀3 R1 R1 R2 페일
셀4 R2 R2 R3 페일
셀5 R2 R2 R3 페일
셀6 R3 R3 R3 R3
셀7 R3 R3 R3 R3
이러한 현상은 저항 드리프트 현상이 프로그램 직후에 가장 심하게 나타나기 때문이다. 따라서, 본 발명의 컨트롤러(150)는 PNV 동작시 프로그램에 이어서 곧바로 검증용 리드를 수행하는 것이 아니라, 메모리 셀의 저항이 드리프트될 수 있는 동안 기다린 후 검증용 리드를 수행한다.
하나의 메모리 셀에 대해 프로그램을 수행하고 이 셀의 저항이 드리프트되는 안 대기하게 되면, 읽기/쓰기 제어회로(140)는 유휴 상태에 있게 되고, 저항성 메모리 장치(10)는 그만큼 라이트에 소요되는 시간이 증가하게 된다. 그러므로, 하나의 메모리 셀에 대해 프로그램을 수행하고 대기하는 동안 다른 메모리 셀에 프로그램을 수행하는 방식으로, 복수의 메모리 셀에 대해 순차적인 프로그램 동작 및 순차적인 검증 동작을 수행할 수 있다. 즉, 드리프트를 위한 대기 시간 동안 다른 메모리 셀에 대한 인터리빙 동작이 가능하므로 총 라이트 소요 시간을 크게 증가시키지 않고도 PNV 동작을 수행할 수 있는 것이다.
실제로, 상기 수학식 1에 있어서, 만약
Figure pat00002
이라면, [수학식 2]가 성립한다.
[수학식 2]
Figure pat00003
따라서, R(t1)이 목표하는 저항 범위 내에 포함된다면 드리프트 현상은 1/10n만큼 완화시킬 수 있다.
[표 2]는 PNV 동작시 프로그램 후 t1만큼의 시간이 흐른 후 검증용 리드를 수행한 경우의 셀 데이터를 나타낸다.
메모리 셀 목표 저항 상태 최초 프로그램 저항 드리프트된 저항(t1) 리드 데이터(t1)
셀0 R0 RO RO RO
셀1 R0 RO RO RO
셀2 R1 R1 R1 R1
셀3 R1 R0 R1 R1
셀4 R2 R1 R2 R2
셀5 R2 R1 R2 R2
셀6 R3 R3 R3 R3
셀7 R3 R3 R3 R3
PNV를 위한 최초 프로그램 동작시 셀3, 셀4, 셀4의 저항 상태는 목표 저항 상태를 갖지 않는다. 하지만, 검증용 리드 시점인 t1에 다다르는 동안 저항 드리프트 현상이 발생하여 결국 셀3, 셀4, 셀4의 저항 상태는 목표 저항 상태에 도달하고, 결국 검증용 리드가 이루어지는 시점 t1에서 원하는 목표 저항 상태를 갖는 것으로 판별될 수 있다.
따라서, PNV 동작시 프로그램과 검증용 리드 동작 사이의 간격을 충분히 확보하면 드리프트 현상 이후의 저항 상태를 가지고 셀의 상태를 판별할 수 있으므로 데이터 리텐션 타임을 증가시킬 수 있다.
도 4는 본 발명의 일 실시예에 의한 저항성 메모리 장치의 동작 방법을 설명하기 위한 도면이다.
외부장치 또는 호스트로부터 n+1 비트의 라이트 데이터가 입력됨에 따라 n+1개의 메모리 셀 각각에 대해 순차적으로 프로그램을 수행한다(S100).
또는 외부장치 또는 호스트로부터 m*(n+1) 비트(m은 2 이상의 자연수)의 라이트 데이터가 입력됨에 따라, 입력되는 라이트 데이터를 복수(예를 들어 m개)의 데이터 그룹으로 분할하여 n+1개의 메모리 셀 각각에 대해 순차적으로 프로그램을 수행한다(S100).
이후, 첫번째 셀(cell 0)로부터 마지막 셀(cell n)까지 순차적으로 검증 동작을 수행한다(S201~S20n).
각 메모리 셀에 대한 검증 동작(S201~S20n)은 검증용 리드(S21), 패스 여부 판별(S23), 패스되지 않은 셀들에 대한 재프로그램(S25), 패스된 셀들을 프로그램 금지 셀로 설정(S27)하는 과정을 통해 수행된다.
도 4를 참조하면, 셀 0은 프로그램 동작 후 셀 1부터 셀 n이 프로그램될 때까지 검증이 이루어지지 않고 대기한다. 따라서, 셀 0부터 셀 n이 모두 프로그램된 후 셀 0에 대한 검증 동작(S201)이 이루어지고, 그 사이 셀 0의 저항 상태는 충분히 드리프트된다.
따라서, 검증 동작(S201)시의 검증용 리드(S21) 과정에서, 셀 0으로부터는 저항이 충분히 드리프트된 이후의 상태로 데이터 레벨이 읽혀지고, 검증용 리드에서 읽혀진 데이터 레벨에 따라 패스 여부를 판별하게 된다(S23). 그리고, 셀 0이 패스된 경우 즉, 원하는 저항 상태로 프로그램된 것으로 판단되면 셀 0은 프로그램 금지 상태로 설정하고(S27), 그렇지 않을 경우에는 재프로그램을 수행한다(S25).
셀 1에 대한 검증 동작(S202)은 셀 0에 대한 검증 동작(S201) 이후에 동일한 방식으로 수행되며, 셀 3~셀 n에 대해서도 순차적을 검증 동작(S203~S20n)이 이루어진다.
셀 n에 대한 검증 동작(S20n)이 완료되면, 이전 검증 동작에서 패스되지 않은 셀들에 대한 재프로그램 동작에 대한 검증 동작이 다시 수행될 수 있다.
결국 각 셀들은 자신 이후에 프로그램될 셀들에 대한 프로그램 동작과 자신 이전에 프로그램된 셀들에 대한 검증 동작이 이루어진 후에 검증 동작이 이루어지게 된다. 따라서 프로그램 동작 후 저항 드리프트 현상이 충분히 반영된 상태로 검증이 이루어진다. 즉, 저항 드리프트 현상이 급격히 발생하는 프로그램 동작 직후의 시간동안 검증 동작을 수행하지 않고 대기하였다가, 저항이 충분히 드리프트된 후 검증이 이루어진다. 저항 드리프트 현상이 반영된 상태로 메모리 셀의 데이터 레벨을 판별할 수 있으므로 데이터 리텐션 타임을 증가시킬 수 있다.
한편, 라이트 데이터가 m*(n+1) 비트로 입력되어 이를 m개의 데이터 그룹으로 나누어 PNV를 수행하는 경우에는 상기한 과정을 분할된 데이터 그룹의 수만큼 반복 수행함은 물론이다.
도 5는 본 발명의 일 실시예에 의한 저항성 메모리 장치에서 메모리 셀의 저항 드리프트 현상을 설명하기 위한 도면이다.
라이트 동작을 위한 PNV 과정에서, 프로그램 동작 후 충분한 시간, 예를 들어 10㎲ 이후 검증 동작이 이루어진 경우를 예시하였다.
도 1과 비교했을 때, 목표 저항 상태 R1으로 라이트된 메모리 셀의 데이터 리텐션 타임이 2-오더만큼 증가한 것을 알 수 있다.
다시 말해, 도 1과 같이 프로그램 후 125㎱가 경과한 시점에 검증용 리드를 수행한 경우에는 R1 상태로 프로그램된 메모리 셀의 저항이 로그 스케일링한 시간으로 6㎲ 이후 기준저항(Ref)을 초과하여 드리프트되어 페일이 발생한다. 하지만, 본 발명에서와 같이 프로그램 후 충분한 시간 대기하였다가 검증용 리드를 수행하게 되면, 도 5와 같이 로그 스케일링한 시간으로 8㎲ 이후 기준저항(Ref)을 초과하여 저항이 드리프트된다. 따라서 기존 대비 2-오더만큼 데이터 리텐션 시간을 확보할 수 있다.
도 6 및 도 7은 저항성 메모리 장치의 동작 방법에 따른 평균 PNV 횟수를 설명하기 위한 도면이다.
도 6은 일반적인 저항성 메모리 장치의 평균 PNV 횟수를 설명하기 위한 도면이다. 도 6의 (a)는 저저항 상태(R1)로 라이트할 셀들에 대한 평균 PNV 횟수를 나타내며 그 횟수는 4.2707이다. 도 6의 (b)는 고저항 상태(R2)로 라이트할 셀들에 대한 평균 PNV 횟수를 나타내며 그 횟수는 3.9935이다.
도 7은 본 발명의 실시예에 의한 저항성 메모리 장치의 평균 PNV 횟수를 설명하기 위한 도면이다. 도 7의 (a)는 저저항 상태(R1)로 라이트할 셀들에 대한 평균 PNV 횟수를 나타내며 그 횟수는 4.1756이다. 도 7의 (b)는 고저항 상태(R2)로 라이트할 셀들에 대한 평균 PNV 횟수를 나타내며 그 횟수는 4.0696이다.
도 6 및 도 7에서 알 수 있는 바와 같이, 본 발명의 실시예에서 처럼 프로그램 동작 후 충분히 대기한 다음 검증 동작을 수행한 경우에도 종래와 비교하여 PNV 횟수를 증가시키지 않고 라이트 동작을 수행할 수 있다. 즉, 저항성 메모리 장치의 성능을 그대로 유지하면서 데이터 리텐션 타임을 증가시킬 수 있는 것이다.
도 8은 본 발명의 일 실시예에 의한 시스템의 일 예인 프로세서의 구성도이다.
도 8을 참조하면, 프로세서(20)는 제어부(210), 연산부(220), 저장부(230) 및 캐시 메모리부(240)를 포함할 수 있다.
제어부(210)는 외부 장치로부터 명령어, 데이터 등과 같은 신호를 수신하여 명령어의 해독, 데이터의 입력이나 출력, 처리 등을 수행하는 등 프로세서(20)의 전반적인 동작을 제어한다.
연산부(220)는 제어부(210)가 명령어를 해독한 결과에 따라 여러가지 연산 동작을 수행한다. 연산부(220)는 적어도 하나의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU)를 포함할 수 있다.
저장부(230)는 레지스터로 기능할 수 있으며 프로세서(20) 내에서 데이터를 저장하는 부분이다. 저장부(230)는 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 및 그 외 다양한 레지스터를 포함할 수 있다. 저장부(230)는 연산부(220)에서 연산을 수행하는 데이터, 수행 결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 기억할 수 있다.
이러한 저장부(230)는 예를 들어 저항성 메모리 소자로 이루어진 메모리 셀 어레이와, 어드레스 디코더, 컨트롤러, 전압 생성부 등을 구비할 수 있다. 본 발명의 일 실시예에서, 저장부(230)는 도 3에 도시한 저항성 메모리 장치일 수 있다. 따라서, 제어부(210)로부터 라이트 명령 및 복수의 라이트 데이터가 입력됨에 따라 저장부(230)는 각각의 메모리 셀에 순차적으로 데이터를 프로그램한다. 그리고, 모든 셀에 각각의 데이터가 프로그램된 후, 각각의 메모리 셀에 대한 검증 동작을 순차적으로 수행한다. 라이트할 복수의 데이터는 적어도 하나의 데이터 그룹으로 분할할 수 있으며, 이 경우 각 데이터 그룹에 대해 해당 셀들에 대한 순차적인 프로그램 동작 및 각 셀들에 대한 순차적인 검증 동작을 수행하는 방법으로 라이트 동작을 수행하고, 이러한 라이트 동작을 각 데이터 그룹에 대해 반복 수행하는 것도 가능하다.
캐시 메모리부(240)는 임시 저장 공간으로 작용한다.
도 8에 도시한 프로세서(20)는 전자장치의 중앙처리장치(Central Processing Unit; CPU), 그래픽 처리 장치(Graphic Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP)), 어플리케이션 프로세서(Application Processor; AP) 등이 될 수 있다.
도 9 및 10은 본 발명의 일 실시예에 의한 시스템 중 데이터 처리 시스템의 구성도이다.
먼저, 도 9에 도시한 데이터 처리 시스템(30)은 메인 컨트롤러(310), 인터페이스(320), 주기억장치(330) 및 보조기억장치(340)를 포함할 수 있다.
데이터 처리 시스템(30)은 데이터를 처리하는 일련의 조작을 행하기 위해 입력, 처리, 출력, 통신, 저장 등을 수행할 수 있으며, 컴퓨터 서버, 개인 휴대 단말기, 휴대용 컴퓨터, 웹 테이블릿 컴퓨터, 무선 단말기, 이동통신 단말기, 디지털 콘텐츠 플레이어, 카메라, 위성항법장치, 비디오 카메라, 녹음기, 텔레메틱스 장치, AV 시스템, 스마트 TV 등의 전자장치일 수 있다.
다른 실시예에서, 데이터 처리 시스템(30)은 데이터 저장 장치일 수 있으며, 하드디스크, 광학 드라이브, 고상 디스크, DVD 등과 같은 디스크 형태이거나, USB(Universal Serial Bus)메모리, 시큐어 디지털(Secure Digital; SD) 카드, 메모리 스틱, 스마트 미디어 카드, 내외장 멀티미디어 카드, 컴펙트 플래시 카드 등의 카드 형태일 수 있다.
메인 컨트롤러(310)는 주기억장치(330)와 인터페이스(320)를 통해 데이터의 교환을 제어하며, 이를 위해 외부 장치에서 인터페이스(320)를 통해 입력된 명령어들의 해독, 시스템에 저장된 자료의 연산, 비교 등의 동작 전반을 제어한다.
인터페이스(320)는 외부장치와 데이터 처리 시스템(30) 간에 명령 및 데이터가 교환될 수 있는 환경을 제공한다. 인터페이스(320)는 데이터 처리 시스템(30)의 적용 환경에 따라 입력장치(키보드, 키패드, 마우스, 음성 인식장치 등), 출력장치(디스플레이, 스피커)를 포함하는 맨-머신 인터페이스 장치이거나, 또는 카드 인터페이스 장치, 또는 디스크 인터페이스 장치(IDE(Integrated Drive Electronics), SCSI(Small Computer System Interface), SATA(Serial Advanced Technology Attachment), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association 등) 등일 수 있다.
주기억장치(330)는 데이터 처리 시스템(30)이 동작하는 데 필요한 어플리케이션, 제어신호, 데이터 등을 저장하며, 보조기억장치(340)로부터 프로그램이나 자료를 이동시켜 실행시킬 수 있는 기억 장소로 기능한다. 주기억장치(330)는 비휘발성 특성을 갖는 메모리 장치를 이용하여 구현할 수 있으며, 예를 들어 도 3에 도시한 저항성 메모리 장치가 이용될 수 있다.
보조기억장치(340)는 프로그램 코드나 데이터 등을 보관하기 위한 공간이며, 고용량의 기억장치일 수 있다. 보조기억장치(340)는 예를 들어 도 3에 도시한 저항성 메모리 장치가 이용될 수 있다.
즉, 주기억장치(330) 및/또는 보조기억장치(340)는 예를 들어 저항성 메모리 소자로 이루어진 메모리 셀 어레이와, 어드레스 디코더, 컨트롤러, 전압 생성부 등을 구비할 수 있다. 따라서, 메인 컨트롤러(310)로부터 라이트 명령 및 복수의 라이트 데이터가 입력됨에 따라 주기억장치(330) 및/또는 보조기억장치(340)는 각각의 메모리 셀에 순차적으로 데이터를 프로그램한다. 그리고, 모든 셀에 각각의 데이터가 프로그램된 후, 각각의 메모리 셀에 대한 검증 동작을 순차적으로 수행한다. 라이트할 복수의 데이터는 적어도 하나의 데이터 그룹으로 분할할 수 있으며, 이 경우 각 데이터 그룹에 대해 해당 셀들에 대한 순차적인 프로그램 동작 및 각 셀들에 대한 순차적인 검증 동작을 수행하는 방법으로 라이트 동작을 수행하고, 이러한 라이트 동작을 각 데이터 그룹에 대해 반복 수행하는 것도 가능하다.
도 10에 도시한 데이터 처리 시스템(40)은 메모리 컨트롤러(410) 및 저항성 메모리 장치(420)를 포함할 수 있다.
메모리 컨트롤러(410)는 호스트의 요구에 응답하여 저항성 메모리 장치(420)를 액세스 하도록 구성되며, 이를 위해 프로세서(411), 동작 메모리(413), 호스트 인터페이스(415) 및 메모리 인터페이스(417)를 구비할 수 있다.
프로세서(411)는 메모리 컨트롤러(410)의 전반적인 동작을 제어하고, 동작 메모리(413)는 메모리 컨트롤러(410)가 동작하는 데 필요한 어플리케이션, 데이터, 제어 신호 등이 저장될 수 있다.
호스트 인터페이스(415)는 호스트와 메모리 컨트롤러(410) 사이의 데이터/제어신호 교환을 위한 프로토콜 변환을 수행하고, 메모리 인터페이스(417)는 메모리 컨트롤러(410)와 저항성 메모리 장치(420)간의 데이터/제어신호 교환을 위한 프로토콜 변환을 수행한다.
저항성 메모리 장치(420)는 예를 들어, 도 3에 도시한 저항성 메모리 장치를 이용할 수 있으며, 저항성 메모리 소자로 이루어진 메모리 셀 어레이와, 어드레스 디코더, 컨트롤러, 전압 생성부 등을 구비할 수 있다. 따라서, 메모리 컨트롤러(410)로부터 라이트 명령 및 복수의 라이트 데이터가 입력됨에 따라 저항성 메모리 장치(420)는 각각의 메모리 셀에 순차적으로 데이터를 프로그램한다. 그리고, 모든 셀에 각각의 데이터가 프로그램된 후, 각각의 메모리 셀에 대한 검증 동작을 순차적으로 수행한다. 라이트할 복수의 데이터는 적어도 하나의 데이터 그룹으로 분할할 수 있으며, 이 경우 각 데이터 그룹에 대해 해당 셀들에 대한 순차적인 프로그램 동작 및 각 셀들에 대한 순차적인 검증 동작을 수행하는 방법으로 라이트 동작을 수행하고, 이러한 라이트 동작을 각 데이터 그룹에 대해 반복 수행하는 것도 가능하다.
한편, 도 10에 도시한 데이터 처리 시스템은 디스크 장치로 활용되거나, 또는 휴대용 전자 기기의 내/외장 메모리 카드로 이용되거나, 이미지 프로세서 및 그 외의 응용 칩셋으로 이용될 수 있다.
또한, 메모리 컨트롤러(410)에 구비되는 동작 메모리 또한 도 3에 도시한 메모리 장치를 이용하여 구현할 수 있다.
도 11 및 도 12는 본 발명의 실시예들에 따른 전자 시스템의 구성도이다.
도 11에 도시한 전자 시스템(50)은 프로세서(501), 메모리 컨트롤러(503), 저항성 메모리 장치(505), 입출력 장치(507) 및 기능모듈(500)을 포함할 수 있다.
메모리 컨트롤러(503)는 프로세서(501)의 제어에 따라 저항성 메모리 장치(505)의 데이터 처리 동작, 예를 들어 프로그램, 리드 등의 동작을 제어할 수 있다.
저항성 메모리 장치(505)에 프로그램된 데이터는 프로세서(501) 및 메모리 컨트롤러(503)의 제어에 따라 입출력 장치(507)를 통해 출력될 수 있다. 이를 위해 입출력 장치(507)는 디스플레이 장치, 스피커 장치 등을 포함할 수 있다.
입출력 장치(507)는 또한 입력 장치를 포함할 수 있으며, 이를 통해 프로세서(501)의 동작을 제어하기 위한 제어 신호, 또는 프로세서(501)에 의해 처리될 데이터를 입력할 수 있다.
본 발명의 다른 실시예에서, 메모리 컨트롤러(503)는 프로세서(501)의 일부로 구현되거나 프로세서(501)와 별도의 칩셋으로 구현될 수 있다.
저항성 메모리 장치(505)는 예를 들어 저항성 메모리 소자로 이루어진 메모리 셀 어레이와, 어드레스 디코더, 컨트롤러, 전압 생성부 등을 구비할 수 있다. 본 발명의 일 실시예에서, 저장부(230)는 도 3에 도시한 저항성 메모리 장치일 수 있다. 따라서, 메모리 컨트롤러(503)로부터 라이트 명령 및 복수의 라이트 데이터가 입력됨에 따라 저항성 메모리 장치(505)는 각각의 메모리 셀에 순차적으로 데이터를 프로그램한다. 그리고, 모든 셀에 각각의 데이터가 프로그램된 후, 각각의 메모리 셀에 대한 검증 동작을 순차적으로 수행한다. 라이트할 복수의 데이터는 적어도 하나의 데이터 그룹으로 분할할 수 있으며, 이 경우 각 데이터 그룹에 대해 해당 셀들에 대한 순차적인 프로그램 동작 및 각 셀들에 대한 순차적인 검증 동작을 수행하는 방법으로 라이트 동작을 수행하고, 이러한 라이트 동작을 각 데이터 그룹에 대해 반복 수행하는 것도 가능하다.
기능모듈(500)은 도 11에 도시한 전자 시스템(50)의 적용 예에 따라 선택된 기능을 수행할 수 있는 모듈이 될 수 있으며, 도 11에는 통신모듈(509)와 이미지 센서(511)를 그 예로 나타내었다.
통신모듈(509)은 전자 시스템(50)이 유선 또는 무선 통신망에 접속하여 데이터 및 제어신호를 교환할 수 있는 통신 환경을 제공한다.
이미지 센서(511)는 광학 이미지를 디지털 이미지 신호들로 변환하여 프로세서(501) 및 메모리 컨트롤러(503)로 전달한다.
통신모듈(509)을 구비한 경우, 도 11의 전자 시스템(50)은 무선통신 단말기와 같은 휴대용 통신기기일 수 있다. 이미지 센서(511)를 구비한 경우 전자 시스템(50)은 디지털 카메라, 디지털 캠코더, 또는 이들 중 어느 하나가 부착된 전자 시스템(PC, 노트북, 이동통신 단말기 등)일 수 있다.
도 12에 도시한 전자 시스템(60)은 카드 인터페이스(601), 메모리 컨트롤러(603) 및 저항성 메모리 장치(605)를 포함할 수 있다.
도 12에 도시한 전자 시스템(60)은 메모리 카드 또는 스마트 카드의 예시도로, PC카드, 멀티미디어 카드, 임베디드 멀티미디어 카드, 시큐어 디지털 카드, USB 드라이브 중 어느 하나가 될 수 있다.
카드 인터페이스(601)는 호스트의 프로토콜에 따라 호스트와 메모리 컨트롤러(603) 사이에서 데이터 교환을 인터페이싱한다. 일 실시예에서, 카드 인터페이스(601)는 호스트가 사용하는 프로토콜을 지원할 수 있는 하드웨어, 또는 호스트가 사용하는 프로토콜을 지원하는 하드웨어에 탑재된 소프트웨어, 또는 신호 전송 방식을 의미할 수 있다.
메모리 컨트롤러(603)는 저항성 메모리 장치(605)와 카드 인터페이스(601) 사이에서 데이터 교환을 제어한다.
저항성 메모리 장치(605)는 도 3에 도시한 메모리 장치가 이용될 수 있다. 즉, 저항성 메모리 소자로 이루어진 메모리 셀 어레이와, 어드레스 디코더, 컨트롤러, 전압 생성부 등을 구비할 수 있다. 그리고 메모리 컨트롤러(603)로부터 라이트 명령 및 복수의 라이트 데이터가 입력됨에 따라 저장성 메모리 장치(605)는 각각의 메모리 셀에 순차적으로 데이터를 프로그램한다. 그리고, 모든 셀에 각각의 데이터가 프로그램된 후, 각각의 메모리 셀에 대한 검증 동작을 순차적으로 수행한다. 라이트할 복수의 데이터는 적어도 하나의 데이터 그룹으로 분할할 수 있으며, 이 경우 각 데이터 그룹에 대해 해당 셀들에 대한 순차적인 프로그램 동작 및 각 셀들에 대한 순차적인 검증 동작을 수행하는 방법으로 라이트 동작을 수행하고, 이러한 라이트 동작을 각 데이터 그룹에 대해 반복 수행하는 것도 가능하다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 저항성 메모리 장치
110 : 메모리 셀 어레이
120 : 로우 디코더
130 : 컬럼 디코더
140 : 읽기/쓰기 제어회로
150 : 컨틀톨러
160 : 전압 생성부

Claims (23)

  1. 복수의 저항성 메모리 셀을 포함하는 메모리 셀 어레이;
    어드레스 신호를 인가받아 디코딩하여 상기 메모리 셀 어레이에 접근하는 어드레스 디코더;
    상기 메모리 셀 어레이에 데이터를 프로그램하거나, 상기 메모리 셀 어레이로부터 데이터를 독출하는 읽기/쓰기 제어 회로;
    프로그램 동작을 위한 전압 및 리드 동작을 위한 전압을 생성하여 상기 어드레스 디코더에 제공하는 전압 생성부; 및
    라이트 명령 및 복수의 라이트 데이터가 입력됨에 따라, 상기 어드레스 디코더, 상기 읽기/쓰기 제어 회로 및 상기 전압 생성부를 제어하여 각각의 메모리 셀에 상기 복수의 데이터를 각각 순차적으로 프로그램하는 순차 프로그래밍 동작 및, 상기 복수의 데이터가 각각의 메모리 셀에 프로그램된 후 각각의 메모리 셀을 순차적으로 검증하는 순차 검증 동작을 수행하는 컨트롤러;
    를 포함하는 저항성 메모리 장치.
  2. 제 1 항에 있어서,
    상기 컨트롤러는 상기 복수의 라이트 데이터를 적어도 하나의 데이터 그룹으로 분할하며, 각 데이터 그룹에 대해 상기 순차 프로그래밍 동작 및 상기 순차 검증 동작을 수행하고, 상기 순차 프로그래밍 동작 및 상기 순차 검증 동작은 상기 데이터 그룹의 수만큼 반복 수행하는 저항성 메모리 장치.
  3. 제 1 항에 있어서,
    상기 저항성 메모리 셀은 프로그램 후 상기 저항성 메모리 셀의 저항이 증가하는 특성을 갖는 메모리 셀인 저항성 메모리 장치.
  4. 제 1 항에 있어서,
    상기 저항성 메모리 셀은 상변화 메모리 셀인 저항성 메모리 장치.
  5. 제 1 항에 있어서,
    상기 저항성 메모리 셀은 하나의 메모리 셀에 적어도 2비트의 데이터를 저장하는 메모리 셀인 저항성 메모리 장치.
  6. 외부로부터 명령어를 포함하는 신호를 수신하는 제어부;
    상기 제어부의 명령어 해독 결과에 따라 연산을 수행하는 연산부; 및
    복수의 저항성 메모리 셀을 포함하는 메모리 셀 어레이와, 상기 제어부로부터 라이트 명령 및 복수의 라이트 데이터가 입력됨에 따라, 각각의 메모리 셀에 상기 복수의 데이터를 각각 순차적으로 프로그램하는 순차 프로그래밍 동작 및, 상기 복수의 데이터가 각각의 메모리 셀에 프로그램된 후 각각의 메모리 셀을 순차적으로 검증하는 순차 검증 동작을 수행하는 컨트롤러를 포함하여, 상기 제어부와 상기 연산부가 동작하는 데 사용되는 데이터 및 주소를 저장하는 저장부;
    를 포함하는 프로세서.
  7. 제 6 항에 있어서,
    상기 컨트롤러는 상기 복수의 라이트 데이터를 적어도 하나의 데이터 그룹으로 분할하며, 각 데이터 그룹에 대해 상기 순차 프로그래밍 동작 및 상기 순차 검증 동작을 수행하고, 상기 순차 프로그래밍 동작 및 상기 순차 검증 동작은 상기 데이터 그룹의 수만큼 반복 수행하는 프로세서.
  8. 제 6 항에 있어서,
    상기 저항성 메모리 셀은 프로그램 동작 후 상기 저항성 메모리 셀의 저항이 증가하는 특성을 갖는 메모리 셀인 프로세서.
  9. 외부장치로부터 입력되는 명령어의 해독을 수행하는 메인 컨트롤러;
    상기 외부장치와 상기 컨트롤러 간에 상기 명령어 및 데이터가 교환될 수 있도록 하는 인터페이스;
    어플리케이션, 제어신호, 데이터가 저장되는 주기억장치; 및
    프로그램 코드 또는 데이터가 저장되는 보조기억장치;를 포함하고,
    상기 주기억장치 및 상기 보조기억장치 중 적어도 어느 하나는, 복수의 저항성 메모리 셀을 포함하는 메모리 셀 어레이와, 상기 메인 컨트롤러로부터 라이트 명령 및 복수의 라이트 데이터가 입력됨에 따라, 각각의 메모리 셀에 상기 복수의 데이터를 각각 순차적으로 프로그램하는 순차 프로그래밍 동작 및, 상기 복수의 데이터가 각각의 메모리 셀에 프로그램된 후 각각의 메모리 셀을 순차적으로 검증하는 순차 검증 동작을 수행하는 컨트롤러를 포함하는 저항성 메모리 장치인 데이터 처리 시스템.
  10. 제 9 항에 있어서,
    상기 컨트롤러는 상기 복수의 라이트 데이터를 적어도 하나의 데이터 그룹으로 분할하며, 각 데이터 그룹에 대해 상기 순차 프로그래밍 동작 및 상기 순차 검증 동작을 수행하고, 상기 순차 프로그래밍 동작 및 상기 순차 검증 동작은 상기 데이터 그룹의 수만큼 반복 수행하는 데이터 처리 시스템.
  11. 제 9 항에 있어서,
    상기 저항성 메모리 셀은 프로그램 동작 후 상기 저항성 메모리 셀의 저항이 증가하는 특성을 갖는 메모리 셀인 데이터 처리 시스템.
  12. 제 9 항에 있어서,
    상기 인터페이스는 맨-머신 인터페이스 장치, 카드 인터페이스 장치, 디스크 인터페이스 장치 중 어느 하나인 데이터 처리 시스템.
  13. 호스트의 요구에 응답하여 저항성 메모리 장치를 액세스하는 메모리 컨트롤러; 및
    복수의 저항성 메모리 셀을 포함하는 메모리 셀 어레이와, 상기 메모리 컨트롤러로부터 라이트 명령 및 복수의 라이트 데이터가 입력됨에 따라, 각각의 메모리 셀에 상기 복수의 데이터를 각각 순차적으로 프로그램하는 순차 프로그래밍 동작 및, 상기 복수의 데이터가 각각의 메모리 셀에 프로그램된 후 각각의 메모리 셀을 순차적으로 검증하는 순차 검증 동작을 수행하는 컨트롤러를 포함하는 상기 저항성 메모리 장치;
    를 포함하는 데이터 처리 시스템.
  14. 제 13 항에 있어서,
    상기 컨트롤러는 상기 복수의 라이트 데이터를 적어도 하나의 데이터 그룹으로 분할하며, 각 데이터 그룹에 대해 상기 순차 프로그래밍 동작 및 상기 순차 검증 동작을 수행하고, 상기 순차 프로그래밍 동작 및 상기 순차 검증 동작은 상기 데이터 그룹의 수만큼 반복 수행하는 데이터 처리 시스템.
  15. 제 13 항에 있어서,
    상기 저항성 메모리 셀은 프로그램 동작 후 상기 저항성 메모리 셀의 저항이 증가하는 특성을 갖는 메모리 셀인 데이터 처리 시스템.
  16. 제 13 항에 있어서,
    상기 메모리 컨트롤러는, 상기 호스트로부터의 명령어 해독을 수행하는 프로세서;
    상기 메모리 컨트롤러가 동작하는 데 필요한 어플리케이션, 데이터, 제어 신호가 저장되는 동작 메모리;
    상기 호스트와 상기 메모리 컨트롤러 사이의 데이터 및 제어신호 교환을 위한 프로토콜 변환을 수행하는 호스트 인터페이스; 및
    상기 메모리 컨트롤러와 상기 저항성 메모리 장치 간의 데이터 및 신호 교환을 위한 프로토콜 변환을 수행하는 메모리 인터페이스;
    를 포함하는 데이터 처리 시스템.
  17. 외부장치로부터 입력되는 명령어의 해독을 수행하는 프로세서;
    상기 프로세서가 동작하는 데 필요한 어플리케이션, 데이터, 제어 신호가 저장되는 동작 메모리;
    상기 프로세서에 의해 액세스되며 복수의 저항성 메모리 셀을 포함하는 메모리 셀 어레이와, 상기 프로세서로부터 라이트 명령 및 복수의 라이트 데이터가 입력됨에 따라, 각각의 메모리 셀에 상기 복수의 데이터를 각각 순차적으로 프로그램하는 순차 프로그래밍 동작 및, 상기 복수의 데이터가 각각의 메모리 셀에 프로그램된 후 각각의 메모리 셀을 순차적으로 검증하는 순차 검증 동작을 수행하는 컨트롤러를 포함하는 저항성 메모리 장치; 및
    상기 프로세서와 사용자 간의 데이터 입출력 환경을 제공하는 사용자 인터페이스;
    를 포함하는 전자 시스템.
  18. 제 17 항에 있어서,
    상기 컨트롤러는 상기 복수의 라이트 데이터를 적어도 하나의 데이터 그룹으로 분할하며, 각 데이터 그룹에 대해 상기 순차 프로그래밍 동작 및 상기 순차 검증 동작을 수행하고, 상기 순차 프로그래밍 동작 및 상기 순차 검증 동작은 상기 데이터 그룹의 수만큼 반복 수행하는 전자 시스템.
  19. 제 17 항에 있어서,
    상기 저항성 메모리 셀은 프로그램 동작 후 상기 저항성 메모리 셀의 저항이 증가하는 특성을 갖는 메모리 셀인 전자 시스템.
  20. 제 17 항에 있어서,
    유선 또는 무선 통신망에 접속하도록 하는 통신모듈을 더 포함하는 전자 시스템.
  21. 제 17 항에 있어서,
    광학 이미지를 디지털 이미지 신호로 변환하여 상기 프로세서로 전달하는 이미지 센서를 더 포함하는 전자 시스템.
  22. 복수의 저항성 메모리 셀을 포함하는 메모리 셀 어레이와, 상기 메모리 셀 어레이에 대한 쓰기 및 읽기 동작을 제어하는 컨트롤러를 포함하는 저항변화 메모리 장치의 동작 방법으로서,
    라이트 명령 및 복수의 라이트 데이터가 입력됨에 따라, 상기 컨트롤러가 각각의 메모리 셀에 상기 복수의 데이터를 각각 순차적으로 프로그램하는 순차 프로그래밍 단계; 및
    상기 복수의 데이터가 각각의 메모리 셀에 프로그램된 후 상기 컨트롤러가 각각의 메모리 셀을 순차적으로 검증하는 순차 검증 단계;
    를 포함하는 저항성 메모리 장치의 동작 방법.
  23. 제 22 항에 있어서,
    상기 컨트롤러가, 상기 복수의 라이트 데이터를 적어도 하나의 데이터 그룹으로 분할하는 단계를 더 포함하고, 상기 순차 프로그래밍 단계 및 상기 순차 검증 단계는 상기 데이터 그룹의 수만큼 반복 수행되는 저항성 메모리 장치의 동작 방법.
KR1020130126635A 2013-10-23 2013-10-23 저항성 메모리 장치 및 동작 방법과 이를 포함하는 시스템 KR20150046974A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130126635A KR20150046974A (ko) 2013-10-23 2013-10-23 저항성 메모리 장치 및 동작 방법과 이를 포함하는 시스템
US14/199,723 US9502105B2 (en) 2013-10-23 2014-03-06 Resistive memory device, operating method thereof, and system having the same
CN201410277104.7A CN104575598B (zh) 2013-10-23 2014-06-19 电阻式存储器件、其操作方法以及具有该电阻式存储器件的系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130126635A KR20150046974A (ko) 2013-10-23 2013-10-23 저항성 메모리 장치 및 동작 방법과 이를 포함하는 시스템

Publications (1)

Publication Number Publication Date
KR20150046974A true KR20150046974A (ko) 2015-05-04

Family

ID=52827223

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130126635A KR20150046974A (ko) 2013-10-23 2013-10-23 저항성 메모리 장치 및 동작 방법과 이를 포함하는 시스템

Country Status (3)

Country Link
US (1) US9502105B2 (ko)
KR (1) KR20150046974A (ko)
CN (1) CN104575598B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190074680A (ko) * 2017-12-20 2019-06-28 에스케이하이닉스 주식회사 메모리 장치 및 메모리 컨트롤러를 포함하는 메모리 시스템, 및 그의 라이트 동작방법
US10629251B2 (en) 2016-08-30 2020-04-21 SK Hynix Inc. Semiconductor memory system and operating method thereof

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160138757A (ko) * 2015-05-26 2016-12-06 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
US11386010B2 (en) * 2016-09-27 2022-07-12 Integrated Silicon Solution, (Cayman) Inc. Circuit engine for managing memory meta-stability

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7299314B2 (en) * 2003-12-31 2007-11-20 Sandisk Corporation Flash storage system with write/erase abort detection mechanism
US7270269B2 (en) * 2005-09-06 2007-09-18 International Business Machines Corporation Secure electronic voting device
KR100706816B1 (ko) * 2006-03-10 2007-04-12 삼성전자주식회사 프로그램 속도를 향상시킬 수 있는 불휘발성 메모리 장치및 그것의 프로그램 방법
KR100791341B1 (ko) * 2006-09-04 2008-01-03 삼성전자주식회사 비휘발성 메모리 장치의 기입 방법 및 그 방법을 사용하는비휘발성 메모리 장치
US8031517B2 (en) * 2008-07-30 2011-10-04 Samsung Electronics Co., Ltd. Memory device, memory system having the same, and programming method of a memory cell
KR20100107609A (ko) * 2009-03-26 2010-10-06 삼성전자주식회사 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 기입 방법
KR20130043469A (ko) 2011-10-20 2013-04-30 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그의 라이트 제어방법
CN102592665A (zh) * 2011-10-24 2012-07-18 北京时代全芯科技有限公司 一种相变存储器的高速数据写入结构及写入方法
JP5853843B2 (ja) * 2012-04-25 2016-02-09 ソニー株式会社 記憶制御装置、記憶装置、および、それらにおける処理方法
KR20150140921A (ko) * 2014-06-09 2015-12-17 에스케이하이닉스 주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 그 동작 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10629251B2 (en) 2016-08-30 2020-04-21 SK Hynix Inc. Semiconductor memory system and operating method thereof
KR20190074680A (ko) * 2017-12-20 2019-06-28 에스케이하이닉스 주식회사 메모리 장치 및 메모리 컨트롤러를 포함하는 메모리 시스템, 및 그의 라이트 동작방법

Also Published As

Publication number Publication date
US20150113213A1 (en) 2015-04-23
CN104575598B (zh) 2019-09-27
CN104575598A (zh) 2015-04-29
US9502105B2 (en) 2016-11-22

Similar Documents

Publication Publication Date Title
US10509602B2 (en) Data storage device and operating method thereof
KR101888074B1 (ko) 저장 장치 및 불휘발성 메모리 장치, 그리고 그것의 동작 방법
US9361985B2 (en) Nonvolatile memory devices including simultaneous impedance calibration and input command
US9281068B2 (en) Nonvolatile memory and related reprogramming method
US20100238705A1 (en) Nonvolatile memory device and method system including the same
KR20150044475A (ko) 저항성 메모리 장치 및 동작 방법 방법과 이를 포함하는 시스템
US9099193B2 (en) Data storage device and operating method thereof
US10296233B2 (en) Method of managing message transmission flow and storage device using the method
KR20170097811A (ko) 저항성 메모리 장치 및 이를 위한 전압 생성 회로
US9998151B2 (en) Data storage device and operating method thereof
KR20160016386A (ko) 라이트 드라이버, 이를 포함하는 저항변화 메모리 장치 및 동작 방법
KR102592796B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR101618313B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
CN107958685B (zh) 阻变存储装置及其选择性写入电路和操作方法
KR102438988B1 (ko) 랜덤화 연산을 수행하는 불휘발성 메모리 장치
KR20150095360A (ko) 저항성 메모리 장치 및 동작 방법
TW201715401A (zh) 資料儲存設備及其操作方法
KR20190083148A (ko) 데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템
KR20130008300A (ko) 오버 프로그램을 이용하여 소거 동작을 수행하는 플래시 메모리 장치 및 그 동작방법
KR20190019543A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20180031867A (ko) 저항성 메모리 장치, 이를 위한 디스터번스 방지 회로 및 방법
KR20150046974A (ko) 저항성 메모리 장치 및 동작 방법과 이를 포함하는 시스템
US9728264B2 (en) Nonvolatile memory device, operating method thereof, and data storage device including the same
KR20180056090A (ko) 저항성 메모리 장치, 이를 위한 리드 회로 및 방법
KR101565974B1 (ko) 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid