KR100791341B1 - 비휘발성 메모리 장치의 기입 방법 및 그 방법을 사용하는비휘발성 메모리 장치 - Google Patents

비휘발성 메모리 장치의 기입 방법 및 그 방법을 사용하는비휘발성 메모리 장치 Download PDF

Info

Publication number
KR100791341B1
KR100791341B1 KR1020060084865A KR20060084865A KR100791341B1 KR 100791341 B1 KR100791341 B1 KR 100791341B1 KR 1020060084865 A KR1020060084865 A KR 1020060084865A KR 20060084865 A KR20060084865 A KR 20060084865A KR 100791341 B1 KR100791341 B1 KR 100791341B1
Authority
KR
South Korea
Prior art keywords
write
data
state
nonvolatile memory
written
Prior art date
Application number
KR1020060084865A
Other languages
English (en)
Inventor
이광진
곽충근
김두응
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060084865A priority Critical patent/KR100791341B1/ko
Priority to US11/834,843 priority patent/US7688620B2/en
Priority to DE102007042184A priority patent/DE102007042184A1/de
Priority to CN201110423365.1A priority patent/CN102496387B/zh
Priority to CN2007101490205A priority patent/CN101140806B/zh
Priority to TW096132945A priority patent/TWI492227B/zh
Application granted granted Critical
Publication of KR100791341B1 publication Critical patent/KR100791341B1/ko
Priority to US12/720,918 priority patent/US7876609B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods

Abstract

비휘발성 메모리 장치의 기입 방법이 제공된다. 상기 비휘발성 메모리 장치의 기입 방법은 다수의 비휘발성 메모리 셀을 포함하는 메모리 셀 어레이를 제공하고, 다수의 메모리 셀 중 제1 상태(status)의 데이터가 기입될 메모리 셀에 데이터를 먼저 기입하고, 제1 상태와 다른 제2 상태의 데이터가 기입될 메모리 셀에 데이터를 나중에 기입한다.
비휘발성 메모리 장치, 상변화 메모리 장치, 분할 기입, 기입 검증, 기입 시간

Description

비휘발성 메모리 장치의 기입 방법 및 그 방법을 사용하는 비휘발성 메모리 장치{Write method of nonvolatile memory device and nonvolatile memory device using the same}
도 1은 분할 기입과 기입 검증을 채용한 종래의 상변화 메모리 장치의 기입 검증 방법을 설명하기 위한 개념적인 타이밍도이다.
도 2는 본 발명의 일 실시예에 따른 상변화 메모리 장치의 기입 방법을 설명하기 위한 개념적인 타이밍도이다.
도 3은 본 발명의 다른 실시예에 따른 상변화 메모리 장치의 기입 방법을 설명하기 위한 개념적인 타이밍도이다.
도 4a는 x2 분할 기입 모드에서 다수의 셀 그룹 중에서 적어도 하나의 제1 상태의 기입 데이터가 기입되어야 하는 페일 셀 그룹만의 기입 순서를 정하는 방법을 설명하기 위한 개념도이다.
도 4b는 도 4a의 일부를 나타낸 개념도이다.
도 5a 및 도 5b는 x4 분할 기입 모드에서 다수의 페일 셀 그룹만의 기입 순서를 정하는 방법을 설명하기 위한 개념도이다.
도 6은 x8 분할 기입 모드에서 다수의 페일 셀 그룹만의 기입 순서를 정하는 방법을 설명하기 위한 개념도이다.
도 7은 본 발명의 실시예들에 따른 상변화 메모리 장치의 기입 검증 방법을 설명하기 위한 순서도이다.
도 8은 본 발명의 실시예들에 따른 상변화 메모리 장치를 설명하기 위한 블록도이다.
도 9는 도 8의 기입 검증 지정부를 설명하기 위한 세부적인 블록도이다.
도 10은 기입 펄스 발생부에서 출력되는 셋 펄스 제어 신호의 예를 나타낸 타이밍도이다.
도 11은 본 발명의 또 다른 실시예에 따른 상변화 메모리 장치의 기입 방법을 설명하기 위한 순서도이다.
(도면의 주요부분에 대한 부호의 설명)
110 : 메모리 셀 어레이 140 : 비교부
142 : 검증 센스 앰프 144 : 데이터 입력 버퍼
146 : 상태 플래그 신호 발생부 150 : 기입 검증 지정부
160 : 기입 펄스 발생부 170 : 기입 드라이버
180 : 제어부 182 : 커맨드 버퍼
190 : 모드 선택부
본 발명은 비휘발성 메모리 장치의 기입 방법 및 이를 이용하는 비휘발성 메 모리 장치에 관한 것으로, 보다 상세하게는 저항체를 이용한 비휘발성 메모리 장치의 기입 방법 및 이를 이용하는 비휘발성 메모리 장치에 관한 것이다.
저항체(resistance material)를 이용한 비휘발성 메모리 장치에는 상변화 메모리 장치(PRAM: Phase change Random Access Memory), 저항성 메모리 장치(RRAM: Resistive RAM), 강유전체 메모리 장치(FRAM: Ferroelectric RAM), 자기 메모리 장치(MRAM: Magnetic RAM) 등 있다. 동적 메모리 장치(DRAM: Dynamic RAM)나 플래시 메모리 장치는 전하(charge)를 이용하여 데이터를 저장하는 반면, 저항체를 이용한 비휘발성 메모리 장치는 캘코제나이드 합금(chalcogenide alloy)과 같은 상변화 물질의 상태 변화(PRAM), 가변 저항체의 저항 변화(RRAM), 강유전체 물질의 분극 현상(FRAM), 강자성체의 자화상태에 따른 MTJ(Magnetic Tunnel Junction) 박막의 저항 변화(MRAM) 등을 이용하여 데이터를 저장한다.
이러한 저항체를 이용한 비휘발성 메모리 장치의 일 예로서 상변화 메모리 장치를 자세히 설명하면, 상변화 물질은 결정 상태에서는 저항이 낮고 비정질 상태에서는 저항이 높기 때문에, 결정 상태는 셋(set) 또는 0데이터로 정의하고 비정질 상태는 리셋(reset) 또는 1데이터로 정의한다. 또한, 상변화 메모리 장치는 상변화 물질에 셋 펄스 또는 리셋 펄스를 제공하고 이로 인해 발생하는 주울(joule)열을 이용하여 기입하게 된다. 구체적으로, 1데이터를 기입할 때는 리셋 펄스를 이용하여 상변화 물질을 녹는점 이상으로 가열한 후 빠르게 냉각시켜 비정질 상태가 되도록 하고, 0데이터를 기입할 때에는 셋 펄스를 이용하여 상변화 물질을 결정화 온도 이상 녹는점 이하의 온도로 가열한 후 일정한 시간동안 그 온도를 유지한 후 냉각 시켜 결정 상태가 되도록 한다. 여기서, 0데이터를 기입하는 시간은 1데이터를 기입하는 시간에 비해 약 5배 정도가 되는데, 예를 들어, 0데이터를 기입하는 시간은 약 600ns이고, 1데이터를 기입하는 시간은 약 120ns일 수 있다.
한편, 다수의 입출력핀(예를 들어, 16개 핀)을 통해서 동시에 입력된 기입 데이터를 다수(예를 들어, 16개)의 상변화 메모리 셀에 동시에 기입할 수 없다. 예를 들어, 하나의 상변화 메모리 셀에 제공되는 리셋 펄스의 전류 레벨이 1mA라면, 16개의 상변화 메모리 셀에 기입 데이터를 동시에 기입하려면 16mA가 필요하게 되고, 이러한 리셋 펄스를 제공하는 기입 드라이버에서의 효율이 약 10%라면, 실제로는 160mA가 필요하게 되기 때문이다. 상변화 메모리 장치의 전류 구동 능력(current drive ability)에는 한계가 있기 때문에, 적어도 하나의 상변화 메모리 셀을 포함하는 셀 그룹 단위로 분할 기입(division write)된다. 예를 들어, 16개의 상변화 메모리 셀은 8개의 셀 그룹으로 구분되고, 8번의 분할 기입 세션(division write session) 동안 기입되게 된다.
또한, 불필요한 전류 낭비를 방지하게 위해서 상변화 메모리 장치는 기입 검증(write verify) 동작을 채용할 수 있다. 즉, 기입 데이터를 기입하기 전에, 기입하고자 하는 상변화 메모리 셀에 기저장된 데이터를 검증 독출(verify read)하고(이하, 이를 검증 데이터라 함), 상기 검증 데이터와 기입 데이터를 비교하여 두 데이터가 서로 다른 페일(fail) 상변화 메모리 셀에만 기입 데이터를 기입하게 된다.
도 1은 분할 기입과 기입 검증을 채용한 종래의 상변화 메모리 장치의 기입 검증 방법을 설명하기 위한 개념적인 타이밍도이다.
도 1을 참조하면, 종래의 상변화 메모리 장치는 다수의 기입 루프(L=1~11)를 통해서 기입 데이터를 기입하는데, 각 기입 루프(L=1~11)가 시작되기 전에 검증 독출을 하고, 기입 루프(L=1~11) 내에서 다수의 페일 상변화 메모리 셀에만 분할 기입하게 된다. 여기서, 8개의 분할 기입 세션(①~⑧)은 8개의 셀 그룹과 일대일 대응된다. 예를 들어 설명하면, 1번째 기입 루프(L=1)에서는 8개의 셀 그룹 모두가 페일되었으므로 8개의 분할 기입 세션(①~⑧)에서 분할 기입 동작이 실행되고 있고, 2번째 기입 루프(L=2)에서는 3번째 셀 그룹과 4번째 셀 그룹은 페일되지 않았으므로 3번째, 4번째 분할 기입 세션(③, ④)에는 분할 기입 동작이 실행되고 있지 않는다.
종래의 상변화 메모리 장치는 0데이터를 기입하는 데 걸리는 시간과 1데이터를 기입하는데 걸리는 시간이 다름에도 불구하고 동일한 분할 기입 세션 내에서 기입되기 때문에, 분할 기입 세션은 0데이터를 기입하는데 걸리는 시간에 맞추어져 있다. 따라서, 기입 시간이 증가하게 된다.
본 발명이 이루고자 하는 기술적 과제는, 기입 시간을 줄일 수 있는 비휘발성 메모리 장치의 기입 방법을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 기입 시간을 줄일 수 있는 비휘발성 메모리 장치를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으 며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 비휘발성 메모리 장치의 기입 방법의 일 태양은 다수의 비휘발성 메모리 셀을 포함하는 메모리 셀 어레이를 제공하고, 다수의 메모리 셀 중 제1 상태(status)의 데이터가 기입될 메모리 셀에 데이터를 먼저 기입하고, 제1 상태와 다른 제2 상태의 데이터가 기입될 메모리 셀에 데이터를 나중에 기입한다.
상기 기술적 과제를 달성하기 위한 본 발명의 비휘발성 메모리 장치의 기입 방법의 다른 태양은 다수의 비휘발성 메모리 셀을 포함하는 메모리 셀 어레이를 제공하고, 다수의 비휘발성 메모리 셀 중 제1 상태(status)의 기입 데이터가 기입되어야 하는 a(단, a는 자연수)개의 페일(fail) 비휘발성 메모리 셀을 찾아내어, m(단, m은 자연수)개의 분할 기입 세션(session) 동안 a개의 페일 비휘발성 메모리 셀에 제1 상태의 기입 데이터를 분할 기입하고, 다수의 비휘발성 메모리 셀 중 제1 상태와 다른 제2 상태의 기입 데이터가 기입되어야 하는 b(단, b는 자연수)개의 페일 비휘발성 메모리 셀을 찾아내어, n(단, n은 자연수)개의 분할 기입 세션 동안 b개의 페일 비휘발성 메모리 셀에 제2 상태의 기입 데이터를 분할 기입하는 것을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 비휘발성 메모리 장치의 일 태양은 다수의 비휘발성 메모리 셀을 포함하는 메모리 셀 어레이, 및 다수의 비휘발 성 메모리 셀 중 제1 상태(status)의 데이터가 기입될 비휘발성 메모리 셀에 데이터를 먼저 기입하고, 제1 상태와 다른 제2 상태의 데이터가 기입될 비휘발성 메모리 셀에 데이터를 나중에 기입하는 기입 회로를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 비휘발성 메모리 장치의 다른 태양은 다수의 비휘발성 메모리 셀을 포함하는 메모리 셀 어레이, 및 다수의 비휘발성 메모리 셀 중 제1 상태(status)의 기입 데이터가 기입되어야 하는 a(단, a는 자연수)개의 페일(fail) 비휘발성 메모리 셀을 찾아내어, m(단, m은 자연수)개의 분할 기입 세션(session) 동안 a개의 페일 비휘발성 메모리 셀에 제1 상태의 기입 데이터를 분할 기입하고, 다수의 비휘발성 메모리 셀 중 제1 상태와 다른 제2 상태의 기입 데이터가 기입되어야 하는 b(단, a는 자연수)개의 페일 비휘발성 메모리 셀을 찾아내어, n(단, n은 자연수)개의 분할 기입 세션 동안 b개의 페일 비휘발성 메모리 셀에 제2 상태의 기입 데이터를 분할 기입하는 기입 회로를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 비휘발성 메모리 장치의 또 다른 태양은 다수의 셀 그룹으로 구분되는 다수의 비휘발성 메모리 셀, 다수의 비휘발성 메모리 셀로부터 독출된 다수의 검증 데이터와, 다수의 상변화 메모리 셀에 기입하려는 다수의 기입 데이터를 비교하여, 검증 데이터 및 기입 데이터가 서로 다른 다수의 페일(fail) 비휘발성 메모리 셀을 나타내는 비교 신호를 출력하는 비교부, 다수의 기입 데이터 중 특정 상태의 기입 데이터가 기입되어야 하는 다수의 비휘발성 메모리 셀을 가리키는 상태 플래그 신호를 제공하는 상태 플래그 신호 발생부, 비교 신호 및 상태 플래그 신호를 제공받아, 다수의 페일 비휘발성 메모리 셀 중 특정 상태의 기입 데이터가 기입되어야 하는 페일 비휘발성 메모리 셀이 기입되기 위한 다수의 분할 기입 세션을 지정하는 지정 신호를 제공하는 기입 검증 지정부, 지정 신호를 제공받아, 지정된 분할 기입 세션의 타이밍에 맞추어 셋 펄스 제어 신호 및 리셋 펄스 제어 신호를 제공하는 기입 펄스 발생부, 및 기입 데이터, 셋 펄스 제어 신호 및 리셋 펄스 제어 신호를 제공받아, 셋 펄스 또는 리셋 펄스를 제공하는 기입 드라이버를 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 본 발명의 실시예들은 상변화 메모리 장치(PRAM: Phase change Random Access Memory)를 이용하여 설명할 것이다. 그러나, 본 발명은 저항성 메모리 장치(RRAM: Resistive RAM), 강유전체 메모리 장치(FRAM: Ferroelectric RAM), 자기 메모리 장치(MRAM: Magnetic RAM)와 같이 저항체를 이용한 비휘발성 메모리 장치에 모두 적용될 수 있음은 본 발명이 속하는 기술의 당업자에게 자명하다.
도 2 및 도 3은 본 발명의 실시예들에 따른 상변화 메모리 장치의 기입 방법 을 설명하기 위한 개념적인 타이밍도이다.
도 2 및 도 3을 참조하면, 본 발명의 실시예들에 따른 상변화 메모리 장치의 기입 방법은 다수의 상변화 메모리 셀 중 제1 상태(status)의 데이터가 기입될 상변화 메모리 셀에 데이터를 먼저 기입하고, 제1 상태와 다른 제2 상태의 데이터가 기입될 상변화 메모리 셀에 데이터를 나중에 기입한다. 따라서, 상변화 메모리 셀에 1비트를 기입하는 경우에는 예를 들어, 0데이터를 먼저 기입하고 1데이터를 나중에 기입할 수 있다. 또한, 상변화 메모리 셀에 멀티 비트(예를 들어, 2비트)를 기입할 경우에는 0데이터, 1데이터, 2데이터, 3데이터 순으로 기입할 수 있다.
또한, 본 발명의 실시예들에 따른 기입 방법은 분할 기입과 기입 검증을 채용한 경우만을 예를 들고 있으나, 이에 한정되는 것은 아니다. 즉, 분할 기입만을 채용한 경우, 기입 검증만을 채용한 경우, 또는 분할 기입과 기입 검증 어느 것도 채용하지 않은 경우에도 적용할 수 있다.
우선 도 2를 참조하면, 본 발명의 일 실시예에 따른 상변화 메모리 장치는 1데이터 기입 구간(RW)에서 1데이터가 먼저 기입되고, 0데이터 기입 구간(SW)에서 0데이터가 나중에 기입된다.
구체적으로 설명하면, 각 데이터 기입 구간(RW, SW) 내에서 다수의 기입 루프(RL=1~11, SL=1~2)를 통해서 기입 데이터를 기입되는데, 각 기입 루프(RL=1~11, SL=1~2)가 시작되기 전에 검증 독출(VERIFY_READ)을 하고, 기입 루프(RL=1~11, SL=1~2) 내에서는 기입 데이터와 검증 데이터가 서로 다른 다수의 페일 상변화 메모리 셀에만 분할 기입하게 된다.
이하에서는, 16개 핀의 입출력핀(IO pin)을 통해서 동시에 입력된 16개의 기입 데이터를 16개의 상변화 메모리 셀에 기입하려는 경우를 예를 들어 설명한다. 16개의 상변화 메모리 셀은 8개의 셀 그룹으로 구분될 수 있는데, 예를 들어, 표 1과 같이 구분될 수 있다. 즉, 0번, 8번 입출력핀(IO0, IO8)을 통해서 입력된 데이터가 기입될 상변화 메모리 셀들은 1번째 셀 그룹이 되고, 1번, 9번 입출력핀(IO1, IO9)을 통해서 입력된 데이터가 기입될 상변화 메모리 셀들은 2번째 셀 그룹이 될 수 있다. 또한, 이와 같이 구분된 셀 그룹은 분할 기입의 단위가 된다. 즉, 1개의 셀 그룹 내에 포함되는 2개의 상변화 메모리 셀에는 동시에 기입 데이터를 기입할 수 있다.
또한, 16개의 기입 데이터는, 예를 들어, 표 1과 같을 수 있다. 즉, 0번, 8번 입출력핀(IO0, IO8)을 통해서 입력된 데이터는 각각 1데이터, 0데이터이고, 1번, 9번 입출력핀(IO1, IO9)를 통해서 입력된 데이터는 각각 1데이터, 0데이터이다. 이러한 경우, 표 2에서와 같이 1데이터 기입 구간에서 기입되는 셀 그룹은 1~8번째 셀 그룹이 되고, 0데이터 기입 구간에서 기입되는 셀 그룹은 1,2,5,6번째 셀 그룹이 된다.
Figure 112006063916533-pat00001
Figure 112006063916533-pat00002
우선, 1데이터 기입 구간(RW) 내에서 1데이터가 먼저 기입된다.
1데이터 기입 구간(RW) 내에서의 1번째 기입 독출 결과 1데이터가 기입되어야 하는 페일 상변화 메모리 셀이 1번째~8번째 셀 그룹 모두에서 발견되었으므로, 1번째 기입 루프(RL=1)에서는 8개의 분할 기입 세션(①~⑧) 모두에서 1데이터가 기입되어야 하는 페일 상변화 메모리 셀에 1데이터를 기입한다. 여기서, 8개의 분할 기입 세션(①~⑧)은 8개의 셀 그룹과 일대일로 대응되어 있고, 각 분할 기입 세션(①~⑧)마다 대응되는 셀 그룹 내에서 적어도 하나의 1데이터가 기입되어야 하는 페일 상변화 메모리 셀에 1데이터를 기입한다. 여기서, 셀 그룹이 페일된다는 의미는, 셀 그룹 내에 적어도 하나의 페일 상변화 메모리 셀이 있는 경우를 말하고, 이러한 셀 그룹을 페일 셀 그룹이라 부르기로 한다.
2번째 기입 독출 결과 1데이터가 기입되어야 하는 페일 상변화 메모리 셀이 1번째, 2번째, 5번째~8번째 셀 그룹에서 발견되었으므로, 2번째 기입 루프(RL=2)에서는 6개의 분할 기입 세션(①, ②, ⑤~⑧)에서 1데이터가 기입되어야 하는 페일 상변화 메모리 셀에 1데이터를 기입한다.
10번째 기입 독출 결과 1데이터가 기입되어야 하는 페일 상변화 메모리 셀이 1번째, 2번째, 5번째, 6번째 셀 그룹에서 발견되었으므로, 10 번째 기입 루프(RL=10)에서는 4개의 분할 기입 세션(①, ②, ⑤, ⑥)에서 1데이터가 기입되어야 하는 페일 상변화 메모리 셀에 1데이터를 기입한다.
11번째 기입 독출 결과 1데이터가 기입되어야 하는 페일 상변화 메모리 셀이 1번째, 2번째 셀 그룹에서 발견되었으므로, 11번째 기입 루프(RL=11)에서는 2개의 분할 기입 세션(①, ②)에서 1데이터가 기입되어야 하는 페일 상변화 메모리 셀에 1데이터를 기입한다.
더 이상 1데이터가 기입되어야 하는 페일 상변화 메모리 셀이 더 이상 발견되지 않았으므로, 1데이터 기입이 종료됨을 가리키는 리셋 패스 플래그 신호(RESET_PASS_FLAG)가 액티브된다.
1데이터 기입 구간(RW) 내에서 1데이터가 기입되는 것이 종료되면, 이어서 0데이터 기입 구간(SW) 내에서 0데이터가 기입된다.
구체적으로, 0데이터 기입 구간(SW)에서의 1번째 기입 독출 결과, 0데이터가 기입되어야 하는 페일 상변화 메모리 셀이 1번째, 2번째, 5번째, 6번째 셀 그룹에서 발견되었으므로, 1번째 기입 루프(SL=1)에서는 4개의 분할 기입 세션(①, ②, ⑤, ⑥)에서 0데이터가 기입되어야 하는 페일 상변화 메모리 셀에 0데이터를 기입한다.
2번째 기입 독출 결과 0데이터가 기입되어야 하는 페일 상변화 메모리 셀이 1번째, 2번째 셀 그룹에서 발견되었으므로, 2번째 기입 루프(SL=2)에서는 2개의 분할 기입 세션(①, ②)에서 0데이터가 기입되어야 하는 페일 상변화 메모리 셀에 0데이터를 기입한다.
더 이상 0데이터가 기입되어야 하는 페일 상변화 메모리 셀이 더 이상 발견되지 않았으므로, 0데이터 기입이 종료됨을 가리키는 셋 패스 플래그(SET_PASS_FLAG) 신호가 액티브된다. 또한, 모든 데이터 기입이 종료됨을 가리키는 패스 플래그 신호(PASS_FLAG)가 액티브된다.
본 발명의 일 실시예의 기입 동작을 정리하면 다음과 같다. 다수의 상변화 메모리 셀 중 제1 상태(status)의 기입 데이터가 기입되어야 하는 a(단, a는 자연수)개의 페일(fail) 상변화 메모리 셀을 찾아내어, m(단, m은 자연수)(예를 들어, 8개)개의 분할 기입 세션(session) 동안 a개의 페일 상변화 메모리 셀에 상기 제1 상태의 기입 데이터를 분할 기입한다. 제1 상태의 기입 데이터의 기입이 종료되면, 다수의 상변화 메모리 셀 중 제1 상태와 다른 제2 상태의 기입 데이터가 기입되어야 하는 b(단, b는 자연수)개의 페일 상변화 메모리 셀을 찾아내어, n(단, n은 자연수)(예를 들어, 8개)개의 분할 기입 세션 동안 b개의 페일 상변화 메모리 셀에 제2 상태의 기입 데이터를 분할 기입하게 된다.
도 3을 참조하면, 본 발명의 다른 실시예에 따른 상변화 메모리 장치는 1데이터 기입 구간(RW)에서 1데이터가 먼저 기입되고, 0데이터 기입 구간(SW)에서 0데이터가 나중에 기입되는데, 특히, 본 발명의 다른 실시예에 따른 상변화 메모리 장치는 적응 기입(adaptive write) 동작을 채용한다. 즉, 본 발명의 일 실시예에서는 페일 상변화 메모리 셀 또는 셀 그룹의 위치에 따라서 분할 기입 동작이 실행되지 않는 분할 기입 세션이 있을 수 있는데, 다른 실시예에서는 분할 기입 동작이 실행되지 않는 분할 기입 세션이 존재하지 않는다.
우선, 1번째 기입 구간(RW) 내에서 1데이터가 먼저 기입된다.
1번째 기입 독출 결과 1데이터가 기입되어야 하는 페일 상변화 메모리 셀이 1번째~8번째 셀 그룹 모두에서 발견되었으므로, 1번째 기입 루프(RL=1)에서는 연속되는(sequantial) 8개의 분할 기입 세션(①~⑧) 모두에서 1데이터가 기입되어야 하는 페일 상변화 메모리 셀에 1데이터를 기입한다.
2번째 기입 독출 결과 1데이터가 기입되어야 하는 페일 상변화 메모리 셀이 1번째, 2번째, 5번째~8번째 셀 그룹에서 발견되었으므로, 2번째 기입 루프(RL=2)에서는 연속되는 6개의 분할 기입 세션(①~⑥)에서 1데이터가 기입되어야 하는 페일 상변화 메모리 셀에 1데이터를 기입한다. 특히, 본 발명의 일 실시예에서는 페일 상변화 메모리 셀의 위치 또는 페일 셀 그룹의 위치에 상관없이 분할 기입 동작이 실행되지 않는 분할 기입 세션이 존재하지 않는다. 구체적으로, 5번째~8번째 셀 그룹은 일 실시예처럼 5번째~8번째 분할 기입 세션(⑤~⑧) 동안 기입되지 않고 3번째~6번째 분할 기입 세션(③~⑥)동안 기입되기 때문에, 연속적인 6개의 분할 기입 세션(①~⑥) 동안 기입되게 된다.
10번째 기입 독출 결과 1데이터가 기입되어야 하는 페일 상변화 메모리 셀이 1번째, 2번째 셀 그룹에서 발견되었으므로, 10번째 기입 루프(RL=10)에서는 4개의 분할 기입 세션(①~④)에서 1데이터가 기입되어야 하는 페일 상변화 메모리 셀에 1데이터를 기입한다. 5번째, 6번째 셀 그룹이 5번째, 6번째 분할 기입 세션(⑤, ⑥) 동안 기입되지 않고 3번째, 4번째 분할 기입 세션(③, ④)동안 기입되기 때문에, 연속적인 4개의 분할 기입 세션(①~④) 동안 기입되게 된다.
11번째 기입 독출 결과 1데이터가 기입되어야 하는 페일 상변화 메모리 셀이 1번째, 2번째 셀 그룹에서 발견되었으므로, 11번째 기입 루프(RL=11)에서는 2개의 분할 기입 세션(①~②)에서 1데이터가 기입되어야 하는 페일 상변화 메모리 셀에 1데이터를 기입한다.
1데이터 기입 구간(RW) 내에서 1데이터가 기입되는 것이 종료되면, 이어서 0데이터 기입 구간(SW) 내에서 0데이터가 기입된다.
구체적으로, 1번째 기입 독출 결과 0데이터가 기입되어야 하는 페일 상변화 메모리 셀이 1번째, 2번째, 5번째, 6번째 셀 그룹에서 발견되었으므로, 1번째 기입 루프(SL=1)에서는 4개의 분할 기입 세션(①~④)에서 0데이터가 기입되어야 하는 페일 상변화 메모리 셀에 0데이터를 기입한다.
2번째 기입 독출 결과 0데이터가 기입되어야 하는 페일 상변화 메모리 셀이 1번째, 2번째 셀 그룹에서 발견되었으므로, 2번째 기입 루프(SL=2)에서는 2개의 분할 기입 세션(①, ②)에서 0데이터가 기입되어야 하는 페일 상변화 메모리 셀에 0데이터를 기입한다.
이와 같은 본 발명의 다른 실시예의 적응 기입 동작을 정리하면 다음과 같다.
다수의 상변화 메모리 셀 중 제1 상태(status)의 기입 데이터가 기입되어야 하는 a(단, a는 자연수)개의 페일(fail) 상변화 메모리 셀을 찾아내어, m(단, m은 자연수)개의 분할 기입 세션(session) 동안 a개의 페일 상변화 메모리 셀에 상기 제1 상태의 기입 데이터를 분할 기입한다. 여기서, m개의 분할 기입 세션은 다수의 셀 그룹 중 제1 상태의 기입 데이터가 기입되어야 하는 적어도 하나의 페일 상변화 메모리 셀을 포함하는 m개의 페일 셀 그룹과 일대일로 대응되고, 각 분할 기입 세션마다 대응되는 페일 셀 그룹 내의 적어도 하나의 제1 상태의 기입 데이터가 기입되어야 하는 페일 상변화 메모리 셀에 기입 데이터를 기입하게 된다. 즉, 다수의 셀 그룹에서 m개의 제1 상태의 기입 데이터가 기입되어야 하는 적어도 하나의 페일 셀 그룹이 발생되면, 다른 셀 그룹은 제외하고 m개의 제1 상태의 기입 데이터가 기입되어야 하는 적어도 하나의 페일 셀 그룹만의 소정 기입 순서를 정하고, 이와 같이 정해진 기입 순서를 따라서 m개의 분할 기입 세션 동안 기입하게 된다. 이와 같이 m개의 제1 상태의 기입 데이터가 기입되어야 하는 적어도 하나의 페일 셀 그룹만의 소정 기입 순서를 정하는 방법의 예로는 도 4a 내지 도 6을 참조하여 자세히 후술하기로 한다. 또한, 기입 시간을 최소로 줄이기 위해서, 연속되는 m개의 분할 기입 세션은 1번째 분할 기입 세션부터 제m번째 분할 기입 세션이 될 수 있다.
이어서, 다수의 상변화 메모리 셀 중 제1 상태와 다른 제2 상태의 기입 데이터가 기입되어야 하는 b(단, b는 자연수)개의 페일 상변화 메모리 셀을 찾아내어, n(단, n은 자연수)개의 분할 기입 세션 동안 b개의 페일 상변화 메모리 셀에 제2 상태의 기입 데이터를 분할 기입하게 된다. 여기서, n개의 분할 기입 세션은 다수의 셀 그룹 중 제2 상태의 기입 데이터가 기입되어야 하는 적어도 하나의 페일 상변화 메모리 셀을 포함하는 n개의 페일 셀 그룹과 일대일로 대응되고, 각 분할 기입 세션마다 대응되는 페일 셀 그룹 내의 적어도 하나의 제2 상태의 기입 데이터가 기입되어야 하는 페일 상변화 메모리 셀에 기입 데이터를 기입하게 된다. 즉, 다수의 셀 그룹에서 n개의 제2 상태의 기입 데이터가 기입되어야 하는 적어도 하나의 페일 셀 그룹이 발생되면, 다른 셀 그룹은 제외하고 n개의 제2 상태의 기입 데이터가 기입되어야 하는 적어도 하나의 페일 셀 그룹만의 소정 기입 순서를 정하고, 이와 같이 정해진 기입 순서를 따라서 n개의 분할 기입 세션 동안 기입하게 된다. 또한, 기입 시간을 최소로 줄이기 위해서, 연속되는 n개의 분할 기입 세션은 1번째 분할 기입 세션부터 제n번째 분할 기입 세션이 될 수 있다.
본 발명의 실시예들에 따른 기입 방법은 종래 기술에 비해 기입 시간을 줄일 수 있다. 0데이터를 기입하는 시간은 1데이터를 기입하는 시간에 비해 약 5배 정도가 되므로 1데이터 기입시의 분할 기입 세션은 1T로 하고 0데이터 기입시의 분할 기입 세션은 5T로 가정하고, 기타 타이밍 마진 등은 고려하지 않고 0데이터/1데이터 기입시의 분할 기입 세션만을 고려할 때 각 기입 루프 내에서의 기입 시간을 계산하면 표 3과 같다.
도 1의 종래 기술에서는 0데이터를 기입하는 시간과 1데이터를 기입하는 시간이 다름에도 불구하고 동일한 분할 기입 세션 내에서 0데이터/1데이터가 기입되기 때문에, 분할 기입 세션은 0데이터를 기입하는 시간인 5T에 맞추어져 있다. 따라서, 도 1의 종래 기술에서, 각 기입 루프에서의 기입 시간은 8개의 분할 기입 세션이 진행되기 때문에 40T가 소요된다. 반면, 본 발명의 일 실시예에서는 기입 루프 각각에서의 기입 시간은 1데이터를 기입하는 데에는 8T가 소요되고, 0데이터를 기입하는 데에는 40T가 소요된다. 통상적으로 기입 데이터는 1데이터와 0데이터가 적절히 섞여 있으므로 종래 기술 대비 기입 시간이 줄어들게 된다. 또한, 본 발명의 다른 실시예에 따른 기입 방법은 일 실시예에 비해 기입 시간을 더 줄일 수 있다. 본 발명의 일 실시예에서는 페일 상변화 메모리 셀 또는 셀 그룹의 위치에 따라서 분할 기입 동작이 실행되지 않는 분할 기입 세션이 있을 수 있는데, 다른 실시예에서는 분할 기입 동작이 실행되지 않는 분할 기입 세션이 존재하지 않기 때문이다.
Figure 112006063916533-pat00003
도 2 및 도 3에서는 2개의 상변화 메모리 셀이 동시에 기입되는 x2 분할 기입 모드를 이용하여 설명하고 있으나, 이에 한정되는 것은 아니다. 즉, 예를 들어, x4, x8, x16 분할 기입 모드에도 적용될 수 있음은 본 발명이 속하는 기술의 당업자에게는 자명하다.
도 4a는 x2 분할 기입 모드에서 다수의 셀 그룹 중에서 적어도 하나의 제1 상태의 기입 데이터가 기입되어야 하는 페일 셀 그룹만의 기입 순서를 정하는 방법을 설명하기 위한 개념도이다. 도 4b는 도 4a의 일부를 나타낸 개념도이다.
우선 도 4a를 참조하면, 1데이터가 기입되어야 하는 페일 상변화 메모리 셀이 8개의 셀 그룹에서 발견된 경우, 1번째 기입 루프에서 1번째~8번째 셀 그룹의 기입 순서로 기입된다. 이어서, 1데이터가 기입되어야 하는 페일 상변화 메모리 셀이 6개의 셀 그룹에서 발견된 경우, 2번째 기입 루프에서는 패스(pass) 셀 그룹을 제외하고 6개의 페일 셀 그룹의 기입 순서를 재배열하게 된다. 예를 들어, 2번째 셀 그룹은 1번째 셀 그룹이 패스된 경우에는 1번째 분할 기입 세션 동안 기입될 수 있도록 1번째 기입 순서가 되고(a1 참조), 1번째 셀 그룹이 페일된 경우에는 2번째 분할 기입 세션 동안 기입될 수 있도록 2번째 기입 순서가 된다(a2 참조). 3번째 셀 그룹은 1번째, 2번째 셀 그룹이 패스된 경우에는 1번째 분할 기입 세션 동안 기입될 수 있도록 1번째 기입 순서가 되고(b1 참조), 1번째, 2번째 셀 그룹 중 어느 하나만 패스된 경우에는 2번째 분할 기입 세션동안 기입될 수 있도록 2번째 기입 순서가 되고(b2 참조), 1번째, 2번째 셀 그룹 모두가 페일인 경우에는 3번째 분할 기입 세션동안 기입될 수 있도록 3번째 기입 순서가 된다(b3 참조). 도 4a는 이와 같은 기입 순서 변화의 모든 경우를 동시에 도시한 것이다.
도 4b를 참조하여, 도 3의 2번째 기입 루프(RL=2)에서와 같이 1데이터가 기입되어야 하는 페일 상변화 메모리 셀이 1번째, 2번째, 5번째~8번째 셀 그룹에서 발견된 경우를 설명한다. 1번째, 2번째 셀 그룹은 그대로 1번째, 2번째 기입 순서를 유지하고, 5번째~8번째 셀 그룹은 기입 순서가 당겨져서 3번째~6번째 기입 순서가 됨을 알 수 있다.
도 4a 및 도 4b에서 설명된 것은, 0데이터가 기입되어야 하는 페일 상변화 메모리 셀이 다수의 셀 그룹에서 발견되어, 다수의 페일 셀 그룹간의 기입 순서를 재배열하는 경우에도 동일하게 적용된다.
도 5a 및 도 5b는 x4 분할 기입 모드에서 다수의 페일 셀 그룹만의 기입 순서를 정하는 방법을 설명하기 위한 개념도이다. 도 6는 x8 분할 기입 모드에서 다수의 페일 셀 그룹만의 기입 순서를 정하는 방법을 설명하기 위한 개념도이다.
도 5a를 참조하면, x4 분할 기입 모드에서 16개 핀의 입출력핀을 통해서 동시에 입력된 16개의 기입 데이터는 4개의 셀 그룹으로 구분된다. 도면에서와 같이, {0,4,8,12}, {1,5,9,13}, {2,6,10,14}, {3,7,11,15} 각각은 1번째~4번째 셀 그룹이 될 수 있다. 예를 들어, 1데이터가 기입되어야 하는 페일 상변화 메모리 셀이 3번째, 4번째 셀 그룹에서 발견된 경우, 2번째 기입 루프에서 3번째, 4번째 셀 그룹은 각각 1번째, 2번째 기입 순서가 된다(c1, c2 참조). 도 5b를 참조하면, 도 5a와 같은 방법으로 기입 순서를 결정할 경우, 1데이터가 기입되어야 하는 페일 상변화 메모리 셀을 포함하는 페일 셀 그룹의 위치에 상관없이 효과적으로 기입 데이터를 기입할 수 있음을 알 수 있다. 1번째~4번째 셀 그룹 모두를 기입하고 난 후, 1번째, 2번째 셀 그룹에서 페일이 발생하든(case1), 3번째, 4번째 셀 그룹에서 페일이 발생하든(case2), 2번째, 4번째 셀 그룹에서 페일이 발생하든(case3), 1번째, 3번째 셀 그룹에서 페일이 발생하든(case4), 1번째, 2번째 분할 기입 세션(①, ②)을 이용하여 기입 데이터를 기입하게 됨을 알 수 있다.
도 6을 참조하면, x8 분할 기입 모드에서 16개 핀의 입출력핀을 통해서 동시에 입력된 16개의 기입 데이터는 2개의 셀 그룹으로 구분된다. 도면에서와 같이, {0,2,4,6,8,10,12,14}, {1,3,5,7,9,11,13,15} 각각은 1번째, 2번째 셀 그룹이 될 수 있다. 1데이터가 기입되어야 하는 페일 상변화 메모리 셀이 2번째 셀 그룹에서 발견된 경우, 2번째 셀 그룹은 1번째 기입 순서가 된다(d1 참조).
도 7은 본 발명의 실시예들에 따른 상변화 메모리 장치의 기입 검증 방법을 설명하기 위한 순서도이다. 도 7은 도 2 및 도 3의 타이밍도를 구현하기 위한 순서도를 예시적으로 설명한 것이다.
도 7을 참조하면, 우선 분할 기입 모드를 설정한다(S10). 예를 들어, x2, x4, x8, x16 분할 기입 모드 중에서 하나를 선택할 수 있다. 분할 기입 모드는 각 분할 기입 세션 내에서 동시에 기입되는 상변화 메모리 셀의 최대 개수, 즉 셀 그룹을 정하는 것을 의미한다. 예를 들어, x2 분할 기입 모드는 2개의 상변화 메모리 셀이 하나의 셀 그룹을 형성하게 된다.
이어서, 다수의 상변화 메모리 셀로부터 다수의 검증 데이터를 검증 독출(verify read)하고(S20), 다수의 검증 데이터와 다수의 상변화 메모리 셀에 기입하려는 다수의 기입 데이터를 비교하여 1데이터가 기입되어야 하는 상변화 메모리 셀이 패스인지, 페일인지 여부를 판단한다(S30).
비교 결과, 1데이터가 기입되어야 하는 상변화 메모리 셀이 모두 패스된 경우에는 0데이터 기입 단계로 넘어간다.
비교 결과, 1데이터가 기입되어야 하는 상변화 메모리 셀 중 페일인 상변화 메모리 셀이 있는 경우에는, 1데이터를 분할 기입한다(S40). 여기서, 도 2에서 설명한 바와 같은 방식을 사용할 경우에는 분할 기입 동작이 실행되지 않는 분할 기입 세션이 존재할 수 있고, 도 3에서 설명한 바와 같은 방식을 사용할 경우에는 분할 기입 동작이 실행되지 않는 분할 기입 세션이 존재하지 않는다.
이어서, 실행한 기입 루프가 기설정된 횟수의 최대 기입 루프인지 여부를 검토하여(S50), 최대 기입 루프에 해당하지 않으면 검증 독출(S20), 판단(S30), 1데이터 분할 기입(S50) 등을 반복하고, 최대 기입 루프에 해당하면 더 이상 반복하지 않고 0데이터 기입 단계로 넘어간다.
다수의 상변화 메모리 셀로부터 다수의 검증 데이터를 검증 독출(verify read)하고(S60), 다수의 검증 데이터와 다수의 상변화 메모리 셀에 기입하려는 다수의 기입 데이터를 비교하여 0데이터가 기입되어야 하는 상변화 메모리 셀이 패스인지, 페일인지 여부를 판단한다(S70).
비교 결과, 0데이터가 기입되어야 하는 상변화 메모리 셀이 모두 패스된 경우에는, 모든 상변화 메모리 셀이 패스된 것이므로 기입을 종료한다(S92).
비교 결과, 0데이터가 기입되어야 하는 상변화 메모리 셀 중 페일인 상변화 메모리 셀이 있는 경우에는, 0데이터를 분할 기입한다(S80). 여기서, 도 2에서 설명한 바와 같은 방식을 사용할 경우에는 분할 기입 동작이 실행되지 않는 분할 기입 세션이 존재할 수 있고, 도 3에서 설명한 바와 같은 방식을 사용할 경우에는 분할 기입 동작이 실행되지 않는 분할 기입 세션이 존재하지 않는다.
이어서, 실행한 기입 루프가 기설정된 횟수의 최대 기입 루프인지 여부를 검토하여(S90), 최대 기입 루프에 해당하지 않으면 검증 독출(S60), 판단(S70), 0데이터 분할 기입(S80) 등을 반복하고, 최대 기입 루프에 해당하면 더 이상 반복하지 않고 기입을 종료한다(S94).
도 8은 본 발명의 실시예들에 따른 상변화 메모리 장치를 설명하기 위한 블록도이다. 도 8은 도 2 및 도 3의 타이밍도 및 도 7의 순서도를 구현하기 위한 예시적인 블록도에 해당한다.
도 7을 참조하면, 본 발명의 실시예들에 따른 상변화 메모리 장치는 메모리 셀 어레이(110), 로우 디코더(124), 컬럼 디코더(126), 어드레스 버퍼(128) 및 기입 회로(130)를 포함한다.
메모리 셀 어레이(110)는 다수의 셀 그룹으로 구분될 수 있는 다수의 상변화 메모리 셀을 포함한다. 도면에는 도시하지 않았으나, 상변화 메모리 셀은 결정 상태 또는 비정질 상태에 따라 서로 다른 2개의 저항값을 갖는 상변화 물질을 구비하는 가변 저항 소자와, 가변 저항 소자에 흐르는 전류를 제어하는 억세스 소자를 포함한다. 여기서, 억세스 소자는 가변 저항 소자와 직렬로 연결된 다이오드 또는 트랜지스터일 수 있다. 또한, 상변화 물질은 2개의 원소를 화합한 GaSb, InSb, InSe. Sb2Te3, GeTe, 3개의 원소를 화합한 GeSbTe, GaSeTe, InSbTe, SnSb2Te4, InSbGe, 4개의 원소를 화합한 AgInSbTe, (GeSn)SbTe, GeSb(SeTe), Te81Ge15Sb2S2 등 다양한 종류의 물질을 사용할 수 있다. 이 중에서 게르마늄(Ge), 안티모니(Sb), 텔루리움(Te)으로 이루어진 GeSbTe를 주로 이용할 수 있다.
로우 디코더(124)는 어드레스 버퍼(128)로부터 로우 어드레스(XA)를 제공받아 디코딩하여 적응 기입 검증될 다수의 상변화 메모리 셀의 행(row)을 지정한다. 컬럼 디코더(126)는 어드레스 버퍼(128)로부터 컬럼 어드레스(YA)를 제공받아 디코딩하여 적응 기입 검증될 다수의 상변화 메모리 셀의 열(column)을 지정한다.
기입 회로(130)는 상기 지정된 다수의 상변화 메모리 셀에 적응 기입 검증 동작을 하는 부분으로, 구체적으로 설명하면 다수(예를 들어, k개(k는 자연수))의 상변화 메모리 셀로부터 독출된 다수의 검증 데이터(VDATA)와 다수의 상변화 메모리 셀에 기입하려는 다수의 기입 데이터(WDATA)를 비교하여 검증 데이터(VDATA) 및 기입 데이터(WDATA)가 서로 다른 다수개의 페일(fail) 상변화 메모리 셀을 찾아내어, 제1 상태(예를 들어, 1데이터)가 기입되어야 하는 페일 상변화 메모리 셀을 먼저 기입하고 제2 상태(예를 들어, 0데이터)가 기입되어야 하는 페일 상변화 메모리 셀을 나중에 기입한다. 이러한 기입 회로(130)는 비교부(140), 검증 센스 앰프(142), 데이터 입력 버퍼(144), 상태 플래그 신호 발생부(146), 기입 검증 지정부(150), 기입 펄스 발생부(160), 기입 드라이버(170), 제어부(180), 커맨드 버퍼(182), 모드 선택부(190) 등을 포함한다.
상태 플래그 신호 발생부(146)는 데이터 입력 버퍼(144)를 통해서 다수의 기입 데이터(WDATA)를 제공받아, 다수의 기입 데이터(WDATA) 중 특정 상태의 기입 데이터가 기입되어야 하는 다수의 상변화 메모리 셀을 가리키는 상태 플래그 신호(STATUS_FLAG)를 발생한다. 여기서, 특정 상태의 기입 데이트는 제1 상태의 기입 데이터(예를 들어, 1데이터) 또는 제2 상태의 기입 데이터(예를 들어, 0데이터)일 수 있다. 여기서, 상태 플래그 신호 발생부(146)는 제어부(180)로부터 기입 제어 신호(RESET/SET_VERIFY)를 받아서, 제1 상태의 기입 데이터가 기입되어야 하는 다수의 상변화 메모리 셀을 가리키는 상태 플래그 신호를 제공할지, 제2 상태의 기입 데이터가 기입되어야 하는 다수의 상변화 메모리 셀을 가리키는 상태 플래그 신호를 제공할지를 결정한다. 본 발명의 실시예들에서, 상태 플래그 신호 발생부(146)는 제1 상태의 기입 데이터가 기입되어야 하는 다수의 상변화 메모리 셀을 가리키는 상태 플래그 신호를 먼저 제공하고, 제2 상태의 기입 데이터가 기입되어야 하는 다수의 상변화 메모리 셀을 가리키는 상태 플래그 신호는 나중에 제공하게 된다.
비교부(140)는 검증 센스 앰프(142)에 의해 다수의 상변화 메모리 셀로부터 검증 독출된 데이터(VDATA)와, 데이터 입력 버퍼(144)를 통해서 입력된 데이터(WDATA)를 비교하여, 비교 신호(PASS)를 출력한다. 비교 신호(PASS)는 k개의 상변화 메모리 셀 중 검증 데이터(VDATA)와 기입 데이터(WDATA)가 서로 다른 다수의 페일 상변화 메모리 셀을 나타낸다. 또한, 비교부(140)는 검증 데이터(VDATA), 기입 데이터(WDATA) 및 상태 플래그 신호(STATUS_FLAG)를 제공받아 제어부(180)에 패스 플래그 신호(PASS_FLAG), 리셋 패스 플래그(RESET_PASS_FLAG) 및 셋 패스 플래스(SET_PASS_FLAG)를 제공할 수 있다. 패스 플래그 신호(PASS_FLAG)는 검증 데이터(VDATA)와 기입 데이터(WDATA)가 모두 동일할 때 제1 레벨(예를 들어, 하이 레벨)이 되고 그 밖에는 제2 레벨(예를 들어, 로우 레벨)이 되는 신호이고, 리셋 패스 플래그(RESET_PASS_FLAG)는 제1 상태의 기입 데이터(예를 들어, 1데이터)가 기입되어야 할 상변화 메모리 셀 모두가 패스일 때, 제1 레벨(예를 들어, 하이 레벨)이 되고 그 밖에는 제2 레벨(예를 들어, 로우 레벨)이 되는 신호이고, 셋 패스 플래그(SET_PASS_FLAG)는 제2 상태의 기입 데이터(예를 들어, 0데이터)가 기입되어야 할 상변화 메모리 셀 모두가 패스일 때 제1 레벨(예를 들어, 하이 레벨)이 되고 그 밖에는 제2 레벨(예를 들어, 로우 레벨)이 되는 신호이다.
기입 검증 지정부(150)는 비교 신호(PASS), 상태 플래그 신호(STATUS_FLAG), 모드 선택 신호(WT_xX)를 제공받아, 다수의 상변화 메모리 셀 중 특정 상태의 기입 데이터가 기입되어야 하는 페일 상변화 메모리 셀이 기입되기 위한 다수의 분할 기입 세션을 지정하는 지정 신호(DG)를 제공한다. 기입 검증 지정부(150)에 대해서는 도 9를 참조하여 자세히 후술한다.
기입 펄스 발생부(160)는 지정 신호(DG), 기입 제어 신호(RESET/SET_VERIFY) 및 기입 루프 신호(WT_LOOP)를 제공받아, 소정 기입 루프 내에서 지정된 분할 기입 세션의 타이밍에 맞추어 셋 펄스 제어 신호(PWD_SET) 및 리셋 펄스 제어 신호(PWD_RESET)를 제공한다.
기입 드라이버(170)는 기입 데이터(WDATA), 셋 펄스 제어 신호(PWD_SET) 및 리셋 펄스 제어 신호(PWD_RESET)를 제공받아, 기입 데이터에 대응되는 셋 펄스 또는 리셋 펄스를 페일 상변화 메모리 셀에 제공한다.
제어부(180)는 커맨드 버퍼(182)로부터 기입 커맨드를 입력받아 검증 센스 앰프(142), 상태 플래그 신호 발생부(146), 기입 드라이버(170), 기입 펄스 제공부(160) 등을 제어하여 적응 기입 검증 동작을 진행하고, 지정 신호(DG)를 입력받아 검증 센스 앰프(142) 등의 세부적인 동작을 조절하고, 제1 레벨의 플래그 신호(PASS_FLAG)를 입력받아 적응 기입 동작을 중지한다. 또한, 제1 레벨의 리셋 패스 플래그 신호(RESET_PASS_FLAG)를 입력받아 제1 상태의 데이터의 분할 기입을 중지하고, 제1 레벨의 셋 패스 플래그 신호(SET_PASS_FLAG)를 입력받아 제2 상태의 데이터의 분할 기입을 중지한다. 한편, 제어부(180)는 모드 선택부(190)로부터 분할 기입 모드를 선택하는 모드 선택 신호(WT_xX)를 제공받아, 선택된 분할 기입 모드에 따라 검증 센스 앰프(142) 등의 동작을 제어한다.
도 9는 도 8의 기입 검증 지정부를 설명하기 위한 세부적인 블록도이다. 도 9는 기입 펄스 발생부에서 출력되는 셋 펄스 제어 신호의 예를 나타낸 타이밍도이다. 도 9에서는 설명의 편의를 위해서, 기입 검증 지정부, 모드 선택부, 기입 펄스 발생부를 동시에 도시하였다.
도 9를 참조하면, 모드 선택부(190)는 모드 제어 신호(MODE)를 제공받아 분할 기입 모드를 선택하는 다수의 모드 선택 신호(WT_x2, WT_x4, WT_x8, WT_x16)를 제공하는데, 선택된 분할 기입 모드에 대응되는 모드 선택 신호(예를 들어, WT_x2)는 제1 레벨(예를 들어, 하이 레벨)이 되고, 다른 모드 선택 신호(WT_x4, WT_x8, WT_x16)는 제2 레벨이 된다.
기입 검증 지정부(150)는 다수의 패스 게이트(151, 152, 153, 154)와 지정 로직(156)을 포함한다.
다수의 패스 게이트(151, 152, 153, 154)는 다수의 모드 선택 신호에 각각 대응되고, 각 패스 게이트(151, 152, 153, 154)는 각 모드 선택 신호(WT_x2, WT_x4, WT_x8, WT_x16)를 제공받아 비교 신호(PASS)를 선택적으로 전달하게 된다. 구체적으로, 제1 레벨의 모드 선택 신호(WT_x2)를 제공받은 패스 게이트(151)는 인에이블되어 비교 신호(PASS)를 전달하고, 제2 레벨의 모드 선택 신호(WT_x4, WT_x8, WT_x16)를 제공받은 패스 게이트(152, 153, 154)는 디스에이블된다.
지정 로직(156)은 비교 신호(PASS), 모드 선택 신호(WT_x2, WT_x4, WT_x8, WT_x16), 상태 플래그 신호(STATUS_FLAG)를 제공받아, 다수의 셀 그룹 중 특정 상태의 기입 데이터가 기입되어야 하는 페일 상변화 메모리 셀을 적어도 하나 포함하는 다수의 페일 셀 그룹만의 소정 기입 순서를 정하고, 정해진 기입 순서 순으로 기입할 수 있도록 다수의 분할 기입 세션을 지정하는 지정 신호(DG)를 제공한다. 기입 순서를 정하는 방법의 예로는 도 4a 내지 도 6을 참조하여 설명한 바와 같다.
기입 펄스 발생부(160)는 이러한 지정 신호(DG)와 기입 루프 신호(WT_LOOP)를 제공받아, 셋 펄스 제어 신호 및 리셋 펄스 제어 신호를 출력할 수 있다. 설명의 편의를 위해서, 도 10은 도 3의 타이밍도에서 1번째 기입 루프(SL=1)에서 1번째, 2번째, 5번째, 6번째 셀 그룹에서 0데이터를 기입해야 하는 페일된 경우 발생되는 셋 펄스 제어 신호(PWD_SET)를 도시한 것이다. 도 10을 참조하면, 1번째~8번째 셋 펄스 제어 신호(PWD_SET0~PWD_SET7)은 각각 1번째~8번째 셀 그룹과 대응된다. 3번째, 4번째, 7번째, 8번째 셀 그룹이 패스되었기 때문에, 3번째, 4번째, 7번째, 8번째 셋 펄스 제어 신호(PWD_SET2, PWD_SET3, PWD_SET6, PWD_SET7)은 로우 레벨을 그대로 유지되고, 나머지 1번째, 2번째, 5번째, 6번째 셋 펄스 제어 신호(PWD_SET0, PWD_SET1, PWD_SET4, PWD_SET5)는 서로 오버랩되지 않고 연속적으로(sequential) 발생되게 된다.
도 11은 본 발명의 또 다른 실시예에 따른 상변화 메모리 장치의 기입 방법을 설명하기 위한 순서도이다. 도 7과 실질적으로 동일한 단계에 대해서는 동일한 도면 부호를 사용하며, 해당 단계에 대한 상세한 설명은 생략하기로 한다.
도 11을 참조하면, 먼저 분할 기입 모드를 설정하여(S10) 각 셀 그룹에 포함되는 적어도 하나의 상변화 메모리 셀의 개수를 결정한다. 이어서, 기입 모드를 설정하여(S12), 1데이터를 먼저 기입하고 0데이터를 나중에 기입하거나(S20~S94), 0데이터를 먼저 기입하고 1데이터를 나중에 기입할 수 있다(S220~S294).
구체적으로, 1데이터를 먼저 기입하고 0데이터를 나중에 기입하는 것은, 검증 독출(S20), 1데이터를 기입해야 하는 상변화 메모리 셀이 패스되었는지 여부의 판단(S30), 1데이터 분할 기입(S40), 최대 기입 루프인지 판단(S50), 검증 독출(S60), 0데이터를 기입해야 하는 상변화 메모리 셀이 패스되었는지 여부의 판단(S70), 0데이터 분할 기입(S80), 최대 기입 루프인지 판단(S90)의 순서로 진행된다.
또한, 0데이터를 먼저 기입하고 1데이터를 나중에 기입하는 것은, 검증 독출(S220), 1데이터를 기입해야 하는 상변화 메모리 셀이 패스되었는지 여부의 판단(S230), 1데이터 분할 기입(S240), 최대 기입 루프인지 판단(S250), 검증 독출(S260), 0데이터를 기입해야 하는 상변화 메모리 셀이 패스되었는지 여부의 판단(S270), 0데이터 분할 기입(S280), 최대 기입 루프인지 판단(S290)의 순서로 진행된다.
본 발명의 또 다른 실시예에 따른 상변화 메모리 장치는 도 8의 일 실시예와 유사한 블록도로 구현될 수 있음은 본 발명이 속하는 기술분야의 당업자에게는 자명하다. 예를 들어, 기입 모드를 선택하기 위한 별도의 모드 선택부를 더 설치하면 된다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상기한 바와 같은 비휘발성 메모리 장치의 기입 방법 및 그 방법을 사용하는 비휘발성 메모리 장치는 제1 상태의 데이터를 먼저 기입하고 제2 상태의 데이터를 나중에 기입함으로써 기입 시간을 줄일 수 있다. 뿐만 아니라, 분할 기입 동작이 일어나지 않는 분할 기입 세션을 없앰으로써 기입 시간을 더 줄일 수 있다.

Claims (20)

  1. 다수의 비휘발성 메모리 셀을 포함하는 메모리 셀 어레이를 제공하고,
    상기 다수의 메모리 셀 중 제1 상태(status)의 데이터가 기입될 메모리 셀에 데이터를 먼저 기입하고,
    상기 제1 상태와 다른 제2 상태의 데이터가 기입될 메모리 셀에 데이터를 나중에 기입하는 비휘발성 메모리 장치의 기입 방법.
  2. 제 1항에 있어서,
    상기 (제1 상태의 데이터, 제2 상태의 데이터)는 (0데이터, 1데이터)이거나, (1데이터, 0데이터)인 비휘발성 메모리 장치의 기입 방법.
  3. 다수의 비휘발성 메모리 셀을 포함하는 메모리 셀 어레이를 제공하고,
    상기 다수의 비휘발성 메모리 셀 중 제1 상태(status)의 기입 데이터가 기입되어야 하는 a(단, a는 자연수)개의 페일(fail) 비휘발성 메모리 셀을 찾아내어, m(단, m은 자연수)개의 분할 기입 세션(session) 동안 상기 a개의 페일 비휘발성 메모리 셀에 상기 제1 상태의 기입 데이터를 분할 기입하고,
    상기 다수의 비휘발성 메모리 셀 중 상기 제1 상태와 다른 제2 상태의 기입 데이터가 기입되어야 하는 b(단, b는 자연수)개의 페일 비휘발성 메모리 셀을 찾아내어, n(단, n은 자연수)개의 분할 기입 세션 동안 상기 b개의 페일 비휘발성 메모 리 셀에 상기 제2 상태의 기입 데이터를 분할 기입하는 것을 포함하는 비휘발성 메모리 장치의 기입 방법.
  4. 제 3항에 있어서,
    상기 다수의 비휘발성 메모리 셀은 다수의 셀 그룹으로 구분되고,
    상기 a개의 페일 비휘발성 메모리 셀에 상기 제1 상태의 기입 데이터를 분할 기입하는 것은,
    상기 m개의 분할 기입 세션은 상기 다수의 셀 그룹 중 상기 제1 상태의 기입 데이터가 기입되어야 하는 적어도 하나의 페일 비휘발성 메모리 셀을 포함하는 m개의 페일 셀 그룹과 일대일로 대응되어, 상기 각 분할 기입 세션마다 상기 대응되는 페일 셀 그룹 내의 적어도 하나의 상기 제1 상태의 기입 데이터가 기입되어야 하는 페일 비휘발성 메모리 셀에 기입 데이터를 기입하는 것을 포함하고,
    상기 b개의 페일 비휘발성 메모리 셀에 상기 제2 상태의 기입 데이터를 분할 기입하는 것은,
    상기 n개의 분할 기입 세션은 상기 다수의 셀 그룹 중 상기 제2 상태의 기입 데이터가 기입되어야 하는 적어도 하나의 페일 비휘발성 메모리 셀을 포함하는 n개의 페일 셀 그룹과 일대일로 대응되어, 상기 각 분할 기입 세션마다 상기 대응되는 페일 셀 그룹 내의 적어도 하나의 상기 제2 상태의 기입 데이터가 기입되어야 하는 페일 비휘발성 메모리 셀에 기입 데이터를 기입하는 것을 포함하는 비휘발성 메모리 장치의 기입 방법.
  5. 제 4항에 있어서,
    상기 m개의 분할 기입 세션은 1번째 분할 기입 세션부터 제m번째 분할 기입 세션이고, 상기 n개의 분할 기입 세션은 1번째 분할 기입 세션부터 제n번째 분할 기입 세션인 비휘발성 메모리 장치의 기입 방법.
  6. 제 3항에 있어서,
    상기 (제1 상태의 기입 데이터, 제2 상태의 기입 데이터)는 (0데이터, 1데이터)이거나, (1데이터, 0데이터)인 비휘발성 메모리 장치의 기입 방법.
  7. 다수의 비휘발성 메모리 셀을 포함하는 메모리 셀 어레이; 및
    상기 다수의 비휘발성 메모리 셀 중 제1 상태(status)의 데이터가 기입될 비휘발성 메모리 셀에 데이터를 먼저 기입하고, 상기 제1 상태와 다른 제2 상태의 데이터가 기입될 비휘발성 메모리 셀에 데이터를 나중에 기입하는 기입 회로를 포함하는 비휘발성 메모리 장치.
  8. 제 7항에 있어서,
    상기 (제1 상태의 데이터, 제2 상태의 데이터)는 (0데이터, 1데이터)이거나, (1데이터, 0데이터)인 비휘발성 메모리 장치.
  9. 다수의 비휘발성 메모리 셀을 포함하는 메모리 셀 어레이; 및
    상기 다수의 비휘발성 메모리 셀 중 제1 상태(status)의 기입 데이터가 기입되어야 하는 a(단, a는 자연수)개의 페일(fail) 비휘발성 메모리 셀을 찾아내어, m(단, m은 자연수)개의 분할 기입 세션(session) 동안 상기 a개의 페일 비휘발성 메모리 셀에 상기 제1 상태의 기입 데이터를 분할 기입하고,
    상기 다수의 비휘발성 메모리 셀 중 상기 제1 상태와 다른 제2 상태의 기입 데이터가 기입되어야 하는 b(단, a는 자연수)개의 페일 비휘발성 메모리 셀을 찾아내어, n(단, n은 자연수)개의 분할 기입 세션 동안 상기 b개의 페일 비휘발성 메모리 셀에 상기 제2 상태의 기입 데이터를 분할 기입하는 기입 회로를 포함하는 비휘발성 메모리 장치.
  10. 제 9항에 있어서,
    상기 다수의 비휘발성 메모리 셀은 다수의 셀 그룹으로 구분되고,
    상기 a개의 페일 비휘발성 메모리 셀에 상기 제1 상태의 기입 데이터를 분할 기입하는 것은,
    상기 m개의 분할 기입 세션은 상기 다수의 셀 그룹 중 상기 제1 상태의 기입 데이터가 기입되어야 하는 적어도 하나의 페일 비휘발성 메모리 셀을 포함하는 m개의 페일 셀 그룹과 일대일로 대응되어, 상기 각 분할 기입 세션마다 상기 대응되는 페일 셀 그룹 내의 적어도 하나의 상기 제1 상태의 기입 데이터가 기입되어야 하는 페일 비휘발성 메모리 셀에 기입 데이터를 기입하는 것을 포함하고,
    상기 b개의 페일 비휘발성 메모리 셀에 상기 제2 상태의 기입 데이터를 분할 기입하는 것은,
    상기 n개의 분할 기입 세션은 상기 다수의 셀 그룹 중 상기 제2 상태의 기입 데이터가 기입되어야 하는 적어도 하나의 페일 비휘발성 메모리 셀을 포함하는 n개의 페일 셀 그룹과 일대일로 대응되어, 상기 각 분할 기입 세션마다 상기 대응되는 페일 셀 그룹 내의 적어도 하나의 상기 제2 상태의 기입 데이터가 기입되어야 하는 페일 비휘발성 메모리 셀에 기입 데이터를 기입하는 것을 포함하는 비휘발성 메모리 장치.
  11. 제 10항에 있어서,
    상기 m개의 분할 기입 세션은 1번째 분할 기입 세션부터 제m번째 분할 기입 세션이고, 상기 n개의 분할 기입 세션은 1번째 분할 기입 세션부터 제n번째 분할 기입 세션인 비휘발성 메모리 장치.
  12. 제 9항에 있어서,
    상기 (제1 상태의 기입 데이터, 제2 상태의 기입 데이터)는 (0데이터, 1데이터)이거나, (1데이터, 0데이터)인 비휘발성 메모리 장치.
  13. 제 9항에 있어서,
    상기 비휘발성 메모리 셀은 상변화 메모리 셀인 비휘발성 메모리 장치.
  14. 다수의 셀 그룹으로 구분되는 다수의 비휘발성 메모리 셀;
    상기 다수의 비휘발성 메모리 셀로부터 독출된 다수의 검증 데이터와, 상기 다수의 상변화 메모리 셀에 기입하려는 다수의 기입 데이터를 비교하여, 상기 검증 데이터 및 기입 데이터가 서로 다른 다수의 페일(fail) 비휘발성 메모리 셀을 나타내는 비교 신호를 출력하는 비교부;
    상기 다수의 기입 데이터 중 특정 상태의 기입 데이터가 기입되어야 하는 다수의 비휘발성 메모리 셀을 가리키는 상태 플래그 신호를 제공하는 상태 플래그 신호 발생부;
    상기 비교 신호 및 상태 플래그 신호를 제공받아, 상기 다수의 페일 비휘발성 메모리 셀 중 특정 상태의 기입 데이터가 기입되어야 하는 페일 비휘발성 메모리 셀이 기입되기 위한 다수의 분할 기입 세션을 지정하는 지정 신호를 제공하는 기입 검증 지정부;
    상기 지정 신호를 제공받아, 상기 지정된 분할 기입 세션의 타이밍에 맞추어 셋 펄스 제어 신호 및 리셋 펄스 제어 신호를 제공하는 기입 펄스 발생부; 및
    상기 기입 데이터, 상기 셋 펄스 제어 신호 및 리셋 펄스 제어 신호를 제공받아, 셋 펄스 또는 리셋 펄스를 제공하는 기입 드라이버를 포함하는 비휘발성 메모리 장치.
  15. 제 14항에 있어서,
    상기 특정 상태의 기입 데이터는 제1 상태의 기입 데이터 또는 제2 상태의 기입 데이터이고,
    상기 상태 플래그 신호 발생부는 상기 제1 상태의 기입 데이터가 기입되어야 하는 다수의 비휘발성 메모리 셀을 가리키는 상태 플래그 신호를 먼저 제공하고, 상기 제2 상태의 기입 데이터가 기입되어야 하는 다수의 비휘발성 메모리 셀을 가리키는 상태 플래그 신호를 나중에 제공하는 비휘발성 메모리 장치.
  16. 제 15항에 있어서,
    상기 (제1 상태의 기입 데이터, 제2 상태의 기입 데이터)는 (0데이터, 1데이터)이거나, (1데이터, 0데이터)인 비휘발성 메모리 장치.
  17. 제 15항에 있어서,
    상기 상태 플래그 신호 발생부가 상기 제1 상태의 기입 데이터가 기입되어야 하는 다수의 비휘발성 메모리 셀을 가리키는 상태 플래그 신호를 제공할지, 상기 제2 상태의 기입 데이터가 기입되어야 하는 다수의 비휘발성 메모리 셀을 가리키는 상태 플래그 신호를 제공할지는 기입 제어 신호에 의해 제어되는 비휘발성 메모리 장치.
  18. 제 14항에 있어서,
    상기 기입 검증 지정부는,
    상기 비교 신호와 상태 플래그 신호를 제공받아, 상기 다수의 셀 그룹 중 특정 상태의 기입 데이터가 기입되어야 하는 페일 비휘발성 메모리 셀을 적어도 하나 포함하는 다수의 페일 셀 그룹만의 소정 기입 순서를 정하고, 상기 정해진 기입 순서 순으로 기입할 수 있도록 다수의 분할 기입 세션을 지정하는 지정 신호를 제공하는 지정 로직을 포함하는 비휘발성 메모리 장치.
  19. 제 14항에 있어서,
    모드 제어 신호를 제공받아 분할 기입 모드를 선택하는 다수의 모드 선택 신호를 제공하는 모드 선택부를 더 포함하고,
    상기 기입 검증 지정부는,
    상기 다수의 모드 선택 신호에 각각 대응되는 다수의 패스 게이트부로, 상기 각 패스 게이트부는 각 모드 선택 신호를 제공받아 상기 비교 신호를 선택적으로 전달하는 다수의 패스 게이트부와,
    상기 비교 신호를 전달받고 상기 상태 플래그 신호를 제공받아, 상기 다수의 셀 그룹 중 특정 상태의 기입 데이터가 기입되어야 하는 페일 비휘발성 메모리 셀을 적어도 하나 포함하는 다수의 페일 셀 그룹만의 소정 기입 순서를 정하고, 상기 정해진 기입 순서 순으로 기입할 수 있도록 다수의 분할 기입 세션을 지정하는 지정 신호를 제공하는 지정 로직을 포함하는 비휘발성 메모리 장치.
  20. 제 14항에 있어서,
    상기 비휘발성 메모리 셀은 상변화 메모리 셀인 비휘발성 메모리 장치.
KR1020060084865A 2006-09-04 2006-09-04 비휘발성 메모리 장치의 기입 방법 및 그 방법을 사용하는비휘발성 메모리 장치 KR100791341B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020060084865A KR100791341B1 (ko) 2006-09-04 2006-09-04 비휘발성 메모리 장치의 기입 방법 및 그 방법을 사용하는비휘발성 메모리 장치
US11/834,843 US7688620B2 (en) 2006-09-04 2007-08-07 Nonvolatile memory device and related methods of operation
DE102007042184A DE102007042184A1 (de) 2006-09-04 2007-08-27 Nichtflüchtiges Speicherbauelement und Programmierverfahren
CN201110423365.1A CN102496387B (zh) 2006-09-04 2007-09-04 非易失性存储设备
CN2007101490205A CN101140806B (zh) 2006-09-04 2007-09-04 非易失性存储设备和相关操作方法
TW096132945A TWI492227B (zh) 2006-09-04 2007-09-04 非揮發性記憶體裝置及相關操作方法
US12/720,918 US7876609B2 (en) 2006-09-04 2010-03-10 Nonvolatile memory device and related methods of operation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060084865A KR100791341B1 (ko) 2006-09-04 2006-09-04 비휘발성 메모리 장치의 기입 방법 및 그 방법을 사용하는비휘발성 메모리 장치

Publications (1)

Publication Number Publication Date
KR100791341B1 true KR100791341B1 (ko) 2008-01-03

Family

ID=39151299

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060084865A KR100791341B1 (ko) 2006-09-04 2006-09-04 비휘발성 메모리 장치의 기입 방법 및 그 방법을 사용하는비휘발성 메모리 장치

Country Status (5)

Country Link
US (2) US7688620B2 (ko)
KR (1) KR100791341B1 (ko)
CN (2) CN102496387B (ko)
DE (1) DE102007042184A1 (ko)
TW (1) TWI492227B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809333B1 (ko) * 2006-09-04 2008-03-05 삼성전자주식회사 상변화 메모리 장치의 기입 검증 방법 및 그 방법을사용하는 상변화 메모리 장치
KR100885923B1 (ko) * 2007-06-19 2009-02-26 삼성전자주식회사 복수의 동작 특성에 따라 동작할 수 있는 반도체 메모리장치 및 그 제어 방법
KR20090098228A (ko) * 2008-03-13 2009-09-17 삼성전자주식회사 상 변화 메모리 장치 및 이의 부트 블럭 설정 방법
US8650355B2 (en) * 2008-10-15 2014-02-11 Seagate Technology Llc Non-volatile resistive sense memory on-chip cache
US8045412B2 (en) * 2008-10-21 2011-10-25 Seagate Technology Llc Multi-stage parallel data transfer
US7852665B2 (en) * 2008-10-31 2010-12-14 Seagate Technology Llc Memory cell with proportional current self-reference sensing
US8040713B2 (en) 2009-01-13 2011-10-18 Seagate Technology Llc Bit set modes for a resistive sense memory cell array
KR20100097407A (ko) * 2009-02-26 2010-09-03 삼성전자주식회사 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 프로그램 방법
US8489801B2 (en) * 2009-03-04 2013-07-16 Henry F. Huang Non-volatile memory with hybrid index tag array
US7916515B2 (en) * 2009-03-10 2011-03-29 Seagate Technology Llc Non-volatile memory read/write verify
JP5039079B2 (ja) * 2009-03-23 2012-10-03 株式会社東芝 不揮発性半導体記憶装置
US8570828B2 (en) * 2010-04-12 2013-10-29 Mosaid Technologies Incorporated Memory programming using variable data width
JP2012038387A (ja) * 2010-08-06 2012-02-23 Toshiba Corp 半導体記憶装置
CN102592665A (zh) * 2011-10-24 2012-07-18 北京时代全芯科技有限公司 一种相变存储器的高速数据写入结构及写入方法
KR101372434B1 (ko) * 2011-11-04 2014-03-11 에스케이하이닉스 주식회사 반도체 메모리 장치, 이를 위한 분할 프로그램 제어 회로 및 프로그램 방법
KR101298191B1 (ko) * 2011-11-04 2013-08-20 에스케이하이닉스 주식회사 반도체 메모리 장치, 이를 위한 연속 프로그램 제어 회로 및 프로그램 방법
US8971105B2 (en) * 2013-03-13 2015-03-03 Micron Technology, Inc. Methods and apparatuses for controlling memory write sequences
US10157669B2 (en) 2013-04-02 2018-12-18 Micron Technology, Inc. Method of storing and retrieving information for a resistive random access memory (RRAM) with multi-memory cells per bit
KR20150046974A (ko) * 2013-10-23 2015-05-04 에스케이하이닉스 주식회사 저항성 메모리 장치 및 동작 방법과 이를 포함하는 시스템
US9818476B1 (en) * 2016-07-25 2017-11-14 Samsung Electronics Co., Ltd. Reprogram without erase using capacity in multi-level NAND cells
US11347999B2 (en) 2019-05-22 2022-05-31 International Business Machines Corporation Closed loop programming of phase-change memory

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020174310A1 (en) 2000-02-16 2002-11-21 Fujitsu Limited Non-volatile memory
JP2004310477A (ja) 2003-04-08 2004-11-04 Renesas Technology Corp メモリカード
KR20050069925A (ko) * 2002-10-02 2005-07-05 마쯔시다덴기산교 가부시키가이샤 비휘발성 기억장치의 제어방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950000273B1 (ko) * 1992-02-21 1995-01-12 삼성전자 주식회사 불휘발성 반도체 메모리장치 및 그 최적화 기입방법
JP3629144B2 (ja) * 1998-06-01 2005-03-16 株式会社東芝 不揮発性半導体記憶装置
JP3138688B2 (ja) 1998-07-24 2001-02-26 日本電気アイシーマイコンシステム株式会社 不揮発性半導体記憶装置及びプログラムベリファイ方法
KR20020047772A (ko) 2000-12-14 2002-06-22 윤종용 노어형 플래시 메모리 장치의 프로그램 방법
US6587394B2 (en) * 2001-07-24 2003-07-01 Hewlett-Packard Development Company, L.P. Programmable address logic for solid state diode-based memory
JP4063615B2 (ja) * 2002-08-30 2008-03-19 Ｎｅｃエレクトロニクス株式会社 不揮発性メモリおよびその書き込み処理方法
KR100512181B1 (ko) * 2003-07-11 2005-09-05 삼성전자주식회사 멀티 레벨 셀을 갖는 플래시 메모리 장치와 그것의 독출방법 및 프로그램 방법
DE102005004338B4 (de) * 2004-02-04 2009-04-09 Samsung Electronics Co., Ltd., Suwon Phasenänderungs-Speicherbauelement und zugehöriges Programmierverfahren
US6853603B1 (en) * 2004-03-09 2005-02-08 Altera Corporation Programmable logic device having nonvolatile memory with user selectable power consumption
KR100618902B1 (ko) * 2005-06-17 2006-09-01 삼성전자주식회사 프로그램 검증 판독 중 열 스캔을 통해 프로그램 시간을단축시킬 수 있는 플래시 메모리 장치의 프로그램 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020174310A1 (en) 2000-02-16 2002-11-21 Fujitsu Limited Non-volatile memory
KR20050069925A (ko) * 2002-10-02 2005-07-05 마쯔시다덴기산교 가부시키가이샤 비휘발성 기억장치의 제어방법
JP2004310477A (ja) 2003-04-08 2004-11-04 Renesas Technology Corp メモリカード

Also Published As

Publication number Publication date
TWI492227B (zh) 2015-07-11
CN102496387A (zh) 2012-06-13
US7688620B2 (en) 2010-03-30
US20100165729A1 (en) 2010-07-01
CN102496387B (zh) 2015-02-04
DE102007042184A1 (de) 2008-04-10
TW200820254A (en) 2008-05-01
CN101140806A (zh) 2008-03-12
CN101140806B (zh) 2012-11-21
US7876609B2 (en) 2011-01-25
US20080056023A1 (en) 2008-03-06

Similar Documents

Publication Publication Date Title
KR100791341B1 (ko) 비휘발성 메모리 장치의 기입 방법 및 그 방법을 사용하는비휘발성 메모리 장치
KR100809333B1 (ko) 상변화 메모리 장치의 기입 검증 방법 및 그 방법을사용하는 상변화 메모리 장치
US7746688B2 (en) PRAM and method of firing memory cells
US7889545B2 (en) Apparatus and method of nonvolatile memory device having three-level nonvolatile memory cells
US7701757B2 (en) Phase change random access memory device and related methods of operation
KR100801082B1 (ko) 멀티 레벨 가변 저항 메모리 장치의 구동 방법 및 멀티레벨 가변 저항 메모리 장치
KR101435128B1 (ko) 저항체를 이용한 비휘발성 메모리 장치
CN101546602B (zh) 使用可变电阻元件的非易失性存储器设备
KR100886215B1 (ko) 저항체를 이용한 비휘발성 메모리 장치
US7881101B2 (en) Nonvolatile memory devices that include a write circuit that writes data over multiple write periods using pulses whose peaks do not coincide with each other
KR101291721B1 (ko) 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템
US7787316B2 (en) Semiconductor memory device and write control method thereof
KR20130049420A (ko) 반도체 메모리 장치, 이를 위한 분할 프로그램 제어 회로 및 프로그램 방법
US7710790B2 (en) Semiconductor memory device and write control method thereof
KR20150091862A (ko) 저항체를 이용한 비휘발성 메모리 장치의 구동 방법
KR100887135B1 (ko) 상 변화 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 7