TWI492227B - 非揮發性記憶體裝置及相關操作方法 - Google Patents
非揮發性記憶體裝置及相關操作方法 Download PDFInfo
- Publication number
- TWI492227B TWI492227B TW096132945A TW96132945A TWI492227B TW I492227 B TWI492227 B TW I492227B TW 096132945 A TW096132945 A TW 096132945A TW 96132945 A TW96132945 A TW 96132945A TW I492227 B TWI492227 B TW I492227B
- Authority
- TW
- Taiwan
- Prior art keywords
- program
- volatile memory
- memory cells
- logic state
- data
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 64
- 230000015654 memory Effects 0.000 claims description 236
- 230000008859 change Effects 0.000 claims description 57
- 238000012795 verification Methods 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 24
- 238000005192 partition Methods 0.000 claims description 10
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 3
- 230000006870 function Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 18
- 239000012782 phase change material Substances 0.000 description 12
- 150000001875 compounds Chemical class 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 5
- 238000001816 cooling Methods 0.000 description 4
- 230000003044 adaptive effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 150000004770 chalcogenides Chemical class 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000005291 magnetic effect Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000000638 solvent extraction Methods 0.000 description 2
- 229910000763 AgInSbTe Inorganic materials 0.000 description 1
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 229910005537 GaSeTe Inorganic materials 0.000 description 1
- 229910005872 GeSb Inorganic materials 0.000 description 1
- 229910000618 GeSbTe Inorganic materials 0.000 description 1
- 229910005898 GeSn Inorganic materials 0.000 description 1
- 229910005900 GeTe Inorganic materials 0.000 description 1
- -1 InSbTe Inorganic materials 0.000 description 1
- LZHSWRWIMQRTOP-UHFFFAOYSA-N N-(furan-2-ylmethyl)-3-[4-[methyl(propyl)amino]-6-(trifluoromethyl)pyrimidin-2-yl]sulfanylpropanamide Chemical compound CCCN(C)C1=NC(=NC(=C1)C(F)(F)F)SCCC(=O)NCC2=CC=CO2 LZHSWRWIMQRTOP-UHFFFAOYSA-N 0.000 description 1
- 229910018321 SbTe Inorganic materials 0.000 description 1
- 229910018219 SeTe Inorganic materials 0.000 description 1
- 229910006913 SnSb Inorganic materials 0.000 description 1
- 229910004284 Te81Ge15Sb2S2 Inorganic materials 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 230000008521 reorganization Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 102220102820 rs118089506 Human genes 0.000 description 1
- 102220040606 rs146686581 Human genes 0.000 description 1
- 102220101023 rs377129516 Human genes 0.000 description 1
- 102220065764 rs7249826 Human genes 0.000 description 1
- FESBVLZDDCQLFY-UHFFFAOYSA-N sete Chemical compound [Te]=[Se] FESBVLZDDCQLFY-UHFFFAOYSA-N 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0064—Verifying circuits or methods
Description
本發明之實施例概言之係關於非揮發性記憶體裝置及相關操作方法。更特定而言，本發明之各實施例係關於非揮發性記憶體裝置及相關程式化方法。
眾多非揮發性記憶體裝置利用電阻材料來儲存資料。舉例而言，相位變化隨機存取記憶體(PRAM)、電阻RAM(RRAM)、鐵電RAM(FRAM)及磁性RAM(MRAM)利用電阻材料來儲存資料。與其他利用電荷來儲存資料之記憶體形式(例如動態隨機存取記憶體(DRAM)及快閃記憶體)相比，利用電阻材料之裝置往往藉由以物理方式修改該等電阻材料來儲存該資料。舉例而言，一PRAM通常利用一相位變化材料(例如一硫屬化物合金)之不同狀態來儲存資料，一RRAM通常利用一可變電阻材料之不同電阻值來儲存資料，一FRAM通常利用一鐵電材料之一偏振現象來儲存資料，且一MRAM通常使用一磁性隧道接面(MTJ)薄膜之一響應於一鐵磁材料之一磁化狀態和電阻變化來儲存資料。
為闡釋一種可將該等電阻材料用來儲存資料之方式，現將進一步詳細闡述一例示性PRAM。PRAM中之相位變化材料(通常係硫屬化物)能夠穩定地轉換於非晶相與結晶相之間。非晶相與結晶相(或狀態)呈現不同之電阻值，該等電阻值可用於分辨該等記憶體裝置中記憶體單元之不同邏輯狀態。特定而言，非晶相呈現相對高之電阻，而結晶相呈現相對低之電阻。
PRAM利用非晶狀態來表示一邏輯"1"(或資料"1")而使用結晶狀態來表示一邏輯"0"(或資料"0")。在PRAM裝置中，結晶狀態稱作"設定狀態"而非晶狀態稱作"重設狀態"。因此，PRAM中之記憶體單元藉由將該記憶體單元中一相位變化材料設定至結晶狀態來儲存一邏輯"0"，且該記憶體單元藉由將該相位變化材料設定至非晶狀態來儲存一邏輯"1"。舉例而言，第6,487,113及6,480,438號美國專利揭示了各種PRAM裝置。
藉由下述方式來將PRAM中之相位變化材料轉換至非晶狀態：將材料加熱至一高於一預定熔化溫度之第一溫度且隨後迅速使該材料冷卻。藉由下述方式來將該材料轉換至結晶狀態：使該材料在一低於該熔化溫度但高於一結晶溫度之第二溫度下加熱一持續不變的時間週期。因此，可藉由下述方式來將資料程式化至PRAM中之記憶體單元：利用上述加熱與冷卻來使PRAM之記憶體單元中之相位變化材料轉換於非晶狀態與結晶狀態之間。
PRAM中之相位變化材料通常包含一包括鍺(Ge)、銻(Sb)及碲(Te)之化合物，亦即，一"GST"化合物。GST化合物極適用於PRAM，此乃因其可藉由加熱及冷卻而在非晶狀態與結晶狀態之間快速地轉換。補充或代替GST化合物，多種其他化合物可用於該相位變化材料中。該等其他化合物之實例包括(但不限於)：2－元素化合物(例如GaSb、InSb、InSe、Sb2
Te3
及GeTe)、3－元素化合物(例如GeSbTe、GaSeTe、InSbTe、SnSb2
Te4
及InSbGe)或4－元素化合物(例如AgInSbTe、(GeSn)SbTe、GeSb(SeTe)及Te81
Ge15
Sb2
S2
)。
PRAM中之記憶體單元稱作"相位變化記憶體單元"。一相位變化記憶體單元通常包含：一頂電極、一相位變化材料層、一底電極觸點、一底電極、及一存取電晶體。如上所述，可藉由量測該相位變化材料層之電阻對相位變化記憶體單元實施一讀取作業，且藉由加熱及冷卻該相位變化材料層對相位變化記憶體單元實施一程式作業。
一般而言，可藉由下述方式來實施該程式作業：向該電極施加一電"設定"或"重設"脈衝以將該相位變化材料層改變至該"設定"或"重設"狀態。通常，將資料"0"程式化至一記憶體單元所需時間約為將資料"1"程式化至該記憶體單元所需時間之五倍。舉例而言，程式化資料"0"所需時間可係約600 ns，而程式資料"1"所需時間可係約120 ns。
遺憾的是，習用PRAM裝置可同時接收若干輸入位元但無法同時將該等位元程式化至對應之記憶體單元中。舉例而言，一PRAM可經由複數個引腳接收16個輸入，但該PRAM可能無法同時存取16個相位變化記憶體單元。此缺點之一原因在於：若需要一為1 mA之電流來程式化一個相位變化記憶體單元，則將需要一為16 mA之電流來同時程式化16個相位變化記憶體單元。此外，若一提供該電流之驅動電路之效率為10%，則實際上需要一為160 mA之電流來同時程式化該16個記憶體單元。然而，習用PRAM裝置通常不具配提供具有如此高量值之電流之能力。
由於一PRAM裝置中之一程式驅動器僅可提供一有限電流量，故可將一對若干個相位變化記憶體單元之程式作業劃分成若干個"分區程式作業"，其中每一個"分區程式作業"僅需要程式化所有該若干個相位變化記憶體單元所需之總電流之一小部分。在每一分區程式作業中，程式化一較大群組當中一記憶體單元子集(亦即，一"分區")。舉例而言，可藉由下述方式來程式化一由16個相位變化記憶體單元群組成的群組：將該16個相位變化記憶體單元劃分成8個由兩個相位變化記憶體單元群組成的群組(亦即，分區)並在8個連續分區程式作業中同時程式化每一由兩個相位變化記憶體單元群組成的群組中之該兩個記憶體單元。
為防止不必要之電流消耗及程式化失敗，該PRAM裝置亦可實施一驗證讀取作業來驗證每一選定記憶體單元之程式狀態。為實施該驗證讀取作業，將欲程式化至選定記憶體單元中之程式資料儲存於一暫時儲存位置(例如一程式緩衝器)中。接下來，將該程式資料程式化至選定單元中。然後，讀取儲存於選定記憶體單元中之資料並將其與儲存於該暫時儲存位置中之程式資料相比較。若儲存於該暫時儲存定位中之資料不同於儲存於該選定記憶體單元中之資料，則該驗證讀取作業指示一程式失敗。否則，該驗證讀取作業指示一程式成功。
圖1係一圖示說明一用於運作一使用分區程式作業之PRAM裝置之習用方法的概念性定時圖。出於解釋之目的，將假定該PRAM裝置之一程式作業使用8個分區程式作業將16個資料位元程式化至16個被劃分成8對或群組之選定記憶體單元。
參照圖1，使用複數個程式循環(L＝1至11)將資料程式化至該PRAM裝置中。在每一程式循環開始前，實施一驗證讀取作業以偵測該等選定記憶體單元當中尚未被成功地程式化之記憶體單元。隨後，對其中至少一個記憶體單元尚未被成功地程式化一亦稱作"失敗群組"之記憶體單元群組實施一分區程式作業(順便提一下，將把未被成功地程式化之各個記憶體單元將稱作"失敗單元")。在圖1之實例中，8個分區程式作業至8個相應的單元群組。
在一程式作業中，8個記憶體單元群組均通常以失敗群組開始。因此，在第一程式循環(L＝1)中，通常針對該8個群組中之每一者執行一分區程式作業。在第二程式循環(L＝2)中，假定業已成功地程式化第三及第四群組，則對除第三與第四群組以外的所有8個群組實施分區程式作業。同樣，在其餘程式循環中，隨著更多群組被成功地程式化，需程式化的群組越來越少。
遺憾的是，諸如上文所述之習用過程並未慮及以下事實：需要不同之程式時間來將資料"0"與資料"1"程式化至選定記憶體單元。因此，每一分區程式作業之持續時間可能需要長達一用來程式化資料"0"之設定脈衝之持續時間，即使將僅以資料"1"來程式化某些對應於該分區程式作業之記憶體單元。因此，實施程式作業所需時間可能無謂地長。
本發明之實施例提供能夠減少實施程式作業所需之時間量的非揮發性記憶體裝置及相關方法。
根據本發明一實施例，提供一種用於在一非揮發性記憶體裝置中實施一程式作業之方法。該裝置包含一記憶體單元陣列，其中該記憶體單元陣列包含複數個非揮發性記憶體單元。該方法包含：在該程式作業之一第一程式時間間隔期間，將具有一第一邏輯狀態之資料程式化至選自該複數個非揮發性記憶體單元之複數個選定記憶體單元當中一第一群組中，並在第一程式時間間隔後該程式作業之一第二程式時間間隔期間，當中將具有一不同於該第一邏輯狀態之第二邏輯狀態的資料程式化至該等選定記憶體單元當中一第二群組中。
根據本發明另一實施例，提供一種用於在一非揮發性記憶體裝置中實施一程式作業之方法。該裝置包含一記憶體單元陣列，其中該記憶體單元陣列包含複數個非揮發性記憶體單元。該方法包含：在該複數個非揮發性記憶體單元當中識別一由"a"("a"係一自然數)個失敗非揮發性記憶體單元組成之第一群組，其中欲將該第一失敗非揮發性記憶體單元群組程式化至一第一邏輯狀態；並在該程式作業之一第一程式時間間隔期間使用"m"("m"係一自然數)個分區程式作業以該第一邏輯狀態來程式化該第一失敗非揮發性單元群組；並在該複數個非揮發性記憶體單元當中識別一由"b"(其中"b"係一自然數)個失敗非揮發性記憶體單元組成之第二群組，其中欲將該第二失敗非揮發性記憶體單元群組程式化至一第二邏輯狀態；並在該第一程式時間間隔後該程式作業之一第二程式時間間隔期間使用"n"("n"係一自然數)個分區程式作業以該第二邏輯狀態來程式化該失敗非揮發性記憶體單元群組。
根據本發明另一實施例，提供一非揮發性記憶體裝置。該裝置包括一記憶體單元陣列，該記憶體單元陣列包含複數個非揮發性記憶體單元及一程式電路。該程式電路適於在一程式作業之一第一程式時間間隔期間將具有一第一邏輯狀態之資料程式化至選自該複數個非揮發性記憶體單元之複數個選定記憶體單元當中一第一群組中，且進一步適於在該第一程式時間間隔後該程式作業之一第二程式時間間隔期間將具有一不同於該第一邏輯狀態之第二邏輯狀態之資料程式化至該等選定記憶體單元當中一第二群組中。
根據本發明再一實施例，提供一非揮發性記憶體裝置。該裝置包含一記憶體單元陣列，該記憶體單元陣列包含複數個非揮發性記憶體單元及一程式電路。該程式電路適於在該複數個非揮發性記憶體單元當中識別一由"a"("a"係一自然數)個失敗非揮發性記憶體單元組成之第一群組，其中欲將該第一失敗非揮發性記憶體單元群組程式化至一第一邏輯狀態；並在該程式作業之一第一程式時間間隔期間使用"m"("m"係一自然數)個分區程式作業以該第一邏輯狀態來程式化該第一失敗非揮發性單元群組；並在該複數個非揮發性記憶體單元當中識別一由"b"(其中"b"係一自然數)個失敗非揮發性記憶體單元組成之第二群組，其中欲將該第二失敗非揮發性記憶體單元群組程式化至一第二邏輯狀態；並在該第一程式時間間隔後該程式作業之一第二程式時間間隔期間使用"n"("n"係一自然數)個分區程式作業以該第二邏輯狀態來程式化該失敗非揮發性記憶體單元群組。
根據本發明再一實施例，一非揮發性記憶體裝置包括：複數個被劃分成複數單元群組之非揮發性記憶體單元、一比較單元、一狀態旗標信號產生單元、一程式驗證指派單元、一程式脈衝產生單元及一程式驅動器。該比較單元將複數個自該複數個非揮發性記憶體單元讀取之驗證資料與複數個欲程式化至該複數個非揮發性記憶體單元中之程式資料相比較，並輸出指示複數個其驗證資料及程式資料彼此不相同之失敗非揮發性記憶體單元之比較信號。該狀態旗標信號產生單元產生指示複數個非揮發性記憶體單元之狀態旗標信號，其中欲程式化具有一特定邏輯狀態之程式資料。該程式驗證指派單元接收該等比較信號及該狀態旗標信號並產生指派信號，該等指派信號用於指派複數個用於失敗的非揮發性記憶體單元之分區程式作業。該程式脈衝產生單元接收該等指派信號並於分區程式作業期間提供一設定脈衝控制信號及一重設脈衝控制信號。該程式驅動器接收該程式資料、該設定脈衝控制信號及該重設脈衝控制信號，並產生一設定脈衝或一重設脈衝。
下文將參照對應圖式闡述本發明之實例性實施例。提供該等實施例作為教示實例。本發明之實際範圍由以下申請專利範圍所界定。
雖然使用一PRAM裝置來闡釋本發明之若干實施例，但應瞭解，本發明可實施為諸多不同形式。舉例而言，該PRAM裝置可由其他使用電阻材料之非揮發性記憶體裝置類型(例如RRAM、FRAM及MRAM)取代。
圖2及圖3係圖示說明根據本發明之選定實施例用於程式化一PRAM裝置之方法的概念性定時圖。
參照圖2及圖3，同時程式化欲程式化至相同狀態之選定記憶體單元。舉例而言，可首先程式化欲以資料"0"程式化之選定記憶體單元，然後程式化欲以資料"1"程式化之選定記憶體單元。同樣，可根據其預定狀態按一順序來程式化能夠儲存多於一個位元之選定記憶體單元，例如，可以一資料"0"、資料"1"、資料"2"等之順序來程式化資料。
在本發明之選定實施例中，PRAM裝置之程式方法包括分區程式作業及驗證讀取作業。然而，本發明並不僅限於使用該等類型之作業。舉例而言，分區程式作業可不伴有驗證讀取作業，或反之亦然，或可實施程式作業而無需分區程式作業抑或驗證讀取作業。
參照圖2，在一根據本發明一實施例之PRAM裝置中，資料"1"在一程式時間間隔RW期間程式化至選定記憶體單元，且資料"0"在一程式時間間隔SW期間程式化至一所選定的記憶體單元子集中。
程式時間間隔RW跨越11個程式循環RL＝1至11，且程式時間間隔SW跨越兩個程式循環SL＝1與2。在每一程式循環前，實施一驗證讀取作業VERIFY_READ。在每一程式循環期間，僅對包括至少一個尚未被成功程式化之記憶體單元群組(亦即失敗群組)實施分區程式作業。
出於解釋之目的，將假定16個資料位元同時經由16個輸入/輸出(IO)引腳輸入該PRAM裝置。然後，將該16個位元程式化至8個分別具有兩個單元之群組中之16個選定相位變化記憶體單元中，如(例如)下文表1中所示。在表1之實例中，一第一群組由對應於第零個及第8個IO引腳IO0及IO8之記憶體單元組成，一第二群組由對應於第一個及第九個IO引腳IO1及IO9之記憶體單元組成等等。同時將資料程式化至每一群組之該兩個記憶體單元中，而在不同時間程式化不同群組中之記憶體單元。
出於解釋之目的，將假定欲程式化至所選定記憶體單元之資料具有表1中由標籤"程式資料"所示之值。特定而言，欲將資料"1"與資料"0"程式化至分別對應於IO引腳0與8之記憶體單元中，欲將資料"1"與"1"程式化至分別對應於IO引腳2與10之記憶體單元中等等。
表2闡釋欲在程式時間間隔RW及程式時間間隔SW期間程式化之記憶體單元群組。如在表2中可見，在程式時間間隔RW期間程式化所有記憶體單元群組，而在程式時間間隔SW期間程式化其中欲以資料"0"來程式化至少一個記憶體單元之記憶體單元群組。
在程式時間間隔RW中之第一程式循環(RL＝1)前實施一第一驗證讀取作業。然後，在8個對應之分區程式作業中以資料"1"來程式化所有8個群組中之記憶體單元。隨後，實施一驗證讀取作業以偵測業已成功地/尚未成功地程式化之記憶體單元。然後，根據該偵測，再次以資料"1"程式化"失敗群組"中之記憶體單元。舉例而言，在程式時間間隔RW之第二程式循環(RL＝2)中，以資料"1"來程式化群組1、2，及5－8。用於執行連續驗證讀取作業及程式循環之過程延伸通過程式時間間隔RW之第十一個程式循環(RL＝11)，假定並非所有該等選定記憶體單元均成功地程式化以資料"1"直到第十一程式循環為止。
在第十一個程式循環後，第一至第八個群組中不再存在失敗群組。因此，啟動一重設通過旗標信號RESET_PASS_FLAG，以指示成功地將資料"1"程式化至所有8個群組。
接下來，在程式時間間隔SW期間將資料"0"程式化至一所選定的記憶體單元子集。更特定而言，在程式時間間隔SW開始時，實施一驗證讀取作業來偵測該選定記憶體單元子集中之每一者是否均已成功地程式化以資料"0"。由於第一、第二、第五及第六個群組最初包括尚未成功地程式化以資料"0"之記憶體單元，故在程式時間間隔SW之第一程式循環(SL＝1)中實施對應於該等群組之分區程式作業。然後，在程式時間間隔SW之第二個程式循環(SL＝2)中，在偵測到其餘群組中之所有記憶體單元均已成功地程式化後實施對應於該第一及第二群組之分區程式作業。
在程式時間間隔SW之第二程式循環後，該選定記憶體單元子集中所有記憶體單元均成功地程式化以資料"0"。因此，啟動一重設通過旗標信號SET_PASS_FLAG，以指示已將資料"0"成功地程式化至該選定記憶體單元子集。另外，啟動一通過旗標信號PASS_FLAG，以指示已成功地程式化所有該等選定記憶體單元。
圖2中所示程式作業可按下述方式來粗略地概念化。在一包括一第一分區程式作業數之第一程式時間間隔期間以具有一第一狀態之資料來程式化選定記憶體單元。接下來，在一包括一第二分區程式作業數之第二程式時間間隔期間以具有一第二狀態之資料來程式化選定記憶體單元。由於將相位變化記憶體單元程式化至不同狀態需要不同時間量，故圖2之程式作業往往較習用程式作業需要更少時間。
參照圖3，在一根據本發明另一實施例之PRAM裝置中，在程式時間間隔RW期間以資料"1"來程式化選定記憶體單元，而在程式時間間隔SW期間以資料"0"來程式化一所選定的記憶體單元子集。在圖3之實施例中，根據欲於每一循環中實施之分區程式作業數來調整程式時間間隔RW中每一程式循環RL之持續時間及程式時間間隔SW中每一程式循環SL之持續時間。一具有此調整性質或功能之程式作業稱作一"調適性程式作業"。
圖3之方法類似於圖2之方法，且因此為避免重複，省卻對至少某些為圖2與圖3所共有之特徵之詳細闡述。舉例而言，類似於圖2之方法，圖3之方法在程式時間間隔RW之第一程式循環中實施8個分區程式作業，而在程式時間間隔RW之後續程式循環中實施較少的分區程式作業。接下來，在程式時間間隔SW之第一程式循環中，對欲以資料"0"程式化之記憶體單元群組實施分區程式作業，而在程式時間間隔SW之第二程式循環中，對包括其餘欲以資料"0"程式化之記憶體單元群組實施分區程式作業。
然而，與圖2之方法相比，程式時間間隔RW中與程式時間間隔SW中程式循環持續時間往往會單調減少。作出該等調整以慮及完成每一程式循環之分區程式作業所需時間總量的減少。
為了構建圖3之方法，藉由時移(或更通常，藉由定時重組或定時重置)來調整分區程式作業之定時。舉例而言，在圖3之方法中，在程式時間間隔RW之第十個程式循環期間，時移第五及第六個記憶體單元群組之分區程式作業，以移除存在於圖2中之程式時間間隔RW之第十個程式循環中之一時間間隔。
圖4至圖6係圖示說明可用於構建例如圖3中所示之時移之各種技術的概念圖。出於解釋之目的，將假定圖4至圖6之時移促成以不同"時隙"實施分區程式作業。舉例而言，在圖4A及4B中所示之一技術中，在一第一程式循環期間之相應的第一至第八個時隙期間程式化第一至第八個單元群組。然後，在一第二程式循環中，"位移"第五至第八個單元群組以分別在第四至第六個時隙期間程式化第五至第八單元群組。
在圖4A與4B中，每一個框均表示一對應於由括號中的數字所表示之選定記憶體單元之單元群組。實線表示介於連續程式循環之間的可能時移；然而，時移是否實際發生取決於是否在每一程式循環期間成功地程式化單元群組。舉例而言，在圖4A與4B之實例中，在第一程式循環期間成功地程式化第三個及第四單元群組而未成功地程式化其餘單元群組。因此，在第二程式循環期間位移第五至第八個單元群組之定時。
圖5A與圖6類似於圖4A，只是在圖5A與圖6中，假定每一單元群組均包括一更大的記憶體單元數量。舉例而言，在圖5A中，假定每一單元群組均含4個欲同時程式化之記憶體單元，且在圖6中，假定每一單元群組均含有8個欲同時程式化之記憶體單元。
圖5B顯示可發生於一使用由圖5A中所示之4個單記憶體單元組成之群組之PRAM之一特定程式循環中之不同事件的實例。參照圖5B，在一標記為"情形1"之事件中，在一第一程式循環中未成功地程式化第一及第二個單元群組，但成功地程式化了第三及第四單元群組。因此，如圖5B之底部處所示，一第二程式循環對該第一及第二單元群組而非對該第三及第四個單元群組實施分區程式作業。雖然圖5B之圖式並未顯示詳盡的一組可能事件，但可幾個其他可能事件顯示為實例，儘管無隨附波形圖。
藉由在各個程式時間間隔中程式化資料"1"及資料"0"，並藉由根據欲在該循環中實施之分區程式作業數來調整每一程式循環之持續時間，圖3至6中所示之方法可顯著減少實施程式作業所需之時間量。
為圖示說明該時間減少，將把一用於程式化資料"1"之分區程式作業之持續時間表示為"T"，而將一用於程式化資料"0"之分區程式作業之持續時間表示為"5T"，假定程式化資料"0"所需之時間約為程式化資料"1"所需之時間的五倍。在這樣一種假定下，一對使用圖1至3之方法實施程式作業所需時間之比較顯示於下表3中。在表3中，將假定在每一程式循環期間之8個不同分區程式作業中程式化8單元群組。
如於表3中所見，圖1之方法中之每一程式循環中之分區程式作業的總持續時間始終係40T。圖2之方法中之每一程式循環中之分區程式作業的總持續時間係8T或40T，此取決於正在程式化資料"1"還是正在程式化資料"0"。圖3之方法中之每一程式循環中之分區程式作業的總持續時間至多係8T或40T，此取決於正在程式化資料"1"還是正在程式化資料"0"。因此，當程式化"0"所需之程式循環次數比程式化資料"1"所需之程式循環次數相對較少時，圖2及圖3之方法往往可比圖1之方法花費更少的時間。
圖7係一圖示說明一根據本發明一實施例用於在一PRAM裝置中實施程式作業之方法的流程圖。更特定而言，圖7中所示之流程圖圖示說明一種用於構建圖2與圖3中所示方法之驗證讀取作業的方式。在隨後說明中，實例性方法步驟由括號(SXX)標記。
參照圖7，首先設定一分區程式模式(S10)。該分區程式模式確定同時程式化之記憶體單元數量。舉例而言，可將一組16個選定記憶體單元劃分成8個由兩個記憶體單元組成之群組(x2分區程式模式)、4個由4個記憶體單元組成之群組(x4分區程式模式)、兩個由8個記憶體單元組成之群組(x8分區程式模式)，或1個由16個記憶體單元組成之群組(x16分區程式模式)。
接下來，實施一驗證讀取作業來確定該等選定記憶體單元是否均已被成功地程式化(S20)。在該驗證讀取作業中，自該等選定記憶體單元讀取驗證資料VDATA，並將驗證資料VDATA與表示該等選定記憶體單元之所需邏輯狀態之程式資料WDATA相比較。根據該比較，該方法確定所有包含欲以資料"1"程式化之記憶體單元之單元群組是否均已被成功地程式化(S30)。若是(S30＝是)，則該方法跳至步驟S60。否則(S30＝否)，則該方法實施一程式循環，該程式循環包括用於將資料"1"程式化至該等選定記憶體單元當中所有"失敗組"(S40)之分區程式作業。在步驟S40後，該方法確定該程式循環是否係一第一程式時間間隔之最後一個程式循環(S50)。若如此(S50＝是)，則該方法繼續至步驟S60。否則(S50＝否)，則該方法回到步驟S20並重複步驟S20及後續步驟。
在步驟S60中，該方法實施一驗證讀取作業以確定該等選定記憶體單元是否已被成功地程式化(S60)。在該驗證讀取作業中，自該等選定記憶體單元讀取驗證資料VDATA，並將驗證資料VDATA與表示該等選定記憶體單元之所需邏輯狀態之程式資料WDATA相比較。根據該比較，該方法確定所有包括欲以資料"0"程式化之記憶體單元之單元群組均已被成功地程式化(S70)。若是(S70＝是)，則該方法以一"通過"狀態終止(S92)。否則(S70＝否)，則該方法實施一程式循環，該程式循環包括用於將資料"0"程式化至指定欲程式化以資料"0"且位於該等選定記憶體單元當中"失敗群組"中之記憶體單元之分區程式作業(S80)。在步驟S80後，該方法確定該程式循環是否係一第二程式時間間隔之最後一個程式循環(S90)。若如此(S90＝是)，則該方法以一"失敗"狀態終止(S94)。否則(S90＝否)，則該方法回到步驟S60並重複步驟S60及後續步驟。
當使用圖3之方法時，對於步驟S40及步驟S80而言只要可能就時移分區程式作業以減少每一程式循環之持續時間。
圖8係圖示說明一根據本發明一實施例之PRAM裝置的方塊圖。出於解釋之目的，將假定圖8之PRAM裝置旨在用於構建圖2或圖3或圖7之流程圖之方法中之一者。
參照圖8，該PRAM裝置包括：一記憶體單元陣列110、一列解碼器124、一行解碼器126、一位址緩衝器128、及一程式化電路130。
記憶體單元陣列110包括複數個可劃分成複數單元群組之相位變化記憶體單元。雖然未顯示於圖式中，但每一相位變化記憶體單元均包括一相位變化電阻材料及一存取元件(例如一電晶體或一二極體)。該存取元件用於在程式、讀取及抹除作業期間控制對該相位變化電阻材料之電流供應。
列解碼器124提供有一由位址緩衝器128輸出之列位址XA，解碼列位址XA並選擇一列該複數個欲程式化之相位變化記憶體單元。行解碼器126提供有一由位址緩衝器128輸出之行位址YA，解碼行位址YA並根據經解碼的行位址YA來選擇數行該複數個欲程式化之相位變化記憶體單元。
程式化電路130對該複數個選定相位變化記憶體單元實施一調適性驗證讀取作業。特定而言，程式化電路130將自該等選定相位變化記憶體單元讀出之驗證資料VDATA與欲程式化至該等選定相位變化記憶體單元之程式資料WDATA相比較，識別複數個其驗證資料VDATA與程式資料WDATA彼此不相同之"失敗"相位變化記憶體單元，程式化其中欲程式化具有一第一邏輯狀態之資料(例如資料"1")之失敗相位變化記憶體單元中的資料，並程式化其中欲程式化具有第二邏輯狀態之資料(例如資料"0")之失敗相位變化記憶體單元中的資料。
程式化電路130包括：一比較單元140、一驗證感測放大器142、一資料輸入緩衝器144、一狀態旗標信號產生單元146、一程式驗證指派單元150、一程式脈衝產生單元160、一程式驅動器170、一控制單元180、一命令緩衝器182、及一模式選擇單元190。
狀態旗標信號產生單元146自資料輸入緩衝器144接收程式資料WDATA並從該複數個程式資料WDATA中產生一指示複數個其中欲程式化一特定邏輯狀態之程式資料之相位變化記憶體單元之狀態旗標信號STATUS_FLAG。此處，該特定邏輯狀態之程式資料可係一第一邏輯狀態之程式資料(例如資料"1")或一第二邏輯狀態之程式資料(例如資料"0")。在此情況下，狀態旗標信號產生單元146自控制單元180接收一程式控制信號RESET/SET_VERIFY，並產生一指示複數個其中欲程式化第一邏輯狀態之程式資料之相位變化記憶體單元之狀態旗標信號或一指示複數個其中欲程式化第二邏輯狀態之程式資料之相位變化記憶體單元之狀態旗標信號。通常，狀態旗標信號產生單元146首先提供一指示複數個其中欲程式化第一邏輯狀態之程式資料之相位變化記憶體單元之狀態旗標信號，且然後提供一指示複數個其中欲程式化第二邏輯狀態之程式資料之相位變化記憶體單元之狀態旗標信號。
比較單元140將由驗證感測放大器142自複數個相位變化記憶體單元讀取之驗證資料VDATA與由資料輸入緩衝器144輸入之程式資料WDATA相比較，並輸出對應之比較信號PASS。比較信號PASS指示"k"個相位變化記憶體單元當中複數個其驗證資料VDATA與程式資料WDATA彼此不相同之不同失敗相位變化記憶體單元。此外，比較單元140接收驗證資料VDATA、程式資料WDATA及狀態旗標信號STATUS_FLAG，並向控制單元180提供一通過旗標信號PASS_FLAG、一重設通過旗標信號RESET_PASS_FLAG及一設定通過旗標信號SET_PASS_FLAG。當驗證資料VDATA與程式資料WDATA彼此相同時，通過旗標信號PASS_FLAG假定一第一邏輯狀態(例如邏輯狀態"高")，而當驗證資料VDATA與程式資料WDATA彼此不相同時，通過旗標信號PASS_FLAG假定一第二邏輯狀態(例如邏輯狀態"低")。
此外，當所有其中欲程式化第一邏輯狀態之程式資料(例如資料"1")之相位變化記憶體單元通過時，重設通過旗標信號RESET_PASS_FLAG假定第一邏輯狀態而當所有其中欲程式化第一邏輯狀態之程式資料之相位變化記憶體單元未通過時，重設通過旗標信號RESET_PASS_FLAG假定第二邏輯狀態。此外，當所有其中欲程式化具有第二邏輯狀態之程式資料之相位變化記憶體單元通過時，設定通過旗標信號SET_PASS_FLAG假定第一邏輯狀態而當所有其中欲程式化具有第二邏輯狀態之程式資料之相位變化記憶體單元未通過時，設定通過旗標信號SET_PASS_FLAG假定一第二邏輯狀態。
程式驗證指派單元150接收比較信號PASS、狀態旗標信號STATUS_FLAG及模式選擇信號WT_xX，並產生一指派信號DG，其用於指派複數個分區程式作業，以將資料程式化至複數個相位變化記憶體單元當中其中欲程式化一特定邏輯狀態之程式資料的失敗相位變化記憶體單元中。下文將參照圖9進一步詳細闡述程式驗證指派單元150。
程式脈衝產生單元160接收指派信號DG、程式控制信號RESET/SET_VERIFY及一程式循環信號WT_LOOP，並根據一預定程式循環中之一指派分區程式作業之定時產生一設定脈衝控制信號PWD_SET及一重設脈衝控制信號PWD_RESET。
程式驅動器170接收程式資料WDATA、設定脈衝控制信號PWD_SET及重設脈衝控制信號PWD_RESET，並產生一設定脈衝或一對應於至一失敗相位變化記憶體單元之程式資料的重設脈衝。
控制單元180自命令緩衝器182接收一程式命令，控制驗證感測放大器142、狀態旗標信號產生單元146、程式驅動器170及程式脈衝提供單元160，並實施一調適性程式驗證作業。此外，控制單元180接收指派信號DG並調整一對驗證感測放大器142或類似裝置之詳細作業，且接收具有第一邏輯狀態之旗標信號PASS_FLAG並停止該調適性程式驗證作業。此外，控制單元180接收具有第一邏輯狀態之重設通過旗標信號RESET_PASS_FLAG以暫停一對一第一狀態之資料的分區程式作業，並接收第一邏輯狀態位準之設定通過旗標信號SET_PASS_FLAG以暫停一對第二邏輯狀態之資料的分區程式作業。同時，控制單元180提供有模式選擇信號WT_xX，以自模式選擇單元190選擇一分區程式模式，並根據所選定的分區程式模式來控制驗證感測放大器142或類似裝置之作業。
圖9係一圖示說明圖8之PRAM裝置中一程式驗證指派單元150之一實施例的方塊圖。為了提供本相關背景，亦顯示模式選擇單元190及程式脈衝產生單元160。
參照圖9，模式選擇單元190接收一模式控制信號MODE並產生複數個用於選擇分區程式模式之模式選擇信號WT_x2、WT_x4、WT_x8及WT_x16。對應於所選定分區程式模式之模式選擇信號(例如WT_x2)呈第一邏輯狀態而其餘模式選擇信號WT_x4、WT_x8及WT_x16呈第二邏輯狀態。
程式驗證指派單元150包含複數個通閘151、152、153及154、及指派邏輯單元156。
通閘151、152、153及154對應於複數個相應的模式選擇信號。通閘151、152、153及154提供有相應的模式選擇信號WT_x2、WT_x4、WT_x8及WT_x16並有選擇地傳輸比較信號PASS。特定而言，提供有第一邏輯狀態之模式選擇信號WT_x2之通閘151啟用並傳輸比較信號PASS，而禁用分別提供有第二邏輯狀態之模式選擇信號WT_x4、WT_x8及WT_x16之通閘152、153及154。
指派邏輯單元156接收比較信號PASS、模式選擇信號WT_x2、WT_x4、WT_x8及WT_x16、及狀態旗標信號STATUS_FLAG；確定一對複數單元群組當中複數個失敗單元群組的預定程式順序，該複數個失敗單元群組包括至少一個其中欲程式化一特定邏輯狀態之程式資料之失敗相位變化記憶體單元；並提供指派該複數個分區程式作業之指派信號DG，以根據所確定的程式順序來程式化資料。已參照圖4A至6闡述了一用於確定該程式順序之方法的實例。
圖10係一圖示說明一由程式脈衝產生單元160輸出之設定脈衝控制信號之一實例的定時圖。程式脈衝產生單元160接收指派信號DG及程式循環信號WT_LOOP，並輸出該設定脈衝控制信號及該重設脈衝控制信號。為了便於闡述，圖10顯示在其中欲程式化資料"0"之第一、第二及第五及第六單元群組中之相位變化記憶體單元在第一程式循環(SL＝1)中失敗時所產生的設定脈衝控制信號PWD_SET0至PWD_SET7，如圖3所顯示之定時圖中所示。
參照圖10，第一至第八設定脈衝控制信號PWD_SET0至PWD_SET7分別對應於第一至第八單元群組。由於第三、第四、第七及第八單元群組已通過，故第三、第四、第七及第八設定脈衝控制信號PWD_SET2、PWD_SET3、PWD_SET6及PWD_SET7保持邏輯狀態"低"。其他第一、第二及第五及第六設定脈衝控制信號PWD_SET0、PWD_SET1、PWD_SET4及PWD_SET5互不重疊地依序產生。
圖11係一圖示說明一根據本發明另一實施例用於在一PRAM裝置中實施程式作業之方法的流程圖。與圖7所示步驟相同之步驟由相同之參考編號標記，且為避免重複，將省卻對業已闡述之步驟的詳細闡述。
參照圖11，首先設定一分區程式模式(S10)，並確定包括於每一單元群組中之相位變化記憶體單元的數量。然後，設定一程式模式(S12)，並程式化資料"1"，並然後程式化資料"0"(S20至S94)，或程式化資料"0"並然後程式化資料"1"(S220至S294)。
特定而言，用於在寫入資料"1"後寫入資料"0"之作業按下述順序進行：驗證讀取作業(S20)、用於確定其中欲程式化資料"1"之相位變化記憶體單元是否通過之步驟S30、對資料"1"之分區程式作業(S40)、用於確定所執行之程式循環是否對應於最後一個程式循環驟S50、驗證讀取作業(S60)、用於確定其中欲程式化資料"0"之相位變化記憶體單元是否通過之步驟S70、0資料分區程式過程(S80)、及用於確定所執行之程式循環是否對應於最後一個程式循環之步驟S90。
此外，用於在程式化資料"0"後程式化資料"1"之作業按下述順序進行：驗證讀取作業(S220)、用於確定其中欲程式化資料"1"之相位變化記憶體單元是否通過之步驟S230、用於程式化資料"1"之分區程式作業(S240)、用於確定所執行之程式循環是否對應於最後一個程式循環之步驟S250、驗證讀取作業(S260)、用於確定其中欲程式化資料"0"之相位變化記憶體單元是否通過之步驟S270、用於程式化資料"0"之分區程式作業(S280)、及用於確定所執行之程式循環是否對應於最後一個程式循環之步驟S290。
彼等熟習此技術者將認識到，可使用一例如圖8中所示之設計來形成用於構建圖11之方法之PRAM裝置。可提供一單獨的模式選擇單元來選擇一程式模式。
根據本發明之選定實施例，可藉由下述方式來減少在一非揮發性記憶體裝置之選定記憶體單元中實施一程式作業所需的時間：在不同程式時間間隔期間將選定記憶體單元程式化至不同的邏輯狀態來減少。可藉由下述來進一步減少程式作業所需的時間：根據欲實施於每一程式循環中之分區程式作業數量來調整程式循環之持續時間。
前述實例性實施例皆為教示實例。熟悉此項技術者將瞭解，可在形式及細節上對該等實例性實施例作出各種改變，而此並不背離由以下申請專利範圍所界定之本發明之範疇。
110．．．記憶體單元陣列
124．．．行解碼器
126．．．列解碼器
128．．．位址緩衝器
130．．．程式化電路
140．．．比較單元
142．．．驗證感測放大器
144．．．資料輸入緩衝器
146．．．狀態旗標信號產生單元
150．．．程式驗證指派單元
160．．．程式脈衝產生單元
170．．．程式驅動器
180．．．控制單元
182．．．命令緩衝器
190．．．模式選擇單元
151．．．×2通閘
152．．．×4通閘
153．．．×8通閘
154．．．×16通閘
156．．．指派邏輯
已關於附圖闡述了本發明之各實施例。在所有圖式中，相同之參考編號指示相同之實例性元件、組件及步驟。其中：圖1係一圖示說明一用於動作使用分區程式作業及驗證讀取作業之PRAM裝置之習用方法的概念性定時圖；圖2係一圖示說明一用於根據本發明一實施例程式化一PRAM裝置之方法的概念性定時圖；圖3係一圖示說明一用於根據本發明另一實施例程式化一PRAM裝置之方法的概念性定時圖；圖4A及4B係圖示說明一用於根據本發明一實施例調整分區程式作業之執行定時之技術的概念圖；圖5A及5B係圖示說明一用於根據本發明另一實施例調整分區程式作業之執行定時之技術的概念圖；圖6係一圖示說明一用於根據本發明再一實施例調整分區程式作業之執行定時之技術的概念圖；圖7係一圖示說明一用於根據本發明一實施例在一PRAM裝置中實施一程式作業之方法的流程圖；圖8係一圖示說明一根據本發明一實施例之PRAM裝置的方塊圖；圖9係一圖示說明圖8之PRAM裝置中之一程式驗證指派單元之一實施例的方塊圖；圖10係一圖示說明一由圖8之PRAM裝置中一程式脈衝產生單元輸出之設定脈衝控制信號之一實例的定時圖；及圖11係一圖解闡說明用於根據本發明另一實施例在一PRAM裝置中實施一程式作業之方法的流程圖。
(無元件符號說明)
Claims (21)
- 一種用於在一包括一記憶體單元陣列之非揮發性記憶體裝置中實施一程式作業之方法，其中該記憶體單元陣列包括複數個非揮發性記憶體單元，該方法包括：在該程式作業之一第一程式時間間隔期間，將具有一第一邏輯狀態之資料程式化至選自該複數個非揮發性記憶體單元之複數個選定記憶體單元當中一第一群組中；並在該第一程式時間間隔後該程式作業之一第二程式時間間隔期間，將具有一不同於該第一邏輯狀態之第二邏輯狀態之資料程式化至該等選定記憶體單元當中一第二群組中。
- 如請求項1之方法，其中該第一邏輯狀態對應於邏輯"1"且該第二邏輯狀態對應於邏輯"0"。
- 如請求項1之方法，其中該非揮發性記憶體裝置係一相位變化隨機存取記憶體(PRAM)裝置且該複數個記憶體單元係相位變化記憶體單元。
- 一種在一非揮發性記憶體裝置中實施一程式作業之方法，該非揮發性記憶體裝置包括一記憶體單元陣列，其中該記憶體單元陣列包括複數個非揮發性記憶體單元，該方法包括：在該複數個非揮發性記憶體單元當中識別一由"a"("a"係一自然數)個失敗非揮發性記憶體單元組成之第一群組，其中欲將該第一失敗非揮發性記憶體單元群組程式 化至一第一邏輯狀態；並在該程式作業之一第一程式時間間隔期間使用"m"("m"係一自然數)個分區程式作業以該第一邏輯狀態來程式化該第一失敗非揮發性記憶體單元群組；在該複數個非揮發性記憶體單元當中識別一由"b"("b"係一自然數)個失敗非揮發性記憶體單元組成之第二群組，其中欲將該第二失敗非揮發性記憶體單元群組程式化至一第二邏輯狀態；並在該第一程式時間間隔後該程式作業之一第二程式時間間隔期間使用"n"("n"係一自然數)個分區程式作業以該第二邏輯狀態來程式化該失敗非揮發性記憶體單元群組。
- 如請求項4之方法，其中將該複數個非揮發性記憶體單元劃分成複數個單元群組；其中該"m"個分區程式作業中之每一者皆對應於包括該"a"個失敗非揮發性記憶體單元中之至少一者的該複數個單元群組中之一者；且其中該"n"個分區程式作業中之每一者皆對應於包括該"b"個失敗非揮發性記憶體單元中之至少一者的該複數個單元群組中之一者。
- 如請求項4之方法，其中該第一邏輯狀態對應於邏輯"1"且該第二邏輯狀態對應於邏輯"0"。
- 如請求項4之方法，其中該非揮發性記憶體裝置係一相位變化隨機存取記憶體(PRAM)裝置。
- 一種非揮發性記憶體裝置，其包括： 一記憶體單元陣列，其包括複數個非揮發性記憶體單元；及一程式電路，其適於在一程式作業之一第一程式時間間隔期間，將具有一第一邏輯狀態之資料程式化至選自該複數個非揮發性記憶體單元之複數個選定記憶體單元當中一第一群組中，且進一步適於在該第一程式時間間隔後該程式作業之一第二程式時間間隔期間，將具有一不同於該第一邏輯狀態之第二邏輯狀態之資料程式化至該等選定記憶體單元當中一第二群組中。
- 如請求項8之裝置，其中該第一邏輯狀態對應於邏輯"1"且該第二邏輯狀態對應於邏輯"0"。
- 如請求項8之裝置，其中該非揮發性記憶體單元包括相位變化記憶體單元。
- 一種非揮發性記憶體裝置，其包括：一記憶體單元陣列，其包括複數個非揮發性記憶體單元；及一程式電路，其適於在該複數個非揮發性記憶體單元當中識別一由"a"("a"係一自然數)個失敗非揮發性記憶體單元組成之第一群組，其中欲將該第一失敗非揮發性記憶體單元群組程式化至一第一邏輯狀態，並在該程式作業之一第一程式時間間隔期間使用"m"("m"係一自然數)個分區程式作業以該第一邏輯狀態來程式化該第一失敗非揮發性記憶體單元群組；且進一步適於在該複數個非揮發性記憶體單元當中識別一由"b"("b"係一自然數)個 失敗非揮發性記憶體單元組成之第二群組，其中欲將該第二失敗非揮發性記憶體單元群組程式化至一第二邏輯狀態；並適於在該第一程式時間間隔後該程式作業之一第二程式時間間隔期間使用"n"("n"係一自然數)個分區程式作業以該第二邏輯狀態來程式化該失敗非揮發性記憶體單元群組。
- 如請求項11之裝置，其中該複數個非揮發性記憶體單元被劃分成複數個單元群組；其中該"m"個分區程式作業中之每一者皆對應於包括該"a"個失敗非揮發性記憶體單元中之至少一者的該複數個單元群組中之一者；且其中該"n"個分區程式作業中之每一者皆對應於包括該"b"個失敗非揮發性記憶體單元中之至少一者的該複數個單元群組中之一者。
- 如請求項11之裝置，其中該第一邏輯狀態對應於邏輯"1"且該第二邏輯狀態對應於邏輯"0"。
- 如請求項11之裝置，其中該複數個非揮發性記憶體單元係相位變化記憶體單元。
- 一種非揮發性記憶體裝置，其包括：複數個非揮發性記憶體單元，其被劃分成複數個單元群組；一比較單元，其將複數個自該複數個非揮發性記憶體單元讀取之驗證資料與複數個欲程式化至該複數個非揮發性記憶體單元中之程式資料相比較，並輸出指示複數 個其驗證資料與程式資料彼此不相同之失敗非揮發性記憶體單元的比較信號；一狀態旗標信號產生單元，其產生指示複數個其中欲程式化一特定邏輯狀態之程式資料之非揮發性記憶體單元的狀態旗標信號；一程式驗證指派單元，其接收該等比較信號及該狀態旗標信號並產生用於指派複數個用來將資料程式化至失敗非揮發性記憶體單元中之分區程式作業的指派信號；一程式脈衝產生單元，其接收該指派信號並在分區程式作業期間提供一設定脈衝控制信號及一重設脈衝控制信號；及一程式驅動器，其接收該程式資料、該設定脈衝控制信號及該重設脈衝控制信號，並產生一設定脈衝或一重設脈衝。
- 如請求項15之裝置，其中該程式資料包括具有一第一邏輯狀態之資料及具有一第二邏輯狀態之資料；且其中該等狀態旗標信號指示欲以具有該第一邏輯狀態之資料來程式化之記憶體單元，及欲以具有該第二邏輯狀態之資料來程式化之記憶體單元。
- 如請求項16之裝置，其中該第一邏輯狀態對應於邏輯"1"且該第二邏輯狀態對應於邏輯"0"。
- 如請求項16之裝置，其中一程式控制信號控制該狀態旗標信號產生單元產生一指示複數個欲以具有該第一邏輯狀態之資料來程式化之非揮發性記憶體單元的狀態旗標 信號抑或產生一指示複數個欲以具有該第二邏輯狀態之資料來程式化之非揮發性記憶體單元的狀態旗標信號。
- 如請求項15之裝置，其中該程式驗證指派單元包括：一指派邏輯單元，其接收該等比較信號及該狀態旗標信號，並產生用於為複數個包括欲程式化至一特定邏輯狀態之失敗非揮發性記憶體單元在內之失敗單元群組指派一程式順序的指派信號，並進一步指派複數個欲使用該程式順序來對該等失敗單元群組實施之分區程式作業。
- 如請求項15之裝置，其進一步包括：一模式選擇單元，其接收一模式控制信號並產生複數個用於選擇分區程式模式之模式選擇信號；其中該程式驗證指派單元包括：複數個通閘，其對應於該複數個模式選擇信號，該複數個通閘中之每一者皆接收該等模式選擇信號中之一對應的信號並有選擇地傳輸該比較信號；及一指派邏輯單元，其接收該等比較信號及該狀態旗標信號，並產生用於為複數個包括欲程式化至一特定邏輯狀態之失敗非揮發性記憶體單元在內之失敗單元群組指派一程式順序的指派信號，並進一步指派複數個欲使用該程式順序來對該等失敗單元群組實施之分區程式作業。
- 如請求項15之裝置，其中該複數個非揮發性記憶體單元係相位變化記憶體單元。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060084865A KR100791341B1 (ko) | 2006-09-04 | 2006-09-04 | 비휘발성 메모리 장치의 기입 방법 및 그 방법을 사용하는비휘발성 메모리 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200820254A TW200820254A (en) | 2008-05-01 |
| TWI492227B true TWI492227B (zh) | 2015-07-11 |
Family
ID=39151299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096132945A TWI492227B (zh) | 2006-09-04 | 2007-09-04 | 非揮發性記憶體裝置及相關操作方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7688620B2 (zh) |
| KR (1) | KR100791341B1 (zh) |
| CN (2) | CN102496387B (zh) |
| DE (1) | DE102007042184A1 (zh) |
| TW (1) | TWI492227B (zh) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100809333B1 (ko) * | 2006-09-04 | 2008-03-05 | 삼성전자주식회사 | 상변화 메모리 장치의 기입 검증 방법 및 그 방법을사용하는 상변화 메모리 장치 |
| KR100885923B1 (ko) * | 2007-06-19 | 2009-02-26 | 삼성전자주식회사 | 복수의 동작 특성에 따라 동작할 수 있는 반도체 메모리장치 및 그 제어 방법 |
| KR20090098228A (ko) * | 2008-03-13 | 2009-09-17 | 삼성전자주식회사 | 상 변화 메모리 장치 및 이의 부트 블럭 설정 방법 |
| US8650355B2 (en) * | 2008-10-15 | 2014-02-11 | Seagate Technology Llc | Non-volatile resistive sense memory on-chip cache |
| US8045412B2 (en) * | 2008-10-21 | 2011-10-25 | Seagate Technology Llc | Multi-stage parallel data transfer |
| US7852665B2 (en) * | 2008-10-31 | 2010-12-14 | Seagate Technology Llc | Memory cell with proportional current self-reference sensing |
| US8040713B2 (en) | 2009-01-13 | 2011-10-18 | Seagate Technology Llc | Bit set modes for a resistive sense memory cell array |
| KR20100097407A (ko) * | 2009-02-26 | 2010-09-03 | 삼성전자주식회사 | 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 프로그램 방법 |
| US8489801B2 (en) * | 2009-03-04 | 2013-07-16 | Henry F. Huang | Non-volatile memory with hybrid index tag array |
| US7916515B2 (en) * | 2009-03-10 | 2011-03-29 | Seagate Technology Llc | Non-volatile memory read/write verify |
| JP5039079B2 (ja) * | 2009-03-23 | 2012-10-03 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| US8570828B2 (en) * | 2010-04-12 | 2013-10-29 | Mosaid Technologies Incorporated | Memory programming using variable data width |
| JP2012038387A (ja) * | 2010-08-06 | 2012-02-23 | Toshiba Corp | 半導体記憶装置 |
| CN102592665A (zh) * | 2011-10-24 | 2012-07-18 | 北京时代全芯科技有限公司 | 一种相变存储器的高速数据写入结构及写入方法 |
| KR101298191B1 (ko) * | 2011-11-04 | 2013-08-20 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치, 이를 위한 연속 프로그램 제어 회로 및 프로그램 방법 |
| KR101372434B1 (ko) * | 2011-11-04 | 2014-03-11 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치, 이를 위한 분할 프로그램 제어 회로 및 프로그램 방법 |
| US8971105B2 (en) * | 2013-03-13 | 2015-03-03 | Micron Technology, Inc. | Methods and apparatuses for controlling memory write sequences |
| US10157669B2 (en) | 2013-04-02 | 2018-12-18 | Micron Technology, Inc. | Method of storing and retrieving information for a resistive random access memory (RRAM) with multi-memory cells per bit |
| KR20150046974A (ko) * | 2013-10-23 | 2015-05-04 | 에스케이하이닉스 주식회사 | 저항성 메모리 장치 및 동작 방법과 이를 포함하는 시스템 |
| US9818476B1 (en) * | 2016-07-25 | 2017-11-14 | Samsung Electronics Co., Ltd. | Reprogram without erase using capacity in multi-level NAND cells |
| US11347999B2 (en) | 2019-05-22 | 2022-05-31 | International Business Machines Corporation | Closed loop programming of phase-change memory |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6331945B1 (en) * | 1998-06-01 | 2001-12-18 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory capable of storing one-bit data or multi-bit data |
| US6587394B2 (en) * | 2001-07-24 | 2003-07-01 | Hewlett-Packard Development Company, L.P. | Programmable address logic for solid state diode-based memory |
| US6853603B1 (en) * | 2004-03-09 | 2005-02-08 | Altera Corporation | Programmable logic device having nonvolatile memory with user selectable power consumption |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950000273B1 (ko) * | 1992-02-21 | 1995-01-12 | 삼성전자 주식회사 | 불휘발성 반도체 메모리장치 및 그 최적화 기입방법 |
| JP3138688B2 (ja) * | 1998-07-24 | 2001-02-26 | 日本電気アイシーマイコンシステム株式会社 | 不揮発性半導体記憶装置及びプログラムベリファイ方法 |
| KR100674454B1 (ko) | 2000-02-16 | 2007-01-29 | 후지쯔 가부시끼가이샤 | 비휘발성 메모리 |
| KR20020047772A (ko) | 2000-12-14 | 2002-06-22 | 윤종용 | 노어형 플래시 메모리 장치의 프로그램 방법 |
| JP4063615B2 (ja) | 2002-08-30 | 2008-03-19 | Ｎｅｃエレクトロニクス株式会社 | 不揮発性メモリおよびその書き込み処理方法 |
| DE60319718D1 (de) * | 2002-10-02 | 2008-04-24 | Matsushita Electric Ind Co Ltd | Steuerverfahren für eine nichtflüchtige speichereinrichtung |
| JP4188744B2 (ja) | 2003-04-08 | 2008-11-26 | 株式会社ルネサステクノロジ | メモリカード |
| KR100512181B1 (ko) * | 2003-07-11 | 2005-09-05 | 삼성전자주식회사 | 멀티 레벨 셀을 갖는 플래시 메모리 장치와 그것의 독출방법 및 프로그램 방법 |
| DE102005004338B4 (de) * | 2004-02-04 | 2009-04-09 | Samsung Electronics Co., Ltd., Suwon | Phasenänderungs-Speicherbauelement und zugehöriges Programmierverfahren |
| KR100618902B1 (ko) * | 2005-06-17 | 2006-09-01 | 삼성전자주식회사 | 프로그램 검증 판독 중 열 스캔을 통해 프로그램 시간을단축시킬 수 있는 플래시 메모리 장치의 프로그램 방법 |
-
2006
- 2006-09-04 KR KR1020060084865A patent/KR100791341B1/ko active IP Right Grant
-
2007
- 2007-08-07 US US11/834,843 patent/US7688620B2/en active Active
- 2007-08-27 DE DE102007042184A patent/DE102007042184A1/de not_active Withdrawn
- 2007-09-04 TW TW096132945A patent/TWI492227B/zh active
- 2007-09-04 CN CN201110423365.1A patent/CN102496387B/zh active Active
- 2007-09-04 CN CN2007101490205A patent/CN101140806B/zh active Active
-
2010
- 2010-03-10 US US12/720,918 patent/US7876609B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6331945B1 (en) * | 1998-06-01 | 2001-12-18 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory capable of storing one-bit data or multi-bit data |
| US6587394B2 (en) * | 2001-07-24 | 2003-07-01 | Hewlett-Packard Development Company, L.P. | Programmable address logic for solid state diode-based memory |
| US6853603B1 (en) * | 2004-03-09 | 2005-02-08 | Altera Corporation | Programmable logic device having nonvolatile memory with user selectable power consumption |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080056023A1 (en) | 2008-03-06 |
| KR100791341B1 (ko) | 2008-01-03 |
| TW200820254A (en) | 2008-05-01 |
| CN102496387B (zh) | 2015-02-04 |
| CN101140806A (zh) | 2008-03-12 |
| US7688620B2 (en) | 2010-03-30 |
| DE102007042184A1 (de) | 2008-04-10 |
| US7876609B2 (en) | 2011-01-25 |
| CN102496387A (zh) | 2012-06-13 |
| US20100165729A1 (en) | 2010-07-01 |
| CN101140806B (zh) | 2012-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI492227B (zh) | 非揮發性記憶體裝置及相關操作方法 | |
| TWI447730B (zh) | 相位變化隨機存取記憶體以及相關的操作方法 | |
| US7701757B2 (en) | Phase change random access memory device and related methods of operation | |
| US7746688B2 (en) | PRAM and method of firing memory cells | |
| US7889545B2 (en) | Apparatus and method of nonvolatile memory device having three-level nonvolatile memory cells | |
| JP5143535B2 (ja) | マルチレベル可変抵抗メモリ装置の駆動方法及びマルチレベル可変抵抗メモリ装置 | |
| US7426134B2 (en) | Sense circuit for resistive memory | |
| US7787316B2 (en) | Semiconductor memory device and write control method thereof | |
| CN108305655B (zh) | 包括阻变材料的存储设备及其驱动方法 | |
| KR20150116270A (ko) | 비휘발성 메모리 장치와 이를 포함하는 메모리 시스템, 및 비휘발성 메모리 장치의 구동 방법 | |
| US8520446B2 (en) | Method of erasing a memory including first and second erase modes | |
| KR20180081333A (ko) | 저항 변화 물질을 포함하는 메모리 장치 및 그 구동 방법 | |
| KR102144779B1 (ko) | 저항체를 이용한 비휘발성 메모리 장치의 구동 방법 | |
| US7586775B2 (en) | Nonvolatile memory device and related method of operation | |
| KR20180024556A (ko) | 드리프트 특성을 개선할 수 있는 상변화 메모리 시스템 |