KR100674454B1 - 비휘발성 메모리 - Google Patents

Abstract

본 발명은 비휘발성 메모리에 있어서, 기록 명령에 응답해서, 기록 어드레스의 원래의 데이터에 기록 상태의 데이터(예컨대 0)가 포함되어 있는지 여부를 판별하여, 기록 상태의 데이터가 포함되어 있는 경우에는, 상기 기록 명령의 기록 동작을 금지하는 것을 특징으로 한다. 또는, 비휘발성 메모리에 있어서, 기록 명령에 응답해서, 기록 어드레스의 원래의 데이터와 상기 기록 명령에 대응하는 기록 데이터를 비교하여, 기록 상태의 데이터를 소거 상태의 데이터로 변경하는 비트가 포함되어 있는 경우에는, 상기 기록 명령의 기록 동작을 금지하는 것을 특징으로 한다.

Description

비휘발성 메모리{NONVOLATILE MEMORY}

본 발명은 반도체 비휘발성 메모리에 관한 것으로, 특히 기록이 불가능한 데이터의 기록을 사전에 검출하여, 기록 동작을 금지할 수 있어, 기존 데이터를 보호할 수 있는 비휘발성 메모리에 관한 것이다.

플로우팅 게이트를 갖는 메모리 셀로 이루어지는 반도체 비휘발성 메모리는 플래시 메모리로서 또는 비휘발성 메모리로서 널리 보급되어 있다. 비휘발성 메모리는 그 내부에 시퀀서라고 불리는 일종의 마이크로프로세서가 내장되어 있는데, 그 시퀀서는 기록 명령(프로그램 명령), 소거(이레이즈) 명령, 판독 명령, 리셋 명령 등 외부로부터의 명령에 응답하여, 메모리 내부의 동작을 제어한다.

도 1은 비휘발성 메모리의 기록 동작과 소거 동작을 설명하는 도면이다. 좌측은 기록(프로그램) 동작을, 우측은 소거 동작을 나타낸다. 메모리 셀 트랜지스터(MC)의 컨트롤 게이트는 워드선(WL)에 접속되고, 드레인은 비트선(BL)에 접속되고, 소스는 소스선(SL)에 접속된다.

기록 동작에서는, 워드선(WL)에 예컨대, 9 V의 높은 플러스 전압을 인가하고, 비트선(BL)에도 5 V의 플러스 전압을 인가하고, 소스선(SL)을 접지로 한다. 그 결과, 드레인으로부터 플로우팅 게이트에 전자가 주입된다. 소거 동작에서는, 비트 선(BL)을 오픈으로 하고, 워드선(WL)을 예컨대, -9 V의 마이너스 전압으로 하고, 소스선(SL)을 플러스 전압으로 하여, 플로우팅 게이트 내에 축적된 전자가 도출된다.

따라서, 기록(프로그램)은 플로우팅 게이트에 전자를 주입하여 데이터를 이레이즈 상태인 「1」에서 프로그램 상태인 「0」으로 하는 동작이며, 소거는 플로우팅 게이트로부터 전자를 도출시켜 프로그램 상태인 「0」에서 이레이즈 상태인 「1」로 하는 동작이다. 한편, 본 발명에서 기록 동작이라는 용어는 메모리 셀의 트랜지스터의 임계치를 낮은 상태에서 높은 상태로 하는 프로그램 동작과 동일한 의미로 사용한다.

일반적으로, 플래시 메모리 등의 비휘발성 메모리에서는 기록은 1 비트 단위로 기록(프로그램)할 수 있지만, 소거는 복수의 메모리 셀을 갖는 섹터 단위로 이루어지는 것이 일반적이다. 따라서, 어떤 데이터를 메모리 내에 기록하는 동작은 소거 상태의 메모리 셀에 데이터 0을 기록하는지 기록하지 않는지에 의해 행해진다. 즉, 일반적으로는 전체 셀 소거 상태의 메모리 셀 영역에 대하여, 기록 단위인 복수의 기록 데이터가 기록된다.

도 2는 종래의 기록 명령에 대응하는 기록 동작의 흐름도이다. 비휘발성 메모리에 기록 명령과, 그것에 대응하는 기록 어드레스 및 기록 데이터가 입력되면(S1), 그 기록 명령에 응답하여, 제어 회로인 시퀀서는 기록 어드레스가 지정하는 메모리 셀에 기록 스트레스를 인가한다(S5). 기록 스트레스는 도 1에 도시한 기록 펄스를 소정 시간 인가함으로써 인가된다. 그리고, 기록처 어드레스가 지정하는 메모리 셀로부터 판독된 데이터와 기록 데이터가 일치했는지 여부를 검증한다(S2). 이 검증을 통과하면 기록은 종료되지만, 실패하면 기록 횟수가 규정치에 달할 때까지 기록 스트레스의 인가 공정(S5)이 반복된다(S2, S3, S4, S5). 기록 횟수가 규정치에 달하여도 검증을 통과할 수 없는 경우는 기록 에러가 발생한다(S6). 그리고, 메모리는 기록 에러 플래그를 외부에 발행한다(S7). 이 기록 에러는 일반적으로 메모리 셀의 특성 열화에 의해 기록할 수 없는 상태가 되었음을 의미한다.

그러나, 전술한 바와 같이, 기록 명령에 의해 이루어지는 것은 메모리 셀을 데이터 1의 이레이즈 상태에서 데이터 0의 프로그램 상태로 하는 것뿐이다. 따라서, 이미 기록된 데이터 0의 메모리 셀에는 기록 명령에 의해서 데이터 1을 기억시킬 수 없는데, 그 이유는 데이터 0을 데이터 1로 변경하기 위해서는 섹터 이레이즈 처리가 필요하기 때문이다.

도 3은 종래의 기록 에러 플래그가 발생하는 경우의 예를 나타내는 도면이다. 통상의 기록은 예컨대, 8 비트 단위 또는 그 이상의 단위로 이루어지는 것이 일반적이다. 도 3의 예는 이미 원래의 데이터 「10101010」이 기록되어 있는 메모리에, 새롭게 기록 데이터 「01011010」을 겹쳐쓰기하는 경우이다. 이 경우, 기록 명령에 의해서는 좌측에서부터 첫번째 비트와 세번째 비트는 데이터 1에서 데이터 0으로의 기록 동작에 의해 겹쳐쓰기할 수 있지만, 두번째 비트와 네번째 비트는 이미 기록되어 있는 상태를 소거 상태로 해야 하기 때문에, 기록 에러가 된다.

전술한 도 2의 기록 흐름도에 의하면, 첫번째 비트와 세번째 비트는 정상적으로 기록 종료되지만, 두번째 비트와 네번째 비트의 경우는 기록 데이터가 1이기 때문에, 메모리 셀의 상태가 변화되지 않는다. 따라서, 규정치의 횟수만큼 기록 공정(S5)이 반복된 후에도, 검증을 통과할 수 없어, 기록 에러가 되어 기록 에러 플래그가 발행된다.

전술한 바와 같이, 규정 횟수 기록을 행하더라도 검증을 통과하지 못하고 기록 에러 플래그를 발생하는 것은 메모리 셀의 특성 열화로 인해 기록이 정상적으로 이루어지지 못함을 나타내기 위함이다. 그러나, 전술한 예는 데이터 0에서 1로의 변경을 기록 명령에 의해 실행하려고 한 것에 대한 에러 플래그의 발생이다.

전술한 바와 같은 기록 에러 플래그는 기록 동작을 규정 횟수 실행한 후에 발생한다. 따라서, 첫째로, 실행 불가능한 데이터 변경을 시도했음을 인식할 수 있을 때까지는 기록 동작을 규정 횟수 실행하기 위한 시간을 필요로 한다. 둘째로, 기록 가능한 다른 비트에는 데이터가 기록되기 때문에, 기록 에러임에도 불구하고 원래의 데이터가 변경되어 있을 가능성이 있다.

그래서, 본 발명의 목적은 실행 불가능한 데이터 변경을 시도한 경우에 일어나는 기록 에러의 발생을 방지할 수 있는 비휘발성 메모리를 제공하는 데에 있다.

본 발명의 또 다른 목적은 실행 불가능한 데이터 변경을 시도한 경우에도 원래의 데이터를 보호할 수 있는 비휘발성 반도체 메모리를 제공하는 데에 있다.

상기한 목적을 달성하기 위해서 본 발명의 제1 측면은, 비휘발성 메모리에 있어서, 기록 명령에 응답해서, 기록 어드레스의 원래의 데이터에 기록 상태의 데이터(예컨대 0)가 포함되어 있는지 여부를 판별하여, 기록 상태의 데이터가 포함되 어 있는 경우에는, 상기 기록 명령의 기록 동작을 금지하는 것을 특징으로 한다.

상기한 목적을 달성하기 위해서 본 발명의 제2 측면은, 비휘발성 메모리에 있어서, 기록 명령에 응답해서, 기록 어드레스의 원래의 데이터와 상기 기록 명령에 대응하는 기록 데이터를 비교하여, 기록 상태의 데이터를 소거 상태의 데이터로 변경하는 비트가 포함되어 있는 경우에는, 상기 기록 명령의 기록 동작을 금지하는 것을 특징으로 한다.

상기한 발명에 따르면, 기록 명령에 의해 이미 기록이 끝난 메모리 셀에 새로운 데이터가 겹쳐쓰여지는 경우에는, 기록 동작을 실행하기 전에 기록 에러가 발생하는지 여부, 또는 기록 에러가 발생할 가능성이 있는지 여부의 체크가 이루어진다. 따라서, 기록 동작 실행 후에 기록 데이터와 원래 데이터의 조합에 의하여 기록 에러가 발생하는 것을 사전에 검출할 수 있다.

또한, 본 발명의 제3 측면에 따르면, 비휘발성 메모리에 있어서, 기록을 행하는 메모리 셀이 프로그램 상태인 경우, 또는 기록을 행하는 메모리 셀이 프로그램 상태이고 기록 데이터가 이레이즈 상태인 경우에는, 기록시의 검증을 상기에 해당하는 메모리 셀에 대해서는 행하지 않는 것을 특징으로 한다.

보다 바람직한 실시예에서는 소정의 동작 명령에 응답하여, 상기 검증 대상에서 제외한다. 이와 같이 함으로써, 어떠한 이유로 기록 상태의 셀을 포함하는 메모리 셀의 데이터를 겹쳐쓰기하려고 하는 경우에, 기록 데이터와 메모리 셀의 데이터가 일치하지 않아 기록 에러가 되는 것을 방지하여, 강제 겹쳐쓰기를 유효하게 할 수 있다.

도 1은 비휘발성 메모리의 기록 동작과 소거 동작을 설명하는 도면.

도 2는 종래의 기록 명령에 대응하는 기록 동작의 흐름도.

도 3은 종래의 기록 에러 플래그가 발생하는 경우의 예를 나타내는 도면.

도 4는 본 실시예의 비휘발성 메모리의 전체 구성도.

도 5는 제1 실시예의 기록 명령에 대한 동작 흐름도.

도 6은 제1 실시예를 설명하기 위한 기록 데이터의 예를 나타내는 도면.

도 7은 제2 실시예의 기록 명령에 대한 동작 흐름도.

도 8은 제2 실시예를 설명하기 위한 기록 데이터의 예를 나타내는 도면.

도 9는 제3 실시예의 기록 명령에 대한 동작 흐름도.

도 10은 제3 실시예의 기록 명령에 대한 동작 흐름도.

이하, 도면을 참조하면서 본 발명의 바람직한 실시예를 설명한다.

도 4는 본 실시예의 비휘발성 메모리의 전체 구성도이다. 도 4의 메모리는 도 1에 도시한 복수의 메모리 셀을 갖는 메모리 셀 매트릭스(10)와, 그 디코더(12)와, 외부로부터의 명령(CMD)을 공급받아 내부 신호로 디코드하는 명령 레지스터(14)와, 이 명령 레지스터(14)로부터의 내부 제어 신호에 응답하여 명령에 대응하는 내부 동작을 제어하는 제어 회로(16)를 포함한다. 이 제어 회로(16)는 예컨대 마이크로프로세서로 구성되며, 명령 레지스터(14)로부터의 제어 신호에 응답하여 프로그램 전압 발생 회로(18), 검증 회로(22) 등을 제어한다.

또한, 도 4의 메모리는 외부로부터 공급되는 기록 데이터(DATA)를 유지하여, 셀 매트릭스(10)에 공급하는 데이터 입력 회로(20)를 포함한다. 그리고, 가장 특징적인 구성은, 셀 매트릭스 내에 기억되어 있는 데이터를 판정하는 판정부(24)를 갖는 데에 있다. 이 판정부(24)는 제1 실시예에서는, 기록을 하고자 하는 메모리 셀의 데이터에 프로그램 상태의 데이터 0이 포함되는지 여부를 판정한다. 그리고, 포함되는 경우는 외부에 기록 불가 플래그(WEF)를 발행하여, 시퀀서인 제어 회로(16)에 판정 결과 신호(S24)를 공급한다. 또한, 제2 실시예에서는, 판정부(24)는 원래의 데이터와 기록 데이터를 비교하여, 프로그램 상태인 데이터 0에서 이레이즈 상태인 데이터 1로의 변경이 필요한 비트가 있는지 여부를 판정한다. 그와 같은 비트가 존재하는 경우, 판정부(24)는 기록 불가 플래그(WEF)를 발행하여, 제어 회로(16)에 판정 결과 신호(S24)를 공급한다. 판정부(24)는 제어 회로(16) 내에 내장되더라도 좋다.

제어 회로(16)는 기록 금지를 해제하는 명령이 입력되면, 기록 금지를 해제하여, 기록 불가인 데이터라도 기록 동작을 행한다. 또는, 기록 가부 판정을 해제하는 명령이 공급되는 경우에는, 판정부(24)에 기록 가부 판정 해제 신호(S16)를 공급하여, 상기 판정부(24)에 의한 판정을 하지 않고 제어 회로는 기록 동작을 행한다. 또한, 어떤 명령이 공급되는 경우에도, 기록 동작시에, 원래의 데이터가 프로그램 상태인 비트, 또는 기록 동작에 의해 프로그램 상태를 소거 상태로 하고자 하는 비트의 검증 동작을 취소하는 검증 회피 신호(S17)를 검증 회로(22)에 공급한다. 그 결과, 강제적으로 기록을 하더라도 검증 동작에 의해 진행이 방해되는 것은 피할 수 있다.

도 5는 제1 실시예의 기록 명령에 대한 동작 흐름도이다. 도 5에서는, 종래예로서 설명한 도 2의 흐름도와 동일한 공정에는 동일한 번호를 부여하였다. 따라서, 도 5의 흐름도에서는, 공정 S10, S12, S14가 새롭게 더해진 공정이다. 도 6은 제1 실시예를 설명하기 위한 기록 데이터의 예를 나타내는 도면이다.

제1 실시예에서는, 기록 명령에 응답하여, 제어 회로(16)로부터의 제어 신호에 의해 판정부(24)가, 기록 어드레스가 지정하는 메모리 셀의 기억 데이터를 판독하여, 그 원래의 데이터에 프로그램 상태의 데이터 0이 포함되어 있는지 여부를 판정한다. 그리고, 원래의 데이터에 데이터 0이 포함되어 있는 경우, 판정부(24)는 기록 불가 플래그(WEF)를 외부에 발행하여, 기록 동작을 금지하도록 판정 결과를 제어 회로(16)에 보낸다. 이에 응답하여, 제어 회로(16)는 그 기록 명령에 대응하는 기록 동작을 행하지 않는다. 구체적으로는, 제어 회로(16)는 프로그램 전압 발생 회로(18)를 디스에이블로 하여, 그 후의 기록 동작을 금지한다.

도 5에 나타낸 바와 같이, 기록 명령과 함께 그것에 대응하는 기록 어드레스와 기록 데이터가 메모리 디바이스에 공급된다. 이 기록 명령에 대응하는 기록 스트레스의 인가를 포함하는 일련의 기록 동작(S2∼S7)을 행하기 전에, 제어 회로(16)는 판정부(24)로 하여금 기록처 어드레스가 지정하는 메모리 셀로부터 데이터를 8 비트 기록 단위로 판독하여(S10) 그 원래의 데이터 중에 프로그램 상태의 데이터 0이 포함되는지 여부의 기록 가부 판정을 행하게 한다(S12). 그리고, 만일 데이터 0이 포함되어 있으면, 판정부(24)는 기록 불가 플래그(WEF)를 발행하여 외 부로 출력한다(S14).

판정부(24)에 의해 데이터 0이 포함되어 있지 않음이 검출되면, 기록 데이터에 상관없이 그 대응하는 어드레스를 메모리 셀에 기록하는 동작을 행할 수 있기 때문에, 일련의 기록 동작(S2∼S7)이 실행된다. 기록 동작은 종래예와 동일하다. 따라서, 규정 횟수 기록 스트레스를 인가하더라도, 메모리 셀의 데이터와 기록 데이터가 일치하지 않으면, 기록 에러 플래그가 발행되어, 그 섹터에의 기록이 금지된다. 이 경우의 기록 에러 플래그는 메모리 셀의 특성 열화로 인한 것이 주된 원인이다.

도 6의 구체적인 데이터 예에 따라 설명하면, 데이터의 예 (a)에서는 기록 어드레스에 기억되어 있는 원래의 데이터는 「11111010」이고, 거기에 겹쳐쓰고자 하는 기록 데이터는 「01011010」이다. 이 경우는 첫번째 비트와 세번째 비트를 이레이즈 상태의 데이터 1에서 프로그램 상태의 데이터 0으로 기록하면 겹쳐쓰기가 가능하다. 그러나, 제1 실시예에서는, 원래의 데이터에 기록 상태의 데이터 0이 포함되어 있기 때문에, 기록 불가 플래그(WEF)가 발행되어 그 후의 기록 동작이 금지된다. 따라서, 기록 명령 실행 후의 데이터는 원래의 데이터 「11111010」이 그대로 존재한다. 따라서, 원래의 데이터는 보호된 채로, 기록 불가 플래그(WEF)가 발행된다.

데이터의 예 (b)는 기록 어드레스에 기억되어 있는 원래의 데이터는 「10101010」이고, 거기에 겹쳐쓰고자 하는 기록 데이터는 「01011010」이다. 이 경우는, 도 3의 종래예와 같은 식으로, 두번째 비트와 네번째 비트는 프로그램 상 태의 데이터 0을 이레이즈 상태의 데이터 1로 변경할 필요가 있다. 따라서, 기록 명령의 실행에서는 겹쳐쓰기가 불가능하다. 제1 실시예에서는, 원래의 데이터에 프로그램 상태의 데이터 0이 포함되어 있음이 판정부(24)에 의해 검출되고, 기록 불가 플래그(WEF)가 발행되어, 그 후의 기록 동작이 금지된다. 따라서, 두번째 비트와 네번째 비트는 겹쳐쓰기가 불가능하므로, 기록 에러 플래그가 발행되어, 원래의 데이터가 변경된 상태에서 기록 에러로 되는 것은 피할 수 있다. 또한, 기록 전압의 인가는 1 비트마다 행해지는 것이 아니라 복수의 비트에 대하여 동시에 인가된다. 또한, 검증 동작도 1 비트의 기록 전압의 인가마다 행해지는 것이 아니고 바이트 단위 등 기록 단위로 이루어진다.

판정부(24)가 기록 불가 플래그(WEF)를 발행하면, 메모리에 접속된 메모리 컨트롤러는 예컨대 다른 어드레스로의 기록 명령을 발행한다. 또는, 메모리 컨트롤러는 리셋 명령을 발행하여, 기록 불가 플래그를 클리어하고, 기록 대상 섹터의 데이터를 다른 섹터로 이전시키고, 기록 대상 섹터를 소거한 후, 다른 섹터로 이전시킨 데이터와 기록할 데이터를 다시 그 기록 대상 섹터에 기록한다. 이들 제어는 메모리 컨트롤러로부터의 대응하는 명령에 의해 이루어진다.

제1 실시예에서, 기록 금지를 해제하는 명령이 입력되면, 제어부(16)는 기록 전압 발생 회로를 인에이블로 하여, 검증 회로(22)에 검증 회피 신호(S17)를 공급한다. 이것을 받아 검증 회로는 프로그램 상태의 셀에 대응하는 비트를 기록 동작에서의 검증 대상에서 제외한다. 이에 따라 기록 동작에서의 검증을 강제적으로 제외시킬 수 있어 불가능한 데이터 겹쳐쓰기를 시도한 경우에 기록 에러가 발생하는 일없이 기록을 종료시킬 수 있다.

도 7은 제2 실시예의 기록 명령에 대한 동작 흐름도이다. 도 7에서는, 종래예로서 설명한 도 2의 흐름도와 동일한 공정에는 동일한 번호를 부여하였다. 따라서, 도 7의 흐름도에서는 공정 S10, S16, S18, S14가 새롭게 더해진 공정이다. 도 8은 제2 실시예를 설명하기 위한 기록 데이터의 예를 나타내는 도면이다.

맨처음에, 외부의 메모리 컨트롤러측으로부터 기록 명령과 함께 그것에 대응하는 기록 어드레스와 기록 데이터를 수신한다(S1). 이 기록 명령에 응답하여, 제어 회로(16)는 판정부(24)로 하여금 기록 불가능한 비트가 있는지 여부의 판정을 행하게 한다. 판정부(24)는 기록 어드레스가 지정하는 메모리 셀의 데이터를 8 비트 기록 단위로 판독하여(S10), 판독한 원래의 데이터와 기록 데이터를 비교한다(S16). 그리고, 프로그램 상태인 데이터 0의 원래의 데이터에 대하여, 이레이즈 상태인 데이터 1의 기록 데이터가 겹쳐쓰여지는지 여부를 판정한다(S18).

이 기록 불가능한 비트가 존재한다는 판정 결과의 경우, 판정부(24)는 기록 불가 플래그(WEF)를 출력하여, 제어부(16)에 판정 결과 신호(S24)를 공급한다. 또한, 기록 불가능한 비트가 존재하지 않는다는 판정 결과의 경우에는, 그 어드레스가 지정하는 메모리 셀에 기록 데이터를 겹쳐쓸 수 있기 때문에, 공정 S2∼S7의 일련의 기록 동작이 실행된다.

도 8에 도시한 데이터의 예 (a)의 경우에는, 도 6과 같은 식으로 원래의 데이터가 「11111010」이고, 겹쳐쓰고자 하는 기록 데이터는 「01011010」이다. 이 경우, 판정부(24)는 양 데이터를 비교하여, 데이터 0에서 데이터 1로의 재기록 비 트가 존재하지 않는다고 판정하여, 기록 불가 플래그(WEF)를 발행하지 않는다. 그리고, 기록 데이터 「01011010」의 기록 동작이 실행된다.

제2 실시예에서는, 데이터의 예 (a)의 경우, 기록 불가 플래그가 발행되지 않고서 겹쳐쓰기가 실행된다. 이것이 제1 실시예와 다른 점이다.

데이터의 예 (b)의 경우에는, 원래의 데이터가 「10101010」이고, 기록 데이터는 「01011010」이다. 이 경우, 판정부(24)는 두번째 비트와 네번째 비트가 기록 불가능임을 검출하고, 기록 불가 플래그(WEF)를 발행하여, 판정 결과 신호(S24)를 제어 회로(16)에 공급한다. 이에 응답하여, 제어 회로(16)는 그 후의 기록 동작을 금지한다. 그 결과, 두번째 비트와 네번째 비트는 겹쳐쓰기가 불가능하므로, 기록 에러 플래그가 발행되어, 원래의 데이터가 변경된 상태에서 기록 에러로 되는 것은 피할 수 있다.

기록 불가 플래그(WEF)에 응답하여, 메모리 컨트롤러는 제1 실시예와 같은 식으로, 리셋 명령을 발행하고, 섹터의 데이터 이전 명령을 발행하고, 기록 섹터의 소거 명령을 발행하고, 마지막으로 이전시킨 데이터와 기록 데이터의 상기 기록 섹터에의 기록 명령을 발행함으로써, 기록 데이터를 겹쳐쓴다.

제2 실시예에서도, 기록 금지를 해제하는 명령이 입력되면, 제어부(16)는 기록 전압 발생 회로를 인에이블로 하여, 검증 회로(22)에 검증 회피 신호(S17)를 공급한다. 이것을 받아 검증 회로는 기록 불가능한 셀을 기록 동작에서의 검증 대상에서 제외한다. 이에 따라 기록 동작에서의 검증을 강제적으로 제외시킬 수 있어 불가능한 데이터의 겹쳐쓰기를 시도한 경우에도 기록 에러가 발생하지 않고서 기록을 종료할 수 있다.

도 9는 제3 실시예의 기록 명령에 대한 동작 흐름도이다. 도 5와 동일한 공정에는 동일한 번호를 부여하였다. 제3 실시예는, 메모리가 기록 가부 판정 해제 명령을 갖는 예이다. 기록 가부 판정 해제 명령이 발행되어 있는 경우는, 기록 명령에 응답해서, 기록 가부 플래그의 발행이 금지되어, 강제적으로 겹쳐쓰기가 실행된다. 도 9의 흐름도는 그 기록 가부 판정 해제 명령이 발행되어 있을 것을 전제로 한다.

도 9의 흐름도를 참조하여 설명하면, 판정부(24)는 기록처 어드레스가 지정하는 메모리 셀의 데이터를 기록 단위로 판독하여, 그 데이터에 프로그램 상태의 데이터 0이 존재하는지 여부를 판정한다(S12). 그리고, 프로그램 상태의 셀이 존재하는 경우는, 그 셀을 그 후의 기록 동작에서의 검증 대상에서 제외한다(S20).

그리고, 공정 S2∼S7의 기록 동작을 강제적으로 실행한다. 다만, 제3 실시예에서는, 기록 불가의 가능성이 있는 프로그램 상태의 비트에 대한 기록 동작시의 검증이 회피되고 있기 때문에, 기록 에러가 발생하는 일은 없다.

도 10은 제3 실시예에 있어서의 다른 흐름도이다. 이 예는, 제2 실시예에서 제3 실시예의 기록 가부 판정 해제 명령이 발행되는 예이다. 도 7과 동일한 공정에는 동일한 번호를 부여하였다.

이 흐름도도, 사전에 기록 가부 판정 해제 명령이 발행되어 있는 예이다. 그래서, 판정부(24)는 기록처 어드레스의 데이터를 기록 단위로 일괄해서 판독하여, 기록 데이터와 비교함으로써 기록 불가능한 셀이 존재하는지 여부를 판정한다(S16, S18). 그리고, 기록 불가능한 셀이 존재하는 경우는, 그 셀을 기록 동작시의 검증 대상에서 제외한다(S20).

그리고, 기록 명령에 따라서, 기록 데이터를 강제적으로 겹쳐쓰기한다. 그 경우, 검증 공정에서는, 기록 불가능한 셀에 대한 검증이 회피되고 있기 때문에, 검증 동작을 통과할 수 있어, 기록 에러가 발생하는 일은 없다. 물론, 메모리 셀의 특성 열화로 인해 프로그램을 할 수 없는 경우에는 기록 에러 플래그가 발행된다.

전술한 제1 및 제2 실시예에서, 기록 불가 플래그가 발행되면, 외부의 메모리 컨트롤러는 기록 어드레스를 변경하여, 다른 어드레스로의 기록 명령을 발행할 수도 있다.

이상 설명한 바와 같이, 본 발명에 따르면, 기록 명령에 응답하여, 기록 어드레스가 지정하는 메모리 셀의 데이터에 프로그램 상태의 데이터 0이 포함되는 경우나, 기록 불가능한 비트가 존재하는 경우에는 기록 불가 플래그를 발행하는 동시에 그 후의 기록을 금지하기 때문에, 규정 횟수의 기록 동작 실행 후에, 실행 불가능한 데이터 변경을 시도한 경우에 발생하는 기록 에러의 발생을 방지할 수 있다. 또한, 실행 불가능한 데이터 변경을 시도한 경우에도 원래의 데이터를 보호할 수 있다.

Claims (12)

1. 삭제
2. 삭제
3. 삭제
4. 삭제
5. 삭제
6. 삭제
7. 복수의 메모리를 갖는 비휘발성 메모리에 있어서,

   기록 명령에 응답해서, 기록 어드레스의 원래의 데이터와 상기 기록 명령에 대응하는 기록 데이터를 비교하여, 상기 기록 데이터에 기록 상태의 데이터를 소거 상태의 데이터로 변경하는 제1 비트가 포함되어 있는 경우에는, 상기 기록 명령의 기록 동작을 금지하는 제어 회로를 갖는 것을 특징으로 하는 비휘발성 메모리.
8. 제7항에 있어서, 상기 복수의 메모리 셀은 섹터 단위로 나누어지고, 상기 섹터 단위로 기록 상태의 데이터가 소거 상태로 변경되는 것을 특징으로 하는 비휘발성 메모리.
9. 제7항에 있어서, 상기 제1 비트가 포함되어 있었기 때문에 기록 동작이 금지된 경우에는, 외부에 기록 불가를 나타내는 기록 불가 플래그가 출력되는 것을 특징으로 하는 비휘발성 메모리.
10. 제9항에 있어서, 기록 금지를 해제하는 명령에 응답해서, 상기 기록 금지가 해제되어, 상기 기록 명령에 대응하는 기록 동작이 실행되는 것을 특징으로 하는 비휘발성 메모리.
11. 제7항에 있어서, 기록 가부 판정을 해제하는 명령에 응답하여, 상기 판별이 행해지지 않고서, 상기 기록 명령에 대응하는 기록 동작이 실행되는 것을 특징으로 하는 비휘발성 메모리.
12. 삭제

Images