JP4079550B2 - 不正読み出しを防止した不揮発性メモリ - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、フラッシュメモリなどの不揮発性メモリに関し、特に所定の領域の情報を不正に読み出すことを防止した不揮発性メモリに関する。
【０００２】
【従来の技術】
フラッシュメモリなどの不揮発性メモリは、電源をオフにしても情報を保持することができることから、携帯電話、携帯情報端末、ＩＣカードなどにおいて広く利用されている。電源をオフにしても情報を保持することができる特性を利用して、例えば所定の機能を実現するためのプログラムや所定のデータやパラメータが記録される。
【０００３】
これらのプログラムやデータなどの情報は、それ自体に財産的価値を有するものであり、不正に読み出されたり、不正に複写されることは好ましくない。そのような不正読み出しや不正複写を防止する方法として、不揮発性メモリ内にパスワードを記録するパスワード領域を設け、外部のパスワードとメモリ内に記録されたパスワードが一致するときのみ主メモリへのアクセスを許可することが提案されている。
【０００４】
図１は、従来の不揮発性メモリの使用形態例を示す図である。従来の不正コピー防止機能を有するフラッシュメモリ１は、主メモリ領域３に加えてパスワード領域２を有する。このパスワード領域には、例えばパスワードＰＷＡが記録され、外部から読み出しはできるが、書き換えができないようにライトプロテクトされている。即ち、パスワードの改竄はできないようになっている。そして、かかるフラッシュメモリ１を搭載した携帯電話５では、内蔵のＣＰＵ４が、フラッシュメモリ１内のパスワード領域を読み出し、ＣＰＵが保持するパスワードＰＷＡと一致する場合にのみ、フラッシュメモリ１内の主メモリ領域３へのアクセスを許可する。
【０００５】
かかるパスワード領域２を有することにより、例えば、主メモリ領域内のプログラムＡが別のフラッシュメモリ６に不正にコピーされたとしても、パスワードＰＷＡが別のフラッシュメモリ６内のパスワード領域７内にコピーされなければ、不正にコピーされたプログラムＡを読み出して利用することはできない。
【０００６】
最も典型的な例は、正規の携帯電話５は、Ａ国内で比較的安価に入手できるが、プログラムＡ内にＡ国の国コードが記録されていて、Ａ国以外の国では使用できないようになっている。一方、Ｂ国では、携帯電話は比較的高価であり、Ａ国で入手した携帯電話５を利用できると需用者にとってメリットがある。その場合、Ａ国で入手した正規の携帯電話５のフラッシュメモリ１を別のフラッシュメモリ６に交換して、別のフラッシュメモリ６内にプログラムＡを不正にコピーし、その中のＡ国の国コードをＢ国の国コードに書き換えて使用することが考えられる。即ち、不正な携帯電話１０は、不正にプログラムをコピーしたフラッシュメモリ６を搭載する。
【０００７】
ところが、上記のパスワードＰＷＡを取得して交換したフラッシュメモリ６内のパスワード領域７にそのパスワードを書き込まないと、プログラムＡを読み出して使用することはできない。そして、正規のフラッシュメモリ１内のパスワード領域２のアドレスは、通常秘密の状態にあるので、このパスワード領域２にアクセスして、パスワードＰＷＡを取得することは通常困難である。
【０００８】
【発明が解決しようとする課題】
しかしながら、パスワード領域２は、ライトプロテクトされていて改竄することはできないが、パスワードによる認証の為に読み出すことまで禁止することはできない。そして、不正にコピーしようとする者が、アドレスの組み合わせを変えながら何度もパスワード領域の読み出しを試みると、パスワードＰＷＡを読み出すことができる場合がある。そして、そのパスワードＰＷＡさえ取得することができれば、自由に読み出し可能な主メモリ領域内の情報（プログラムＡ）を不正にコピーして、そのパスワードＰＷＡもパスワード領域７内に書き込んでしまえば、その不正コピーしたプログラムＡを利用することが可能になる。
【０００９】
プログラムに限らず、何らかの著作権上保護されるべき情報について、パスワードで不正コピーを防止している場合も同様に、パスワードを取得されると、不正コピーされた情報の利用を許してしまうことになる。
【００１０】
そこで、本発明の目的は、不正コピーをより強固に防止することができる不揮発性メモリを提供することにある。
【００１１】
更に、本発明の目的は、パスワードを利用した不正コピー防止機能付き不揮発性メモリであって、パスワードの不正アクセスを防止することができる不揮発性メモリを提供することにある。
【００１２】
【課題を解決するための手段】
上記の目的を達成するために、本発明の一つの側面は、不揮発性メモリ内のパスワード領域へのアクセスを、単にアドレスを通常通り順番に供給するだけでは不可能にすることにある。例えば、一つの好ましい実施態様では、パスワード領域にトラップアドレスを設定し、そのトラップアドレスを避けてアクセスする場合にのみパスワード領域の読み出しを許可し、トラップアドレスによりアクセスされる場合は、読み出しを禁止し、または無意味なデータを出力し、またはパスワード領域の情報を破壊する。別の好ましい実施態様では、パスワード領域のアクセスの順番を任意に設定可能にし、その設定された順番でアクセスされる場合にのみパスワード領域の読み出しを許可し、設定された順番以外の順番でアクセスされる場合は、読み出しを禁止し、または無意味なデータを出力し、またはパスワード領域の情報を破壊する。上記の実施態様において、トラップアドレスやアクセス順番情報を記憶する記録媒体は、不揮発性メモリで構成するも、ライト、リード共に禁止されるように構成する。
【００１３】
かかる発明によれば、不正コピー防止に利用されるパスワード領域へのアクセスをより困難にし、より強固な不正コピー防止機能を有する不揮発性メモリを提供することができる。
【００１４】
更に、上記の目的を達成するために、本発明の別の側面は、主メモリ領域へのアクセスを許可する認証用のパスワードを記録したパスワード領域を有する不揮発性メモリにおいて、前記パスワード領域内に前記パスワードが記録されないトラップ領域を設け、前記パスワード領域へのアクセス時に、前記トラップ領域へのアクセスが行われた場合に、当該パスワード領域の情報の読み出しを禁止することを特徴とする。
【００１５】
更に、上記の目的を達成するために、本発明のさらに別の側面は、主メモリ領域へのアクセスを許可する認証用のパスワードを記録したパスワード領域を有する不揮発性メモリにおいて、
前記パスワード領域へのアクセスを許可する所定のアドレス順を設定し、前記パスワード領域へのアクセス時に、前記所定のアドレス順と異なる順番でアクセスが行われた場合に、当該パスワード領域の情報の読み出しを禁止することを特徴とする。
【００１６】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態例を説明する。しかしながら、かかる実施の形態例が、本発明の技術的範囲を限定するものではない。以下、実施の形態例として、不揮発性メモリのうち、コマンドの入力により書き込み、消去、読み出しなどの所定の動作をさせることができるフラッシュメモリを例にして説明する。
【００１７】
図２は、第１の実施の形態例におけるパスワード読み出し保護の方法例を示す図である。第１の実施の形態例では、パスワード領域２内に、パスワードが記録されないトラップ領域を設定し、パスワード領域２へのアクセス時に、トラップ領域へのアクセスが行われた場合に、当該パスワード領域の情報の読み出しを禁止する。また、トラップ領域を避けてアクセスが行われた場合は、パスワード領域２内のパスワードの読み出しを許可する。
【００１８】
図２に示される通り、不揮発性メモリは、書き換えも読み出しも通常通り行うことができる主メモリ領域３と、主メモリ領域へのアクセスを認証するためのパスワードを記録し、ライトプロテクトされているパスワード領域２とを有する。更に、本実施の形態例の不揮発性メモリでは、フラッシュメモリを使用して携帯電話や所定のＩＣカードを製造する者が、パスワード領域２内の所定のアドレス領域をトラップ領域に設定する。そして、そのトラップアドレスを記録し、デバイス外部から書き換え、読み出しを行うことができないトラップアドレス領域１２が、不揮発性メモリ内に設けられる。
【００１９】
図２の例では、パスワード領域２のアドレス２，５，Ｋ、Ｌがトラップアドレスとして設定され、トラップアドレス領域１２に記録される。従って、有効なパスワードは、パスワード領域２内のトラップアドレス２，５，Ｋ、Ｌ以外の領域に記録され、トラップアドレスの領域には記録されない。そして、図１の例において、この設定したトラップアドレスも、ＣＰＵ４内に記憶され、ＣＰＵ４がフラッシュメモリ内のパスワード領域をアクセスする時は、このトラップアドレスを避けてアクセスすることにより、フラッシュメモリ内のパスワード領域２に記録されたパスワードを正常に読み出すことができる。
【００２０】
トラップアドレス領域１２は、パスワード領域２と同様に、フラッシュメモリの使用者が１回だけ書き込むことができ、その後はライトプロテクトされて改竄ができない構成になっている。更に、トラップアドレス領域１２は、外部からの読み出し用回路は設けられていないので、パスワード領域２の如く不正に読み出される可能性はほとんどゼロである。
【００２１】
図３は、上記第１の実施の形態例における不揮発性メモリの構成図である。図３のフラッシュメモリは、それぞれセルマトリクスを有するパスワード領域２と主メモリ領域３を有する。アドレス信号Addは、アドレス保持部２４によりラッチされ、Ｘデコーダ２６とＹデコーダ２５に供給される。Ｘデコーダ２６は、アドレス信号に対応して選択されるワード線を駆動し、Ｙデコーダ２５は、アドレス信号に対応して選択されるＹゲート２７を導通させる。入出力バッファ２８は、データ入出力端子ＤＱに接続され、データ保持部２９で保持する読み出しデータを出力し、入力される書き込みデータなどを取り込む。
【００２２】
コマンドデコーダ２０には、所定のコマンドＣＭＤがアドレス端子やデータ入出力端子から供給される。そして、供給されたコマンドをデコード（解読）して、コマンドに対応する内部制御信号を生成する。例えば、書き込みコマンドに対応して、書き込み制御信号Ｑ３を生成し、書き込み電圧発生回路３０に書き込み電圧を発生させ、セルマトリクス内のセルへの書き込みを有効にする。
【００２３】
第１の実施の形態例におけるフラッシュメモリ１は、前述した通り、トラップアドレスを記憶するトラップアドレス領域１２を有する。そして、フラッシュメモリ１は、更に、その記憶されているトラップアドレスと入力されるアドレス信号Addとを比較する比較部２２と、トラップアドレス領域のライトプロテクトを行うライトプロテクト素子２１とを有する。
【００２４】
フラッシュメモリ１を利用して携帯電話やＩＣカードなどを設計する者は、最初にトラップアドレス設定コマンドをコマンドデコーダ２０に供給し、制御信号Ｑ１によって、トラップアドレスをトラップアドレス領域１２内に書き込む。トラップアドレスを書き込むと、制御信号Ｑ４によって、ライトプロテクト素子をライトプロテクト状態にする。これにより、トラップアドレス領域１２内の情報を外部から書き換えすることは不可能になる。しかも、トラップアドレス領域の情報を外部から読み出すための回路は、設けられていない。
【００２５】
そして、上記設定したトラップアドレスの情報は、フラッシュメモリ１にアクセスするＣＰＵ側にも記録される。この情報もＣＰＵの外からは読み出すことはできない。
【００２６】
通常の読み出し動作においては、まず、ＣＰＵは、パスワード領域を読み出すリードコマンドをコマンドデコーダ２０に供給し、パスワード領域２のアドレスを、上記トラップアドレスを避けるように供給してパスワードの読み出しを行う。コマンドデコーダ２０は、パスワード領域のリードコマンドに応答して、制御信号Ｑ２により比較部２２を活性状態にする。そして、比較部２２は、ＣＰＵから供給されるアドレス信号が、トラップアドレスと一致するか否かの比較を行う。即ち、比較部２２は、アドレス保持部２４にラッチされるアドレスが、トラップアドレス領域１２内のトラップアドレスのいずれにも一致しないことをチェックする。
【００２７】
比較部２２が、一致することを検出した場合は、不正なアクセスであるので、ブレーク信号Ｑ５またはＱ６を発生する。ブレーク信号Ｑ５に応答して、データ保持部２９の前段に設けられたデータ反転回路３２が、パスワード領域２から読み出されたデータを反転して、出力する。或いは、ブレーク信号Ｑ６に応答して、書き込み電圧発生回路３０が活性化し、パスワード領域２内のパスワードを破壊（消去）する。それにより、その後のパスワードとして正しくないデータが出力される。
【００２８】
図４は、セルマトリクスの構成例を示す図である。セルマトリクスＣＭは、Ｘデコーダ２６により選択されて所定の電圧に駆動される複数のワード線WL0、WL1と、Ｙデコーダ２５により選択されて導通されるＹゲート２７に接続された複数のビット線BL0、BL1と、それらの交差位置に配置されたフローティングゲートを有するメモリセルMC00〜MC11とを有する。メモリセルトランジスタのソースは、共通ソース線ＳＬに接続され、ソース制御回路ＶＳＬによりその電位が制御される。ソース制御回路VSLは、図３における書き込み電圧生成回路３０の一部である。
【００２９】
書き込み電圧生成回路３０は、図４に示されないが、例えばワード線を高い電圧に駆動し、ビット線を電源電位に駆動し、ソース線をグランド電位にして、ドレインからフローティングゲートに電子を注入することにより、閾値電圧を高くして、データ０のプログラム（書き込み）を行う。また、消去時には、ワード線がグランド電位、ビット線がフローティング、ソース線が高い電圧に駆動され、フローティングゲート内の電子が引き抜かれ、閾値電圧が低くされ、データ１の消去状態にされる。
【００３０】
図５は、第１の実施の形態例におけるパスワード読み出し動作のフローチャート図である。パスワード領域の読み出し動作は、図３に示したコマンドデコーダにより制御される。コマンドデコーダ２０が、マイクロプロセッサで構成される場合は、図５のフローチャートの各処理を行うプログラムが格納される。
【００３１】
図５に従って説明する。パスワードのリードが開始されるためには、パスワード領域２へのアクセスコマンドがコマンドデコーダ２０に入力される（Ｓ１０）。そのアクセスコマンドがコマンドデコーダ２０で認識され、制御信号Ｑ２により、比較部２２が活性化され、比較部２２は、今後入力されるアドレスを監視する状態になる（Ｓ１２）。
【００３２】
そして、パスワード領域２の読み出しの為に、アドレス端子Addからパスワード領域２に対応するアドレス信号が入力され、アドレス保持部２４にラッチされる（Ｓ１４）。この入力されたアドレスが、トラップアドレス領域１２に格納されているトラップアドレスと一致するか否かが、比較部２２によりチェックされる（Ｓ１６）。ここでは、トラップアドレス領域１２内の全てのトラップアドレスが、入力されたアドレスと比較され、一つでも一致していると、不正アクセスと判定される（Ｓ１８）。全てのトラップアドレスと不一致であれば、そのアドレスに対応するパスワード領域２のデータが正常に読み出される（Ｓ１９）。
【００３３】
上記の工程Ｓ１４〜Ｓ１９は、パスワード領域２のデータの読み出しが終了するまで繰り返し行われる。そして、読み出しが完了すると（Ｓ２０）、比較部２２が非活性化され、その後の比較動作は行われない。パスワード領域２の読み出しの完了は、通常、外部のＣＰＵが読み出したパスワードが正しいと認証した後に、主メモリ領域３のデータの読み出しコマンドを、コマンドデコーダ２０に供給することにより認識される。
【００３４】
比較部２２が、入力アドレスとトラップアドレスとが一致していることを検出すると、不正アクセスと判定し、ブレーク信号Ｑ５，Ｑ６を出力する。これらのブレーク信号Ｑ５，Ｑ６により、その後の読み出しデータは、データ反転回路３２にて反転されるか、或いは書き込み電圧発生回路３０によりアクセスされるパスワード領域のデータが消去（破壊若しくはデータ０に消去）されるかが行われる。これにより、正しいパスワードの読み出しは禁止される。パスワードの読み出しが禁止されると、パスワードの一致を認証の条件として主メモリ領域３へのアクセスを許可するフラッシュメモリでは、主メモリ領域３内の情報の不正なコピーは防止される。
【００３５】
上記のブレーク信号Ｑ５による反転動作と、ブレーク信号Ｑ６によるパスワード領域のデータの消去（若しくは破壊）は、いずれか一方であっても良いし、両方を行うことでも良い。
【００３６】
図６は、データ反転回路３２の一例を示す図である。セルマトリクス２，３から読み出されたデータＩＮは、データ反転回路３２において、ブレーク信号Ｑ５がＬレベルの時は、Ｐ型トランジスタＰ２とＮ型トランジスタＮ２が導通して、そのまま非反転でデータ保持部２９に出力される。また、ブレーク信号Ｑ５がＨレベルの時は、Ｐ型トランジスタＰ２とＮ型トランジスタＮ２が非導通になり、Ｐ型トランジスＰ１とＮ型トランジスタＮ１とで構成されるＣＭＯＳインバータが有効になり、読み出されたデータＩＮは、反転されてデータ保持部２９に供給される。
【００３７】
図６のデータ反転回路３２が、セルマトリクスからの出力すべてに対して設けられても良く、或いは、任意の出力にだけ設けられても良い。後者の場合は、正しいパスワードの解析がより困難になる。
【００３８】
図７は、第２の実施の形態例における不揮発性メモリの構成図である。図３と対応する部分には同じ引用番号を与えている。第２の実施の形態例では、パスワード領域２の不正な読み出しを防止するために、パスワード領域２へのアクセスを許可する所定のアドレス順を設定し、パスワード領域２へのアクセス時に、所定のアドレス順と異なるアドレスの順番でアクセスが行われた場合に、パスワード領域２の正しい情報の読み出しを禁止する。読み出しの禁止は、例えば、第１の実施の形態例と同様に、データ反転回路３２にて読み出しデータを反転したり、書き込み電圧発生回路３０を利用して、パスワード領域２内のデータを消去（破壊）することにより行われる。
【００３９】
図７に示される通り、所定のアドレス順で期待アドレスを発生する期待アドレス生成部４０と、その期待アドレス生成部が生成する期待アドレスEAddと、入力されるアドレスAddとを比較する比較部２２とが設けられる。それ以外は、第１の実施の形態例と同じである。
【００４０】
期待アドレス生成部４０には、設定した順番の期待アドレスに関する情報を記憶する領域が存在し、第１の実施の形態例におけるトラップアドレス領域と同様に、一回の書き込みを行うとライトプロテクトがされ、その後のデータの改竄が不可能にされる。もちろん、アドレス順に関する情報は、外部からの読み出しはできない構成になっている。
【００４１】
アドレス順の情報は、一連のアドレスデータそのものであっても良いし、期待アドレスを生成するための元になる関連情報であっても良い。後者の場合は、より不正読み出しを困難にする。ここでは、いずれの場合も期待アドレス情報と称する。
【００４２】
図８は、期待アドレス情報と期待アドレスとの関係例を示す図である。この例では、図８（Ａ）に示される通り、期待アドレス情報領域４２には、期待アドレス情報として、開始アドレス値Add1と、連続値ｘとを有する。この２つの情報が、アドレスｉ＝０〜４にそれぞれ格納される。
【００４３】
そして、この期待アドレス情報が、アドレスｉの順番で読み出され、図示しない期待アドレス演算部により期待アドレスEAddが生成される。図８（Ｂ）は、その期待アドレスEAddを示す図表である。例えば、アドレスｉ＝０では、開始アドレス値Add1＝５、連続値ｘ＝４であるので、期待アドレスEAddは、「５、６、７、８」となる。即ち、開始アドレス値Add1から連続値ｘだけアドレスがインクリメントされる。連続値ｘ分インクリメントされると、次のアドレスｉ＝１の期待アドレス情報が読み出されて、上記と同じように、期待アドレスEAddが、「０，１，２，３」と生成される。
【００４４】
以下同様に、アドレスｉ＝２に対しては、期待アドレスが「１０，１１，１２」、アドレスｉ＝３に対しては、期待アドレスが「４」、そして、アドレスｉ＝４に対しては、期待アドレスが「１３，１４，１５」となる。
【００４５】
以上の様に、パスワード領域２の正規のアクセスのためのアドレス順は、図８の例では、図８（Ｂ）に示された期待アドレスEAddのコラムに示される通りである。
【００４６】
図９は、期待アドレス生成部４０の構成例を示す図である。図９の例は、期待アドレス情報が記憶される期待アドレス情報記憶部４２とそれのライトプロテクト素子４４が設けられる。そして、所定の書き込み信号により、図８（Ａ）に示したような期待アドレス情報が記憶部４２に書き込まれ、その後ライトプロテクト素子４４により改竄不可能にされる。この期待アドレス情報記憶部４２の情報を外部から読み出す回路は、設けられていない。
【００４７】
期待アドレス生成部４０は、更に、期待アドレス情報記憶部４２にアドレスｉを供給する読み出し制御部４６と、期待アドレス情報のうち開始アドレス値Add1を保持する保持部４７と、連続値ｘを保持する保持部４８と、それら保持部４７，４８の値を元に、期待値EAddを演算する期待アドレス演算部４９を有する。
【００４８】
読み出し制御部４６は、コマンドデコーダ２０からの制御信号Ｑ１０に応答して、アドレスｉ＝０に初期化し、期待アドレス情報記憶部４２からそのアドレスｉの領域の開始アドレス値Add1と連続値ｘとを読み出す。ｘ保持部４８は、連続値ｘをデクリメントし、その値が０になると、読み出し制御部４６にアドレスｉのインクリメントを指令する。
【００４９】
期待アドレス演算部４９は、開始アドレス値Add1を開始アドレスとして、ｘ保持部４８が保持する連続値ｘ回だけインクリメントすることにより、期待アドレスEAddを生成し、比較部２２に供給する。比較部２２は、入力されるアドレスAddと期待アドレスEAddとを比較し、不一致であれば、ブレーク信号Ｑ５，Ｑ６を出力する。
【００５０】
第２の実施の形態例では、比較部２２は、入力されるアドレスAddと対応する期待アドレスEAddとを１回ずつ比較すれば良いので、第１の実施の形態例よりも比較動作回数を減らすことができる。
【００５１】
図１０は、第２の実施の形態例におけるパスワード読み出し動作のフローチャート図である。コマンドデコーダがマイクロコンピュータの構成をとる場合は、この動作フローチャートの処理プログラムがコマンドデコーダに格納され、実行される。
【００５２】
パスワード読み出し動作に入る前に、フラッシュメモリを利用して携帯電話やＩＣカードを形成する者は、期待アドレス情報を、期待アドレス情報記憶部４２に書き込み、ライトプロテクト素子４４によりライトプロテクト状態にする。そして、期待アドレス情報若しくはそれから算出される一連の期待アドレス群が、外部からアクセスするＣＰＵ内にも記録される。期待アドレス情報若しくは期待アドレスは、外部から読み出す回路は設けられていない。
【００５３】
ＣＰＵがフラッシュメモリ１の主メモリ領域のデータを読み出す為に、最初にパスワード領域２へのアクセスをするためのアクセスコマンド（若しくはリードコマンド）を入力する（Ｓ３０）。コマンドデコーダ２０は、そのアクセスコマンドを解読して、パスワード領域２へのリードを要求していることを検出すると、制御信号Ｑ２により比較部２２を活性化する。それにより、比較部２２は今後入力されるアドレスを監視することになる。
【００５４】
また、コマンドデコーダ２０は、制御信号Ｑ１０により期待アドレス生成部４０を初期化し、期待アドレス情報記憶部４２への初期アドレスｉ＝０に設定し、期待アドレスの生成を促す（Ｓ３４）。そして、読み出し制御部４６は、期待アドレス情報記憶部４２のアドレスｉに格納されている期待アドレス情報、開始アドレスAdd1と連続値ｘ、を読み出し、期待アドレス演算部４９がそれらから期待アドレスEAddを生成する（Ｓ３６）。
【００５５】
そして、パスワード領域２の読み出しのために、アドレスが入力され、アドレス保持部２４にラッチされる（Ｓ３８）。比較部２２は、入力されたアドレスと生成された期待アドレスEAddとを比較し、一致するか否かの検証を行う（Ｓ４０）。一致していれば、入力アドレスに対応するパスワード領域のデータの出力を許可する（Ｓ４４）。不一致であれば、不正アクセスと判定し、ブレーク信号Ｓ５，Ｓ６を発生する。ブレーク信号に対するデータ反転やパスワードデータの破壊などは、第１の実施の形態例と同じである。
【００５６】
次に、期待アドレス演算部４９では、期待アドレスEAddをインクリメントし、ｘ保持部のｘ値をデクリメントする（Ｓ４６）。パスワード領域の読み出しが完了していなければ（Ｓ４８）、連続値ｘが０になるまで（Ｓ５０）上記の工程Ｓ３８〜Ｓ４４を繰り返す。連続値ｘが０になると、ｘ保持部４８が読み出し制御部４６にそれを通知し、読み出し制御部４６はアドレスｉをインクリメントし（Ｓ５２）、次の期待アドレス情報を読み出す（Ｓ３６）。上記の工程が、パスワード領域の読み出しが完了するまで繰り返される。
【００５７】
パスワード領域が正常に読み出され、ＣＰＵによりパスワードによる認証が行われると、ＣＰＵから主メモリ領域１へのアクセスのコマンドが供給される。それに伴い、コマンドデコーダ２０は比較部２２を非活性化し（Ｓ５４）、パスワード領域の読み出し動作が終了する。その後は、主メモリ領域１の読み出しが、入力アドレスに応じて行われる。
【００５８】
以上の通り、本実施の形態例では、パスワードを利用して認証することにより不正コピーを防止する不揮発性メモリにおいて、パスワード領域のアクセスを設定された一連のアドレス若しくはアドレス順で行うようにして、パスワード自体の読み出しを困難にすることができる。そして、その一連のアドレスやアドレス順についての情報は、外部に読み出すことができない回路構成にする。
【００５９】
第２の実施の形態例において、期待アドレスをそのまま外部から読み出すことができずライトプロテクトされている領域に書き込むことでも、パスワード領域の読み出しを困難にすることができる。
【００６０】
以上、本発明の保護範囲は、上記の実施の形態例に限定されるものではなく、特許請求の範囲に記載された発明とその均等物にまで及ぶものである。
【００６１】
【発明の効果】
以上、本発明によれば、パスワードを利用して認証することにより不正コピーを防止する不揮発性メモリにおいて、そのパスワード領域の読み出しを困難にすることができ、不正コピーに伴う不正使用をより困難にすることができる。
【図面の簡単な説明】
【図１】従来の不揮発性メモリの使用形態例を示す図である。
【図２】第１の実施の形態例におけるパスワード読み出し保護の方法例を示す図である。
【図３】第１の実施の形態例における不揮発性メモリの構成図である。
【図４】セルマトリクスの構成例を示す図である。
【図５】第１の実施の形態例におけるパスワード読み出し動作のフローチャート図である。
【図６】データ反転回路の一例を示す図である。
【図７】第２の実施の形態例における不揮発性メモリの構成図である。
【図８】期待アドレス情報と期待アドレスとの関係例を示す図である。
【図９】期待アドレス生成部４０の構成例を示す図である。
【図１０】第２の実施の形態例におけるパスワード読み出し動作のフローチャート図である。
【符号の説明】
１ 不揮発性メモリ、フラッシュメモリ
２ パスワード領域
３ 主メイン領域
１２ トラップアドレス領域
２２ 比較部
４０ 期待アドレス生成部
EAdd 期待アドレス

Claims (2)

1. 主メモリ領域と、外部から読み出し可能で該主メモリ領域へのアクセスを許可する認証用のパスワードを記録したパスワード領域を有する不揮発性メモリにおいて、
   前記パスワード領域内に前記パスワードが記録されないトラップ領域を設け、
   更に、前記トラップ領域のトラップアドレスを記録し、外部から書き換え及び読み出しができないトラップアドレス領域と、
   前記パスワード領域の読み出し時に外部から供給されるアドレスと前記トラップアドレス領域内に記録されたトラップアドレスとを比較する比較部とを有し、
   前記比較部での比較が一致するときに、前記パスワード領域から読み出されたデータを反転して出力するかまたは前記パスワード領域内の情報を破壊することを特徴とする不揮発性メモリ。
2. 主メモリ領域と、外部から読み出し可能で該主メモリ領域へのアクセスを許可する認証用のパスワードを記録したパスワード領域を有する不揮発性メモリにおいて、
   前記パスワード領域へのアクセスを許可するアドレス順であって通常のアドレス順と異なるアドレス順に関する期待アドレス情報を記憶し、外部から書き換え及び読み出しができない期待アドレス情報記憶部と、
   前記期待アドレス情報から前記アドレス順に期待アドレスを生成する期待アドレス生成部と、
   前記パスワード領域の読み出し時に外部から供給されるアドレスと前記期待アドレスとの比較を繰り返す比較部とを有し、
   前記比較部での比較が不一致の場合に、前記パスワード領域から読み出されたデータを反転して出力するかまたは前記パスワード領域内の情報を破壊することを特徴とする不揮発性メモリ。

Images