JP4000654B2 - 半導体装置及び電子機器 - Google Patents
半導体装置及び電子機器 Download PDFInfo
- Publication number
- JP4000654B2 JP4000654B2 JP04118098A JP4118098A JP4000654B2 JP 4000654 B2 JP4000654 B2 JP 4000654B2 JP 04118098 A JP04118098 A JP 04118098A JP 4118098 A JP4118098 A JP 4118098A JP 4000654 B2 JP4000654 B2 JP 4000654B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- nonvolatile memory
- read
- reading
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
- G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
- Read Only Memory (AREA)
- Microcomputers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、不揮発性メモリを含んだマイクロコンピュータなどの半導体装置及びこの半導体装置を含む電子機器に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】
不揮発性メモリを内蔵するマイクロコンピュータなどの半導体装置においては、書き込まれたプログラムが不正に第三者に複製されないようにするために、プログラムを外部から読めなくする機密保護機能を設けることが望ましい。実現手法としては、特開昭６２−１９４５６５に開示されるように、不揮発性メモリのデータ読み出し禁止の設定を保護ビットにより制御する手法がある。この場合、読み出し禁止の設定を、第二の不揮発性メモリであるＥＰＲＯＭを利用して記憶する手法とＥＥＰＲＯＭを利用して記憶する手法とを考えることができる。
【０００３】
しかしながらＥＰＲＯＭを利用する手法には、一度読み出し禁止の設定をＥＰＲＯＭに記憶するとその半導体装置を再利用できないという大きな問題点がある。即ちこの手法では、半導体装置が実装されるパッケージの樹脂を剥がし紫外線等をＥＰＲＯＭに照射しＥＰＲＯＭの記憶内容を変更しなければ、読み出し禁止の設定を解除できない。したがって、読み出し禁止の設定を解除するということは、その半導体装置を二度と利用できないことを意味することになる。
【０００４】
一方、ＥＥＰＲＯＭを利用する手法には、読み出し禁止の設定を第三者が容易に解除できてしまうという問題点がある。このような問題点を解決するためには、一度行った読み出し禁止の設定を解除できないような工夫を施す必要があるが、これは結局、半導体装置の再利用不可という結果を招く。
【０００５】
本発明は以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、内蔵する不揮発性メモリのデータ読み出しの禁止を設定した場合にも再利用可能な半導体装置及び該半導体装置を含む電子機器を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するために本発明に係る半導体装置は、半導体装置の外部から電気的にデータの消去・書き込みが可能な第一の不揮発性メモリと、前記第一の不揮発性メモリに書き込まれたデータの外部からの読み出しを禁止し該データの機密を保護する読み出し禁止手段と、前記第一の不揮発性メモリの全てのデータが消去されたことを検出した場合に、前記第一の不揮発性メモリのデータ読み出し禁止を解除する手段とを含むことを特徴とする。
【０００７】
本発明によれば、読み出し禁止手段により、第一の不揮発性メモリに書き込まれたデータの機密を保護できる。また第一の不揮発性メモリの全てのデータが消去されると、データ読み出し禁止が解除されるため、半導体装置の再利用が可能となる。このように本発明によれば、第一の不揮発性メモリに書き込まれたデータの盗用等からの保護と、再利用可能な特徴とを両立できる。
【０００８】
また本発明は、前記第一の不揮発性メモリのデータを全消去動作により消去すると共に、前記第一の不揮発性メモリに対して前記全消去動作が行われたか否かに基づき、前記第一の不揮発性メモリの全てのデータが消去されたことを検出することを特徴とする。このようにすることで、第一の不揮発性メモリの全てのデータが消去されたことを、簡易な構成、処理で検出できるようになる。
【０００９】
また本発明は、前記第一の不揮発性メモリのデータを、アドレスを指定してページ単位及びブロック単位のいずれかで消去すると共に、前記第一の不揮発性メモリの全アドレスのデータを読み出すことにより、前記第一の不揮発性メモリの全てのデータが消去されたこと検出することを特徴とする。このようにすることで、全消去動作を行うことなく第一の不揮発性メモリの全てのデータを消去できるようになると共に全てのデータが消去されたことも検出できるようになる。これにより、第一の不揮発性メモリの寿命を高めることが可能になる。
【００１０】
また本発明は、前記読み出し禁止手段が、電気的にデータの消去・書き込みが可能であり前記第一の不揮発性メモリのデータ読み出し禁止の設定を記憶する少なくとも一つの第二の不揮発性メモリを含むことを特徴とする。このようにすることで、半導体装置の電源をオフにした場合にも、データ読み出し禁止の設定を保持することが可能になる。また第二の不揮発性メモリの設定内容を電気的に書き換えることも可能になる。
【００１１】
また本発明は、前記読み出し禁止手段が、前記第一の不揮発性メモリのデータ読み出し禁止の設定が前記第二の不揮発性メモリに記憶された場合には、前記第二の不揮発性メモリの消去・書き込みを禁止し、前記第一の不揮発性メモリの全てのデータが消去されたことが検出された場合には、前記第二の不揮発性メモリの消去・書き込みの禁止を解除することを特徴とする。このように、読み出し禁止の設定が記憶された場合に第二の不揮発性メモリの消去・書き込みを禁止することで、第一の不揮発性メモリのデータの機密を確実に保護できるようになる。また第一の不揮発性メモリの全てのデータが消去されたことが検出された場合に第二の不揮発性メモリの消去・書き込みの禁止を解除することで、データ読み出しの禁止や禁止解除を再設定できるようになる。
【００１２】
また本発明は、半導体装置の電源オン時に前記第二の不揮発性メモリの記憶内容を読み出し、読み出された記憶内容に基づいて前記第一の不揮発性メモリのデータ読み出しを禁止するか否かを判断することを特徴とする。このようにすることで、電源をオンする毎にデータ読み出しの禁止の可否が判断されるようになり、第一の不揮発性メモリのデータの機密を確実に保護できるようになる。
【００１３】
また本発明は、前記第一の不揮発性メモリの消去・書き込みと前記第二の不揮発性メモリの消去・書き込みとを別々に制御することを特徴とする。このようにすることで、制御の簡易化を図れると共に、半導体装置の大規模化を防止できるようになる。
【００１４】
また本発明は、前記読み出し禁止手段が、前記第二の不揮発性メモリを複数含み、該複数の第二の不揮発性メモリの出力信号の中の少なくとも一つが読み出し禁止の設定となっている場合に、前記第一の不揮発性メモリからのデータ読み出しを禁止することを特徴とする。このように複数の第二の不揮発性メモリを同時使用することにより、第一の不揮発性メモリのデータの機密保護の信頼性を飛躍的に高めることが可能になる。
【００１５】
また本発明は、前記第一の不揮発性メモリのデータ読み出しの禁止、データ読み出し禁止の解除を、内蔵するＣＰＵが動作して行うことを特徴とする。このようにすること、データ読み出しの禁止や禁止の解除を、特別な書き込み制御回路を半導体装置の内部や外部に設けたりすることなく実現できるようになる。
【００１６】
なお前記読み出し禁止手段が、前記第１の不揮発性メモリのデータを出力するための出力バッファを制御することで、該データの外部からの読み出しを禁止してもよいし、前記第１の不揮発性メモリのデータを外部に読み出すための外部読み出し制御回路を制御することで、該データの外部からの読み出しを禁止してもよい。このように第１の不揮発性メモリのデータの外部からの読み出しを禁止する手法としては、種々のものを考えることができる。
【００１７】
また本発明は、前記第一の不揮発性メモリに記憶されるデータに基づきＣＰＵ及び論理機能ブロックのいずれかが動作する通常動作モードにおいては、前記第一の不揮発性メモリのデータ読み出し禁止が設定されていても前記ＣＰＵ、前記論理機能ブロックによる前記第一の不揮発性メモリからのデータ読み出しを許可し、前記通常動作モード以外のモードにおいては、前記第一の不揮発性メモリのデータ読み出し禁止が解除されていることを条件として前記第一の不揮発性メモリからのデータ読み出しを許可することを特徴とする。このようにすることで、通常動作モードにおいては、第一の不揮発性メモリに記憶されるデータに基づきＣＰＵ又は論理機能ブロックを動作させることができるようになる。一方、通常動作モード以外のプログラミングモード等においては、第一の不揮発性メモリのデータの機密保護を図れるようになる。
【００１８】
また本発明は、前記第一の不揮発性メモリに記憶されるデータに基づき動作するＣＰＵを含むことを特徴とする。このようにすることで、データの機密保護と再利用可能な特徴とを両立できるマイクロコンピュータを提供できるようになる。
【００１９】
また本発明は、前記第一の不揮発性メモリに記憶されるデータに基づき動作する論理機能ブロックを含むことを特徴とする。この場合の論理機能ブロックとしては、例えばゲートアレイブロック等、種々のものを考えることができる。
【００２０】
また本発明に係る電子機器は、上記のいずれかの半導体装置と、前記半導体装置にデータを入力するための入力手段と、前記半導体装置の制御の下で画像及び音の少なくとも一方を出力する手段とを含むことを特徴とする。このようにすることで、電子機器を動作させるのに必要なデータの機密保護を図れると共に、電子機器やそれに使用される半導体装置の再利用を図れるようになる。
【００２１】
【発明の実施の形態】
以下、本発明の好適な実施形態について図面を用いて説明する。なお以下では、半導体装置の１つであるマイクロコンピュータに本発明を適用した場合を例にとり説明するが、本発明はマイクロコンピュータに限らず種々の半導体装置に適用できる。
【００２２】
１．構成
図１は、本実施形態のマイクロコンピュータの構成の一例を示す機能ブロック図である。
【００２３】
不揮発性メモリブロック１２０は、複数の不揮発性メモリセルにより構成されるメモリセルアレイ１００（第一の不揮発性メモリ）、Ｘデコーダ１０４、Ｙデコーダ１０１、センスアンプ１０２、出力バッファ１０３、入力バッファ１１８、制御回路１０６を含む。ここで制御回路１０６は、Ｘデコーダ１０４、Ｙデコーダ１０１、センスアンプ１０２、出力バッファ１０３及び入力バッファ１１８の制御を、書き込み制御回路１０８やＣＰＵ１０９からの制御信号１１２、１１３に基づいて行う。そして出力バッファ１０３の制御は、制御回路１０６が含む出力制御回路１１０が行う。
【００２４】
不揮発性メモリブロック１２０に対するプログラム、画像データ、音データなどの各種データの書き込みは次のようにして行う。即ち、マイクロコンピュータの外部から書き込み制御回路１０８を介して、アドレス及びそのアドレスに書き込むべきデータが読み込まれる。そしてアドレスは、アドレスマルチプレクサ１０５によりデコードされ、不揮発性メモリブロック１２０に入力される。またデータは、書き込み制御回路１０８及びデータバス１１５を介して不揮発性メモリブロック１２０に入力される。そして入力されたデータは、アドレスマルチプレクサ１０５により指定されるアドレスに、制御回路１０６の制御の下で書き込まれる。このようにすることで、ユーザによる不揮発性メモリブロック１２０に対するデータのプログラミングが完了する。
【００２５】
なお不揮発性メモリブロック１２０に正しくデータが書き込まれたか否かを検証するベリファイ動作は、ＣＰＵ１０９を利用して行うことも、書き込み制御回路１０８を介して外部から行うことも可能である。
【００２６】
ＣＰＵ１０９は、アドレス信号１１４及び制御信号１１３を用いて、プログラミングされたデータを不揮発性メモリブロック１２０からデータバス１１５を介して読み出す。そしてＣＰＵ１０９は、この読み出されたデータ（プログラム、画像データ、音データ等）に基づいて動作し、ユーザのプログラムにしたがった所与の処理を行う。
【００２７】
ここで本実施形態では、読み出し禁止制御回路１０７へ読み出し禁止を設定することにより、不揮発性メモリブロック１２０に書き込まれたデータを外部から読み出せないようにすることが可能となっている。これによりデータの機密保護を図れる。そして図１では、ＣＰＵ１０９が読み出し禁止設定信号１１７をアクティブにすることで、読み出し禁止の設定が行われるようになっている。
【００２８】
２．読み出し禁止制御回路
図２に、読み出し禁止制御回路１０７の構成の一例を示す。この読み出し禁止制御回路１０７は、ＥＥＰＲＯＭ６０１（第二の不揮発性メモリ）、読み出し回路６０２、書き込み回路６０３を含む。書き込み回路６０３は、まず、制御信号６０６に含まれる消去信号を用いてＥＥＰＲＯＭ６０１の消去動作を行う。そして次に、読みし禁止設定信号６０９（図１の１１７）に基づきＥＥＰＲＯＭ６０１に読み出し禁止を設定するか否かを判断し、読み出し禁止を設定する場合には、制御信号６０６に含まれる書き込み信号を用いてその設定をＥＥＰＲＯＭ６０１に書き込む。但しＥＥＰＲＯＭ６０１が初期に消去状態になっている場合には消去動作は必ずしも必要ない。
【００２９】
なお本実施形態では、読み出し禁止設定信号６０９をＨレベルにすることが読み出し禁止の設定を意味し、この場合には消去状態のＥＥＰＲＯＭ６０１にＬレベルが書き込まれる。一方、読み出し禁止設定信号６０９をＬレベルにすることが読み出し禁止の解除を意味し、この場合には消去状態のＥＥＰＲＯＭ６０１にＨレベルが書き込まれる。このように本実施形態では、読み出し禁止及び解除のいずれの場合も、ＥＥＰＲＯＭ６０１にデータの書き込みを行っている。但し、ＥＥＰＲＯＭ６０１は消去状態ではＨレベルになる。したがって、読み出し禁止の解除の場合には、ＥＥＰＲＯＭ６０１にＨレベルをあえて書き込まずに、ＥＥＰＲＯＭ６０１の消去状態が読み出し禁止の解除を意味するようにしてもよい。
【００３０】
ＥＥＰＲＯＭ６０１に書き込まれたデータは読み出し回路６０２により読み出される。読み出し禁止制御信号６０５（図１の１１１）は、読み出し禁止状態ではＨレベルとなり、読み出し許可状態ではＬレベルとなる。そして読み出し禁止制御信号６０５がＨレベルになると、図１のメモリセルアレイ１００からのデータ読み出しが禁止され、Ｌレベルになると読み出しが許可（読み出し禁止が解除）される。
【００３１】
読み出し禁止制御信号６０５は書き込み回路６０３にフィードバックされる。そしてＥＥＰＲＯＭ６０１に読み出し禁止の設定が行われ、読み出し禁止制御信号６０５がＨレベルになると、図３（Ａ）に示すように、読み出し禁止制御信号６０５に基づきＥＥＰＲＯＭ６０１に対する消去・書き込みが禁止となる。これにより、ＥＥＰＲＯＭ６０１に記憶された読み出し禁止の設定が書き換えられないことを保証できるようになり、メモリセルアレイ１００（不揮発性メモリブロック）にプログラミングされたデータの機密保護を図れる。
【００３２】
一方、図３（Ｂ）に示すように、メモリセルアレイ１００（第一の不揮発性メモリ）の全てのデータが消去されたことが検出されると、全消去信号６０８がアクティブとなり、ＥＥＰＲＯＭ６０１（第二の不揮発性メモリ）に対する消去・書き込みが許可される。ＥＥＰＲＯＭ６０１の消去・書き込みが許可されることにより、ＥＥＰＲＯＭ６０１に書き込まれた読み出し禁止の設定の解除が可能となり、これによりメモリセルアレイ１００からのデータ読み出しが可能になる。逆に言えば、本実施形態では、電気的に消去・書き込み可能なメモリセルアレイ１００の全てのデータが消去されない限り、読み出し禁止を解除できない。
【００３３】
マイクロコンピュータのユーザは、プログラムを開発し、そのプログラムをメモリセルアレイ１００に書き込んだ後、読み出し禁止設定信号１１７によりメモリセルアレイ１００の読み出し禁止を設定する。このようにすることで、書き込まれたプログラムを第三者が不正に複製することを防止できる。そして、プログラムが書き込まれたマイクロコンピュータをユーザが再利用したい場合には、メモリセルアレイ１００の全てのデータを消去する。この場合、ユーザはソースプログラムを有しているため、メモリセルアレイ１００のデータを全て消去しても問題は生じない。メモリセルアレイ１００の全てのデータが消去されると、図２の全消去信号６０８がアクティブとなり、ＥＥＰＲＯＭ６０１に対する消去・書き込みが許可される。これによりＥＥＰＲＯＭ６０１に書き込まれた読み出し禁止の設定を解除でき、メモリセルアレイ１００からのデータ読み出しが可能になる。この結果、ユーザは、ベリファイ動作による検証を行いながら、新たなプログラムをメモリセルアレイ１００に書き込むことが可能になる。即ちマイクロコンピュータを再利用することが可能になる。
【００３４】
３．ＥＥＰＲＯＭの書き込み回路
図４（Ａ）に図２の書き込み回路６０３の構成の一例を示し、図４（Ｂ）にその動作を説明するためのタイミングチャート図を示す。
【００３５】
読み出し禁止制御信号６０５がＬレベルである場合には（図４（Ｂ）のＥ１参照）、制御信号６０６（消去・書き込み信号）がそのまま制御信号６０７としてＥＥＰＲＯＭ６０１に伝えられる（Ｅ２、Ｅ３参照）。即ちＥＥＰＲＯＭ６０１のデータの消去・書き込みが許可される。
【００３６】
一方、読み出し禁止制御信号６０５がＨレベルになると（Ｅ４参照）、制御信号６０６がＨレベルになっても制御信号６０７はＬレベルに固定される（Ｅ５、Ｅ６参照）。即ちＥＥＰＲＯＭ６０１のデータの消去・書き込みが禁止される。しかしながら、このように読み出し禁止制御信号６０５がＨレベルであっても、全消去信号６０８がＨレベルになると（Ｅ７参照）、制御信号６０６がそのまま制御信号６０７としてＥＥＰＲＯＭ６０１に伝えられるようになる。即ち、メモリセルアレイ１００の全てのデータが消去されると、ＥＥＰＲＯＭ６０１のデータの消去・書き込み禁止が解除される。これにより、メモリセルアレイ１００のデータ読み出し禁止を解除できるようになる。
【００３７】
４．全消去動作及びページ単位又はブロック単位の消去
メモリセルアレイ１００のデータの消去は、全消去動作（一括消去）により行ってもよいし、アドレスを指定したページ単位又はブロック単位の消去により行ってもよい。
【００３８】
全消去動作により消去する場合には、図５（Ａ）に示すように、全消去動作を行ったこと自体で（全消去命令が発行されたこと自体で）、メモリセルアレイ１００の全てのデータが消去されたことを検出できる。但し、全消去動作による消去の場合においても、例えば図１のＣＰＵ１０９を動作させてメモリセルアレイ１００の全アドレスの読み出しを行うことで、全てのデータが消去されたことを検出するようにしてもよい。
【００３９】
アドレスを指定しページ単位又はブロック単位で消去する場合には、図５（Ｂ）に示すように、例えば図１のＣＰＵ１０９を動作させてメモリセルアレイ１００の全アドレスの読み出しを行うことで、全てのデータが消去されたことを検出できる。なおＣＰＵ１０９を動作させるためのプログラムは、ＲＡＭ上へ転送し実行してもよいし、このプログラムをあらかじめマスクＲＯＭに組み込んでおくようにしてもよい。
【００４０】
メモリセルアレイ１００の全てのデータが消去されたことを全消去動作を行ったこと自体で検出する図５（Ａ）の手法には、回路構成や回路の制御を簡易化できるという利点がある。一方、メモリセルアレイ１００の全てのデータが消去されたことを全アドレスの読み出しにより検出する図５（Ｂ）の手法には、メモリセルアレイ１００の寿命を高めることができるという利点がある。即ち図５（Ｃ）に示すように、メモリセルアレイ１００の一部の領域にのみデータを書き込むだけであり、その他の領域が消去状態になっている場合を考える。この場合には全消去動作により消去するよりも、書き込んだ領域のみをページ単位又はブロック単位で消去する方が、メモリセルアレイ１００の各不揮発性メモリセルに加わるストレスを軽減できる。これにより、書き込み回数が有限回数に制限されるメモリセルアレイ１００の寿命を高めることが可能になる。
【００４１】
５．電源オン時の動作
また本実施形態では、マイクロコンピュータに対する電源オン時に、ＥＥＰＲＯＭ６０１（第二の不揮発性メモリ）の記憶内容を読み出し、読み出された記憶内容に基づいてメモリセルアレイ１００（第一の不揮発性メモリ）のデータ読み出しを禁止するか否かを判断するようにしている。即ち図６に示すように本実施形態では、電源ＶＤＤを投入した後、所与の期間が経過すると、ＲＥＳＥＴ信号がＨレベルに立ち上がる（非アクティブになる）。そしてこのＨレベルの立ち上がりに基づいて微分パルスが生成され、この微分パルスに基づいて、ＥＥＰＲＯＭ６０１の記憶内容が読み出される。そして、メモリセルアレイ１００のデータ読み出しを禁止するか否かを判断する。このようにすることで、電源がオンする毎に、メモリセルアレイ１００に記憶されるデータを保護すべきか否かを判断できるようになり、電源がオフになった場合にも不揮発性のメモリであるＥＥＰＲＯＭ６０１の記憶内容は保持されるため、確実な機密保護を実現できるようになる。
【００４２】
６．メモリセルアレイ、ＥＥＰＲＯＭの消去・書き込み制御の独立化
また本実施形態では、図７に示すように、メモリセルアレイ１００（第一の不揮発性メモリ）の消去・書き込みと、ＥＥＰＲＯＭ６０１（第二の不揮発性メモリ）の消去・書き込みとを別々に制御している。例えば図１に示すように、メモリセルアレイ１００の消去・書き込みは、Ｘデコーダ１０４、Ｙデコーダ１０１、センスアンプ１０２、制御回路１０６などにより制御される。一方、図２に示すように、ＥＥＰＲＯＭ６０１の消去・書き込みは、書き込み回路６０３により制御される。このように別々に制御することで、電源のオン時に、ＥＥＰＲＯＭ６０１の記憶内容を確認した後にメモリセルアレイ１００のデータ読み出しを禁止するか否かを判断できるようになる。また各制御の簡易化を図れると共に、ＥＥＰＲＯＭ６０１をメモリセルアレイ１００の中に組み込んだ場合に生じる回路規模の増加を防止できるようになる。
【００４３】
７．複数のＥＥＰＲＯＭを用いる読み出し禁止制御回路
図８に、読み出し禁止制御回路１０７の構成の他の例を示す。図２との主な相違点は、図８では複数のＥＥＰＲＯＭ７０１、７０４を用いている点である。書き込み回路７０３は、まず制御信号７０７に基づいて、ＥＥＰＲＯＭ７０１、７０４のデータを消去する。次に読み出し禁止設定の書き込みを両方のＥＥＰＲＯＭ７０１、７０４に対して行う。なおＥＥＰＲＯＭ７０１、７０４が初期に消去状態になっている場合には消去動作は必ずしも必要ない。
【００４４】
図７に示すようにＥＥＰＲＯＭは、メモリセルアレイとは半導体装置（半導体チップ）上で別の場所にレイアウトされるため、プロセスの加工上の問題等に起因してその特性がばらつくことがある。特にＥＥＰＲＯＭの占める面積は、メモリセルアレイに比べて極端に小さいため、特性のバラツキは非常に大きなものとなる。そして、この特性のバラツキに起因してＥＥＰＲＯＭの記憶データが失われてしまうと、メモリセルアレイにプログラミングされたデータを保護できなくなってしまう。
【００４５】
そこで本実施形態では、複数のＥＥＰＲＯＭ７０１、７０４を同時使用して、メモリセルアレイに記憶されるデータの確実な保護を実現している。
【００４６】
ＥＥＰＲＯＭ７０１、７０４に書き込まれたデータは読み出し回路７０２により読み出される。図９（Ａ）に読み出し回路７０２の構成例を示し、図９（Ｂ）にその真理値表を示す。ＥＥＰＲＯＭ７０１、７０４の出力信号７０５、７１１の少なくとも一方がＬレベル（読み出し禁止）である場合には、読み出し回路７０２の出力信号７０６はＨレベル（読み出し禁止）になる。一方、出力信号７０５、７１１の両方がＨレベル（読み出し許可）である場合には、読み出し回路７０２の出力信号７０６はＬレベル（読み出し許可）になる。このようにすることで、ＥＥＰＲＯＭ７０１、７０４のいずれか一方の設定内容が誤ったものになっても、メモリセルアレイに記憶されるデータの確実な機密保護を図れるようになる。
【００４７】
読み出し禁止制御信号７０６がＨレベルになると、ＥＥＰＲＯＭ７０１、７０４に対する消去・書き込みが禁止となる。これにより、ＥＥＰＲＯＭ７０１、７０４に記憶された読み出し禁止の設定が書き換えられないことを保証できる。一方、メモリセルアレイ１００の全てのデータが消去されたことが検出されると、全消去信号７１０がアクティブとなり、ＥＥＰＲＯＭ７０１、７０４に対する消去・書き込みが許可される。これにより、読み出し禁止の設定の解除が可能となり、メモリセルアレイ１００からのデータ読み出しが可能になる。
【００４８】
８．出力制御回路
図１の出力制御回路１１０は、読み出し禁止が設定された場合に、ＣＰＵ１０９からの読み出しか外部からの読み出しかを判別する。そしてＣＰＵ１０９からのアクセスの場合は通常の読み出しを行い、外部からのアクセスに対しては固定値を出力するように出力バッファ１０３を制御する。
【００４９】
図１０（Ａ）に、出力制御回路１１０及び出力バッファ１０３の構成例を示す。信号３０８は、読み出し禁止制御回路１０７からの読み出し禁止制御信号１１１に相当する。信号３０９は、ＣＰＵ１０９からのアクセス要求信号である。信号３１１、３１２、３１３は、各々、センスアンプ１０２の出力信号である。ＣＰＵアクセス要求信号３０９がアクティブ（Ｈレベル）になると、読み出し禁止制御信号３０８の状態に依存せずに信号３１０はＨレベルになる。そして、ＣＰＵ１０９からの読み出し信号３１４がアクティブになると、センスアンプの出力信号３１１、３１２、３１３がデータバス３１８（図１の１１５）へ出力される。一方、読み出し禁止制御信号３０８がＨレベルで、ＣＰＵアクセス要求信号３０９が非アクティブ（Ｌレベル）の場合は、信号３１０はＬレベルとなる。これによりデータバス３１８へはＬレベルの固定値が出力される。これにより、メモリセルアレイ１００からのデータ読み出し禁止が実現される。
【００５０】
図１０（Ｂ）に、出力制御回路１１０及び出力バッファ１０３の他の構成例を示す。ＣＰＵアクセス要求信号４０９がアクティブ（Ｈレベル）となると読み出し禁止制御信号４０８の状態に依存せずに信号４１０はＬレベルとなる。そしてＣＰＵ１０８からの読み出し信号４１４がアクティブになると、センスアンプの出力信号４１１、４１２、４１３がデータバス４１８へ出力される。一方、読み出し禁止制御信号４０８がＨレベルで、ＣＰＵアクセス要求信号４０９が非アクティブ（Ｌレベル）の場合は、信号４１０はＨレベルとなり、データバス４１８へはＨレベルの固定値が出力される。
【００５１】
９．マイクロコンピュータの他の構成例
図１１に、本実施形態のマイクロコンピュータの他の構成例を示す。図１との主な相違点は、図１ではＣＰＵ１０９が読み出し禁止設定信号１１７を用いて読み出し禁止の設定を行っているのに対して、図１１では書き込み制御回路２０８が、読み出し禁止設定信号２１７を用いて読み出し禁止の設定を行っている点である。即ち図１では、ＣＰＵ２０９の動作により読み出し禁止制御回路１０７に読み出し禁止を設定しているが、図１１では、マイクロコンピュータの外部（ＲＯＭライタ）から、書き込み制御回路２０８を介して直接に読み出し禁止制御回路２０７に読み出し禁止の設定が行われる。またメモリセルアレイ２００へのデータ書き込みや、読み出し禁止の解除等も、図１ではＣＰＵが動作することによって行われるが、図１１では書き込み制御回路２０８が直接に行う。その他の部分については図１とほぼ同様の構成であるため、説明を省略する。
【００５２】
なお図１１では、出力バッファ２０３を出力制御回路２１０が制御することで、メモリセルアレイ２００からのデータ読み出しを禁止している。しかしながら、外部読み出し制御回路２２２を書き込み制御回路２０８内に設けて、外部からのデータ読み出しをこの外部読み出し制御回路２２２により制御することで、メモリセルアレイ２００からのデータ読み出しを禁止してもよい。
【００５３】
図１２（Ａ）に、外部読み出し制御回路２２２の構成例を示す。信号８０５、８０６、８０７は図１１のデータバス２１５へ接続される。読み出し禁止制御回路２０７へ読み出し禁止設定を行うと、読み出し禁止信号８０４がＬレベルとなり、出力信号８０８、８０９、８１０は全てＬレベルに固定される。これにより外部からのデータ読み出しが禁止される。
【００５４】
図１２（Ｂ）に、外部読み出し制御回路２２２の他の構成例を示す。信号９０５、９０６、９０７は、データバス２１５へ接続される。読み出し禁止制御回路２０７へ読み出し禁止設定を行うと、読み出し禁止信号９０４がＨレベルとなり出力信号８０８、８０９、８１０は全てＨレベルに固定される。これにより外部からのデータ読み出しが禁止される。
【００５５】
１０．マイクロコンピュータの他の構成例
図１３に、本実施形態のマイクロコンピュータの他の構成例を示す。図１３は、図１の構成と図１１の構成とを組み合わせたものに相当する。
【００５６】
（１）通常動作モード
不揮発性メモリブロック１０に記憶されるデータに基づきＣＰＵ１８が動作する通常動作モードにおいては、ＣＰＵ１８からアドレスバス３０、セレクタ２０を介してアドレスが不揮発性メモリブロック１０に入力される。そして不揮発性メモリブロック１０から読み出されたデータに基づきＣＰＵ１８が所与の処理を行う。このようにすることで、不揮発性メモリブロック１０にユーザがプログラミングしたデータに基づいてＣＰＵ１８を動作させることが可能となる。
【００５７】
不揮発性メモリブロック１０にデータを記憶するプログラミングモードとして、図１３では、パラレル書き込みによるプログラミングモード（以下、パラレルモードと呼ぶ）と、シリアル書き込みによるプログラミングモード（以下、シリアルモードと呼ぶ）とが用意されている。なお通常動作モード、パラレルモード、シリアルモードのいずれのモードにするかは、マイクロコンピュータの特定の端子の状態を電源オン時又はＲＥＳＥＴ信号解除時に検出することにより判断する。
【００５８】
（２）パラレルモード
パラレルモード時においては、外部のＲＯＭライタ等からパラレル端子３４を介して各種データが入力され、メモリ制御レジスタ１２に書き込まれる。またメモリ制御レジスタ１２に書き込まれた各種データがパラレル端子３４を介して外部に出力される。この場合のレジスタアドレスは、パラレル端子３６から入力されるアドレスにより指定される。図１４に、メモリ制御レジスタ１２のレジスタ構成の例を示す。パラレル端子３４から入力されたメモリアドレスは、ビットＭＡ１５〜ＭＡ０に書き込まれる。同様にメモリデータは、不揮発性メモリブロックへのデータ書き込み時にはビットＭＤ７〜ＭＤ０に書き込まれ、データ読み出し時にはビットＭＤ７〜ＭＤ０から読み出される。メモリ制御レジスタ１２は、制御ビットＥＲＡＳＥ、ＦＬＡＳＨ、ＰＲＯＧ、ＰＲＯＴ、ＥＲ３４８等を有している。これらの制御ビットの書き込みや読み出しも、パラレル端子３４、３６を用いて行われる。
【００５９】
メモリ制御レジスタ１２のビットＭＡ１５〜ＭＡ０に書き込まれたメモリアドレスは、セレクタ２０を介して不揮発性メモリブロック１０に出力される。そしてデータ書き込み時には、メモリ制御レジスタ１２のビットＭＤ７〜ＭＤ０に書き込まれたメモリデータが、セレクタ２４を介して不揮発性メモリブロック１０に出力され、上記メモリアドレス位置に書き込まれる。一方、データ読み出し時には、上記メモリアドレス位置から不揮発性メモリブロック１０のデータが読み出され、セレクタ２４を介してメモリ制御レジスタ１２のＭＤ７〜ＭＤ０に書き込まれる。
【００６０】
不揮発性メモリブロック１０は、図１４に示す各種制御ビットにより制御される。例えば不揮発性メモリブロック１０のデータを消去する場合には、ＥＲＡＳＥをイネーブルにし、全消去動作を行いたい場合には、ＦＬＡＳＨをイネーブルする。また不揮発性メモリブロック１０にデータを書き込みたい場合には、ＰＲＯＧをイネーブルにする。
【００６１】
図１４の制御ビットは、図１３の読み出し禁止制御回路１４も制御している。例えば、不揮発性メモリブロック１０のデータ読み出しを禁止したい場合にはＰＲＯＴをＨレベルにし、データ読み出しを許可したい場合にはＰＲＯＴをＬレベルにする。これにより読み出し禁止制御回路１４が内蔵するＥＥＰＲＯＭに、読み出し禁止又は許可の設定が記憶される。読み出しの禁止が設定された場合には、読み出し禁止制御信号１５がアクティブになり、不揮発性メモリブロック１０のデータ読み出しが禁止される。また読み出し禁止制御回路１４のＥＥＰＲＯＭの消去・書き込みも禁止される。そして不揮発性メモリブロック１０のデータが全て消去されたことが検出されると（図１３のＥＲ３４８参照）、読み出し禁止制御回路１４のＥＥＰＲＯＭの消去・書き込みが許可される。これにより、不揮発性メモリブロック１０のデータ読み出しの禁止又は許可を再度設定することが可能になる。
【００６２】
以上説明したパラレルモードによれば、図１１と同様に、外部から書き込み制御回路を介して直接に、読み出し禁止を設定したり不揮発性メモリブロックにデータをプログラミングしたりすることが可能になる。
【００６３】
（３）シリアルモード
シリアルモード時においては、マスクＲＯＭ１６に格納されるプログラムに基づきＣＰＵ１８が動作する。またシリアル端子３８を介して外部とメモリ制御レジスタ１２との間のデータのやり取りが行われる。マスクＲＯＭ１６に格納されるプログラムに基づき動作するＣＰＵ１８は、図１４のビットＳＣ３〜ＳＣ０やビットＳＳ３〜ＳＳ０を用いて、ビットＳＤ７〜ＳＤ０に格納されたデータを解析する。そして、例えばＳＤ７〜ＳＤ０に格納されたデータがメモリアドレスであると判断した場合には、それをビットＭＡ１５〜ＭＡ０に格納し、メモリデータであると判断した場合には、それをビットＭＤ７〜ＭＤ０に格納する。また制御ビットであると判断した場合には、それを対応する制御ビットに格納する。このシリアルモードによれば、不揮発性メモリブロック１０へのデータのプログラミングを少ない端子数で実現できる。したがって、例えば、システム基板にマイクロコンピュータが実装された状態でプログラミングを行うこと等が可能となる。
【００６４】
以上説明したシリアルモードによれば、図１と同様に、ＣＰＵを動作させて、読み出し禁止を設定したり不揮発性メモリブロックにデータをプログラミングしたりすることが可能になる。
【００６５】
（４）出力制御回路
図１５（Ａ）に不揮発性メモリブロック１０が含む出力制御回路４０及び出力バッファ４２の構成例を示し、図１５（Ｂ）にその真理値表を示す。図１５（Ａ）の構成は図１０（Ａ）の構成と同様である。
【００６６】
ＣＰＵアクセス要求信号１３０９は、通常動作モード時にアクティブ（Ｈレベル）になる。そして図１５（Ｂ）に示すように、ＣＰＵアクセス要求信号１３０９がアクティブになると、読み出し禁止制御信号１３０８の状態に依存せずに信号１３１０はＨレベルになる。そして、ＣＰＵからの読み出し信号１３１４がアクティブになると、センスアンプの出力信号１３１１、１３１２、１３１３がデータバス１３１８（図１３の３２）へ出力される。
【００６７】
一方、ＣＰＵアクセス要求信号１３０９は、通常動作モード時以外のパラレルモード時やシリアルモード時等には非アクティブ（Ｌレベル）になる。そして、読み出し禁止制御信号１３０８がＨレベル（禁止）で、ＣＰＵアクセス要求信号１３０９がＬレベル（非アクティブ）の場合は、信号１３１０はＬレベルとなる。これによりデータバス１３１８へはＬレベルの固定値が出力される。
【００６８】
１１．電子機器
図１６に、以上説明したマイクロコンピュータを含む電子機器の機能ブロック図の一例を示す。この電子機器は、マイクロコンピュータ（半導体装置）１０００と入力部１０３０と画像出力部１０３２と音出力部１０３４とを含む。またマイクロコンピュータ１０００は、ＣＰＵ１００２、不揮発性メモリブロック１００４、読み出し禁止制御回路１００６、書き込み制御回路１００８、マスクＲＯＭ１０１０、ＲＡＭ１０１２、タイマ１０１４、入力ポート１０１６、画像出力制御部１０１８、音出力制御部１０２０、電源生成部１０２２、バス（アドレス、データ）１０２４を含む。
【００６９】
ここでＲＡＭ１０１２は、ＣＰＵ１００２などの作業領域となるものである。タイマ１０１４は、時計、カレンダーなどの各種の計時機能を有するものである。入力ポート１０１６は、入力部１０３０から入力されるデータを受け付けるためのものである。画像出力制御部１０１８は、ＬＣＤやＣＲＴなどの画像出力部１０３２での画像出力を制御するためのものである。画像出力部１０３２がＬＣＤである場合には、画像出力制御部１０１８はＬＣＤドライバになる。音出力制御部１０２０は、スピーカなどの音出力部１０３４での音出力を制御するためのものである。電子機器がゲーム機である場合には、ゲーム音の出力の制御を行う。電源生成部１０２２は、マイクロコンピュータ１０００で使用される各種電源（例えばＥＥＰＲＯＭ用の高電圧電源）を生成するためのものである。
【００７０】
図１７（Ａ）に、電子機器の１つである携帯型ゲーム機の外観図の例を示す。ユーザは、入力部である操作ボタン１０４０や十字キー１０４２を用いて、操作データを入力する。そしてユーザからの操作データと不揮発性メモリブロック等に書き込まれたゲームプログラムとに基づいてゲーム画像、ゲーム音が生成され、これらのゲーム画像、ゲーム音がディスプレイ１０４６、スピーカ１０４８により出力される。本実施形態によれば、不揮発性メモリブロックに書き込まれたゲームプログラムが第三者により不正に複製されるのを防止できる。また、ゲームプログラムに読み出し禁止の保護をかけた状態でゲーム機を出荷し、市場の反応を調べた後に回収し、回収したゲーム機のゲームプログラムをバージョンアップ版に書き換えて再出荷することも可能となる。この場合、不揮発性メモリブロックの全てのデータを消去することで、ゲームプログラムの書き換えが可能になる。
【００７１】
図１７（Ｂ）に、電子機器の１つである電子手帳の外観図の例を示す。ユーザは、入力部であるキーボード１０５０により所望のデータを入力する。そして、ユーザが電子手帳に記憶させた文字や数字などの情報等は、ディスプレイ１０５２により表示される。本実施形態によれば、電子手帳を動作させるためのプログラム等の機密を保護できると共に、電子手帳やこの電子手帳が含むマイクロコンピュータの再利用を図ることが可能になる。
【００７２】
図１７（Ｃ）に、電子機器の１つである携帯型オーディオ機器（ＭＤ、ＣＤ、カセットデッキ）の外観図を示す。この場合、例えばヘッドホンのリモコン１０６０に本実施形態のマイクロコンピュータが内蔵される。ユーザは、リモコン１０６０のディスプレイ１０６４の表示内容を確認しながら操作ボタン１０６２を操作して、オーディオ装置の再生や早送りなどの操作を行う。本実施形態によれば、リモコンを動作させるためのプログラム等の機密を保護できると共に、リモコンやこのリモコンが含むマイクロコンピュータの再利用を図ることが可能になる。
【００７３】
なお本実施形態が適用できる電子機器は、図１７（Ａ）、（Ｂ）、（Ｃ）に示したものに限られるものではなく、情報記憶媒体（ＣＤ−ＲＯＭ、ＤＶＤ等）の読み出し装置、携帯電話、プリンタ、カーナビゲーションシステム、パーソナルコンピュータ等の種類の電子機器に適用できる。
【００７４】
なお本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【００７５】
例えば本実施形態では、半導体装置の１つであるマイクロコンピュータに本発明を適用した場合について説明したが、本発明はこれに限らず種々の半導体装置に適用できる。例えば図１８に、論理機能ブロックであるゲートアレイブロック５０９を含む半導体装置の機能ブロック図の例を示す。図１１と異なるのは、ＣＰＵの代わりにゲートアレイブロック５０９が設けられている点である。その他については図１１と同様であるため詳細な説明は省略する。ゲートアレイブロック５０９に、ＤＳＰ、エラー訂正、画像生成、音生成、データ圧縮などの各種の論理機能を持たせることで、不揮発性メモリブロック５２０に書き込まれたデータに基づく各種の処理が可能になる。
【００７６】
また本実施形態では不揮発性メモリがＥＥＰＲＯＭである場合を例にとり説明を行ったが、本発明における不揮発性メモリとしては、ＥＥＰＲＯＭ以外にも例えば強誘電体メモリなどの種々のメモリを考えることができる。
【００７７】
また読み出し禁止の設定手法や、全てのデータが検出されたことを検出する手法や、読み出し禁止の解除手法も、本実施形態で説明したものが特に望ましいが、これに限定されるものではない。
【００７８】
また読み出し禁止手段の構成も、本実施形態で説明したものが特に望ましいが、これに限定されるものではない。
【００７９】
【図面の簡単な説明】
【図１】本実施形態のマイクロコンピュータの構成例を示す機能ブロック図である。
【図２】読み出し禁止制御回路の構成例を示す機能ブロック図である。
【図３】図３（Ａ）、（Ｂ）は、読み出し禁止制御回路の動作について説明するための図である。
【図４】図４（Ａ）は書き込み回路の構成例を示す図であり、図４（Ｂ）はその動作を説明するためのタイミングチャート図である。
【図５】図５（Ａ）、（Ｂ）、（Ｃ）は、全てのデータが消去されたことを検出する種々の手法について説明するための図である。
【図６】電源オン時の動作について説明するためのタイミングチャート図である。
【図７】メモリセルアレイとＥＥＰＲＯＭを別々に制御する手法について説明するための図である。
【図８】読み出し禁止制御回路の構成の他の例を示す機能ブロック図である。
【図９】図９（Ａ）は読み出し回路の構成例を示す図であり、図９（Ｂ）はその真理値表を示す図である。
【図１０】図１０（Ａ）、（Ｂ）は、出力制御回路及び出力バッファの構成例を示す図である。
【図１１】マイクロコンピュータの構成の他の例を示す機能ブロック図である。
【図１２】図１２（Ａ）、（Ｂ）は、外部読み出し制御回路の構成例を示す図である。
【図１３】マイクロコンピュータの構成の他の例を示す機能ブロック図である。
【図１４】メモリ制御レジスタのレジスタ構成について説明するための図である。
【図１５】図１５（Ａ）は、出力制御回路及び出力バッファの構成例を示す図であり、図１５（Ｂ）はその真理値表を示す図である。
【図１６】マイクロコンピュータを含む電子機器の構成例を示す機能ブロック図である。
【図１７】図１７（Ａ）、（Ｂ）、（Ｃ）は、種々の電子機器の外観図の例を示す図である。
【図１８】論理機能ブロックを含む半導体装置の構成例を示す機能ブロック図である。
【符号の説明】
１００ 不揮発性メモリセルアレイ
１０１ Ｙデコーダ
１０２ センスアンプ
１０３ 出力バッファ
１０４ Ｘデコーダ
１０５ アドレスマルチプレクサ
１０６ 制御回路
１０７ 読み出し禁止制御回路
１０８ 書き込み制御回路
１０９ ＣＰＵ
１１０ 出力制御回路
１１１ 読み出し禁止制御信号
１１２ 書き込み制御回路からの制御信号
１１３ ＣＰＵからの制御信号
１１４ ＣＰＵからのアドレス信号
１１５ データバス
１１６ 書き込み制御回路からのアドレス信号
１１７ 読み出し禁止設定信号
１１８ 入力バッファ
２００ 不揮発性メモリセルアレイ
２０１ Ｙデコーダ
２０２ センスアンプ
２０３ 出力バッファ
２０４ Ｘデコーダ
２０５ アドレスマルチプレクサ
２０６ 制御回路
２０７ 読み出し禁止制御回路
２０８ 書き込み制御回路
２０９ ＣＰＵ
２１０ 出力制御回路
２１１ 読み出し禁止制御信号
２１２ 書き込み制御回路からの制御信号
２１３ ＣＰＵからの制御信号
２１４ ＣＰＵからのアドレス信号
２１５ データバス
２１６ 書き込み制御回路からのアドレス信号
２１７ 読み出し禁止設定信号
２１８ 入力バッファ
３０１ 読み出し禁止制御回路
３０２ 読み出し禁止ＮＡＮＤゲート
３０３ 読み出し禁止ＮＡＤＮゲート
３０４ 読み出し禁止ＮＡＮＤゲート
３０５ クロックドインバータ
３０６ クロックドインバータ
３０７ クロックドインバータ
３０８ 読み出し禁止制御信号
３０９ ＣＰＵアクセス信号
３１０ 読み出し禁止信号
３１１ センスアンプ出力信号
３１２ センスアンプ出力信号
３１３ センスアンプ出力信号
３１４ 読み出し信号
３１５ データ信号
３１６ データ信号
３１７ データ信号
４０１ 読み出し禁止制御回路
４０２ 読み出し禁止ＮＯＲゲート
４０３ 読み出し禁止ＮＯＲゲート
４０４ 読み出し禁止ＮＯＲゲート
４０５ クロックドインバータ
４０６ クロックドインバータ
４０７ クロックドインバータ
４０８ 読み出し禁止制御信号
４０９ ＣＰＵアクセス信号
４１０ 読み出し禁止信号
４１１ センスアンプ出力信号
４１２ センスアンプ出力信号
４１３ センスアンプ出力信号
４１４ 読み出し信号
４１５ データ信号
４１６ データ信号
４１７ データ信号
５００ 不揮発性メモリセルアレイ
５０１ Ｙデコーダ
５０２ センスアンプ
５０３ 出力バッファ
５０４ Ｘデコーダ
５０５ アドレスマルチプレクサ
５０６ 制御回路
５０７ 読み出し禁止制御回路
５０８ 書き込み制御回路
５０９ ゲートアレイブロック
５１０ 出力制御回路
５１１ 読み出し禁止制御信号
５１２ 書き込み制御回路からの制御信号
５１３ ゲートアレイブロックからの制御信号
５１４ ゲートアレイブロックからのアドレス信号
５１５ データバス
５１６ 書き込み制御回路からのアドレス信号
５１７ 読み出し禁止設定信号
５１８ 入力バッファ
６０１ ＥＥＰＲＯＭ
６０２ 読み出し回路
６０３ 書き込み回路
６０４ ＥＥＰＲＯＭ出力信号
６０５ 読み出し禁止制御信号
６０６ 制御信号（消去・書き込み信号）
６０７ 制御信号（消去・書き込み信号）
６０８ 全消去信号
７０１ ＥＥＰＲＯＭ
７０２ 読み出し回路
７０３ 書き込み回路
７０４ ＥＥＰＲＯＭ
７０５ ＥＥＰＲＯＭの出力信号
７０６ 読み出し禁止制御信号
７０７ 制御信号（消去・書き込み信号）
７０８ 制御信号（消去・書き込み信号）
７０９ 制御信号（消去・書き込み信号）
７１０ 全消去信号
７１１ ＥＥＰＲＯＭの出力信号
７１２ 読み出し禁止設定信号
８０１ 読み出し禁止ＡＮＤゲート
８０２ 読み出し禁止ＡＮＤゲート
８０３ 読み出し禁止ＡＮＤゲート
８０４ 読み出し禁止信号
８０５ データバス信号
８０６ データバス信号
８０７ データバス信号
８０８ データ出力信号
８０９ データ出力信号
８１０ データ出力信号
９０１ 読み出し禁止ＯＲゲート
９０２ 読み出し禁止ＯＲゲート
９０３ 読み出し禁止ＯＲゲート
９０４ 読み出し禁止信号
９０５ データバス信号
９０６ データバス信号
９０７ データバス信号
９０８ データ出力信号
９０９ データ出力信号
９１０ データ出力信号
【発明の属する技術分野】
本発明は、不揮発性メモリを含んだマイクロコンピュータなどの半導体装置及びこの半導体装置を含む電子機器に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】
不揮発性メモリを内蔵するマイクロコンピュータなどの半導体装置においては、書き込まれたプログラムが不正に第三者に複製されないようにするために、プログラムを外部から読めなくする機密保護機能を設けることが望ましい。実現手法としては、特開昭６２−１９４５６５に開示されるように、不揮発性メモリのデータ読み出し禁止の設定を保護ビットにより制御する手法がある。この場合、読み出し禁止の設定を、第二の不揮発性メモリであるＥＰＲＯＭを利用して記憶する手法とＥＥＰＲＯＭを利用して記憶する手法とを考えることができる。
【０００３】
しかしながらＥＰＲＯＭを利用する手法には、一度読み出し禁止の設定をＥＰＲＯＭに記憶するとその半導体装置を再利用できないという大きな問題点がある。即ちこの手法では、半導体装置が実装されるパッケージの樹脂を剥がし紫外線等をＥＰＲＯＭに照射しＥＰＲＯＭの記憶内容を変更しなければ、読み出し禁止の設定を解除できない。したがって、読み出し禁止の設定を解除するということは、その半導体装置を二度と利用できないことを意味することになる。
【０００４】
一方、ＥＥＰＲＯＭを利用する手法には、読み出し禁止の設定を第三者が容易に解除できてしまうという問題点がある。このような問題点を解決するためには、一度行った読み出し禁止の設定を解除できないような工夫を施す必要があるが、これは結局、半導体装置の再利用不可という結果を招く。
【０００５】
本発明は以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、内蔵する不揮発性メモリのデータ読み出しの禁止を設定した場合にも再利用可能な半導体装置及び該半導体装置を含む電子機器を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するために本発明に係る半導体装置は、半導体装置の外部から電気的にデータの消去・書き込みが可能な第一の不揮発性メモリと、前記第一の不揮発性メモリに書き込まれたデータの外部からの読み出しを禁止し該データの機密を保護する読み出し禁止手段と、前記第一の不揮発性メモリの全てのデータが消去されたことを検出した場合に、前記第一の不揮発性メモリのデータ読み出し禁止を解除する手段とを含むことを特徴とする。
【０００７】
本発明によれば、読み出し禁止手段により、第一の不揮発性メモリに書き込まれたデータの機密を保護できる。また第一の不揮発性メモリの全てのデータが消去されると、データ読み出し禁止が解除されるため、半導体装置の再利用が可能となる。このように本発明によれば、第一の不揮発性メモリに書き込まれたデータの盗用等からの保護と、再利用可能な特徴とを両立できる。
【０００８】
また本発明は、前記第一の不揮発性メモリのデータを全消去動作により消去すると共に、前記第一の不揮発性メモリに対して前記全消去動作が行われたか否かに基づき、前記第一の不揮発性メモリの全てのデータが消去されたことを検出することを特徴とする。このようにすることで、第一の不揮発性メモリの全てのデータが消去されたことを、簡易な構成、処理で検出できるようになる。
【０００９】
また本発明は、前記第一の不揮発性メモリのデータを、アドレスを指定してページ単位及びブロック単位のいずれかで消去すると共に、前記第一の不揮発性メモリの全アドレスのデータを読み出すことにより、前記第一の不揮発性メモリの全てのデータが消去されたこと検出することを特徴とする。このようにすることで、全消去動作を行うことなく第一の不揮発性メモリの全てのデータを消去できるようになると共に全てのデータが消去されたことも検出できるようになる。これにより、第一の不揮発性メモリの寿命を高めることが可能になる。
【００１０】
また本発明は、前記読み出し禁止手段が、電気的にデータの消去・書き込みが可能であり前記第一の不揮発性メモリのデータ読み出し禁止の設定を記憶する少なくとも一つの第二の不揮発性メモリを含むことを特徴とする。このようにすることで、半導体装置の電源をオフにした場合にも、データ読み出し禁止の設定を保持することが可能になる。また第二の不揮発性メモリの設定内容を電気的に書き換えることも可能になる。
【００１１】
また本発明は、前記読み出し禁止手段が、前記第一の不揮発性メモリのデータ読み出し禁止の設定が前記第二の不揮発性メモリに記憶された場合には、前記第二の不揮発性メモリの消去・書き込みを禁止し、前記第一の不揮発性メモリの全てのデータが消去されたことが検出された場合には、前記第二の不揮発性メモリの消去・書き込みの禁止を解除することを特徴とする。このように、読み出し禁止の設定が記憶された場合に第二の不揮発性メモリの消去・書き込みを禁止することで、第一の不揮発性メモリのデータの機密を確実に保護できるようになる。また第一の不揮発性メモリの全てのデータが消去されたことが検出された場合に第二の不揮発性メモリの消去・書き込みの禁止を解除することで、データ読み出しの禁止や禁止解除を再設定できるようになる。
【００１２】
また本発明は、半導体装置の電源オン時に前記第二の不揮発性メモリの記憶内容を読み出し、読み出された記憶内容に基づいて前記第一の不揮発性メモリのデータ読み出しを禁止するか否かを判断することを特徴とする。このようにすることで、電源をオンする毎にデータ読み出しの禁止の可否が判断されるようになり、第一の不揮発性メモリのデータの機密を確実に保護できるようになる。
【００１３】
また本発明は、前記第一の不揮発性メモリの消去・書き込みと前記第二の不揮発性メモリの消去・書き込みとを別々に制御することを特徴とする。このようにすることで、制御の簡易化を図れると共に、半導体装置の大規模化を防止できるようになる。
【００１４】
また本発明は、前記読み出し禁止手段が、前記第二の不揮発性メモリを複数含み、該複数の第二の不揮発性メモリの出力信号の中の少なくとも一つが読み出し禁止の設定となっている場合に、前記第一の不揮発性メモリからのデータ読み出しを禁止することを特徴とする。このように複数の第二の不揮発性メモリを同時使用することにより、第一の不揮発性メモリのデータの機密保護の信頼性を飛躍的に高めることが可能になる。
【００１５】
また本発明は、前記第一の不揮発性メモリのデータ読み出しの禁止、データ読み出し禁止の解除を、内蔵するＣＰＵが動作して行うことを特徴とする。このようにすること、データ読み出しの禁止や禁止の解除を、特別な書き込み制御回路を半導体装置の内部や外部に設けたりすることなく実現できるようになる。
【００１６】
なお前記読み出し禁止手段が、前記第１の不揮発性メモリのデータを出力するための出力バッファを制御することで、該データの外部からの読み出しを禁止してもよいし、前記第１の不揮発性メモリのデータを外部に読み出すための外部読み出し制御回路を制御することで、該データの外部からの読み出しを禁止してもよい。このように第１の不揮発性メモリのデータの外部からの読み出しを禁止する手法としては、種々のものを考えることができる。
【００１７】
また本発明は、前記第一の不揮発性メモリに記憶されるデータに基づきＣＰＵ及び論理機能ブロックのいずれかが動作する通常動作モードにおいては、前記第一の不揮発性メモリのデータ読み出し禁止が設定されていても前記ＣＰＵ、前記論理機能ブロックによる前記第一の不揮発性メモリからのデータ読み出しを許可し、前記通常動作モード以外のモードにおいては、前記第一の不揮発性メモリのデータ読み出し禁止が解除されていることを条件として前記第一の不揮発性メモリからのデータ読み出しを許可することを特徴とする。このようにすることで、通常動作モードにおいては、第一の不揮発性メモリに記憶されるデータに基づきＣＰＵ又は論理機能ブロックを動作させることができるようになる。一方、通常動作モード以外のプログラミングモード等においては、第一の不揮発性メモリのデータの機密保護を図れるようになる。
【００１８】
また本発明は、前記第一の不揮発性メモリに記憶されるデータに基づき動作するＣＰＵを含むことを特徴とする。このようにすることで、データの機密保護と再利用可能な特徴とを両立できるマイクロコンピュータを提供できるようになる。
【００１９】
また本発明は、前記第一の不揮発性メモリに記憶されるデータに基づき動作する論理機能ブロックを含むことを特徴とする。この場合の論理機能ブロックとしては、例えばゲートアレイブロック等、種々のものを考えることができる。
【００２０】
また本発明に係る電子機器は、上記のいずれかの半導体装置と、前記半導体装置にデータを入力するための入力手段と、前記半導体装置の制御の下で画像及び音の少なくとも一方を出力する手段とを含むことを特徴とする。このようにすることで、電子機器を動作させるのに必要なデータの機密保護を図れると共に、電子機器やそれに使用される半導体装置の再利用を図れるようになる。
【００２１】
【発明の実施の形態】
以下、本発明の好適な実施形態について図面を用いて説明する。なお以下では、半導体装置の１つであるマイクロコンピュータに本発明を適用した場合を例にとり説明するが、本発明はマイクロコンピュータに限らず種々の半導体装置に適用できる。
【００２２】
１．構成
図１は、本実施形態のマイクロコンピュータの構成の一例を示す機能ブロック図である。
【００２３】
不揮発性メモリブロック１２０は、複数の不揮発性メモリセルにより構成されるメモリセルアレイ１００（第一の不揮発性メモリ）、Ｘデコーダ１０４、Ｙデコーダ１０１、センスアンプ１０２、出力バッファ１０３、入力バッファ１１８、制御回路１０６を含む。ここで制御回路１０６は、Ｘデコーダ１０４、Ｙデコーダ１０１、センスアンプ１０２、出力バッファ１０３及び入力バッファ１１８の制御を、書き込み制御回路１０８やＣＰＵ１０９からの制御信号１１２、１１３に基づいて行う。そして出力バッファ１０３の制御は、制御回路１０６が含む出力制御回路１１０が行う。
【００２４】
不揮発性メモリブロック１２０に対するプログラム、画像データ、音データなどの各種データの書き込みは次のようにして行う。即ち、マイクロコンピュータの外部から書き込み制御回路１０８を介して、アドレス及びそのアドレスに書き込むべきデータが読み込まれる。そしてアドレスは、アドレスマルチプレクサ１０５によりデコードされ、不揮発性メモリブロック１２０に入力される。またデータは、書き込み制御回路１０８及びデータバス１１５を介して不揮発性メモリブロック１２０に入力される。そして入力されたデータは、アドレスマルチプレクサ１０５により指定されるアドレスに、制御回路１０６の制御の下で書き込まれる。このようにすることで、ユーザによる不揮発性メモリブロック１２０に対するデータのプログラミングが完了する。
【００２５】
なお不揮発性メモリブロック１２０に正しくデータが書き込まれたか否かを検証するベリファイ動作は、ＣＰＵ１０９を利用して行うことも、書き込み制御回路１０８を介して外部から行うことも可能である。
【００２６】
ＣＰＵ１０９は、アドレス信号１１４及び制御信号１１３を用いて、プログラミングされたデータを不揮発性メモリブロック１２０からデータバス１１５を介して読み出す。そしてＣＰＵ１０９は、この読み出されたデータ（プログラム、画像データ、音データ等）に基づいて動作し、ユーザのプログラムにしたがった所与の処理を行う。
【００２７】
ここで本実施形態では、読み出し禁止制御回路１０７へ読み出し禁止を設定することにより、不揮発性メモリブロック１２０に書き込まれたデータを外部から読み出せないようにすることが可能となっている。これによりデータの機密保護を図れる。そして図１では、ＣＰＵ１０９が読み出し禁止設定信号１１７をアクティブにすることで、読み出し禁止の設定が行われるようになっている。
【００２８】
２．読み出し禁止制御回路
図２に、読み出し禁止制御回路１０７の構成の一例を示す。この読み出し禁止制御回路１０７は、ＥＥＰＲＯＭ６０１（第二の不揮発性メモリ）、読み出し回路６０２、書き込み回路６０３を含む。書き込み回路６０３は、まず、制御信号６０６に含まれる消去信号を用いてＥＥＰＲＯＭ６０１の消去動作を行う。そして次に、読みし禁止設定信号６０９（図１の１１７）に基づきＥＥＰＲＯＭ６０１に読み出し禁止を設定するか否かを判断し、読み出し禁止を設定する場合には、制御信号６０６に含まれる書き込み信号を用いてその設定をＥＥＰＲＯＭ６０１に書き込む。但しＥＥＰＲＯＭ６０１が初期に消去状態になっている場合には消去動作は必ずしも必要ない。
【００２９】
なお本実施形態では、読み出し禁止設定信号６０９をＨレベルにすることが読み出し禁止の設定を意味し、この場合には消去状態のＥＥＰＲＯＭ６０１にＬレベルが書き込まれる。一方、読み出し禁止設定信号６０９をＬレベルにすることが読み出し禁止の解除を意味し、この場合には消去状態のＥＥＰＲＯＭ６０１にＨレベルが書き込まれる。このように本実施形態では、読み出し禁止及び解除のいずれの場合も、ＥＥＰＲＯＭ６０１にデータの書き込みを行っている。但し、ＥＥＰＲＯＭ６０１は消去状態ではＨレベルになる。したがって、読み出し禁止の解除の場合には、ＥＥＰＲＯＭ６０１にＨレベルをあえて書き込まずに、ＥＥＰＲＯＭ６０１の消去状態が読み出し禁止の解除を意味するようにしてもよい。
【００３０】
ＥＥＰＲＯＭ６０１に書き込まれたデータは読み出し回路６０２により読み出される。読み出し禁止制御信号６０５（図１の１１１）は、読み出し禁止状態ではＨレベルとなり、読み出し許可状態ではＬレベルとなる。そして読み出し禁止制御信号６０５がＨレベルになると、図１のメモリセルアレイ１００からのデータ読み出しが禁止され、Ｌレベルになると読み出しが許可（読み出し禁止が解除）される。
【００３１】
読み出し禁止制御信号６０５は書き込み回路６０３にフィードバックされる。そしてＥＥＰＲＯＭ６０１に読み出し禁止の設定が行われ、読み出し禁止制御信号６０５がＨレベルになると、図３（Ａ）に示すように、読み出し禁止制御信号６０５に基づきＥＥＰＲＯＭ６０１に対する消去・書き込みが禁止となる。これにより、ＥＥＰＲＯＭ６０１に記憶された読み出し禁止の設定が書き換えられないことを保証できるようになり、メモリセルアレイ１００（不揮発性メモリブロック）にプログラミングされたデータの機密保護を図れる。
【００３２】
一方、図３（Ｂ）に示すように、メモリセルアレイ１００（第一の不揮発性メモリ）の全てのデータが消去されたことが検出されると、全消去信号６０８がアクティブとなり、ＥＥＰＲＯＭ６０１（第二の不揮発性メモリ）に対する消去・書き込みが許可される。ＥＥＰＲＯＭ６０１の消去・書き込みが許可されることにより、ＥＥＰＲＯＭ６０１に書き込まれた読み出し禁止の設定の解除が可能となり、これによりメモリセルアレイ１００からのデータ読み出しが可能になる。逆に言えば、本実施形態では、電気的に消去・書き込み可能なメモリセルアレイ１００の全てのデータが消去されない限り、読み出し禁止を解除できない。
【００３３】
マイクロコンピュータのユーザは、プログラムを開発し、そのプログラムをメモリセルアレイ１００に書き込んだ後、読み出し禁止設定信号１１７によりメモリセルアレイ１００の読み出し禁止を設定する。このようにすることで、書き込まれたプログラムを第三者が不正に複製することを防止できる。そして、プログラムが書き込まれたマイクロコンピュータをユーザが再利用したい場合には、メモリセルアレイ１００の全てのデータを消去する。この場合、ユーザはソースプログラムを有しているため、メモリセルアレイ１００のデータを全て消去しても問題は生じない。メモリセルアレイ１００の全てのデータが消去されると、図２の全消去信号６０８がアクティブとなり、ＥＥＰＲＯＭ６０１に対する消去・書き込みが許可される。これによりＥＥＰＲＯＭ６０１に書き込まれた読み出し禁止の設定を解除でき、メモリセルアレイ１００からのデータ読み出しが可能になる。この結果、ユーザは、ベリファイ動作による検証を行いながら、新たなプログラムをメモリセルアレイ１００に書き込むことが可能になる。即ちマイクロコンピュータを再利用することが可能になる。
【００３４】
３．ＥＥＰＲＯＭの書き込み回路
図４（Ａ）に図２の書き込み回路６０３の構成の一例を示し、図４（Ｂ）にその動作を説明するためのタイミングチャート図を示す。
【００３５】
読み出し禁止制御信号６０５がＬレベルである場合には（図４（Ｂ）のＥ１参照）、制御信号６０６（消去・書き込み信号）がそのまま制御信号６０７としてＥＥＰＲＯＭ６０１に伝えられる（Ｅ２、Ｅ３参照）。即ちＥＥＰＲＯＭ６０１のデータの消去・書き込みが許可される。
【００３６】
一方、読み出し禁止制御信号６０５がＨレベルになると（Ｅ４参照）、制御信号６０６がＨレベルになっても制御信号６０７はＬレベルに固定される（Ｅ５、Ｅ６参照）。即ちＥＥＰＲＯＭ６０１のデータの消去・書き込みが禁止される。しかしながら、このように読み出し禁止制御信号６０５がＨレベルであっても、全消去信号６０８がＨレベルになると（Ｅ７参照）、制御信号６０６がそのまま制御信号６０７としてＥＥＰＲＯＭ６０１に伝えられるようになる。即ち、メモリセルアレイ１００の全てのデータが消去されると、ＥＥＰＲＯＭ６０１のデータの消去・書き込み禁止が解除される。これにより、メモリセルアレイ１００のデータ読み出し禁止を解除できるようになる。
【００３７】
４．全消去動作及びページ単位又はブロック単位の消去
メモリセルアレイ１００のデータの消去は、全消去動作（一括消去）により行ってもよいし、アドレスを指定したページ単位又はブロック単位の消去により行ってもよい。
【００３８】
全消去動作により消去する場合には、図５（Ａ）に示すように、全消去動作を行ったこと自体で（全消去命令が発行されたこと自体で）、メモリセルアレイ１００の全てのデータが消去されたことを検出できる。但し、全消去動作による消去の場合においても、例えば図１のＣＰＵ１０９を動作させてメモリセルアレイ１００の全アドレスの読み出しを行うことで、全てのデータが消去されたことを検出するようにしてもよい。
【００３９】
アドレスを指定しページ単位又はブロック単位で消去する場合には、図５（Ｂ）に示すように、例えば図１のＣＰＵ１０９を動作させてメモリセルアレイ１００の全アドレスの読み出しを行うことで、全てのデータが消去されたことを検出できる。なおＣＰＵ１０９を動作させるためのプログラムは、ＲＡＭ上へ転送し実行してもよいし、このプログラムをあらかじめマスクＲＯＭに組み込んでおくようにしてもよい。
【００４０】
メモリセルアレイ１００の全てのデータが消去されたことを全消去動作を行ったこと自体で検出する図５（Ａ）の手法には、回路構成や回路の制御を簡易化できるという利点がある。一方、メモリセルアレイ１００の全てのデータが消去されたことを全アドレスの読み出しにより検出する図５（Ｂ）の手法には、メモリセルアレイ１００の寿命を高めることができるという利点がある。即ち図５（Ｃ）に示すように、メモリセルアレイ１００の一部の領域にのみデータを書き込むだけであり、その他の領域が消去状態になっている場合を考える。この場合には全消去動作により消去するよりも、書き込んだ領域のみをページ単位又はブロック単位で消去する方が、メモリセルアレイ１００の各不揮発性メモリセルに加わるストレスを軽減できる。これにより、書き込み回数が有限回数に制限されるメモリセルアレイ１００の寿命を高めることが可能になる。
【００４１】
５．電源オン時の動作
また本実施形態では、マイクロコンピュータに対する電源オン時に、ＥＥＰＲＯＭ６０１（第二の不揮発性メモリ）の記憶内容を読み出し、読み出された記憶内容に基づいてメモリセルアレイ１００（第一の不揮発性メモリ）のデータ読み出しを禁止するか否かを判断するようにしている。即ち図６に示すように本実施形態では、電源ＶＤＤを投入した後、所与の期間が経過すると、ＲＥＳＥＴ信号がＨレベルに立ち上がる（非アクティブになる）。そしてこのＨレベルの立ち上がりに基づいて微分パルスが生成され、この微分パルスに基づいて、ＥＥＰＲＯＭ６０１の記憶内容が読み出される。そして、メモリセルアレイ１００のデータ読み出しを禁止するか否かを判断する。このようにすることで、電源がオンする毎に、メモリセルアレイ１００に記憶されるデータを保護すべきか否かを判断できるようになり、電源がオフになった場合にも不揮発性のメモリであるＥＥＰＲＯＭ６０１の記憶内容は保持されるため、確実な機密保護を実現できるようになる。
【００４２】
６．メモリセルアレイ、ＥＥＰＲＯＭの消去・書き込み制御の独立化
また本実施形態では、図７に示すように、メモリセルアレイ１００（第一の不揮発性メモリ）の消去・書き込みと、ＥＥＰＲＯＭ６０１（第二の不揮発性メモリ）の消去・書き込みとを別々に制御している。例えば図１に示すように、メモリセルアレイ１００の消去・書き込みは、Ｘデコーダ１０４、Ｙデコーダ１０１、センスアンプ１０２、制御回路１０６などにより制御される。一方、図２に示すように、ＥＥＰＲＯＭ６０１の消去・書き込みは、書き込み回路６０３により制御される。このように別々に制御することで、電源のオン時に、ＥＥＰＲＯＭ６０１の記憶内容を確認した後にメモリセルアレイ１００のデータ読み出しを禁止するか否かを判断できるようになる。また各制御の簡易化を図れると共に、ＥＥＰＲＯＭ６０１をメモリセルアレイ１００の中に組み込んだ場合に生じる回路規模の増加を防止できるようになる。
【００４３】
７．複数のＥＥＰＲＯＭを用いる読み出し禁止制御回路
図８に、読み出し禁止制御回路１０７の構成の他の例を示す。図２との主な相違点は、図８では複数のＥＥＰＲＯＭ７０１、７０４を用いている点である。書き込み回路７０３は、まず制御信号７０７に基づいて、ＥＥＰＲＯＭ７０１、７０４のデータを消去する。次に読み出し禁止設定の書き込みを両方のＥＥＰＲＯＭ７０１、７０４に対して行う。なおＥＥＰＲＯＭ７０１、７０４が初期に消去状態になっている場合には消去動作は必ずしも必要ない。
【００４４】
図７に示すようにＥＥＰＲＯＭは、メモリセルアレイとは半導体装置（半導体チップ）上で別の場所にレイアウトされるため、プロセスの加工上の問題等に起因してその特性がばらつくことがある。特にＥＥＰＲＯＭの占める面積は、メモリセルアレイに比べて極端に小さいため、特性のバラツキは非常に大きなものとなる。そして、この特性のバラツキに起因してＥＥＰＲＯＭの記憶データが失われてしまうと、メモリセルアレイにプログラミングされたデータを保護できなくなってしまう。
【００４５】
そこで本実施形態では、複数のＥＥＰＲＯＭ７０１、７０４を同時使用して、メモリセルアレイに記憶されるデータの確実な保護を実現している。
【００４６】
ＥＥＰＲＯＭ７０１、７０４に書き込まれたデータは読み出し回路７０２により読み出される。図９（Ａ）に読み出し回路７０２の構成例を示し、図９（Ｂ）にその真理値表を示す。ＥＥＰＲＯＭ７０１、７０４の出力信号７０５、７１１の少なくとも一方がＬレベル（読み出し禁止）である場合には、読み出し回路７０２の出力信号７０６はＨレベル（読み出し禁止）になる。一方、出力信号７０５、７１１の両方がＨレベル（読み出し許可）である場合には、読み出し回路７０２の出力信号７０６はＬレベル（読み出し許可）になる。このようにすることで、ＥＥＰＲＯＭ７０１、７０４のいずれか一方の設定内容が誤ったものになっても、メモリセルアレイに記憶されるデータの確実な機密保護を図れるようになる。
【００４７】
読み出し禁止制御信号７０６がＨレベルになると、ＥＥＰＲＯＭ７０１、７０４に対する消去・書き込みが禁止となる。これにより、ＥＥＰＲＯＭ７０１、７０４に記憶された読み出し禁止の設定が書き換えられないことを保証できる。一方、メモリセルアレイ１００の全てのデータが消去されたことが検出されると、全消去信号７１０がアクティブとなり、ＥＥＰＲＯＭ７０１、７０４に対する消去・書き込みが許可される。これにより、読み出し禁止の設定の解除が可能となり、メモリセルアレイ１００からのデータ読み出しが可能になる。
【００４８】
８．出力制御回路
図１の出力制御回路１１０は、読み出し禁止が設定された場合に、ＣＰＵ１０９からの読み出しか外部からの読み出しかを判別する。そしてＣＰＵ１０９からのアクセスの場合は通常の読み出しを行い、外部からのアクセスに対しては固定値を出力するように出力バッファ１０３を制御する。
【００４９】
図１０（Ａ）に、出力制御回路１１０及び出力バッファ１０３の構成例を示す。信号３０８は、読み出し禁止制御回路１０７からの読み出し禁止制御信号１１１に相当する。信号３０９は、ＣＰＵ１０９からのアクセス要求信号である。信号３１１、３１２、３１３は、各々、センスアンプ１０２の出力信号である。ＣＰＵアクセス要求信号３０９がアクティブ（Ｈレベル）になると、読み出し禁止制御信号３０８の状態に依存せずに信号３１０はＨレベルになる。そして、ＣＰＵ１０９からの読み出し信号３１４がアクティブになると、センスアンプの出力信号３１１、３１２、３１３がデータバス３１８（図１の１１５）へ出力される。一方、読み出し禁止制御信号３０８がＨレベルで、ＣＰＵアクセス要求信号３０９が非アクティブ（Ｌレベル）の場合は、信号３１０はＬレベルとなる。これによりデータバス３１８へはＬレベルの固定値が出力される。これにより、メモリセルアレイ１００からのデータ読み出し禁止が実現される。
【００５０】
図１０（Ｂ）に、出力制御回路１１０及び出力バッファ１０３の他の構成例を示す。ＣＰＵアクセス要求信号４０９がアクティブ（Ｈレベル）となると読み出し禁止制御信号４０８の状態に依存せずに信号４１０はＬレベルとなる。そしてＣＰＵ１０８からの読み出し信号４１４がアクティブになると、センスアンプの出力信号４１１、４１２、４１３がデータバス４１８へ出力される。一方、読み出し禁止制御信号４０８がＨレベルで、ＣＰＵアクセス要求信号４０９が非アクティブ（Ｌレベル）の場合は、信号４１０はＨレベルとなり、データバス４１８へはＨレベルの固定値が出力される。
【００５１】
９．マイクロコンピュータの他の構成例
図１１に、本実施形態のマイクロコンピュータの他の構成例を示す。図１との主な相違点は、図１ではＣＰＵ１０９が読み出し禁止設定信号１１７を用いて読み出し禁止の設定を行っているのに対して、図１１では書き込み制御回路２０８が、読み出し禁止設定信号２１７を用いて読み出し禁止の設定を行っている点である。即ち図１では、ＣＰＵ２０９の動作により読み出し禁止制御回路１０７に読み出し禁止を設定しているが、図１１では、マイクロコンピュータの外部（ＲＯＭライタ）から、書き込み制御回路２０８を介して直接に読み出し禁止制御回路２０７に読み出し禁止の設定が行われる。またメモリセルアレイ２００へのデータ書き込みや、読み出し禁止の解除等も、図１ではＣＰＵが動作することによって行われるが、図１１では書き込み制御回路２０８が直接に行う。その他の部分については図１とほぼ同様の構成であるため、説明を省略する。
【００５２】
なお図１１では、出力バッファ２０３を出力制御回路２１０が制御することで、メモリセルアレイ２００からのデータ読み出しを禁止している。しかしながら、外部読み出し制御回路２２２を書き込み制御回路２０８内に設けて、外部からのデータ読み出しをこの外部読み出し制御回路２２２により制御することで、メモリセルアレイ２００からのデータ読み出しを禁止してもよい。
【００５３】
図１２（Ａ）に、外部読み出し制御回路２２２の構成例を示す。信号８０５、８０６、８０７は図１１のデータバス２１５へ接続される。読み出し禁止制御回路２０７へ読み出し禁止設定を行うと、読み出し禁止信号８０４がＬレベルとなり、出力信号８０８、８０９、８１０は全てＬレベルに固定される。これにより外部からのデータ読み出しが禁止される。
【００５４】
図１２（Ｂ）に、外部読み出し制御回路２２２の他の構成例を示す。信号９０５、９０６、９０７は、データバス２１５へ接続される。読み出し禁止制御回路２０７へ読み出し禁止設定を行うと、読み出し禁止信号９０４がＨレベルとなり出力信号８０８、８０９、８１０は全てＨレベルに固定される。これにより外部からのデータ読み出しが禁止される。
【００５５】
１０．マイクロコンピュータの他の構成例
図１３に、本実施形態のマイクロコンピュータの他の構成例を示す。図１３は、図１の構成と図１１の構成とを組み合わせたものに相当する。
【００５６】
（１）通常動作モード
不揮発性メモリブロック１０に記憶されるデータに基づきＣＰＵ１８が動作する通常動作モードにおいては、ＣＰＵ１８からアドレスバス３０、セレクタ２０を介してアドレスが不揮発性メモリブロック１０に入力される。そして不揮発性メモリブロック１０から読み出されたデータに基づきＣＰＵ１８が所与の処理を行う。このようにすることで、不揮発性メモリブロック１０にユーザがプログラミングしたデータに基づいてＣＰＵ１８を動作させることが可能となる。
【００５７】
不揮発性メモリブロック１０にデータを記憶するプログラミングモードとして、図１３では、パラレル書き込みによるプログラミングモード（以下、パラレルモードと呼ぶ）と、シリアル書き込みによるプログラミングモード（以下、シリアルモードと呼ぶ）とが用意されている。なお通常動作モード、パラレルモード、シリアルモードのいずれのモードにするかは、マイクロコンピュータの特定の端子の状態を電源オン時又はＲＥＳＥＴ信号解除時に検出することにより判断する。
【００５８】
（２）パラレルモード
パラレルモード時においては、外部のＲＯＭライタ等からパラレル端子３４を介して各種データが入力され、メモリ制御レジスタ１２に書き込まれる。またメモリ制御レジスタ１２に書き込まれた各種データがパラレル端子３４を介して外部に出力される。この場合のレジスタアドレスは、パラレル端子３６から入力されるアドレスにより指定される。図１４に、メモリ制御レジスタ１２のレジスタ構成の例を示す。パラレル端子３４から入力されたメモリアドレスは、ビットＭＡ１５〜ＭＡ０に書き込まれる。同様にメモリデータは、不揮発性メモリブロックへのデータ書き込み時にはビットＭＤ７〜ＭＤ０に書き込まれ、データ読み出し時にはビットＭＤ７〜ＭＤ０から読み出される。メモリ制御レジスタ１２は、制御ビットＥＲＡＳＥ、ＦＬＡＳＨ、ＰＲＯＧ、ＰＲＯＴ、ＥＲ３４８等を有している。これらの制御ビットの書き込みや読み出しも、パラレル端子３４、３６を用いて行われる。
【００５９】
メモリ制御レジスタ１２のビットＭＡ１５〜ＭＡ０に書き込まれたメモリアドレスは、セレクタ２０を介して不揮発性メモリブロック１０に出力される。そしてデータ書き込み時には、メモリ制御レジスタ１２のビットＭＤ７〜ＭＤ０に書き込まれたメモリデータが、セレクタ２４を介して不揮発性メモリブロック１０に出力され、上記メモリアドレス位置に書き込まれる。一方、データ読み出し時には、上記メモリアドレス位置から不揮発性メモリブロック１０のデータが読み出され、セレクタ２４を介してメモリ制御レジスタ１２のＭＤ７〜ＭＤ０に書き込まれる。
【００６０】
不揮発性メモリブロック１０は、図１４に示す各種制御ビットにより制御される。例えば不揮発性メモリブロック１０のデータを消去する場合には、ＥＲＡＳＥをイネーブルにし、全消去動作を行いたい場合には、ＦＬＡＳＨをイネーブルする。また不揮発性メモリブロック１０にデータを書き込みたい場合には、ＰＲＯＧをイネーブルにする。
【００６１】
図１４の制御ビットは、図１３の読み出し禁止制御回路１４も制御している。例えば、不揮発性メモリブロック１０のデータ読み出しを禁止したい場合にはＰＲＯＴをＨレベルにし、データ読み出しを許可したい場合にはＰＲＯＴをＬレベルにする。これにより読み出し禁止制御回路１４が内蔵するＥＥＰＲＯＭに、読み出し禁止又は許可の設定が記憶される。読み出しの禁止が設定された場合には、読み出し禁止制御信号１５がアクティブになり、不揮発性メモリブロック１０のデータ読み出しが禁止される。また読み出し禁止制御回路１４のＥＥＰＲＯＭの消去・書き込みも禁止される。そして不揮発性メモリブロック１０のデータが全て消去されたことが検出されると（図１３のＥＲ３４８参照）、読み出し禁止制御回路１４のＥＥＰＲＯＭの消去・書き込みが許可される。これにより、不揮発性メモリブロック１０のデータ読み出しの禁止又は許可を再度設定することが可能になる。
【００６２】
以上説明したパラレルモードによれば、図１１と同様に、外部から書き込み制御回路を介して直接に、読み出し禁止を設定したり不揮発性メモリブロックにデータをプログラミングしたりすることが可能になる。
【００６３】
（３）シリアルモード
シリアルモード時においては、マスクＲＯＭ１６に格納されるプログラムに基づきＣＰＵ１８が動作する。またシリアル端子３８を介して外部とメモリ制御レジスタ１２との間のデータのやり取りが行われる。マスクＲＯＭ１６に格納されるプログラムに基づき動作するＣＰＵ１８は、図１４のビットＳＣ３〜ＳＣ０やビットＳＳ３〜ＳＳ０を用いて、ビットＳＤ７〜ＳＤ０に格納されたデータを解析する。そして、例えばＳＤ７〜ＳＤ０に格納されたデータがメモリアドレスであると判断した場合には、それをビットＭＡ１５〜ＭＡ０に格納し、メモリデータであると判断した場合には、それをビットＭＤ７〜ＭＤ０に格納する。また制御ビットであると判断した場合には、それを対応する制御ビットに格納する。このシリアルモードによれば、不揮発性メモリブロック１０へのデータのプログラミングを少ない端子数で実現できる。したがって、例えば、システム基板にマイクロコンピュータが実装された状態でプログラミングを行うこと等が可能となる。
【００６４】
以上説明したシリアルモードによれば、図１と同様に、ＣＰＵを動作させて、読み出し禁止を設定したり不揮発性メモリブロックにデータをプログラミングしたりすることが可能になる。
【００６５】
（４）出力制御回路
図１５（Ａ）に不揮発性メモリブロック１０が含む出力制御回路４０及び出力バッファ４２の構成例を示し、図１５（Ｂ）にその真理値表を示す。図１５（Ａ）の構成は図１０（Ａ）の構成と同様である。
【００６６】
ＣＰＵアクセス要求信号１３０９は、通常動作モード時にアクティブ（Ｈレベル）になる。そして図１５（Ｂ）に示すように、ＣＰＵアクセス要求信号１３０９がアクティブになると、読み出し禁止制御信号１３０８の状態に依存せずに信号１３１０はＨレベルになる。そして、ＣＰＵからの読み出し信号１３１４がアクティブになると、センスアンプの出力信号１３１１、１３１２、１３１３がデータバス１３１８（図１３の３２）へ出力される。
【００６７】
一方、ＣＰＵアクセス要求信号１３０９は、通常動作モード時以外のパラレルモード時やシリアルモード時等には非アクティブ（Ｌレベル）になる。そして、読み出し禁止制御信号１３０８がＨレベル（禁止）で、ＣＰＵアクセス要求信号１３０９がＬレベル（非アクティブ）の場合は、信号１３１０はＬレベルとなる。これによりデータバス１３１８へはＬレベルの固定値が出力される。
【００６８】
１１．電子機器
図１６に、以上説明したマイクロコンピュータを含む電子機器の機能ブロック図の一例を示す。この電子機器は、マイクロコンピュータ（半導体装置）１０００と入力部１０３０と画像出力部１０３２と音出力部１０３４とを含む。またマイクロコンピュータ１０００は、ＣＰＵ１００２、不揮発性メモリブロック１００４、読み出し禁止制御回路１００６、書き込み制御回路１００８、マスクＲＯＭ１０１０、ＲＡＭ１０１２、タイマ１０１４、入力ポート１０１６、画像出力制御部１０１８、音出力制御部１０２０、電源生成部１０２２、バス（アドレス、データ）１０２４を含む。
【００６９】
ここでＲＡＭ１０１２は、ＣＰＵ１００２などの作業領域となるものである。タイマ１０１４は、時計、カレンダーなどの各種の計時機能を有するものである。入力ポート１０１６は、入力部１０３０から入力されるデータを受け付けるためのものである。画像出力制御部１０１８は、ＬＣＤやＣＲＴなどの画像出力部１０３２での画像出力を制御するためのものである。画像出力部１０３２がＬＣＤである場合には、画像出力制御部１０１８はＬＣＤドライバになる。音出力制御部１０２０は、スピーカなどの音出力部１０３４での音出力を制御するためのものである。電子機器がゲーム機である場合には、ゲーム音の出力の制御を行う。電源生成部１０２２は、マイクロコンピュータ１０００で使用される各種電源（例えばＥＥＰＲＯＭ用の高電圧電源）を生成するためのものである。
【００７０】
図１７（Ａ）に、電子機器の１つである携帯型ゲーム機の外観図の例を示す。ユーザは、入力部である操作ボタン１０４０や十字キー１０４２を用いて、操作データを入力する。そしてユーザからの操作データと不揮発性メモリブロック等に書き込まれたゲームプログラムとに基づいてゲーム画像、ゲーム音が生成され、これらのゲーム画像、ゲーム音がディスプレイ１０４６、スピーカ１０４８により出力される。本実施形態によれば、不揮発性メモリブロックに書き込まれたゲームプログラムが第三者により不正に複製されるのを防止できる。また、ゲームプログラムに読み出し禁止の保護をかけた状態でゲーム機を出荷し、市場の反応を調べた後に回収し、回収したゲーム機のゲームプログラムをバージョンアップ版に書き換えて再出荷することも可能となる。この場合、不揮発性メモリブロックの全てのデータを消去することで、ゲームプログラムの書き換えが可能になる。
【００７１】
図１７（Ｂ）に、電子機器の１つである電子手帳の外観図の例を示す。ユーザは、入力部であるキーボード１０５０により所望のデータを入力する。そして、ユーザが電子手帳に記憶させた文字や数字などの情報等は、ディスプレイ１０５２により表示される。本実施形態によれば、電子手帳を動作させるためのプログラム等の機密を保護できると共に、電子手帳やこの電子手帳が含むマイクロコンピュータの再利用を図ることが可能になる。
【００７２】
図１７（Ｃ）に、電子機器の１つである携帯型オーディオ機器（ＭＤ、ＣＤ、カセットデッキ）の外観図を示す。この場合、例えばヘッドホンのリモコン１０６０に本実施形態のマイクロコンピュータが内蔵される。ユーザは、リモコン１０６０のディスプレイ１０６４の表示内容を確認しながら操作ボタン１０６２を操作して、オーディオ装置の再生や早送りなどの操作を行う。本実施形態によれば、リモコンを動作させるためのプログラム等の機密を保護できると共に、リモコンやこのリモコンが含むマイクロコンピュータの再利用を図ることが可能になる。
【００７３】
なお本実施形態が適用できる電子機器は、図１７（Ａ）、（Ｂ）、（Ｃ）に示したものに限られるものではなく、情報記憶媒体（ＣＤ−ＲＯＭ、ＤＶＤ等）の読み出し装置、携帯電話、プリンタ、カーナビゲーションシステム、パーソナルコンピュータ等の種類の電子機器に適用できる。
【００７４】
なお本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【００７５】
例えば本実施形態では、半導体装置の１つであるマイクロコンピュータに本発明を適用した場合について説明したが、本発明はこれに限らず種々の半導体装置に適用できる。例えば図１８に、論理機能ブロックであるゲートアレイブロック５０９を含む半導体装置の機能ブロック図の例を示す。図１１と異なるのは、ＣＰＵの代わりにゲートアレイブロック５０９が設けられている点である。その他については図１１と同様であるため詳細な説明は省略する。ゲートアレイブロック５０９に、ＤＳＰ、エラー訂正、画像生成、音生成、データ圧縮などの各種の論理機能を持たせることで、不揮発性メモリブロック５２０に書き込まれたデータに基づく各種の処理が可能になる。
【００７６】
また本実施形態では不揮発性メモリがＥＥＰＲＯＭである場合を例にとり説明を行ったが、本発明における不揮発性メモリとしては、ＥＥＰＲＯＭ以外にも例えば強誘電体メモリなどの種々のメモリを考えることができる。
【００７７】
また読み出し禁止の設定手法や、全てのデータが検出されたことを検出する手法や、読み出し禁止の解除手法も、本実施形態で説明したものが特に望ましいが、これに限定されるものではない。
【００７８】
また読み出し禁止手段の構成も、本実施形態で説明したものが特に望ましいが、これに限定されるものではない。
【００７９】
【図面の簡単な説明】
【図１】本実施形態のマイクロコンピュータの構成例を示す機能ブロック図である。
【図２】読み出し禁止制御回路の構成例を示す機能ブロック図である。
【図３】図３（Ａ）、（Ｂ）は、読み出し禁止制御回路の動作について説明するための図である。
【図４】図４（Ａ）は書き込み回路の構成例を示す図であり、図４（Ｂ）はその動作を説明するためのタイミングチャート図である。
【図５】図５（Ａ）、（Ｂ）、（Ｃ）は、全てのデータが消去されたことを検出する種々の手法について説明するための図である。
【図６】電源オン時の動作について説明するためのタイミングチャート図である。
【図７】メモリセルアレイとＥＥＰＲＯＭを別々に制御する手法について説明するための図である。
【図８】読み出し禁止制御回路の構成の他の例を示す機能ブロック図である。
【図９】図９（Ａ）は読み出し回路の構成例を示す図であり、図９（Ｂ）はその真理値表を示す図である。
【図１０】図１０（Ａ）、（Ｂ）は、出力制御回路及び出力バッファの構成例を示す図である。
【図１１】マイクロコンピュータの構成の他の例を示す機能ブロック図である。
【図１２】図１２（Ａ）、（Ｂ）は、外部読み出し制御回路の構成例を示す図である。
【図１３】マイクロコンピュータの構成の他の例を示す機能ブロック図である。
【図１４】メモリ制御レジスタのレジスタ構成について説明するための図である。
【図１５】図１５（Ａ）は、出力制御回路及び出力バッファの構成例を示す図であり、図１５（Ｂ）はその真理値表を示す図である。
【図１６】マイクロコンピュータを含む電子機器の構成例を示す機能ブロック図である。
【図１７】図１７（Ａ）、（Ｂ）、（Ｃ）は、種々の電子機器の外観図の例を示す図である。
【図１８】論理機能ブロックを含む半導体装置の構成例を示す機能ブロック図である。
【符号の説明】
１００ 不揮発性メモリセルアレイ
１０１ Ｙデコーダ
１０２ センスアンプ
１０３ 出力バッファ
１０４ Ｘデコーダ
１０５ アドレスマルチプレクサ
１０６ 制御回路
１０７ 読み出し禁止制御回路
１０８ 書き込み制御回路
１０９ ＣＰＵ
１１０ 出力制御回路
１１１ 読み出し禁止制御信号
１１２ 書き込み制御回路からの制御信号
１１３ ＣＰＵからの制御信号
１１４ ＣＰＵからのアドレス信号
１１５ データバス
１１６ 書き込み制御回路からのアドレス信号
１１７ 読み出し禁止設定信号
１１８ 入力バッファ
２００ 不揮発性メモリセルアレイ
２０１ Ｙデコーダ
２０２ センスアンプ
２０３ 出力バッファ
２０４ Ｘデコーダ
２０５ アドレスマルチプレクサ
２０６ 制御回路
２０７ 読み出し禁止制御回路
２０８ 書き込み制御回路
２０９ ＣＰＵ
２１０ 出力制御回路
２１１ 読み出し禁止制御信号
２１２ 書き込み制御回路からの制御信号
２１３ ＣＰＵからの制御信号
２１４ ＣＰＵからのアドレス信号
２１５ データバス
２１６ 書き込み制御回路からのアドレス信号
２１７ 読み出し禁止設定信号
２１８ 入力バッファ
３０１ 読み出し禁止制御回路
３０２ 読み出し禁止ＮＡＮＤゲート
３０３ 読み出し禁止ＮＡＤＮゲート
３０４ 読み出し禁止ＮＡＮＤゲート
３０５ クロックドインバータ
３０６ クロックドインバータ
３０７ クロックドインバータ
３０８ 読み出し禁止制御信号
３０９ ＣＰＵアクセス信号
３１０ 読み出し禁止信号
３１１ センスアンプ出力信号
３１２ センスアンプ出力信号
３１３ センスアンプ出力信号
３１４ 読み出し信号
３１５ データ信号
３１６ データ信号
３１７ データ信号
４０１ 読み出し禁止制御回路
４０２ 読み出し禁止ＮＯＲゲート
４０３ 読み出し禁止ＮＯＲゲート
４０４ 読み出し禁止ＮＯＲゲート
４０５ クロックドインバータ
４０６ クロックドインバータ
４０７ クロックドインバータ
４０８ 読み出し禁止制御信号
４０９ ＣＰＵアクセス信号
４１０ 読み出し禁止信号
４１１ センスアンプ出力信号
４１２ センスアンプ出力信号
４１３ センスアンプ出力信号
４１４ 読み出し信号
４１５ データ信号
４１６ データ信号
４１７ データ信号
５００ 不揮発性メモリセルアレイ
５０１ Ｙデコーダ
５０２ センスアンプ
５０３ 出力バッファ
５０４ Ｘデコーダ
５０５ アドレスマルチプレクサ
５０６ 制御回路
５０７ 読み出し禁止制御回路
５０８ 書き込み制御回路
５０９ ゲートアレイブロック
５１０ 出力制御回路
５１１ 読み出し禁止制御信号
５１２ 書き込み制御回路からの制御信号
５１３ ゲートアレイブロックからの制御信号
５１４ ゲートアレイブロックからのアドレス信号
５１５ データバス
５１６ 書き込み制御回路からのアドレス信号
５１７ 読み出し禁止設定信号
５１８ 入力バッファ
６０１ ＥＥＰＲＯＭ
６０２ 読み出し回路
６０３ 書き込み回路
６０４ ＥＥＰＲＯＭ出力信号
６０５ 読み出し禁止制御信号
６０６ 制御信号（消去・書き込み信号）
６０７ 制御信号（消去・書き込み信号）
６０８ 全消去信号
７０１ ＥＥＰＲＯＭ
７０２ 読み出し回路
７０３ 書き込み回路
７０４ ＥＥＰＲＯＭ
７０５ ＥＥＰＲＯＭの出力信号
７０６ 読み出し禁止制御信号
７０７ 制御信号（消去・書き込み信号）
７０８ 制御信号（消去・書き込み信号）
７０９ 制御信号（消去・書き込み信号）
７１０ 全消去信号
７１１ ＥＥＰＲＯＭの出力信号
７１２ 読み出し禁止設定信号
８０１ 読み出し禁止ＡＮＤゲート
８０２ 読み出し禁止ＡＮＤゲート
８０３ 読み出し禁止ＡＮＤゲート
８０４ 読み出し禁止信号
８０５ データバス信号
８０６ データバス信号
８０７ データバス信号
８０８ データ出力信号
８０９ データ出力信号
８１０ データ出力信号
９０１ 読み出し禁止ＯＲゲート
９０２ 読み出し禁止ＯＲゲート
９０３ 読み出し禁止ＯＲゲート
９０４ 読み出し禁止信号
９０５ データバス信号
９０６ データバス信号
９０７ データバス信号
９０８ データ出力信号
９０９ データ出力信号
９１０ データ出力信号
Claims (13)
- 半導体装置の外部から電気的にデータの消去・書き込みが可能な第一の不揮発性メモリと、
前記第一の不揮発性メモリに書き込まれたデータの外部からの読み出しを禁止し該データの機密を保護し、前記第一の不揮発性メモリの全てのデータが消去されたことを検出した場合に、前記第一の不揮発性メモリのデータ読み出し禁止を解除する読み出し禁止制御回路を含み、
前記読み出し禁止制御回路は、
電気的にデータの消去・書き込みが可能であり前記第一の不揮発性メモリのデータ読み出し禁止の設定を記憶する少なくとも一つの第二の不揮発性メモリと、
制御信号に含まれる消去信号を用いて、前記第二の不揮発性メモリの消去動作を行うと共に、読み出し禁止設定信号に基づいて、前記第二の不揮発性メモリに対して読み出し禁止を設定するか否かを判断し、読み出し禁止を設定する場合には、前記制御信号に含まれる書き込み信号を用いて、その設定を前記第二の不揮発性メモリに対して書き込む書き込み回路と、
前記第二の不揮発性メモリに書き込まれたデータを読み出し、前記第一の不揮発性メモリからのデータの読み出しの禁止と許可を制御するための読み出し禁止制御信号を出力する読み出し回路を含み、
前記読み出し回路からの前記読み出し禁止制御信号が、前記書き込み回路に対してフィードバックされ、
フィードバックされた前記読み出し禁止制御信号が読み出し禁止状態を示していない場合には、前記制御信号をそのまま前記第二の不揮発性メモリに伝えることで、前記書き込み回路による前記第二の不揮発性メモリに対する消去・書き込みが許可され、フィードバックされた前記読み出し禁止制御信号が読み出し禁止状態を示している場合には、前記制御信号を前記第二の不揮発性メモリに伝えないことで、前記書き込み回路による前記第二の不揮発性メモリに対する消去・書き込みが禁止され、
前記第一の不揮発性メモリの全てのデータが消去されたことが検出された場合には、前記制御信号をそのまま前記第二の不揮発性メモリに伝えることで、前記書き込み回路による前記第二の不揮発性メモリに対する消去・書き込みが許可されることを特徴とする半導体装置。 - 請求項１において、
前記第一の不揮発性メモリのデータを全消去動作により消去すると共に、前記第一の不揮発性メモリに対して前記全消去動作が行われたか否かに基づき、前記第一の不揮発性メモリの全てのデータが消去されたことを検出することを特徴とする半導体装置。 - 請求項１又は２において、
前記第一の不揮発性メモリのデータを、アドレスを指定してページ単位及びブロック単位のいずれかで消去すると共に、前記第一の不揮発性メモリの全アドレスのデータを読み出すことにより、前記第一の不揮発性メモリの全てのデータが消去されたこと検出することを特徴とする半導体装置。 - 請求項１乃至３のいずれかにおいて、
半導体装置の電源オン時に前記第二の不揮発性メモリの記憶内容を読み出し、読み出された記憶内容に基づいて前記第一の不揮発性メモリのデータ読み出しを禁止するか否かを判断することを特徴とする半導体装置。 - 請求項１乃至４のいずれかにおいて、
前記第一の不揮発性メモリの消去・書き込みと前記第二の不揮発性メモリの消去・書き込みとを別々に制御することを特徴とする半導体装置。 - 請求項１乃至５のいずれかにおいて、
前記読み出し禁止手段が、
前記第二の不揮発性メモリを複数含み、該複数の第二の不揮発性メモリの出力信号の中の少なくとも一つが読み出し禁止の設定となっている場合に、前記第一の不揮発性メモリからのデータ読み出しを禁止することを特徴とする半導体装置。 - 請求項１乃至６のいずれかにおいて、
前記第一の不揮発性メモリのデータ読み出しの禁止、データ読み出し禁止の解除を、内蔵するＣＰＵが動作して行うことを特徴とする半導体装置。 - 請求項１乃至７のいずれかにおいて、
前記読み出し禁止制御回路が、
前記第１の不揮発性メモリのデータを出力するための出力バッファを制御することで、該データの外部からの読み出しを禁止することを特徴とする半導体装置。 - 請求項１乃至８のいずれかにおいて、
前記読み出し禁止制御回路が、
前記第１の不揮発性メモリのデータを外部に読み出すための外部読み出し制御回路を制御することで、該データの外部からの読み出しを禁止することを特徴とする半導体装置。 - 請求項１乃至９のいずれかにおいて、
前記第一の不揮発性メモリに記憶されるデータに基づきＣＰＵ及び論理機能ブロックのいずれかが動作する通常動作モードにおいては、前記第一の不揮発性メモリのデータ読み出し禁止が設定されていても前記ＣＰＵ、前記論理機能ブロックによる前記第一の不揮発性メモリからのデータ読み出しを許可し、
前記通常動作モード以外のモードにおいては、前記第一の不揮発性メモリのデータ読み出し禁止が解除されていることを条件として前記第一の不揮発性メモリからのデータ読み出しを許可することを特徴とする半導体装置。 - 請求項１乃至１０のいずれかにおいて、
前記第一の不揮発性メモリに記憶されるデータに基づき動作するＣＰＵを含むことを特徴とする半導体装置。 - 請求項１乃至１０のいずれかにおいて、
前記第一の不揮発性メモリに記憶されるデータに基づき動作する論理機能ブロックを含むことを特徴とする半導体装置。 - 請求項１乃至１２のいずれかの半導体装置と、
前記半導体装置にデータを入力するための入力手段と、
前記半導体装置の制御の下で画像及び音の少なくとも一方を出力する手段とを含むことを特徴とする電子機器。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04118098A JP4000654B2 (ja) | 1997-02-27 | 1998-02-06 | 半導体装置及び電子機器 |
| US09/028,475 US6088262A (en) | 1997-02-27 | 1998-02-24 | Semiconductor device and electronic equipment having a non-volatile memory with a security function |
| KR10-1998-0005890A KR100456734B1 (ko) | 1997-02-27 | 1998-02-25 | 반도체장치및전자기기 |
| TW087102918A TW393606B (en) | 1997-02-27 | 1998-02-27 | Semiconductor device and electronic equipment |
| CN98105116A CN1123008C (zh) | 1997-02-27 | 1998-02-27 | 半导体装置及电子机器 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-44395 | 1997-02-27 | ||
| JP4439597 | 1997-02-27 | ||
| JP04118098A JP4000654B2 (ja) | 1997-02-27 | 1998-02-06 | 半導体装置及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10301855A JPH10301855A (ja) | 1998-11-13 |
| JP4000654B2 true JP4000654B2 (ja) | 2007-10-31 |
Family
ID=26380743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04118098A Expired - Lifetime JP4000654B2 (ja) | 1997-02-27 | 1998-02-06 | 半導体装置及び電子機器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6088262A (ja) |
| JP (1) | JP4000654B2 (ja) |
| KR (1) | KR100456734B1 (ja) |
| CN (1) | CN1123008C (ja) |
| TW (1) | TW393606B (ja) |
Families Citing this family (76)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000268584A (ja) * | 1999-03-15 | 2000-09-29 | Nec Corp | 不揮発性半導体記憶装置およびその製造方法 |
| EP1052646B1 (en) * | 1999-05-11 | 2004-07-14 | Fujitsu Limited | Non-volatile semiconductor memory device permitting data-read operation performed during data-write/erase operation |
| JP2001014871A (ja) * | 1999-06-29 | 2001-01-19 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP3892994B2 (ja) * | 1999-07-23 | 2007-03-14 | スパンション インク | コマンドの暗号化を可能にした不揮発性メモリ |
| US6957332B1 (en) | 2000-03-31 | 2005-10-18 | Intel Corporation | Managing a secure platform using a hierarchical executive architecture in isolated execution mode |
| US7356817B1 (en) | 2000-03-31 | 2008-04-08 | Intel Corporation | Real-time scheduling of virtual machines |
| US6976162B1 (en) | 2000-06-28 | 2005-12-13 | Intel Corporation | Platform and method for establishing provable identities while maintaining privacy |
| JP2002015584A (ja) * | 2000-06-29 | 2002-01-18 | Sanyo Electric Co Ltd | 不揮発性メモリのリードプロテクト回路 |
| US6331784B1 (en) | 2000-07-28 | 2001-12-18 | Atmel Corporation | Secure programmable logic device |
| US6256262B1 (en) * | 2000-08-08 | 2001-07-03 | Silicon Integrated Systems Corp. | High speed memory device having different read and write clock signals |
| US7793111B1 (en) | 2000-09-28 | 2010-09-07 | Intel Corporation | Mechanism to handle events in a machine with isolated execution |
| US7818808B1 (en) | 2000-12-27 | 2010-10-19 | Intel Corporation | Processor mode for limiting the operation of guest software running on a virtual machine supported by a virtual machine monitor |
| US7225441B2 (en) | 2000-12-27 | 2007-05-29 | Intel Corporation | Mechanism for providing power management through virtualization |
| US6907600B2 (en) | 2000-12-27 | 2005-06-14 | Intel Corporation | Virtual translation lookaside buffer |
| US7272831B2 (en) * | 2001-03-30 | 2007-09-18 | Intel Corporation | Method and apparatus for constructing host processor soft devices independent of the host processor operating system |
| FR2823364B1 (fr) * | 2001-04-05 | 2003-06-27 | St Microelectronics Sa | Dispositif et procede de protection partielle en lecture d'une memoire non volatile |
| US6459629B1 (en) * | 2001-05-03 | 2002-10-01 | Hrl Laboratories, Llc | Memory with a bit line block and/or a word line block for preventing reverse engineering |
| FI115356B (fi) * | 2001-06-29 | 2005-04-15 | Nokia Corp | Menetelmä audiovisuaalisen informaation käsittelemiseksi elektroniikkalaitteessa, järjestelmä ja elektroniikkalaite |
| FI115257B (fi) * | 2001-08-07 | 2005-03-31 | Nokia Corp | Menetelmä informaation käsittelemiseksi elektroniikkalaitteessa, järjestelmä, elektroniikkalaite ja suoritinlohko |
| US7191440B2 (en) * | 2001-08-15 | 2007-03-13 | Intel Corporation | Tracking operating system process and thread execution and virtual machine execution in hardware or in a virtual machine monitor |
| US20030212897A1 (en) * | 2001-08-18 | 2003-11-13 | Russell Dickerson | Method and system for maintaining secure semiconductor device areas |
| ITVA20010035A1 (it) * | 2001-10-16 | 2003-04-16 | St Microelectronics Srl | Dispositivo di memoria non volatile con doppia interfaccia di comunicazione seriale/parallela |
| US7024555B2 (en) | 2001-11-01 | 2006-04-04 | Intel Corporation | Apparatus and method for unilaterally loading a secure operating system within a multiprocessor environment |
| US7124273B2 (en) * | 2002-02-25 | 2006-10-17 | Intel Corporation | Method and apparatus for translating guest physical addresses in a virtual machine environment |
| US7631196B2 (en) | 2002-02-25 | 2009-12-08 | Intel Corporation | Method and apparatus for loading a trustable operating system |
| JP3891863B2 (ja) | 2002-03-07 | 2007-03-14 | 松下電器産業株式会社 | 半導体装置及び半導体装置の駆動方法 |
| US7069442B2 (en) | 2002-03-29 | 2006-06-27 | Intel Corporation | System and method for execution of a secured environment initialization instruction |
| US20030196100A1 (en) * | 2002-04-15 | 2003-10-16 | Grawrock David W. | Protection against memory attacks following reset |
| US7127548B2 (en) * | 2002-04-16 | 2006-10-24 | Intel Corporation | Control register access virtualization performance improvement in the virtual-machine architecture |
| US7139890B2 (en) | 2002-04-30 | 2006-11-21 | Intel Corporation | Methods and arrangements to interface memory |
| US6820177B2 (en) | 2002-06-12 | 2004-11-16 | Intel Corporation | Protected configuration space in a protected environment |
| US6996748B2 (en) * | 2002-06-29 | 2006-02-07 | Intel Corporation | Handling faults associated with operation of guest software in the virtual-machine architecture |
| US7124327B2 (en) * | 2002-06-29 | 2006-10-17 | Intel Corporation | Control over faults occurring during the operation of guest software in the virtual-machine architecture |
| JP2004038569A (ja) | 2002-07-03 | 2004-02-05 | Toshiba Lsi System Support Kk | 不揮発性メモリのデータ保護システム |
| EP1522078B1 (en) * | 2002-07-08 | 2007-08-29 | Nxp B.V. | Erasable and programmable non-volatile cell |
| US7165181B2 (en) * | 2002-11-27 | 2007-01-16 | Intel Corporation | System and method for establishing trust without revealing identity |
| US20040117532A1 (en) * | 2002-12-11 | 2004-06-17 | Bennett Steven M. | Mechanism for controlling external interrupts in a virtual machine system |
| US7073042B2 (en) * | 2002-12-12 | 2006-07-04 | Intel Corporation | Reclaiming existing fields in address translation data structures to extend control over memory accesses |
| US20040117318A1 (en) * | 2002-12-16 | 2004-06-17 | Grawrock David W. | Portable token controlling trusted environment launch |
| US7900017B2 (en) | 2002-12-27 | 2011-03-01 | Intel Corporation | Mechanism for remapping post virtual machine memory pages |
| US20040128528A1 (en) * | 2002-12-31 | 2004-07-01 | Poisner David I. | Trusted real time clock |
| US7076802B2 (en) | 2002-12-31 | 2006-07-11 | Intel Corporation | Trusted system clock |
| US7424709B2 (en) * | 2003-09-15 | 2008-09-09 | Intel Corporation | Use of multiple virtual machine monitors to handle privileged events |
| US8079034B2 (en) | 2003-09-15 | 2011-12-13 | Intel Corporation | Optimizing processor-managed resources based on the behavior of a virtual machine monitor |
| US7739521B2 (en) | 2003-09-18 | 2010-06-15 | Intel Corporation | Method of obscuring cryptographic computations |
| US7237051B2 (en) * | 2003-09-30 | 2007-06-26 | Intel Corporation | Mechanism to control hardware interrupt acknowledgement in a virtual machine system |
| US20050080934A1 (en) | 2003-09-30 | 2005-04-14 | Cota-Robles Erik C. | Invalidating translation lookaside buffer entries in a virtual machine (VM) system |
| US20050108171A1 (en) * | 2003-11-19 | 2005-05-19 | Bajikar Sundeep M. | Method and apparatus for implementing subscriber identity module (SIM) capabilities in an open platform |
| US6879518B1 (en) | 2003-11-21 | 2005-04-12 | Atmel Corporation | Embedded memory with security row lock protection |
| US8156343B2 (en) | 2003-11-26 | 2012-04-10 | Intel Corporation | Accessing private data about the state of a data processing machine from storage that is publicly accessible |
| US7171633B1 (en) * | 2003-12-12 | 2007-01-30 | Altera Corporation | Estimating quality during early synthesis |
| US8037314B2 (en) | 2003-12-22 | 2011-10-11 | Intel Corporation | Replacing blinded authentication authority |
| US7802085B2 (en) | 2004-02-18 | 2010-09-21 | Intel Corporation | Apparatus and method for distributing private keys to an entity with minimal secret, unique information |
| US7620949B2 (en) | 2004-03-31 | 2009-11-17 | Intel Corporation | Method and apparatus for facilitating recognition of an open event window during operation of guest software in a virtual machine environment |
| US7840962B2 (en) | 2004-09-30 | 2010-11-23 | Intel Corporation | System and method for controlling switching between VMM and VM using enabling value of VMM timer indicator and VMM timer value having a specified time |
| US8146078B2 (en) | 2004-10-29 | 2012-03-27 | Intel Corporation | Timer offsetting mechanism in a virtual machine environment |
| US8924728B2 (en) | 2004-11-30 | 2014-12-30 | Intel Corporation | Apparatus and method for establishing a secure session with a device without exposing privacy-sensitive information |
| US8533777B2 (en) | 2004-12-29 | 2013-09-10 | Intel Corporation | Mechanism to determine trust of out-of-band management agents |
| US7395405B2 (en) | 2005-01-28 | 2008-07-01 | Intel Corporation | Method and apparatus for supporting address translation in a virtual machine environment |
| US7602309B2 (en) * | 2005-04-18 | 2009-10-13 | Sony Ericsson Mobile Communications Ab | Methods, electronic devices, and computer program products for managing data in electronic devices responsive to written and/or audible user direction |
| JP4584044B2 (ja) | 2005-06-20 | 2010-11-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7809957B2 (en) | 2005-09-29 | 2010-10-05 | Intel Corporation | Trusted platform module for generating sealed data |
| KR100866951B1 (ko) | 2005-10-28 | 2008-11-05 | 삼성전자주식회사 | 메모리에 저장된 데이터를 보호할 수 있는 프로그래머블프로세서 및 방법 |
| JP4881606B2 (ja) * | 2005-11-04 | 2012-02-22 | 株式会社日立製作所 | ユニバーサルメモリ及びこれを用いた情報処理装置 |
| KR100675010B1 (ko) * | 2006-02-03 | 2007-01-29 | 삼성전자주식회사 | 하이브리드 하드디스크 드라이브의 캐시 제어 방법, 이에적합한 기록 매체 그리고 이에 적합한 장치 |
| US8014530B2 (en) | 2006-03-22 | 2011-09-06 | Intel Corporation | Method and apparatus for authenticated, recoverable key distribution with no database secrets |
| US8164656B2 (en) * | 2007-08-31 | 2012-04-24 | Unity Semiconductor Corporation | Memory emulation in an image capture device |
| US8165621B2 (en) * | 2007-10-10 | 2012-04-24 | Unity Semiconductor Corporation | Memory emulation in a cellular telephone |
| US7983099B2 (en) * | 2007-12-20 | 2011-07-19 | Mosaid Technologies Incorporated | Dual function compatible non-volatile memory device |
| US8276042B2 (en) | 2009-02-03 | 2012-09-25 | Micron Technology, Inc. | Determining sector status in a memory device |
| JP4865064B2 (ja) * | 2010-07-01 | 2012-02-01 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5730034B2 (ja) | 2011-01-21 | 2015-06-03 | スパンション エルエルシー | 半導体装置 |
| GB2503470B (en) * | 2012-06-27 | 2014-08-13 | Nordic Semiconductor Asa | Memory protection |
| KR101991905B1 (ko) | 2012-07-19 | 2019-06-24 | 삼성전자주식회사 | 불휘발성 메모리, 불휘발성 메모리의 읽기 방법 및 불휘발성 메모리를 포함하는 메모리 시스템 |
| CN104598402B (zh) * | 2014-12-30 | 2017-11-10 | 北京兆易创新科技股份有限公司 | 一种闪存控制器和闪存控制器的控制方法 |
| CN109376031B (zh) * | 2018-09-27 | 2022-10-25 | 潍柴动力股份有限公司 | 一种防止eeprom存储区校验误判发生的方法及装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62194565A (ja) * | 1986-02-21 | 1987-08-27 | Hitachi Micro Comput Eng Ltd | 不揮発性メモリ内臓ｌｓｉ |
| JPS63106851A (ja) * | 1986-10-24 | 1988-05-11 | Hitachi Ltd | デ−タ処理装置 |
| JPH02138635A (ja) * | 1988-11-18 | 1990-05-28 | Sanyo Electric Co Ltd | Ｅｐｒｏｍ内蔵マイクロコンピュータのプログラムデータ機密保護回路 |
| JP2538373B2 (ja) * | 1990-02-27 | 1996-09-25 | 三洋電機株式会社 | マイクロコンピュ―タの機密保持回路 |
| KR0127326B1 (ko) * | 1993-12-29 | 1997-12-29 | 문정환 | 이피롬 내장형 반도체 집적회로 |
| JPH08292915A (ja) * | 1995-04-20 | 1996-11-05 | Matsushita Electric Ind Co Ltd | 不揮発性メモリ内蔵の集積回路装置 |
| US5818771A (en) * | 1996-09-30 | 1998-10-06 | Hitachi, Ltd. | Semiconductor memory device |
| JP3268732B2 (ja) * | 1996-10-21 | 2002-03-25 | 株式会社東芝 | 不揮発性半導体メモリ |
| KR100255161B1 (ko) * | 1996-12-24 | 2000-05-01 | 김영환 | 플래쉬 메모리셀의 섹터 보호 회로 |
| JPH11110293A (ja) * | 1997-09-29 | 1999-04-23 | Mitsubishi Electric Corp | 不揮発性メモリ制御回路 |
-
1998
- 1998-02-06 JP JP04118098A patent/JP4000654B2/ja not_active Expired - Lifetime
- 1998-02-24 US US09/028,475 patent/US6088262A/en not_active Expired - Lifetime
- 1998-02-25 KR KR10-1998-0005890A patent/KR100456734B1/ko not_active IP Right Cessation
- 1998-02-27 TW TW087102918A patent/TW393606B/zh not_active IP Right Cessation
- 1998-02-27 CN CN98105116A patent/CN1123008C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1123008C (zh) | 2003-10-01 |
| CN1193168A (zh) | 1998-09-16 |
| US6088262A (en) | 2000-07-11 |
| KR100456734B1 (ko) | 2005-04-06 |
| KR19980071673A (ko) | 1998-10-26 |
| JPH10301855A (ja) | 1998-11-13 |
| TW393606B (en) | 2000-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4000654B2 (ja) | 半導体装置及び電子機器 | |
| US8281411B2 (en) | Security memory device and method for making same | |
| US8316200B2 (en) | Microcomputer, electronic instrument, and flash memory protection method | |
| JP4079550B2 (ja) | 不正読み出しを防止した不揮発性メモリ | |
| JP4079552B2 (ja) | 不正コピーを防止した不揮発性半導体メモリ | |
| JP3729638B2 (ja) | メモリデバイス | |
| JP2008293442A (ja) | 情報処理装置 | |
| US6996006B2 (en) | Semiconductor memory preventing unauthorized copying | |
| JP2008225672A (ja) | 半導体メモリ装置 | |
| JP2004259385A (ja) | 半導体記憶装置 | |
| JP2002015584A (ja) | 不揮発性メモリのリードプロテクト回路 | |
| TW550807B (en) | Semiconductor memory device | |
| WO2001061503A1 (en) | Nonvolatile memory | |
| JP2004287541A (ja) | 不揮発性メモリのアクセス制御システム | |
| JPWO2006040798A1 (ja) | 半導体集積回路装置および電子システム | |
| US7159124B2 (en) | Non-volatile semiconductor memory that prevents unauthorized reading | |
| TWI436367B (zh) | 具有寫入保護機制之非揮發性快閃記憶體運作方法 | |
| JP3028567B2 (ja) | Ｅｅｐｒｏｍ内蔵マイクロコンピュータ | |
| US7941589B2 (en) | Semiconductor memory and information processing system | |
| JP3695931B2 (ja) | マイクロコンピュータ | |
| JP2002007372A (ja) | 半導体装置 | |
| JPH0697442B2 (ja) | マイクロコンピユ−タ | |
| JP2000347944A (ja) | 不揮発性メモリ内蔵マイクロコンピュータ | |
| JP2002251595A (ja) | メモリカード | |
| JPH07152719A (ja) | マイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060608 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060608 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060704 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060803 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060908 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070724 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070806 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120824 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130824 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |