JP2004287541A - 不揮発性メモリのアクセス制御システム - Google Patents
不揮発性メモリのアクセス制御システム Download PDFInfo
- Publication number
- JP2004287541A JP2004287541A JP2003075714A JP2003075714A JP2004287541A JP 2004287541 A JP2004287541 A JP 2004287541A JP 2003075714 A JP2003075714 A JP 2003075714A JP 2003075714 A JP2003075714 A JP 2003075714A JP 2004287541 A JP2004287541 A JP 2004287541A
- Authority
- JP
- Japan
- Prior art keywords
- nonvolatile memory
- access control
- command
- cpu
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
- G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【課題】システム作成者が改竄防止を必要とする情報の書き込みを自由にでき、かつ当該情報の改竄を確実に防止できる不揮発性メモリのアクセス制御システムを提供する。
【解決手段】ブートＲＯＭに格納したシステム初期化のためのプログラムに従ってＣＰＵが不揮発性メモリ６上に書き換え禁止領域を設定し、かつ当該書き換え禁止領域上に設定した書き込み済みフラグＦに従ってアクセス制御回路が書き換え許可／禁止の制御を行う。
【選択図】 図２
【解決手段】ブートＲＯＭに格納したシステム初期化のためのプログラムに従ってＣＰＵが不揮発性メモリ６上に書き換え禁止領域を設定し、かつ当該書き換え禁止領域上に設定した書き込み済みフラグＦに従ってアクセス制御回路が書き換え許可／禁止の制御を行う。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、不揮発性メモリのアクセス制御システムに関するものである。
【０００２】
【従来の技術】
ある従来技術によれば、課金情報、残金情報などを記憶するための不揮発性メモリに特定アドレスの書き込み回数制限回路を設けることで、ＩＣカードの不正使用を防止する（特許文献１参照）。
【０００３】
他の従来技術によれば、不揮発性メモリ上にデータとプログラムとを混在させ得るように、特定アドレス領域のみデータの書き換えを可能とし、プログラム格納のための他のアドレス領域ではハードウェアにて書き換えを禁止する（特許文献２参照）。
【０００４】
【特許文献１】
特開平８−３２９２０８号公報
【特許文献２】
特開平１１−１１０２８７号公報
【０００５】
【発明が解決しようとする課題】
例えば携帯電話において音楽、映画などの有料コンテンツの配信を受ける場合には、ユーザＩＤ及びパスワードといった個人認証情報が必要である。また、暗号化されたコンテンツを復号するためには鍵情報が必要である。これらの情報を不揮発性メモリに格納して利用する場合には、その改竄を防止するセキュリティ対策が重要である。
【０００６】
ところが、上記特定アドレスの書き込み回数制限回路を不揮発性メモリに設ける従来技術では、システム作成者が改竄防止を必要とする情報の書き込みに失敗した場合に、再書き込みが不能になるおそれがある。
【０００７】
本発明の目的は、システム作成者が改竄防止を必要とする情報の書き込みを自由にでき、かつ当該情報の改竄を確実に防止できる不揮発性メモリのアクセス制御システムを提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明は、ブートＲＯＭに格納したシステム初期化のためのプログラムに従ってＣＰＵが不揮発性メモリ上に書き換え禁止領域を設定し、かつ当該書き換え禁止領域上に設定した書き込み済みフラグに従ってアクセス制御回路が書き換え許可／禁止の制御を行うこととしたものである。
【０００９】
具体的に説明すると、本発明は、不揮発性メモリと、システム初期化のためのプログラムを格納したブートＲＯＭと、不揮発性メモリへのコマンドを発行するためのＣＰＵと、当該ＣＰＵからコマンドを受け取って不揮発性メモリへのアクセスを制御するためのアクセス制御回路とを備えた構成を採用し、ＣＰＵは、システムの電源起動ごとに、ブートＲＯＭに格納したシステム初期化のためのプログラムを実行することにより不揮発性メモリ上に書き換え禁止領域を、当該書き換え禁止領域上に書き込み済みフラグをそれぞれ１回だけ設定するように動作し、アクセス制御回路は、書き込み済みフラグの状態を確認するまでは不揮発性メモリの如何なる書き込みも認めず、書き込み済みフラグの状態を確認した後は、当該書き込み済みフラグが書き換え禁止を示さなければ書き換え禁止領域への書き込みを何度でも許可するが、当該書き込み済みフラグに書き換え禁止を設定した後は書き換え禁止領域への書き込みを一切認めないこととしたものである。
【００１０】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。
【００１１】
図１は、本発明に係る不揮発性メモリのアクセス制御システムの全体構成例を示している。図１の不揮発性メモリのアクセス制御システム１において、２はＣＰＵ、３はＳＲＡＭ、４はブートＲＯＭ、５はアクセス制御回路、６は不揮発性メモリ、７はシステムバスである。ＣＰＵ２、ＳＲＡＭ３及びブートＲＯＭ４は、システムバス７に接続されている。アクセス制御回路５は、不揮発性メモリ６とシステムバス７との間に介在する。ＳＲＡＭ３は、プログラム又はデータを格納するためのメモリである。ブートＲＯＭ４は、システム初期化のためのプログラムを格納したメモリである。不揮発性メモリ６は、例えばフラッシュメモリである。ＣＰＵ２は、ＳＲＡＭ３に格納したプログラム又はブートＲＯＭ４に格納したプログラムを実行することにより、不揮発性メモリ２へのアクセスのためのコマンドを発行する。アクセス制御回路５は、ＣＰＵ２からコマンドを受け取って不揮発性メモリ６へのアクセスを制御するための回路である。
【００１２】
図２は、図１中の不揮発性メモリ６の内部構成を示している。不揮発性メモリ６は、例えばアドレス００００ｈから７ＦＦＦｈまでの書き換え可能領域と、アドレス８０００ｈからＦＦＦＦｈまでの書き換え禁止領域とに分割される（ｈは１６進数表記：以下同じ）。更に、書き換え禁止領域上の例えばアドレスＦＦＦ０ｈで指定される１バイト中に１ビットの書き込み済みフラグＦが設定される。以下の説明では、不揮発性メモリ６の初期状態では全ビットの値が「１」であるものとする。したがって、書き込み済みフラグＦの初期値も「１」である。ここでは、「Ｆ＝１」が書き換え許可を、「Ｆ＝０」が書き換え禁止をそれぞれ示すものとする。
【００１３】
図３は、図１中のアクセス制御回路５の内部構成を示している。図３のアクセス制御回路５は、レジスタファイル１０と、コマンド解析部２０と、ライト／リード信号発行部３０とを備えている。レジスタファイル１０は、書き換え禁止領域アドレスレジスタ１１と、書き換え禁止領域アドレスマスクレジスタ１２と、書き換え禁止セクタアドレスレジスタ１３と、書き込み済みフラグアドレスレジスタ１４と、書き込み済みフラグビットレジスタ１５と、書き込み済みフラグチェックコマンドレジスタ１６と、レジスタステートマシン１７とを有するものである。コマンド解析部２０は、ＣＰＵ２からシステムバス７を介して受け取ったコマンドを、レジスタファイル１０を参照しながら解析する。ライト／リード信号発行部３０は、コマンド解析部２０での解析結果に従って不揮発性メモリ６の書き込み（ライト）／読み出し（リード）／消去（イレーズ）のための信号を発行する。特に不揮発性メモリ６上の書き込み済みフラグＦを含む１バイトにアクセスする場合には、ライト／リード信号発行部３０は、書き込み済みフラグアドレスレジスタ１４と、書き込み済みフラグチェックコマンドレジスタ１６とを参照する。
【００１４】
図１中のＣＰＵ２は、システムの電源起動ごとに、ブートＲＯＭ４に格納したシステム初期化のためのプログラムを実行することにより不揮発性メモリ６上に書き換え禁止領域を、当該書き換え禁止領域上に書き込み済みフラグＦをそれぞれ１回だけ設定するように動作する。図２の例に従えば、書き換え禁止領域アドレスレジスタ１１に８０００ｈが、書き換え禁止領域アドレスマスクレジスタ１２に７ＦＦＦｈがそれぞれ設定される。また、書き込み済みフラグアドレスレジスタ１４にＦＦＦ０ｈが、書き込み済みフラグビットレジスタ１５に３ｈがそれぞれ設定される。
【００１５】
図３のアクセス制御回路５は、ＣＰＵ２から書き込み済みフラグチェックコマンドが与えられて書き込み済みフラグＦの状態を確認するまでは不揮発性メモリ６の如何なる書き込みも認めず、書き込み済みフラグＦの状態を確認した後は、当該書き込み済みフラグＦが書き換え許可（Ｆ＝１）を示す限りは書き換え禁止領域への書き込みを何度でも許可するが、当該書き込み済みフラグＦに書き換え禁止（Ｆ＝０）を設定した後は書き換え禁止領域への書き込みを一切認めないように動作する。したがって、システム作成者が改竄防止を必要とする情報の書き込みを自由にでき、かつ当該情報の改竄を確実に防止できる。
【００１６】
図３中のコマンド解析部２０は、ＣＰＵ２から受け取ったコマンドが不揮発性メモリ６の書き込み又は消去を示し、その書き込み先又は消去先が不揮発性メモリ６の書き換え禁止領域であり、かつ書き込み済みフラグＦが書き換え禁止（Ｆ＝０）を示す場合には、ＣＰＵ２から受け取ったコマンドをライト／リード信号発行部３０に伝達しないように動作する。
【００１７】
図４は、図３中のレジスタステートマシン１７の動作を示している。レジスタステートマシン１７は初期状態として、状態１にある。状態１においてＣＰＵ２により書き換え禁止領域アドレスレジスタ１１が設定されると、状態２に遷移する。設定されなければ状態１を保つ。状態２において書き換え禁止領域アドレスマスクレジスタ１２が設定されると、状態３に遷移する。設定されなければ状態２を保つ。状態３において書き換え禁止セクタアドレスレジスタ１３が設定されると、状態４に遷移する。設定されなければ状態３を保つ。状態４において書き込み済みフラグアドレスレジスタ１４が設定されると、状態５に遷移する。設定されなければ状態４を保つ。状態５において書き込み済みフラグビットレジスタ１５が設定されると、状態６に遷移する。設定されなければ状態５を保つ。
【００１８】
状態６になって始めて、書き込み済みフラグチェックコマンドレジスタ１６はシステムバス７からの書き込みを受け付ける。書き込み済みフラグチェックコマンドレジスタ１６に書き込み済みフラグＦの状態確認実行のためのコマンドが設定されると、書き込み済みフラグチェックコマンドレジスタ１６はそれをライト／リード信号発行部３０に伝え、ライト／リード信号発行部３０は書き込み済みフラグアドレスレジスタ１４に設定されたアドレスのデータを不揮発性メモリ６よりリードする。コマンド解析部２０は、リードしたデータのうち書き込み済みフラグビットレジスタ１５で示されるビットの値を書き込み済みフラグＦとして保持する。
【００１９】
レジスタステートマシン１７を状態１から状態６へ遷移させ、かつ書き込み済みフラグチェックコマンドを発行することによりコマンド解析部２０に書き込み済みフラグＦを保持させる上記処理は、ブートＲＯＭ４に格納したシステム初期化のためのプログラムをＣＰＵ２が実行することにより達成される。これらの処理が全て完了するまでは、システムバス７から不揮発性メモリ６への如何なる書き込み、消去をもコマンド解析部２０により禁止する。
【００２０】
書き込み済みフラグＦをチェックした後のライト／消去の可否判断はコマンド解析部２０で行う。具体的には、書き込み済みフラグＦが書き込み許可（Ｆ＝１）を示すなら、コマンド解析部２０は、書き換え禁止領域アドレスレジスタ１１と書き換え禁止領域アドレスマスクレジスタ１２とによって示される不揮発性メモリ６の書き換え禁止領域への書き込み、書き換え禁止セクタアドレスレジスタ１３によって設定されるセクタの消去、不揮発性メモリ６上の全領域のイレーズのいずれをも許可する。したがって、システム作成者は、自分で不揮発性メモリ６上の書き込み済みフラグＦを「０」に書き換えるまでは、改竄防止を必要とする情報の書き換え禁止領域への書き込みを自由にできる。しかし、システム作成者が不揮発性メモリ６上の書き込み済みフラグＦを「０」に書き換えた後は、コマンド解析部２０は、書き換え禁止領域への如何なる書き込み、消去も許可しない。なお、不揮発性メモリ６上の書き込み済みフラグＦのコピーをコマンド解析部２０が常に保持することとすれば、書き込み済みフラグチェックコマンドの発行回数を削減できる。
【００２１】
図５は、図１中の不揮発性メモリ６のコマンドの例を示している。この不揮発性メモリ６は、ライト及びイレーズにそれぞれ特別なコマンド列を必要とするフラッシュメモリである。図５中のＡＤＲＳはＣＰＵ２が発行するアドレスを、ＤＡＴＡはＣＰＵ２が発行するデータをそれぞれ表す。
【００２２】
図５の上段に示すように、ライトコマンドにおいては、１サイクル目にアドレス５５５ｈ／データＡＡｈが、２サイクル目にアドレス２ＡＡｈ／データ５５ｈが、３サイクル目にアドレス５５５ｈ／データＡ０ｈがそれぞれ入力された場合に、４サイクル目に入力されたアドレスＷＡに４サイクル目に入力されたデータＷＤをライトするように決められている。
【００２３】
図５の中段に示すように、セクタイレーズコマンドにおいては、１サイクル目に５５５ｈ／データＡＡｈが、２サイクル目にアドレス２ＡＡｈ／データ５５ｈが、３サイクル目にアドレス５５５ｈ／データ８０ｈが、４サイクル目にアドレス５５５ｈ／データＡＡｈが、５サイクル目にアドレス２ＡＡｈ／データ５５ｈが、６サイクル目にデータ３０ｈがそれぞれ入力された場合に、６サイクル目にデータ３０ｈとともに入力されるアドレスＳＡで指定されたセクタのイレーズを行うように決められている。
【００２４】
図５の下段に示すように、チップイレーズコマンドにおいては、５サイクル目まではセクタイレーズコマンドと同様であり、６サイクル目にアドレス５５５ｈ／データ１０ｈが入力された場合に、不揮発性メモリ６上の全領域のイレーズを行うように決められている。
【００２５】
図６は、図３中のコマンド解析部２０の動作を示している。コマンド解析部２０は初期状態として、状態１にある。状態１においてシステムバス７よりアドレス５５５ｈ／データＡＡｈが入力されると、状態２に遷移する。それ以外の入力がなされた場合には状態１を保持する。状態２においてアドレス２ＡＡｈ／データ５５ｈが入力されると、状態３に遷移する。それ以外の入力がなされた場合には状態１に遷移する。
【００２６】
状態３においてアドレス５５５ｈ／データＡ０ｈが入力されると、状態４．１に遷移する。状態４．１は、システムバス７より正常なライトコマンドが入力されたことを表す状態である。状態４．１においては、その次に入力されたアドレスＷＡが書き換え禁止領域アドレスレジスタ１１及び書き換え禁止領域アドレスマスクレジスタ１２により設定された不揮発性メモリ６の書き換え禁止領域に相当するかどうかをコマンド解析部２０が判断する。禁止領域に相当する場合には、そのアドレスへのライトは行わない。禁止領域に相当しない場合にはそのアドレスへのデータＷＤのライトを行う。
【００２７】
状態３においてアドレス５５５ｈ／データ８０ｈが入力されると、状態４．２に遷移する。それ以外の入力がなされた場合には状態１に遷移する。状態４．２においてアドレス５５５ｈ／データＡＡｈが入力されると、状態５に遷移する。それ以外の入力がなされた場合には状態１に遷移する。状態５においてアドレス２ＡＡｈ／データ５５ｈが入力されると、状態６に遷移する。それ以外の入力がなされた場合には状態１に遷移する。
【００２８】
状態６においてアドレス５５５ｈ／データ１０ｈが入力されると、それはチップイレーズを表す。不揮発性メモリ６上の書き込み済みフラグＦが書き換え許可（Ｆ＝１）を示す限り、コマンド解析部２０は不揮発性メモリ６へのチップイレーズコマンドの発行を行う。しかしながら、不揮発性メモリ６上の書き込み済みフラグＦを「０」に書き換えた後には当該不揮発性メモリ６のチップイレーズは禁止するので、コマンド解析部２０は不揮発性メモリ６へのイレーズコマンドの発行を行わない。
【００２９】
状態６においてデータ３０ｈが入力されると、それはセクタイレーズを表す。よって、そのときに入力されたセクタアドレスＳＡが書き換え禁止セクタアドレスレジスタ１３に設定されたセクタアドレスと異なる場合には、これに対応するセクタイレーズコマンドをコマンド解析部２０が不揮発性メモリ６に発行する。書き換え禁止セクタアドレスレジスタ１３に設定されたセクタアドレスと同一の場合には、そのセクタのイレーズは禁止するので、コマンド解析部２０は不揮発性メモリ６へのコマンド発行を行わない。状態６においてそれ以外の入力がなされた場合には、状態１に遷移する。
【００３０】
コマンド解析部２０では全コマンドが正常に入力され、かつＣＰＵ２がライトしようとするアドレス、又はＣＰＵ２がイレーズしようとするセクタアドレスが禁止領域でないと判明してから、それまで溜め込んでおいた全てのコマンドを最初から順次ライト／リード信号発行部３０に与える。したがって、ライト／リード信号発行部３０へはアクセスの許可されたコマンドしか入力されないので、ライト／リード信号発行部３０は、コマンド解析部２０より入力される全てのアドレス／データをそのまま不揮発性メモリ６へ出力することができる。
【００３１】
以上のとおり、システムバス７より入力されたアドレス／データをアクセス制御回路５にて解析し、アクセスを許可した場合にのみ不揮発性メモリ６へのライト／イレーズを行う。
【００３２】
詳細に言うと、コマンド解析部２０は、ＣＰＵ２から受け取った全てのコマンドを解析し、受け取ったコマンド列が不揮発性メモリ６のライト又はセクタイレーズを示し、そのライト先又はイレーズ先が書き換え禁止領域であり、かつ書き込み済みフラグＦが書き換え禁止を示す場合には、ＣＰＵ２から受け取ったコマンド列を不揮発性メモリ６に一切伝達しない。また、コマンド解析部２０は、ＣＰＵ２から受け取ったコマンド列が不揮発性メモリ６のチップイレーズを示し、かつ書き込み済みフラグＦが書き換え禁止を示す場合には、ＣＰＵ２から受け取ったコマンド列を不揮発性メモリ６に一切伝達しないのである。
【００３３】
なお、図１中のブートＲＯＭ４のプログラムを差し替えることで図２中のレジスタファイル１０の設定変更を実現すれば、不揮発性メモリ６上の書き換え禁止領域の設定をシステム毎に任意に変更できる。例えば、書き換え禁止領域アドレスレジスタ１１に４０００ｈを、書き換え禁止領域アドレスマスクレジスタ１２に３ＦＦＦｈをそれぞれ設定すれば、アドレス４０００ｈから７ＦＦＦｈまでの領域を書き換え禁止領域に設定することができる。
【００３４】
図７は、図１中の不揮発性メモリ６の他の内部構成を示している。ここでは、不揮発性メモリ６上に有用なデータを置かない未使用領域としてダミーセクタが設けられ、例えばアドレス００１０ｈがダミーバイトと定められる。
【００３５】
この場合、コマンド解析部２０は、ＣＰＵ２から受け取ったコマンド列が不揮発性メモリ６のライトを示し、そのライト先が書き換え禁止領域であり、かつ書き込み済みフラグＦが書き換え禁止を示す場合には、ダミーバイトに対して書き込みを行うように制御する。また、ＣＰＵ２から受け取ったコマンド列が不揮発性メモリ６のセクタイレーズを示し、そのイレーズ先が書き換え禁止領域であり、かつ書き込み済みフラグＦが書き換え禁止を示す場合には、ダミーセクタに対して書き込みを行うようにコマンド解析部２０が制御する。また、ＣＰＵ２から受け取ったコマンド列が不揮発性メモリ６のチップイレーズを示し、かつ書き込み済みフラグＦが書き換え禁止を示す場合にも、ダミーセクタに対して書き込みを行うようにコマンド解析部２０が制御する。
【００３６】
このようにコマンド解析部２０は、システムバス７より図５に示すアドレス／データを入力された都度、これをライト／リード信号発行部３０に出力しながら、書き換え可能領域のライト／イレーズの場合にはライト先／イレーズ先を変更せず、書き換え禁止領域のライト／イレーズの場合にはライト先／イレーズ先を変更することでライト／イレーズのシーケンスを完了する。つまり、書き換え可能領域中の一部を犠牲にするだけで、コマンド解析部２０がコマンド列を一時的に溜め込んでおく図２の場合に比べて、不揮発性メモリ６のアクセス速度が向上するのである。
【００３７】
最後に、書き換え禁止領域中の情報を改竄しようとした者にペナルティを与えることができる構成を図８及び図９に示す。
【００３８】
図８は、図３中のコマンド解析部２０の内部構成図である。図８において、２１はコマンド出力部、２２はライト／消去コマンド検出部、２３はイレーズコマンド発行部である。コマンド出力部２１は、通常はＣＰＵ２からシステムバス７を介して受け取ったコマンドをそのままライト／リード信号発行部３０へ供給する。ライト／消去コマンド検出部２２は、書き換え禁止領域に対するライト／イレーズコマンドを検知し、かつ書き込み済みフラグＦが書き換え禁止（Ｆ＝０）を示す場合には、その旨をイレーズコマンド発行部２３に伝える。これに応答して、イレーズコマンド発行部２３は、図３中の書き換え禁止セクタアドレスレジスタ１３に設定されたセクタアドレス以外の全てのセクタに対するイレーズコマンド発行命令をコマンド出力部２１に与える。コマンド出力部２１は、この命令に従って各セクタイレーズコマンドを発行する。これにより、改竄を防止しつつ、改竄を試みた者にペナルティを与えるように書き換え可能領域中の有用な情報が消去される。
【００３９】
図９は、図３中のコマンド解析部２０の他の内部構成図である。図９では、図８中のイレーズコマンド発行部２３が書き込み済みフラグオーバーライト部２４に置き換えられている。この書き込み済みフラグオーバーライト部２４は、書き換え禁止領域に対するライト／イレーズコマンドを検知し、かつ書き込み済みフラグＦが書き換え禁止（Ｆ＝０）を示す旨をライト／消去コマンド検出部２２から伝えられた場合には、図３中の書き込み済みフラグチェックコマンドレジスタ１６に基づく状態確認実行により取得した書き込み済みフラグＦと同じ値（＝０）をライトデータとするように、全領域ライト命令をコマンド出力部２１に与える。コマンド出力部２１は、この命令に従って全領域ライトコマンドを発行する。これにより、改竄を試みた者にペナルティを与えるように、不揮発性メモリ６上の全データが書き込み済みフラグＦと同じ値（＝０）に書き換えられる。しかも、書き込み済みフラグＦそのものは依然として書き換え禁止（Ｆ＝０）を示すので、以後の書き込みも受け付けられない。
【００４０】
なお、不揮発性メモリ６の初期状態で全ビットの値が「０」であるなら、「Ｆ＝０」が書き換え許可を、「Ｆ＝１」が書き換え禁止をそれぞれ示すものとすればよい。
【００４１】
また、本発明はＥＥＰＲＯＭなどの他の種類の不揮発性メモリにも適用可能である。
【００４２】
【発明の効果】
以上説明してきたとおり、本発明によれば、ブートＲＯＭに格納したシステム初期化のためのプログラムに従ってＣＰＵが不揮発性メモリ上に書き換え禁止領域を設定し、かつ当該書き換え禁止領域上に設定した書き込み済みフラグに従ってアクセス制御回路が書き換え許可／禁止の制御を行うこととしたので、システム作成者が改竄防止を必要とする情報の書き込みを自由にでき、かつ当該情報の改竄を確実に防止できる不揮発性メモリのアクセス制御システムを提供できる。
【図面の簡単な説明】
【図１】本発明に係る不揮発性メモリのアクセス制御システムの全体構成例を示すブロック図である。
【図２】図１中の不揮発性メモリの内部構成図である。
【図３】図１中のアクセス制御回路の内部構成図である。
【図４】図３中のレジスタステートマシンの動作を示す状態遷移図である。
【図５】図１中の不揮発性メモリのコマンド例を示す図である。
【図６】図３中のコマンド解析部の動作を示す状態遷移図である。
【図７】図１中の不揮発性メモリの他の内部構成図である。
【図８】図３中のコマンド解析部の内部構成図である。
【図９】図３中のコマンド解析部の他の内部構成図である。
【符号の説明】
１ 不揮発性メモリのアクセス制御システム
２ ＣＰＵ
３ ＳＲＡＭ
４ ブートＲＯＭ
５ アクセス制御回路
６ 不揮発性メモリ
７ システムバス
１０ レジスタファイル
１１ 書き換え禁止領域アドレスレジスタ
１２ 書き換え禁止領域アドレスマスクレジスタ
１３ 書き換え禁止セクタアドレスレジスタ
１４ 書き込み済みフラグアドレスレジスタ
１５ 書き込み済みフラグビットレジスタ
１６ 書き込み済みフラグチェックコマンドレジスタ
１７ レジスタステートマシン
２０ コマンド解析部
２１ コマンド出力部
２２ ライト／消去コマンド検出部
２３ イレーズコマンド発行部
２４ 書き込み済みフラグオーバーライト部
３０ ライト／リード信号発行部
Ｆ 書き込み済みフラグ
【発明の属する技術分野】
本発明は、不揮発性メモリのアクセス制御システムに関するものである。
【０００２】
【従来の技術】
ある従来技術によれば、課金情報、残金情報などを記憶するための不揮発性メモリに特定アドレスの書き込み回数制限回路を設けることで、ＩＣカードの不正使用を防止する（特許文献１参照）。
【０００３】
他の従来技術によれば、不揮発性メモリ上にデータとプログラムとを混在させ得るように、特定アドレス領域のみデータの書き換えを可能とし、プログラム格納のための他のアドレス領域ではハードウェアにて書き換えを禁止する（特許文献２参照）。
【０００４】
【特許文献１】
特開平８−３２９２０８号公報
【特許文献２】
特開平１１−１１０２８７号公報
【０００５】
【発明が解決しようとする課題】
例えば携帯電話において音楽、映画などの有料コンテンツの配信を受ける場合には、ユーザＩＤ及びパスワードといった個人認証情報が必要である。また、暗号化されたコンテンツを復号するためには鍵情報が必要である。これらの情報を不揮発性メモリに格納して利用する場合には、その改竄を防止するセキュリティ対策が重要である。
【０００６】
ところが、上記特定アドレスの書き込み回数制限回路を不揮発性メモリに設ける従来技術では、システム作成者が改竄防止を必要とする情報の書き込みに失敗した場合に、再書き込みが不能になるおそれがある。
【０００７】
本発明の目的は、システム作成者が改竄防止を必要とする情報の書き込みを自由にでき、かつ当該情報の改竄を確実に防止できる不揮発性メモリのアクセス制御システムを提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明は、ブートＲＯＭに格納したシステム初期化のためのプログラムに従ってＣＰＵが不揮発性メモリ上に書き換え禁止領域を設定し、かつ当該書き換え禁止領域上に設定した書き込み済みフラグに従ってアクセス制御回路が書き換え許可／禁止の制御を行うこととしたものである。
【０００９】
具体的に説明すると、本発明は、不揮発性メモリと、システム初期化のためのプログラムを格納したブートＲＯＭと、不揮発性メモリへのコマンドを発行するためのＣＰＵと、当該ＣＰＵからコマンドを受け取って不揮発性メモリへのアクセスを制御するためのアクセス制御回路とを備えた構成を採用し、ＣＰＵは、システムの電源起動ごとに、ブートＲＯＭに格納したシステム初期化のためのプログラムを実行することにより不揮発性メモリ上に書き換え禁止領域を、当該書き換え禁止領域上に書き込み済みフラグをそれぞれ１回だけ設定するように動作し、アクセス制御回路は、書き込み済みフラグの状態を確認するまでは不揮発性メモリの如何なる書き込みも認めず、書き込み済みフラグの状態を確認した後は、当該書き込み済みフラグが書き換え禁止を示さなければ書き換え禁止領域への書き込みを何度でも許可するが、当該書き込み済みフラグに書き換え禁止を設定した後は書き換え禁止領域への書き込みを一切認めないこととしたものである。
【００１０】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。
【００１１】
図１は、本発明に係る不揮発性メモリのアクセス制御システムの全体構成例を示している。図１の不揮発性メモリのアクセス制御システム１において、２はＣＰＵ、３はＳＲＡＭ、４はブートＲＯＭ、５はアクセス制御回路、６は不揮発性メモリ、７はシステムバスである。ＣＰＵ２、ＳＲＡＭ３及びブートＲＯＭ４は、システムバス７に接続されている。アクセス制御回路５は、不揮発性メモリ６とシステムバス７との間に介在する。ＳＲＡＭ３は、プログラム又はデータを格納するためのメモリである。ブートＲＯＭ４は、システム初期化のためのプログラムを格納したメモリである。不揮発性メモリ６は、例えばフラッシュメモリである。ＣＰＵ２は、ＳＲＡＭ３に格納したプログラム又はブートＲＯＭ４に格納したプログラムを実行することにより、不揮発性メモリ２へのアクセスのためのコマンドを発行する。アクセス制御回路５は、ＣＰＵ２からコマンドを受け取って不揮発性メモリ６へのアクセスを制御するための回路である。
【００１２】
図２は、図１中の不揮発性メモリ６の内部構成を示している。不揮発性メモリ６は、例えばアドレス００００ｈから７ＦＦＦｈまでの書き換え可能領域と、アドレス８０００ｈからＦＦＦＦｈまでの書き換え禁止領域とに分割される（ｈは１６進数表記：以下同じ）。更に、書き換え禁止領域上の例えばアドレスＦＦＦ０ｈで指定される１バイト中に１ビットの書き込み済みフラグＦが設定される。以下の説明では、不揮発性メモリ６の初期状態では全ビットの値が「１」であるものとする。したがって、書き込み済みフラグＦの初期値も「１」である。ここでは、「Ｆ＝１」が書き換え許可を、「Ｆ＝０」が書き換え禁止をそれぞれ示すものとする。
【００１３】
図３は、図１中のアクセス制御回路５の内部構成を示している。図３のアクセス制御回路５は、レジスタファイル１０と、コマンド解析部２０と、ライト／リード信号発行部３０とを備えている。レジスタファイル１０は、書き換え禁止領域アドレスレジスタ１１と、書き換え禁止領域アドレスマスクレジスタ１２と、書き換え禁止セクタアドレスレジスタ１３と、書き込み済みフラグアドレスレジスタ１４と、書き込み済みフラグビットレジスタ１５と、書き込み済みフラグチェックコマンドレジスタ１６と、レジスタステートマシン１７とを有するものである。コマンド解析部２０は、ＣＰＵ２からシステムバス７を介して受け取ったコマンドを、レジスタファイル１０を参照しながら解析する。ライト／リード信号発行部３０は、コマンド解析部２０での解析結果に従って不揮発性メモリ６の書き込み（ライト）／読み出し（リード）／消去（イレーズ）のための信号を発行する。特に不揮発性メモリ６上の書き込み済みフラグＦを含む１バイトにアクセスする場合には、ライト／リード信号発行部３０は、書き込み済みフラグアドレスレジスタ１４と、書き込み済みフラグチェックコマンドレジスタ１６とを参照する。
【００１４】
図１中のＣＰＵ２は、システムの電源起動ごとに、ブートＲＯＭ４に格納したシステム初期化のためのプログラムを実行することにより不揮発性メモリ６上に書き換え禁止領域を、当該書き換え禁止領域上に書き込み済みフラグＦをそれぞれ１回だけ設定するように動作する。図２の例に従えば、書き換え禁止領域アドレスレジスタ１１に８０００ｈが、書き換え禁止領域アドレスマスクレジスタ１２に７ＦＦＦｈがそれぞれ設定される。また、書き込み済みフラグアドレスレジスタ１４にＦＦＦ０ｈが、書き込み済みフラグビットレジスタ１５に３ｈがそれぞれ設定される。
【００１５】
図３のアクセス制御回路５は、ＣＰＵ２から書き込み済みフラグチェックコマンドが与えられて書き込み済みフラグＦの状態を確認するまでは不揮発性メモリ６の如何なる書き込みも認めず、書き込み済みフラグＦの状態を確認した後は、当該書き込み済みフラグＦが書き換え許可（Ｆ＝１）を示す限りは書き換え禁止領域への書き込みを何度でも許可するが、当該書き込み済みフラグＦに書き換え禁止（Ｆ＝０）を設定した後は書き換え禁止領域への書き込みを一切認めないように動作する。したがって、システム作成者が改竄防止を必要とする情報の書き込みを自由にでき、かつ当該情報の改竄を確実に防止できる。
【００１６】
図３中のコマンド解析部２０は、ＣＰＵ２から受け取ったコマンドが不揮発性メモリ６の書き込み又は消去を示し、その書き込み先又は消去先が不揮発性メモリ６の書き換え禁止領域であり、かつ書き込み済みフラグＦが書き換え禁止（Ｆ＝０）を示す場合には、ＣＰＵ２から受け取ったコマンドをライト／リード信号発行部３０に伝達しないように動作する。
【００１７】
図４は、図３中のレジスタステートマシン１７の動作を示している。レジスタステートマシン１７は初期状態として、状態１にある。状態１においてＣＰＵ２により書き換え禁止領域アドレスレジスタ１１が設定されると、状態２に遷移する。設定されなければ状態１を保つ。状態２において書き換え禁止領域アドレスマスクレジスタ１２が設定されると、状態３に遷移する。設定されなければ状態２を保つ。状態３において書き換え禁止セクタアドレスレジスタ１３が設定されると、状態４に遷移する。設定されなければ状態３を保つ。状態４において書き込み済みフラグアドレスレジスタ１４が設定されると、状態５に遷移する。設定されなければ状態４を保つ。状態５において書き込み済みフラグビットレジスタ１５が設定されると、状態６に遷移する。設定されなければ状態５を保つ。
【００１８】
状態６になって始めて、書き込み済みフラグチェックコマンドレジスタ１６はシステムバス７からの書き込みを受け付ける。書き込み済みフラグチェックコマンドレジスタ１６に書き込み済みフラグＦの状態確認実行のためのコマンドが設定されると、書き込み済みフラグチェックコマンドレジスタ１６はそれをライト／リード信号発行部３０に伝え、ライト／リード信号発行部３０は書き込み済みフラグアドレスレジスタ１４に設定されたアドレスのデータを不揮発性メモリ６よりリードする。コマンド解析部２０は、リードしたデータのうち書き込み済みフラグビットレジスタ１５で示されるビットの値を書き込み済みフラグＦとして保持する。
【００１９】
レジスタステートマシン１７を状態１から状態６へ遷移させ、かつ書き込み済みフラグチェックコマンドを発行することによりコマンド解析部２０に書き込み済みフラグＦを保持させる上記処理は、ブートＲＯＭ４に格納したシステム初期化のためのプログラムをＣＰＵ２が実行することにより達成される。これらの処理が全て完了するまでは、システムバス７から不揮発性メモリ６への如何なる書き込み、消去をもコマンド解析部２０により禁止する。
【００２０】
書き込み済みフラグＦをチェックした後のライト／消去の可否判断はコマンド解析部２０で行う。具体的には、書き込み済みフラグＦが書き込み許可（Ｆ＝１）を示すなら、コマンド解析部２０は、書き換え禁止領域アドレスレジスタ１１と書き換え禁止領域アドレスマスクレジスタ１２とによって示される不揮発性メモリ６の書き換え禁止領域への書き込み、書き換え禁止セクタアドレスレジスタ１３によって設定されるセクタの消去、不揮発性メモリ６上の全領域のイレーズのいずれをも許可する。したがって、システム作成者は、自分で不揮発性メモリ６上の書き込み済みフラグＦを「０」に書き換えるまでは、改竄防止を必要とする情報の書き換え禁止領域への書き込みを自由にできる。しかし、システム作成者が不揮発性メモリ６上の書き込み済みフラグＦを「０」に書き換えた後は、コマンド解析部２０は、書き換え禁止領域への如何なる書き込み、消去も許可しない。なお、不揮発性メモリ６上の書き込み済みフラグＦのコピーをコマンド解析部２０が常に保持することとすれば、書き込み済みフラグチェックコマンドの発行回数を削減できる。
【００２１】
図５は、図１中の不揮発性メモリ６のコマンドの例を示している。この不揮発性メモリ６は、ライト及びイレーズにそれぞれ特別なコマンド列を必要とするフラッシュメモリである。図５中のＡＤＲＳはＣＰＵ２が発行するアドレスを、ＤＡＴＡはＣＰＵ２が発行するデータをそれぞれ表す。
【００２２】
図５の上段に示すように、ライトコマンドにおいては、１サイクル目にアドレス５５５ｈ／データＡＡｈが、２サイクル目にアドレス２ＡＡｈ／データ５５ｈが、３サイクル目にアドレス５５５ｈ／データＡ０ｈがそれぞれ入力された場合に、４サイクル目に入力されたアドレスＷＡに４サイクル目に入力されたデータＷＤをライトするように決められている。
【００２３】
図５の中段に示すように、セクタイレーズコマンドにおいては、１サイクル目に５５５ｈ／データＡＡｈが、２サイクル目にアドレス２ＡＡｈ／データ５５ｈが、３サイクル目にアドレス５５５ｈ／データ８０ｈが、４サイクル目にアドレス５５５ｈ／データＡＡｈが、５サイクル目にアドレス２ＡＡｈ／データ５５ｈが、６サイクル目にデータ３０ｈがそれぞれ入力された場合に、６サイクル目にデータ３０ｈとともに入力されるアドレスＳＡで指定されたセクタのイレーズを行うように決められている。
【００２４】
図５の下段に示すように、チップイレーズコマンドにおいては、５サイクル目まではセクタイレーズコマンドと同様であり、６サイクル目にアドレス５５５ｈ／データ１０ｈが入力された場合に、不揮発性メモリ６上の全領域のイレーズを行うように決められている。
【００２５】
図６は、図３中のコマンド解析部２０の動作を示している。コマンド解析部２０は初期状態として、状態１にある。状態１においてシステムバス７よりアドレス５５５ｈ／データＡＡｈが入力されると、状態２に遷移する。それ以外の入力がなされた場合には状態１を保持する。状態２においてアドレス２ＡＡｈ／データ５５ｈが入力されると、状態３に遷移する。それ以外の入力がなされた場合には状態１に遷移する。
【００２６】
状態３においてアドレス５５５ｈ／データＡ０ｈが入力されると、状態４．１に遷移する。状態４．１は、システムバス７より正常なライトコマンドが入力されたことを表す状態である。状態４．１においては、その次に入力されたアドレスＷＡが書き換え禁止領域アドレスレジスタ１１及び書き換え禁止領域アドレスマスクレジスタ１２により設定された不揮発性メモリ６の書き換え禁止領域に相当するかどうかをコマンド解析部２０が判断する。禁止領域に相当する場合には、そのアドレスへのライトは行わない。禁止領域に相当しない場合にはそのアドレスへのデータＷＤのライトを行う。
【００２７】
状態３においてアドレス５５５ｈ／データ８０ｈが入力されると、状態４．２に遷移する。それ以外の入力がなされた場合には状態１に遷移する。状態４．２においてアドレス５５５ｈ／データＡＡｈが入力されると、状態５に遷移する。それ以外の入力がなされた場合には状態１に遷移する。状態５においてアドレス２ＡＡｈ／データ５５ｈが入力されると、状態６に遷移する。それ以外の入力がなされた場合には状態１に遷移する。
【００２８】
状態６においてアドレス５５５ｈ／データ１０ｈが入力されると、それはチップイレーズを表す。不揮発性メモリ６上の書き込み済みフラグＦが書き換え許可（Ｆ＝１）を示す限り、コマンド解析部２０は不揮発性メモリ６へのチップイレーズコマンドの発行を行う。しかしながら、不揮発性メモリ６上の書き込み済みフラグＦを「０」に書き換えた後には当該不揮発性メモリ６のチップイレーズは禁止するので、コマンド解析部２０は不揮発性メモリ６へのイレーズコマンドの発行を行わない。
【００２９】
状態６においてデータ３０ｈが入力されると、それはセクタイレーズを表す。よって、そのときに入力されたセクタアドレスＳＡが書き換え禁止セクタアドレスレジスタ１３に設定されたセクタアドレスと異なる場合には、これに対応するセクタイレーズコマンドをコマンド解析部２０が不揮発性メモリ６に発行する。書き換え禁止セクタアドレスレジスタ１３に設定されたセクタアドレスと同一の場合には、そのセクタのイレーズは禁止するので、コマンド解析部２０は不揮発性メモリ６へのコマンド発行を行わない。状態６においてそれ以外の入力がなされた場合には、状態１に遷移する。
【００３０】
コマンド解析部２０では全コマンドが正常に入力され、かつＣＰＵ２がライトしようとするアドレス、又はＣＰＵ２がイレーズしようとするセクタアドレスが禁止領域でないと判明してから、それまで溜め込んでおいた全てのコマンドを最初から順次ライト／リード信号発行部３０に与える。したがって、ライト／リード信号発行部３０へはアクセスの許可されたコマンドしか入力されないので、ライト／リード信号発行部３０は、コマンド解析部２０より入力される全てのアドレス／データをそのまま不揮発性メモリ６へ出力することができる。
【００３１】
以上のとおり、システムバス７より入力されたアドレス／データをアクセス制御回路５にて解析し、アクセスを許可した場合にのみ不揮発性メモリ６へのライト／イレーズを行う。
【００３２】
詳細に言うと、コマンド解析部２０は、ＣＰＵ２から受け取った全てのコマンドを解析し、受け取ったコマンド列が不揮発性メモリ６のライト又はセクタイレーズを示し、そのライト先又はイレーズ先が書き換え禁止領域であり、かつ書き込み済みフラグＦが書き換え禁止を示す場合には、ＣＰＵ２から受け取ったコマンド列を不揮発性メモリ６に一切伝達しない。また、コマンド解析部２０は、ＣＰＵ２から受け取ったコマンド列が不揮発性メモリ６のチップイレーズを示し、かつ書き込み済みフラグＦが書き換え禁止を示す場合には、ＣＰＵ２から受け取ったコマンド列を不揮発性メモリ６に一切伝達しないのである。
【００３３】
なお、図１中のブートＲＯＭ４のプログラムを差し替えることで図２中のレジスタファイル１０の設定変更を実現すれば、不揮発性メモリ６上の書き換え禁止領域の設定をシステム毎に任意に変更できる。例えば、書き換え禁止領域アドレスレジスタ１１に４０００ｈを、書き換え禁止領域アドレスマスクレジスタ１２に３ＦＦＦｈをそれぞれ設定すれば、アドレス４０００ｈから７ＦＦＦｈまでの領域を書き換え禁止領域に設定することができる。
【００３４】
図７は、図１中の不揮発性メモリ６の他の内部構成を示している。ここでは、不揮発性メモリ６上に有用なデータを置かない未使用領域としてダミーセクタが設けられ、例えばアドレス００１０ｈがダミーバイトと定められる。
【００３５】
この場合、コマンド解析部２０は、ＣＰＵ２から受け取ったコマンド列が不揮発性メモリ６のライトを示し、そのライト先が書き換え禁止領域であり、かつ書き込み済みフラグＦが書き換え禁止を示す場合には、ダミーバイトに対して書き込みを行うように制御する。また、ＣＰＵ２から受け取ったコマンド列が不揮発性メモリ６のセクタイレーズを示し、そのイレーズ先が書き換え禁止領域であり、かつ書き込み済みフラグＦが書き換え禁止を示す場合には、ダミーセクタに対して書き込みを行うようにコマンド解析部２０が制御する。また、ＣＰＵ２から受け取ったコマンド列が不揮発性メモリ６のチップイレーズを示し、かつ書き込み済みフラグＦが書き換え禁止を示す場合にも、ダミーセクタに対して書き込みを行うようにコマンド解析部２０が制御する。
【００３６】
このようにコマンド解析部２０は、システムバス７より図５に示すアドレス／データを入力された都度、これをライト／リード信号発行部３０に出力しながら、書き換え可能領域のライト／イレーズの場合にはライト先／イレーズ先を変更せず、書き換え禁止領域のライト／イレーズの場合にはライト先／イレーズ先を変更することでライト／イレーズのシーケンスを完了する。つまり、書き換え可能領域中の一部を犠牲にするだけで、コマンド解析部２０がコマンド列を一時的に溜め込んでおく図２の場合に比べて、不揮発性メモリ６のアクセス速度が向上するのである。
【００３７】
最後に、書き換え禁止領域中の情報を改竄しようとした者にペナルティを与えることができる構成を図８及び図９に示す。
【００３８】
図８は、図３中のコマンド解析部２０の内部構成図である。図８において、２１はコマンド出力部、２２はライト／消去コマンド検出部、２３はイレーズコマンド発行部である。コマンド出力部２１は、通常はＣＰＵ２からシステムバス７を介して受け取ったコマンドをそのままライト／リード信号発行部３０へ供給する。ライト／消去コマンド検出部２２は、書き換え禁止領域に対するライト／イレーズコマンドを検知し、かつ書き込み済みフラグＦが書き換え禁止（Ｆ＝０）を示す場合には、その旨をイレーズコマンド発行部２３に伝える。これに応答して、イレーズコマンド発行部２３は、図３中の書き換え禁止セクタアドレスレジスタ１３に設定されたセクタアドレス以外の全てのセクタに対するイレーズコマンド発行命令をコマンド出力部２１に与える。コマンド出力部２１は、この命令に従って各セクタイレーズコマンドを発行する。これにより、改竄を防止しつつ、改竄を試みた者にペナルティを与えるように書き換え可能領域中の有用な情報が消去される。
【００３９】
図９は、図３中のコマンド解析部２０の他の内部構成図である。図９では、図８中のイレーズコマンド発行部２３が書き込み済みフラグオーバーライト部２４に置き換えられている。この書き込み済みフラグオーバーライト部２４は、書き換え禁止領域に対するライト／イレーズコマンドを検知し、かつ書き込み済みフラグＦが書き換え禁止（Ｆ＝０）を示す旨をライト／消去コマンド検出部２２から伝えられた場合には、図３中の書き込み済みフラグチェックコマンドレジスタ１６に基づく状態確認実行により取得した書き込み済みフラグＦと同じ値（＝０）をライトデータとするように、全領域ライト命令をコマンド出力部２１に与える。コマンド出力部２１は、この命令に従って全領域ライトコマンドを発行する。これにより、改竄を試みた者にペナルティを与えるように、不揮発性メモリ６上の全データが書き込み済みフラグＦと同じ値（＝０）に書き換えられる。しかも、書き込み済みフラグＦそのものは依然として書き換え禁止（Ｆ＝０）を示すので、以後の書き込みも受け付けられない。
【００４０】
なお、不揮発性メモリ６の初期状態で全ビットの値が「０」であるなら、「Ｆ＝０」が書き換え許可を、「Ｆ＝１」が書き換え禁止をそれぞれ示すものとすればよい。
【００４１】
また、本発明はＥＥＰＲＯＭなどの他の種類の不揮発性メモリにも適用可能である。
【００４２】
【発明の効果】
以上説明してきたとおり、本発明によれば、ブートＲＯＭに格納したシステム初期化のためのプログラムに従ってＣＰＵが不揮発性メモリ上に書き換え禁止領域を設定し、かつ当該書き換え禁止領域上に設定した書き込み済みフラグに従ってアクセス制御回路が書き換え許可／禁止の制御を行うこととしたので、システム作成者が改竄防止を必要とする情報の書き込みを自由にでき、かつ当該情報の改竄を確実に防止できる不揮発性メモリのアクセス制御システムを提供できる。
【図面の簡単な説明】
【図１】本発明に係る不揮発性メモリのアクセス制御システムの全体構成例を示すブロック図である。
【図２】図１中の不揮発性メモリの内部構成図である。
【図３】図１中のアクセス制御回路の内部構成図である。
【図４】図３中のレジスタステートマシンの動作を示す状態遷移図である。
【図５】図１中の不揮発性メモリのコマンド例を示す図である。
【図６】図３中のコマンド解析部の動作を示す状態遷移図である。
【図７】図１中の不揮発性メモリの他の内部構成図である。
【図８】図３中のコマンド解析部の内部構成図である。
【図９】図３中のコマンド解析部の他の内部構成図である。
【符号の説明】
１ 不揮発性メモリのアクセス制御システム
２ ＣＰＵ
３ ＳＲＡＭ
４ ブートＲＯＭ
５ アクセス制御回路
６ 不揮発性メモリ
７ システムバス
１０ レジスタファイル
１１ 書き換え禁止領域アドレスレジスタ
１２ 書き換え禁止領域アドレスマスクレジスタ
１３ 書き換え禁止セクタアドレスレジスタ
１４ 書き込み済みフラグアドレスレジスタ
１５ 書き込み済みフラグビットレジスタ
１６ 書き込み済みフラグチェックコマンドレジスタ
１７ レジスタステートマシン
２０ コマンド解析部
２１ コマンド出力部
２２ ライト／消去コマンド検出部
２３ イレーズコマンド発行部
２４ 書き込み済みフラグオーバーライト部
３０ ライト／リード信号発行部
Ｆ 書き込み済みフラグ
Claims (9)
- 不揮発性メモリと、
システム初期化のためのプログラムを格納したブートＲＯＭと、
前記不揮発性メモリへのコマンドを発行するためのＣＰＵと、
前記ＣＰＵからコマンドを受け取って前記不揮発性メモリへのアクセスを制御するためのアクセス制御回路とを備え、
前記ＣＰＵは、システムの電源起動ごとに、前記ブートＲＯＭに格納したシステム初期化のためのプログラムを実行することにより前記不揮発性メモリ上に書き換え禁止領域を、当該書き換え禁止領域上に書き込み済みフラグをそれぞれ１回だけ設定するように動作し、
前記アクセス制御回路は、前記書き込み済みフラグの状態を確認するまでは前記不揮発性メモリの如何なる書き込みも認めず、前記書き込み済みフラグの状態を確認した後は、前記書き込み済みフラグが書き換え禁止を示さなければ前記書き換え禁止領域への書き込みを何度でも許可するが、前記書き込み済みフラグに書き換え禁止を設定した後は前記書き換え禁止領域への書き込みを一切認めないことを特徴とする不揮発性メモリのアクセス制御システム。 - 請求項１記載のアクセス制御システムにおいて、
前記アクセス制御回路は、前記ＣＰＵから受け取ったコマンドを解析するためのコマンド解析部を有し、
前記コマンド解析部は、前記ＣＰＵから受け取ったコマンドが前記不揮発性メモリの書き込み又は消去を示し、その書き込み先又は消去先が前記不揮発性メモリの書き換え禁止領域であり、かつ前記書き込み済みフラグが書き換え禁止を示す場合には、前記ＣＰＵから受け取ったコマンドを前記不揮発性メモリに伝達しないことを特徴とするアクセス制御システム。 - 請求項２記載のアクセス制御システムにおいて、
前記コマンド解析部は、前記不揮発性メモリの書き込み又は消去に特別なコマンド列を必要とする場合には、前記ＣＰＵから受け取った全てのコマンドを解析し、当該コマンド列が前記不揮発性メモリの書き込み又は消去を示し、その書き込み先又は消去先が前記不揮発性メモリの書き換え禁止領域であり、かつ前記書き込み済みフラグが書き換え禁止を示す場合には、前記ＣＰＵから受け取ったコマンド列を前記不揮発性メモリに一切伝達しないことを特徴とするアクセス制御システム。 - 請求項２記載のアクセス制御システムにおいて、
前記コマンド解析部は、前記不揮発性メモリの全消去に特別なコマンド列を必要とする場合には、前記ＣＰＵから受け取った全てのコマンドを解析し、当該コマンド列が前記不揮発性メモリの全消去を示し、かつ前記書き込み済みフラグが書き換え禁止を示す場合には、前記ＣＰＵから受け取ったコマンド列を前記不揮発性メモリに一切伝達しないことを特徴とするアクセス制御システム。 - 請求項１記載のアクセス制御システムにおいて、
前記不揮発性メモリ上に有用なデータを置かない未使用領域が設けられ、
前記アクセス制御回路は、前記ＣＰＵから受け取ったコマンドを解析するためのコマンド解析部を有し、
前記コマンド解析部は、前記ＣＰＵから受け取ったコマンドが前記不揮発性メモリの書き込み又は消去を示し、その書き込み先又は消去先が前記不揮発性メモリの書き換え禁止領域であり、かつ前記書き込み済みフラグが書き換え禁止を示す場合には、前記不揮発性メモリの未使用領域に対して書き込み又は消去を行うように制御することを特徴とするアクセス制御システム。 - 請求項５記載のアクセス制御システムにおいて、
前記コマンド解析部は、前記不揮発性メモリの書き込み又は消去に特別なコマンド列を必要とする場合には、前記ＣＰＵから受け取った全てのコマンドを解析し、当該コマンド列が前記不揮発性メモリの書き込み又は消去を示し、その書き込み先又は消去先が前記不揮発性メモリの書き換え禁止領域であり、かつ前記書き込み済みフラグが書き換え禁止を示す場合には、前記不揮発性メモリの未使用領域に対して書き込み又は消去を行うように制御することを特徴とするアクセス制御システム。 - 請求項５記載のアクセス制御システムにおいて、
前記コマンド解析部は、前記不揮発性メモリの全消去に特別なコマンド列を必要とする場合には、前記ＣＰＵから受け取った全てのコマンドを解析し、当該コマンド列が前記不揮発性メモリの全消去を示し、かつ前記書き込み済みフラグが書き換え禁止を示す場合には、前記不揮発性メモリの未使用領域に対して全消去を行うように制御することを特徴とするアクセス制御システム。 - 請求項１記載のアクセス制御システムにおいて、
前記アクセス制御回路は、前記不揮発性メモリ上の書き換え禁止領域に対する書き込み又は消去を検知し、かつ前記書き込み済みフラグが書き換え禁止を示す場合には、前記不揮発性メモリ上の書き換え禁止領域を除く領域中のデータを消去するように制御することを特徴とするアクセス制御システム。 - 請求項１記載のアクセス制御システムにおいて、
前記アクセス制御回路は、前記不揮発性メモリ上の書き換え禁止領域に対する書き込み又は消去を検知し、かつ前記書き込み済みフラグが書き換え禁止を示す場合には、前記不揮発性メモリ上の全データを前記書き込み済みフラグと同じ値に書き換えるように制御することを特徴とするアクセス制御システム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003075714A JP2004287541A (ja) | 2003-03-19 | 2003-03-19 | 不揮発性メモリのアクセス制御システム |
| US10/799,609 US20040186947A1 (en) | 2003-03-19 | 2004-03-15 | Access control system for nonvolatile memory |
| CNA2004100287883A CN1532713A (zh) | 2003-03-19 | 2004-03-18 | 非易失性存储器的存取控制系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003075714A JP2004287541A (ja) | 2003-03-19 | 2003-03-19 | 不揮発性メモリのアクセス制御システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004287541A true JP2004287541A (ja) | 2004-10-14 |
Family
ID=32984790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003075714A Pending JP2004287541A (ja) | 2003-03-19 | 2003-03-19 | 不揮発性メモリのアクセス制御システム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20040186947A1 (ja) |
| JP (1) | JP2004287541A (ja) |
| CN (1) | CN1532713A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010007675A1 (ja) * | 2008-07-17 | 2010-01-21 | Ｎｅｃディスプレイソリューションズ株式会社 | 電子機器および不正書き換え抑制方法 |
| CN102737587A (zh) * | 2011-04-07 | 2012-10-17 | 精工爱普生株式会社 | 电光学装置的控制装置、电光学装置以及电子设备 |
| JP2016015020A (ja) * | 2014-07-02 | 2016-01-28 | 株式会社デンソー | マイクロコンピュータ及びセキュリティ設定システム |
| JP2017041145A (ja) * | 2015-08-20 | 2017-02-23 | 株式会社ソシオネクスト | プロセッサ及びプロセッサシステム |
| JP2021018595A (ja) * | 2019-07-19 | 2021-02-15 | キヤノン株式会社 | 情報処理装置、その制御方法およびプログラム |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006209371A (ja) * | 2005-01-27 | 2006-08-10 | Toshiba Corp | 制御装置 |
| US8656487B2 (en) * | 2005-09-23 | 2014-02-18 | Intel Corporation | System and method for filtering write requests to selected output ports |
| US20080270652A1 (en) * | 2007-04-30 | 2008-10-30 | Jeffrey Kevin Jeansonne | System and method of tamper-resistant control |
| JP2012234334A (ja) * | 2011-04-28 | 2012-11-29 | Toshiba Corp | メモリ装置 |
| CN103594113B (zh) * | 2013-11-13 | 2016-08-17 | 无锡普雅半导体有限公司 | 一种防止存储器芯片内部存储单元上下电被改写电路结构 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5610981A (en) * | 1992-06-04 | 1997-03-11 | Integrated Technologies Of America, Inc. | Preboot protection for a data security system with anti-intrusion capability |
| US5835594A (en) * | 1996-02-09 | 1998-11-10 | Intel Corporation | Methods and apparatus for preventing unauthorized write access to a protected non-volatile storage |
| US5778070A (en) * | 1996-06-28 | 1998-07-07 | Intel Corporation | Method and apparatus for protecting flash memory |
| US6363487B1 (en) * | 1998-03-16 | 2002-03-26 | Roxio, Inc. | Apparatus and method of creating a firewall data protection |
| JP4475709B2 (ja) * | 1999-11-15 | 2010-06-09 | 株式会社ルネサステクノロジ | マイクロコンピュータ |
| JP3561211B2 (ja) * | 2000-06-27 | 2004-09-02 | 株式会社東芝 | 情報処理装置および不揮発性記憶装置の書き換え制御方法 |
| US6976136B2 (en) * | 2001-05-07 | 2005-12-13 | National Semiconductor Corporation | Flash memory protection scheme for secured shared BIOS implementation in personal computers with an embedded controller |
| US7281125B2 (en) * | 2001-08-24 | 2007-10-09 | Lenovo (Singapore) Pte. Ltd. | Securing sensitive configuration data remotely |
-
2003
- 2003-03-19 JP JP2003075714A patent/JP2004287541A/ja active Pending
-
2004
- 2004-03-15 US US10/799,609 patent/US20040186947A1/en not_active Abandoned
- 2004-03-18 CN CNA2004100287883A patent/CN1532713A/zh active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010007675A1 (ja) * | 2008-07-17 | 2010-01-21 | Ｎｅｃディスプレイソリューションズ株式会社 | 電子機器および不正書き換え抑制方法 |
| JP4729771B2 (ja) * | 2008-07-17 | 2011-07-20 | Ｎｅｃディスプレイソリューションズ株式会社 | 電子機器および不正書き換え抑制方法 |
| CN102737587A (zh) * | 2011-04-07 | 2012-10-17 | 精工爱普生株式会社 | 电光学装置的控制装置、电光学装置以及电子设备 |
| JP2016015020A (ja) * | 2014-07-02 | 2016-01-28 | 株式会社デンソー | マイクロコンピュータ及びセキュリティ設定システム |
| JP2017041145A (ja) * | 2015-08-20 | 2017-02-23 | 株式会社ソシオネクスト | プロセッサ及びプロセッサシステム |
| JP2021018595A (ja) * | 2019-07-19 | 2021-02-15 | キヤノン株式会社 | 情報処理装置、その制御方法およびプログラム |
| JP7401215B2 (ja) | 2019-07-19 | 2023-12-19 | キヤノン株式会社 | 情報処理装置、その制御方法およびプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040186947A1 (en) | 2004-09-23 |
| CN1532713A (zh) | 2004-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3734408B2 (ja) | 半導体記憶装置 | |
| US8281411B2 (en) | Security memory device and method for making same | |
| KR100456734B1 (ko) | 반도체장치및전자기기 | |
| JP3891539B2 (ja) | 半導体装置およびその制御装置 | |
| US9390278B2 (en) | Systems and methods for code protection in non-volatile memory systems | |
| US7979630B2 (en) | Data protection for non-volatile semiconductor memory block using block protection flags | |
| US6453397B1 (en) | Single chip microcomputer internally including a flash memory | |
| JP2001014871A (ja) | 不揮発性半導体記憶装置 | |
| US8607061B2 (en) | Flash device security method utilizing a check register | |
| JP2004287541A (ja) | 不揮発性メモリのアクセス制御システム | |
| JP4678083B2 (ja) | メモリ装置およびメモリアクセス制限方法 | |
| JP2010193013A (ja) | 暗号鍵保護方法及び半導体記憶装置 | |
| US7054121B2 (en) | Protection circuit for preventing unauthorized access to the memory device of a processor | |
| TW550807B (en) | Semiconductor memory device | |
| WO2001061503A1 (en) | Nonvolatile memory | |
| JPH08110937A (ja) | 携帯可能なデータ担体 | |
| JP2001109666A (ja) | 不揮発性半導体記憶装置 | |
| KR100341424B1 (ko) | 마이크로컴퓨터 | |
| JP2005234957A (ja) | フラッシュメモリにおけるデータアクセス制御方法、データアクセス制御プログラム | |
| JP2003203012A (ja) | マイクロコンピュータ装置 | |
| JP3028567B2 (ja) | Ｅｅｐｒｏｍ内蔵マイクロコンピュータ | |
| JP2002007372A (ja) | 半導体装置 | |
| JPH03296842A (ja) | データ書き込み方法およびｉｃカード | |
| JP2611851B2 (ja) | Ｒｏｍ読み出し禁止回路 | |
| JP2003216499A (ja) | 不正読み出し防止機能付き半導体不揮発性メモリ |