JP4475709B2 - マイクロコンピュータ - Google Patents
マイクロコンピュータ Download PDFInfo
- Publication number
- JP4475709B2 JP4475709B2 JP32435699A JP32435699A JP4475709B2 JP 4475709 B2 JP4475709 B2 JP 4475709B2 JP 32435699 A JP32435699 A JP 32435699A JP 32435699 A JP32435699 A JP 32435699A JP 4475709 B2 JP4475709 B2 JP 4475709B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- flash memory
- built
- register
- debug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/27—Built-in tests
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Read Only Memory (AREA)
- Stored Programmes (AREA)
- Debugging And Monitoring (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、実使用環境下でデバッグを行う場合に有効なマイクロコンピュータに関するものである。
【０００２】
【従来の技術】
マイクロコンピュータ応用機器などに設けられたマイクロコンピュータのデバッグを行う場合に、ＩＣＥ（エミュレータ）などのデバッグツールを使用する。マイクロコンピュータがフラッシュメモリを内蔵している場合には、デバッグ中にフラッシュメモリのデータを書き換える必要が生じる。しかしながら、従来のデバッグツールには、マイクロコンピュータに内蔵されているフラッシュメモリに対する書き換え機能を備えていないため、フラッシュメモリの書き換え専用ツールであるフラッシュライタを使用して書き換えを行うか、または、ユーザがフラッシュメモリの書き換えを行うためのプログラムを用意し、デバッグツールによりそのプログラムを実行することにより、書き換えを行っていた。
【０００３】
【発明が解決しようとする課題】
従来のマイクロコンピュータは以上のように構成されているので、フラッシュメモリの書き換えにフラッシュライタを使用する場合には、デバッグツールとは別にフラッシュライタを用意しなくてはならないので、デバッグのためのコストが高くなる。また、フラッシュメモリの構成に応じたフラッシュライタを使用しなくてはならないので、フラッシュメモリの構成が異なる度に異なるフラッシュライタを使用しなくてはならず、デバッグの作業効率が落ちるなどの課題があった。
さらに、デバッグツールにより書き換え用のプログラムを実行する場合には、ユーザが書き換え用のプログラムを用意しなくてはならず、デバッグの作業効率が落ちるなどの課題があった。
さらに、上記両フラッシュメモリの書き換え手法では、デバッグツールから直接にフラッシュメモリの書き換え制御を行うことができないため、フラッシュメモリの書き換えを伴うようなデバッグ機能を使用することができず、例えば、ソフトウエアブレーク機能を使用することができないなど、デバッグツールの機能が制限される課題があった。
【０００４】
この発明は上記のような課題を解決するためになされたもので、デバッグツールから直接に内蔵フラッシュメモリの書き換え制御を行うことができ、デバッグの作業効率を高くすることが可能なマイクロコンピュータを得ることを目的とする。
【０００５】
【課題を解決するための手段】
この発明に係るマイクロコンピュータは、第２の格納手段に格納された内蔵フラッシュ情報をインタフェースを介してデバッグツールから読み出し可能にし、デバッグツールから内蔵フラッシュ情報に基づいた書き込みデータをインタフェースを介して入力して、第１の格納手段に格納された書き換えプログラムに基づいて書き込みデータを内蔵フラッシュメモリに書き換えるＣＰＵを備えたものである。
【０００６】
この発明に係るマイクロコンピュータは、内蔵フラッシュメモリに第１の格納手段を設けたものである。
【０００７】
この発明に係るマイクロコンピュータは、書き換えプログラムに、Ｅ／Ｗモード移行プログラム、消去プログラム、書き込みプログラム、ステータスレディ待ちプログラム、およびＥ／Ｗモード終了プログラムを備えたものである。
【０００８】
この発明に係るマイクロコンピュータは、内蔵フラッシュメモリに第２の格納手段を設けたものである。
【０００９】
この発明に係るマイクロコンピュータは、内蔵フラッシュ情報に、内蔵フラッシュメモリのブロックのサイズおよびアドレスからなるブロック情報と、書き換えプログラムの先頭アドレスからなる書き換えプログラム情報とを備えたものである。
【００１０】
この発明に係るマイクロコンピュータは、内蔵フラッシュ情報に、セキュリティコードの格納場所を示す情報を備えたものである。
【００１１】
この発明に係るマイクロコンピュータは、内蔵フラッシュ情報に、内蔵フラッシュメモリの書き換えプログラムを退避したり、書き込みデータをテンポラリに保持するのに使用する領域がどこにあるかを示す情報を備えたものである。
【００１２】
この発明に係るマイクロコンピュータは、内蔵フラッシュ情報に、内蔵フラッシュメモリの書き換え時に書き込みデータを一旦保持するために使用する領域のサイズ情報を備えたものである。
【００１３】
この発明に係るマイクロコンピュータは、内蔵フラッシュメモリの書き換えプログラムを格納した第１の格納手段と、内蔵フラッシュメモリに関する内蔵フラッシュ情報を格納した第２の格納手段と、デバッグツールからシリアルインタフェースを介して第１のレジスタに保持されたデバッグプログラムの命令コードに基づいてデバッグを実行すると共に、内蔵フラッシュ情報を第２のレジスタに保持させ、シリアルインタフェースを介してデバッグツールから読み出し可能にし、デバッグツールからシリアルインタフェースを介して第３のレジスタに保持された内蔵フラッシュ情報に基づいた書き込みデータを書き換えプログラムに基づいて内蔵フラッシュメモリに書き換えるＣＰＵとを備えたものである。
【００１４】
この発明に係るマイクロコンピュータは、シリアルインタフェースをＪＴＡＧインタフェースとしたものである。
【００１５】
この発明に係るマイクロコンピュータは、デバッグモードになると内蔵フラッシュメモリの書き換えを許可するＦＰ端子の入力値にかかわらず強制的にその内蔵フラッシュメモリの書き換えを許可する書き換え許可手段を備えたものである。
【００１６】
この発明に係るマイクロコンピュータは、デバッグツールからの分岐命令コードに応じてＣＰＵによって内蔵フラッシュメモリの消去および書き込み可能なモードに移行するＥ／Ｗモード移行プログラム実行手段と、デバッグツールからの分岐命令コードに応じてＣＰＵによって消去プログラムを実行して、デバッグツールからの内蔵フラッシュメモリのアドレスに応じたブロックのデータを消去する消去プログラム実行手段と、デバッグツールからの分岐命令コードに応じてＣＰＵによって消去実行状況情報をデバッグツールから読み出し可能にするステータスレディ待ちプログラム実行手段と、消去実行状況情報が正常と認められ、内蔵フラッシュメモリの消去すべきブロックに応じて消去プログラム実行手段およびステータスレディ待ちプログラム実行手段を所定回数実行した後に、デバッグツールからの分岐命令コードに応じてＣＰＵによって通常モードに移行するＥ／Ｗモード終了プログラム実行手段とを備えたものである。
【００１７】
この発明に係るマイクロコンピュータは、デバッグツールからの分岐命令コードに応じてＣＰＵによって内蔵フラッシュメモリの消去および書き込み可能なモードに移行するＥ／Ｗモード移行プログラム実行手段と、デバッグツールからの分岐命令コードに応じてＣＰＵによって消去プログラムを実行して、デバッグツールからの内蔵フラッシュメモリのアドレスに応じたブロックのデータを消去する消去プログラム実行手段と、デバッグツールからの分岐命令コードに応じてＣＰＵによって書き込みプログラムを実行して、デバッグツールからの内蔵フラッシュメモリのアドレスに、デバッグツールからの書き込みデータを書き込む書き込みプログラム実行手段と、デバッグツールからの分岐命令コードに応じてＣＰＵによって書き込み実行状況情報をデバッグツールから読み出し可能にするステータスレディ待ちプログラム実行手段と、書き込み実行状況情報が正常と認められ、内蔵フラッシュメモリの書き換えすべきブロックに応じて消去プログラム実行手段、書き込みプログラム実行手段およびステータスレディ待ちプログラム実行手段を所定回数実行した後に、デバッグツールからの分岐命令コードに応じてＣＰＵによって通常モードに移行するＥ／Ｗモード終了プログラム実行手段とを備えたものである。
【００１８】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１によるマイクロコンピュータを示す構成図であり、図において、１はマイクロコンピュータ応用機器などに設けられた１チップのマイクロコンピュータ、２はマイクロコンピュータ１のデバッグ時に接続される汎用的なデバッグツールである。また、マイクロコンピュータ１において、３は３２ビット汎用レジスタを１６本（Ｒ０〜Ｒ１５）備えたマイクロプロセッサであるＣＰＵ、４はこの実施の形態１の特徴であるデバッグモジュール、５はこの実施の形態１の特徴であるユーザプログラムなどが格納された内蔵フラッシュメモリ、６はこの実施の形態１の特徴である内蔵ＳＲＡＭ、７はＤＭＡコントローラ、割り込みコントローラ、タイマなどの内蔵周辺Ｉ／Ｏ、８はバス制御回路、９は上記各モジュールを接続する３２ビットの内部バスである。
また、内蔵フラッシュメモリ５の周辺において、５ａは“１”の入力値で内蔵フラッシュメモリ５の書き換えの許可、“０”の入力値で書き換えを禁止するフラッシュプロテクト信号を入力するＦＰ端子、５ｂはそのフラッシュプロテクト信号と、ＣＰＵ３から出力されるデバッグモードで“１”、通常モードで“０”となるモード信号との論理和をとるＯＲ回路、５ｃはそのＯＲ回路５ｂの出力値が“１”で、内蔵フラッシュメモリ５の書き換えを許可し、“０” で、内蔵フラッシュメモリ５の書き換えを禁止するフラッシュ内部制御回路であり、ＯＲ回路５ｂおよびフラッシュ内部制御回路５ｃにより、ＦＰ端子５ａの入力値にかかわらずデバッグモードになると内蔵フラッシュメモリ５の書き換えを強制的に許可する書き換え許可手段を構成する。
【００１９】
図２はマイクロコンピュータのＣＰＵおよびデバッグモジュールの詳細を示す構成図であり、図において、１１はデバッグモジュール４と外部のデバッグツール２とを接続するＩＥＥＥ １１４９.１で定められた５本のＪＴＡＧインタフェース端子（インタフェース，シリアルインタフェース）であり、各端子の機能を以下に説明する。
ＴＣＫ端子：クロック入力端子
ＴＤＩ端子：テスト命令コードまたはテストデータをシリアルに入力する端子ＴＤＯ端子：テスト命令コードまたはテストデータをシリアルに出力する端子ＴＭＳ端子：テスト回路の状態遷移を制御するテストモード選択を入力する端子
ＴＲＳＴ端子：テスト回路を非同期に初期化するテストリセットを入力する端子
１２はチップ外部からＣＰＵ３に対してデバッグ割り込みを入力する端子である。
【００２０】
また、ＣＰＵ３において、１３ａはデバッグトラップ命令実行機能であり、このデバッグトラップ命令実行機能１３ａは、デバッグ専用のトラップ命令であり、ＣＰＵ３がこの命令を実行することによりデバッグ事象が発生し、デバッグモードに移行するものである。１３ｂはプログラムカウンタであり、このプログラムカウンタ１３ｂは、ＣＰＵ３が実行している命令のアドレスを保持するレジスタである。１３ｃはプログラムカウンタ退避用レジスタであり、このプログラムカウンタ退避用レジスタ１３ｃは、デバッグ事象等が発生した時にプログラムカウンタ１３ｂ値の退避先となるレジスタである。１３ｄはＰＳＷレジスタであり、このＰＳＷレジスタ１３ｄは、ＣＰＵ３の状態を示すレジスタである。１３ｅはＰＳＷ退避用レジスタであり、このＰＳＷ退避用レジスタ１３ｅは、デバッグ事象等が発生した時にＰＳＷレジスタ１３ｄ値の退避先となるレジスタである。ＣＰＵ３は、上記以外にもロード命令、ストア命令、分岐命令、加算命令等、一般的なＣＰＵが備えている命令実行機能と汎用レジスタ１３ｆを１６本備えている。ここではこの実施の形態とは直接関係が無いので詳細は省略する。１４は実行後ＰＣブレーク機能であり、この実行後ＰＣブレーク機能１４は、ターゲットとなる命令のプログラムカウンタ値を設定すると、その命令の実行直後にデバッグ事象が発生し、デバッグモードに移行するものである。
【００２１】
さらに、デバッグモジュール４において、１５はＪＴＡＧ制御部であり、このＪＴＡＧ制御部１５は、ＪＴＡＧインタフェース端子１１を通じてデバッグツール２と通信を行い、デバッグ機能の制御を行うものであり、ＪＴＡＧインタフェース端子１１でアクセス可能なデバッグ関連の制御レジスタやＪＴＡＧインタフェース端子１１でのアクセスを制御するＴＡＰコントローラなどで構成されている。１６はこの実施の形態１の特徴であるＪＴＡＧインタフェース端子１１を通じてＣＰＵ命令を実行するモニタコード供給機能、１７はアクセスブレーク機能であり、このアクセスブレーク機能１７は、ターゲットとなるデータアクセスの条件を設定すると、設定された条件を満たすデータアクセスを検出する。条件が成立するとＣＰＵ３に対してデバッグ割り込み要求を出力するものである。１８は実行前ＰＣ（プログラムカウンタ）ブレーク機能であり、この実行前ＰＣブレーク機能１８は、ターゲットとなる命令のプログラムカウンタ値を設定すると、その命令がフェッチされたことを検出してＣＰＵ３に実行前ＰＣブレーク要求を出力する。ＣＰＵ３が実行前ＰＣブレーク要求を受け取ると、その命令の実行直前にデバッグ事象が発生し、デバッグモードに移行するものである。１９はデバッグ割り込み要求であり、このデバッグ割り込み要求１９は、デバッグ専用の割り込みであり、ＤＢＩ端子１２、ＪＴＡＧ制御部１５、アクセスブレーク機能１７の３個所から発生するデバッグ割り込み要求を論理和して１本化してからＣＰＵ３に対して出力するものである。ＣＰＵ３にデバッグ要求が入力されるとデバッグ事象が発生し、デバッグモードに移行する。
以上のように、マイクロコンピュータ１には、デバッグ機能が内蔵されており、主にデバッグモジュール４がデバッグ機能の制御を行っている。
【００２２】
ここで、ＪＴＡＧについて補足説明する。
今日のマイクロコンピュータ応用機器では、高密度実装化、デバイスの高集積、大規模、狭ピッチ化により、ボードレベルのテストが困難となってきている。このようなボードレベルのテストの課題を解決する目的で欧米の半導体、電子機器メーカ、テスタメーカなどが中心となってＪＴＡＧ（Ｊｏｉｎｔ Ｔｅｓｔ Ａｃｔｉｏｎ Ｇｒｏｕｐ）が結成された。このＪＴＡＧより提案されたボードレベルのテスト方式がバウンダリスキャン方式といわれるものであり、現在はＩＥＥＥ１１４９．１テストポートアクセス規格（ＩＥＥＥ Ｓｔａｎｄａｒｄ Ｔｅｓｔ Ａｃｃｅｓｓ Ｐｏｒｔ ａｎｄ Ｂｏｕｎｄａｒｙ Ｓｃａｎ Ａｒｃｈｉｔｅｃｔｕｒｅ （ＩＥＥＥ Ｓｔｄ．１１４９．１ａ−１９９３）として標準化されている。
バウンダリスキャン方式では、ボード上に搭載されている各デバイスの入出力ピンと内部回路間にスキャンレジスタ回路（バウンダリスキャン）を挿入し、さらにコントロール回路と専用ピンを設ける。ボード上では、各デバイスのバウンダリスキャンを接続して、専用ポートを使用してシリアルにデータの入出力を行うことにより、全てのスキャンレジスタのアクセスとコントロールを可能にしている。シリアルに命令やデータを入力し、シリアルに出力されるデータを観測することによって、ボード上にテスト用のプローブを接触させることなく、ボード上のデバイス間の接続テストやデバイス内部のテストを行うことができる。
【００２３】
バウンダリスキャンは、以下のコンポーネントで構成される。
ＴＡＰ（Ｔｅｓｔ Ａｃｃｅｓｓ Ｐｏｒｔ） バウンダリスキャンへのデータの入出力およびコントロールを行うためのポートであり、図２におけるＪＴＡＧインタフェース端子１１に相当する。
ＴＡＰコントローラ ＴＣＫ端子およびＴＭＳ端子からの入力に応じて状態遷移を行い、テスト回路の制御を行う。
命令レジスタ テスト命令コードを保持するレジスタで、この値をデコードしてテスト回路の制御信号を生成する。テスト命令コードとして、ＳＡＭＰＬＥ／ＰＲＥＬＯＡＤ命令、ＥＸＴＥＳＴ命令、ＢＹＰＡＳＳ命令などがある。また、上記命令とは別にデバイス独自のプライベート命令を追加することも許されている。この実施の形態１のマイクロコンピュータにおいても内蔵デバッグ機能用にいくつかのプライベート命令を備えている。
データレジスタ
・バイパスレジスタ ＴＤＩ端子とＴＤＯ端子との間に設けられた１ビットのレジスタで、テスト回路をバイパスするために使用する。
・バウンダリスキャンレジスタ デバイスの内部回路と各ピンとの間に設けられたシフトレジスタをシリアルに接続した一連のレジスタ。
・上記以外にもデバイス独自のデータレジスタを追加することも許されている。この実施の形態１のマイクロコンピュータにおいても内蔵デバッグ機能用にいくつかのデータレジスタを備えている。
【００２４】
図３はデバッグ事象発生時の処理手順を示す説明図である。
マイクロコンピュータ１には、ユーザモードとデバッグモードの２つの実行モードがあり、ユーザプログラムを実行しているモードがユーザモードであり、ユーザプログラムの実行中にデバッグ事象が発生するとユーザモードからデバッグモードに遷移する。デバッグモードではデバッグツール２から供給されるモニタプログラムを実行する。
デバッグ事象の種類には、デバッグトラップ命令の実行、デバッグ割り込み要求、実行前／実行後プログラムカウンタブレーク要求がある。
デバッグ事象が発生すると、以下の処理をＣＰＵ３およびデバッグモジュール４が自動的に行った後、デバッグモードに遷移する。
・プログラムカウンタ１３ｂの値をプログラムカウンタ退避用レジスタ１３ｃに退避
・ＰＳＷレジスタ１３ｄの値をＰＳＷ退避用レジスタ１３ｅに退避した後、ＰＳＷレジスタ１３ｄの値を更新
・発生したデバッグ事象を示すデバッグ事象発生要因フラグをＪＴＡＧ制御部１５にあるＪＴＡＧレジスタにセット
・デバッグ事象のベクタアドレス（Ｈ’ＦＦＦＦ９０００番地）に分岐
デバッグ事象のベクタアドレスに分岐したら、デバッグツール２は、モニタコード供給機能１６を使用して命令コードをＣＰＵ３に供給することによって、モニタプログラムを実行する。
ユーザモードへの復帰命令（ＲＴＥ命令）を実行することにより、デバッグモードからユーザモードに遷移する。ユーザモードに遷移する際には、以下の処理をＣＰＵ３およびデバッグモジュール４が自動的に行う。
・デバッグ事象発生要因フラグをクリア
・ＰＳＷ退避用レジスタ１３ｅに退避されていた値をＰＳＷレジスタ１３ｄに復帰
・プログラムカウンタ退避用レジスタ１３ｃに退避されていた値をプログラムカウンタ１３ｂに復帰すると共に、その値の番地に分岐する
【００２５】
図４は内蔵領域にマッピングされたデバッグモジュール用領域を示す説明図であり、図において、２１はデバッグモジュール用内蔵Ｉ／Ｏ領域（Ｈ’ＦＦＦＦ８０００〜Ｈ’ＦＦＦＦ９ＦＦＦ）、２２はデバッグモジュール用制御レジスタ領域（Ｈ’ＦＦＦＦ８０００〜Ｈ’ＦＦＦＦ８ＦＦＦ）であり、実行前ＰＣブレーク機能用のレジスタ群、アクセスブレーク機能用のレジスタ群、モニタコード供給機能用のレジスタ群がこの領域に配置されている。２３はモニタコード供給領域（Ｈ’ＦＦＦＦ９０００〜Ｈ’ＦＦＦＦ９ＦＦＦ）であり、モニタコード供給機能にアクセスできる領域である。この領域内での命令フェッチは、全てモニタコード供給機能を使用したＪＴＡＧインタフェース端子１１経由の命令コードをフェッチすることになる。デバッグ事象ベクタエントリ（Ｈ’ＦＦＦＦ９０００〜Ｈ’ＦＦＦＦ９００３）は、デバッグ事象が発生するとこの領域に分岐するものである。
また、２４はツールＲＯＭ領域であり（Ｈ’ＦＦ００３ＦＥ０〜Ｈ’ＦＦ００３ＦＦＦ）、セキュリティコードや内蔵フラッシュ情報が置かれているアドレスを格納する領域である。２５はセキュリティコード格納領域であり、この領域のアドレスとバイト数はツールＲＯＭ領域２４内で指定される。２６は内蔵フラッシュ情報格納領域であり、内蔵フラッシュ書き換え用プログラム（以下、書き換えプログラムと言う）の一つであるＥ／Ｗモード移行プログラムのエントリアドレスと内蔵フラッシュメモリ５のブロック構成の情報を格納する領域であり、この領域のアドレスとバイト数はツールＲＯＭ領域２４内で指定される。
【００２６】
図５はモニタコード供給機能およびＪＴＡＧ制御部のレジスタ構成を示す構成図であり、ここで、モニタコード供給機能１６は、ＪＴＡＧインタフェース端子１１を使用して外部からＣＰＵ３に対して命令コードを供給する機能である。ＣＰＵ３は、デバッグ事象が発生すると、図４に示したモニタコード供給領域２３の先頭であるＨ’ＦＦＦＦ９０００番地へ分岐し、このモニタコード供給機能１６から供給される命令コードを実行するものである。
ＪＴＡＧ制御部１５において、３１はＪＴＡＧインタフェース端子１１でのアクセスを制御するＴＡＰコントローラ、３２はいずれのレジスタを用いてどのようなテストを行うか選択する命令レジスタである。
【００２７】
３３はＭＯＮ＿ＣＯＤＥレジスタ（第１のレジスタ）であり、このＭＯＮ＿ＣＯＤＥレジスタ３３は、デバッグモード時にＪＴＡＧインタフェース端子１１経由でモニタプログラムを実行する場合に、デバッグツール２から供給される命令コードの設定に使用する３２ビットのレジスタである。ＭＯＮ＿ＣＯＤＥレジスタ３３に設定された値は、モニタコード供給機能１６の命令コードバッファ３７に転送される。この時、命令コードバッファ３７の入力ポインタも自動的にインクリメントされるものである。
３４はＭＯＮ＿ＤＡＴＡレジスタ（第２のレジスタ）であり、このＭＯＮ＿ＤＡＴＡレジスタ３４は、デバッグモード時にＪＴＡＧインタフェース端子１１経由でモニタプログラムを実行する場合に、その実行結果をデバッグツール２に出力したり、内蔵フラッシュ情報をデバッグツール２に出力するインタフェースとなる３２ビットのレジスタである。モニタプログラム上でストア命令を使用してモニタコード供給機能１６のＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８に書き込みを行うと、その値がＭＯＮ＿ＤＡＴＡレジスタ３４に転送され、ＪＴＡＧインタフェース端子１１経由でデバッグツール２から読み出すことができる。
３５はＭＯＮ＿ＰＡＲＡＭレジスタ（第３のレジスタ）であり、このＭＯＮ＿ＰＡＲＡＭレジスタ３５は、デバッグモード時にＪＴＡＧインタフェース端子１１経由でモニタプログラムを実行する場合に、デバッグツール２から書き換えデータなどのパラメータを渡すためのインタフェースとなる３２ビットのレジスタである。デバッグツール２からＪＴＡＧインタフェース端子１１経由でＭＯＮ＿ＰＡＲＡＭレジスタ３５に書き込みを行うと、モニタコード供給機能１６のＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタ３９に転送され、モニタプログラム上でロード命令を使用してその値を読み出すことができる。
【００２８】
３６はＭＯＮ＿ＡＣＣＥＳＳレジスタであり、このＭＯＮ＿ＡＣＣＥＳＳレジスタ３６は、デバッグモード時にＪＴＡＧインタフェース端子１１経由でモニタプログラムを実行する場合に、アクセス制御情報を設定／格納する４ビットのレジスタである。
ｂｉｔ０ ＭＮＳＴＡＲＴ モニタコード供給開始ビット（読み出し／書き込み可）
１：命令コード設定済み
０：命令コード未設定
“１”を設定することにより、命令コードバッファ３７に有効な値が設定されたことを示す。すなわち、モニタコード供給機能１６における命令フェッチ要求を受け付けるようになる。
ｂｉｔ１ ＭＮＤＴＶＬＤ ＦｒｏｎｔＭＯＮ＿ＤＡＴＡ有効ビット（読み出し専用）
１：ＦｒｏｎｔＭＯＮ＿ＤＡＴＡ有効（ＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８への書き込みがあり、かつ、ＭＯＮ＿ＤＡＴＡレジスタ３４は未参照）
０：ＦｒｏｎｔＭＯＮ＿ＤＡＴＡ無効（ＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８への書き込みがない、またはＭＯＮ＿ＤＡＴＡレジスタ３４を参照した後）このビットは、ＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８への書き込みがあった時、“１”にセットされる。このビットは、以下の条件でゼロクリアされる。
・ＭＯＮ＿ＤＡＴＡレジスタ３４をアクセスした時
・デバッグモードでのＲＴＥ命令実行時
・デバッグ制御部のリセット時（デバッグモジュールのリセット）
ｂｉｔ２ ＭＮＰＲＭＶＬＤ ＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭ有効ビット（読み出し専用）
１：ＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭ有効（ＭＯＮ＿ＰＡＲＡＭレジスタ３５は設定済みであるが、ＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタ３９が未だ読み出されていない）
０：ＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭ無効（ＭＯＮ＿ＰＡＲＡＭレジスタ３５が設定されていないか、ＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタ３９が読み出された後）
このビットは、ＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタ３９への設定が行われた時に“１”がセットされる。このビットは、以下の条件でゼロクリアされる。
・ＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタ３９に対して読み出しがあった時
・デバッグモードでのＲＴＥ命令実行時
・デバッグ制御部のリセット時（デバッグモジュールのリセット）
ｂｉｔ３ ＭＮＣＤＢＵＳＹ ＭＯＮ＿ＣＯＤＥビジービット（読み出し専用）
１：ＭＯＮ＿ＣＯＤＥへの設定不可
０：ＭＯＮ＿ＣＯＤＥへの設定可
このビットは、次の命令コードをＭＯＮ＿ＣＯＤＥレジスタ３３に設定してもよいかどうかを示すビットである。このビットは、以下のような２つの意味がある。
・ＭＯＮ＿ＣＯＤＥレジスタ３３から命令コードバッファ３７への転送中＝“１”、転送完了＝“０”、命令コードバッファ３７にフェッチされていない命令コードがある＝“１”、ない＝“０”
このビットは、以下の条件で“１”にセットされる。
・ＭＯＮ＿ＣＯＤＥレジスタ３３をアクセスした時
・ＭＮＳＴＡＲＴビットに“１”をセットした時
このビットは、以下の条件でゼロクリアされる。
・ＭＯＮ＿ＣＯＤＥレジスタ３３に書き込んだ値が命令コードバッファ３７に転送された時
・命令コードバッファ３７に格納されている命令が全てＣＰＵ３によってフェッチされた時（注１）
・デバッグモードでのＲＴＥ命令実行時
・デバッグ制御部のリセット時（デバッグモジュールのリセット）
（注１）命令コードバッファ３７のフェッチ完了の判断
命令コードバッファ３７の先頭のワードに対して、２回目の命令フェッチ要求が発生した時を「命令コードバッファ３７の全ての命令コードをフェッチした」と判断する。例えば、命令コードバッファ３７の２ワード目に分岐命令があった場合には、３ワード目、４ワード目に命令コードが設定されていても、２ワード目の分岐命令による分岐先の命令フェッチ要求が、命令コードバッファ３７に対して発生した時点で「全ての命令コードがフェッチされた」ことになる。なお、モニターコード供給機能１６で分岐を行う場合には「必ず分岐先を命令コードバッファ３７の先頭アドレスにしなければならない」という制限がデバッグツール２に対して要求されているものとする。すなわち、デバッグツール２がＭＯＮ＿ＣＯＤＥレジスタ３３に設定する分岐命令の分岐先アドレスは、常に４ワード境界上のアドレス（アドレスの下位４ビット[２８：３１]を“００００”）にする必要がある。この制限によって、モニターコード供給機能１６内で分岐した場合には、必ず命令コードバッファ３７の１ワード目に対する命令フェッチ要求になることが保証される。
【００２９】
また、モニタコード供給機能１６において、３７は命令コードバッファであり、この命令コードバッファ３７は、４ワードで構成され、ＪＴＡＧ制御部１５のＭＯＮ＿ＣＯＤＥレジスタ３３の内容が転送される。命令コードバッファ３７は、（Ｈ’ＦＦＦＦ９０００〜Ｈ’ＦＦＦＦ９ＦＦＦ）にマッピングされており、どのワードが選択されるかは、アドレスの下位２ビットで決定される。
３８はＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタであり、このＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８は、実行結果や内蔵フラッシュ情報などをデバッグツール２に受け渡しするための３２ビットのレジスタである。このＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８の内容がＪＴＡＧ制御部１５のＭＯＮ＿ＤＡＴＡレジスタ３４に転送される。
３９はＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタであり、このＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタ３９は、デバッグツール２からモニタプログラムへの書き換えデータなどのパラメータを受け渡しするための３２ビットのレジスタである。ＪＴＡＧ制御部１５のＭＯＮ＿ＰＡＲＡＭレジスタ３５の内容がこのＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタ３９に転送される。
９ａはアドレスバス、９ｂはデータバスである。
【００３０】
図６は内蔵フラッシュメモリのメモリ領域を示す説明図であり、図において、４１はユーザ領域、４２はブートＲＯＭ領域である。
内蔵フラッシュメモリ５のユーザ領域４１は、５１２Ｋバイトのフラッシュメモリが（Ｈ’００００００００〜Ｈ’０００７ＦＦＦＦ）番地に割り当てられ、１１ブロックに分割されたユーザが使用できる領域である。内蔵フラッシュメモリ５の消去は、一括で全領域消去を行う方法とブロック単位で消去する方法があり、また、内蔵フラッシュメモリ５への書き込みは、ページ単位（１ページ＝２５６バイト）で行うものである。内蔵フラッシュメモリ５の消去および書き込みは、後述するフラッシュＥ／Ｗイネーブルモードへ移行することにより可能となるものである。
内部フラッシュメモリ５のブートＲＯＭ領域４２は、１６Ｋバイトのフラッシュメモリが（Ｈ’ＦＦ００００００〜Ｈ’ＦＦ００３ＦＦＦ）番地に割り当てられ、内臓フラッシュメモリ５に対する書き換えプログラムを格納する領域である。
【００３１】
図７はフラッシュレディステータスレジスタを示す説明図であり、図において、５１はフラッシュレディステータスレジスタであり、内蔵フラッシュメモリ５に設けられた３２ビットのレジスタである。５２はそのフラッシュレディステータスレジスタ５１に設けられたＦＳＴＡＴ（レディステータス）ビットであり、内蔵フラッシュメモリ５に対する消去および書き込みの動作状態を示すものである。
０：消去または書き込み実行中
１：レディ状態
このＦＳＴＡＴビット５２は、図１に示したフラッシュ内部制御回路５ｃによって制御されるものである。
【００３２】
図８はフラッシュメモリ制御レジスタを示す説明図であり、図において、６１はフラッシュメモリ制御レジスタであり、内蔵フラッシュメモリ５に設けられた３２ビットのレジスタである。６２はそのフラッシュメモリ制御レジスタ６１に設けられたＦＥＮＴＲＹ（フラッシュモードエントリ）ビットであり、フラッシュＥ／Ｗイネーブルモードへの移行を制御するためのビットである。このビットを“１”セットすることにより、フラッシュＥ／Ｗイネーブルに移行し、このビットを“０”セットすることにより、通常動作モードに復帰するものである。
このＦＥＮＴＲＹビット６２は、図１に示したフラッシュ内部制御回路５ｃによって制御されるものである。
【００３３】
図９は内蔵フラッシュ書き換えに関する情報を示す説明図であり、図において、ツールＲＯＭ領域２４は、セキュリティコードや内蔵フラッシュ情報が置かれているアドレスを格納する領域であり、図４に示したように内蔵空間に配置されている。
図１０はツールＲＯＭ領域の構成を示す説明図であり、図に示すように、ツールＲＯＭ領域２４の場所は、（Ｈ’ＦＦ００３ＦＥ０〜Ｈ’ＦＦ００３ＦＦＦ）番地であり、このツールＲＯＭ領域２４に各情報が設定済みであることを示すために、（Ｈ’ＦＦ００３ＦＦＣ−Ｆ）番地に固定値（Ｈ’ＤＦ５３４４４９）のコードが埋め込まれている。デバッグツール２は、このコードの値を確認してからツールＲＯＭ領域２４の各情報を使用する。
また、図９および図１０に示すように、セキュリティコード格納領域２５とセキュリティレベルの情報が置かれており、セキュリティコードが設定されている場合、デバッグツール２側でセキュリティコードの比較を行い、一致しない場合にはセキュリティレベルに応じてツールの動作を制限する。
Ｈ’ＦＦ００３ＦＦ０−１番地 セキュリティコードのバイト数
Ｈ’ＦＦ００３ＦＦ２−３番地 セキュリティレベル
Ｈ’００００ レベル０
デバッグツールのリセット以外の動作を許可しない。
Ｈ’０００１ レベル１
内蔵フラッシュの全領域消去を実行しない限り、デバッグツールの動作を許可しない。
Ｈ’ＦＦ００３ＦＦ４−７番地 セキュリティコード格納領域の先頭アドレスセキュリティコードがない場合には（Ｈ’ＦＦＦＦＦＦＦＦ）となる。
さらに、図９および図１０に示すように、内蔵フラッシュ情報格納領域２６の先頭アドレスが置かれている。
Ｈ’ＦＦ００３ＦＥ８−ＥＢ番地 内蔵フラッシュ情報格納領域の先頭アドレス
内蔵フラッシュ情報格納領域がない場合にはＨ’ＦＦＦＦＦＦＦＦとなる。
【００３４】
図１１は内蔵フラッシュ情報格納領域の構成を示す説明図であり、図に示すように、内蔵フラッシュ情報格納領域２６の先頭アドレスは、ツールＲＯＭ領域２４のＨ’ＦＦ００３ＦＥ８−ＥＢ番地に置かれている。そして、内蔵フラッシュ情報格納領域２６には、以下の情報が置かれている。
Ｅ／Ｗモード移行プログラムのエントリアドレス（書き換えプログラム情報）先頭アドレス＋ Ｈ’００〜Ｈ’０３番地：Ｅ／Ｗモード移行プログラムのエントリアドレス
内蔵フラッシュのブロック数
先頭アドレス＋ Ｈ’０４〜Ｈ’０７番地：内蔵フラッシュのブロック数
内蔵フラッシュ書き換え時に使用するテンポラリ領域の情報
内蔵フラッシュメモリ５の書き換え時には、フラッシュ書き換え用プログラムの格納や書き込みデータのバッファ用として内蔵ＳＲＡＭ６の一部を使用する。このような内蔵フラッシュメモリ５の書き換え時にテンポラリに使用する領域の先頭アドレスとバイト数を格納する。
デバッグ中に内蔵フラッシュメモリ５の書き換えを行うような場合には、デバッグツール２側でこの領域のデータを内蔵ＳＲＡＭ６から退避できるように、この情報を格納している。
８ｎ＋Ｈ’１０〜Ｈ’１３番地：フラッシュの書き換え用テンポラリ領域の先頭アドレス
８ｎ＋Ｈ’１４〜Ｈ’１７番地：フラッシュの書き換え用テンポラリ領域のバイト数
（注）ブロック数＝（ｎ＋１）個
フラッシュ書き込み用バッファのサイズ（＝ページサイズ）情報
フラッシュ書き込み用バッファのバイト数（＝ページサイズ）を格納する。
８ｎ＋Ｈ’１８〜Ｈ’１Ｂ番地：フラッシュの書き込み用バッファのバイト数（＝ページサイズ）
（注）ブロック数＝（ｎ＋１）個
【００３５】
次に内蔵フラッシュ書き換え用プログラム（書き換えプログラム）の構成について説明する。書き換えプログラムは、図６に示したブートＲＯＭ４２内に格納され、Ｅ／Ｗモード移行プログラム、ブロック消去プログラム（消去プログラム）、ページ書き込みプログラム（書き込みプログラム）、ステータスレディ待ちプログラム、およびＥ／Ｗ終了プログラムからなるものである。以下に、各プログラムの構成について説明する。
【００３６】
Ｅ／Ｗモード移行プログラム
Ｅ／Ｗモード移行プログラムは、内蔵フラッシュメモリ５の書き換えの最初に実行しなければならないプログラムであり、書き換えに必要な各種パラメータをＣＰＵレジスタに設定した後、フラッシュＥ／Ｗイネーブルモードに移行するものである。
実行方法
モニタコード供給機能１６を使用して、内蔵フラッシュ情報格納領域２６の先頭１ワードに格納されているアドレスに分岐させる。この時、ＭＯＮ＿ＰＡＲＡＭレジスタ３５への設定は必要ない。
処理内容
（１）ＣＰＵレジスタに各パラメータを設定
Ｒ０ ：パラメータの設定は無し、デバッグツール２が使用可能
Ｒ１ ：パラメータの設定は無し、デバッグツール２が使用可能
Ｒ２ ：パラメータの設定は無し、デバッグツール２が使用可能
Ｒ３ ：パラメータの設定は無し、デバッグツール２が使用可能
Ｒ４ ：Ｈ’ＦＦＦＦ８４００（ＭＯＮ＿ＤＡＴＡレジスタ３４のアドレス）
Ｒ５ ：フラッシュ書き込み用バッファの先頭アドレス−４
Ｒ６ ：パラメータの設定は無し、デバッグツール２が使用可能
Ｒ７ ：フラッシュ書き込み用バッファのバイト数（＝ページサイズ）
Ｒ８ ：ブロック消去プログラムのエントリアドレス
Ｒ９ ：ページ書き込みプログラムのエントリアドレス
Ｒ１０：ステータスレディ待ちのプログラムのエントリアドレス
Ｒ１１：Ｅ／Ｗ終了プログラムのエントリアドレス
Ｒ１２：パラメータの設定は無し、デバッグツール２が使用可能
Ｒ１３：パラメータの設定は無し、デバッグツール２が使用可能
Ｒ１４：パラメータの設定は無し、デバッグツール２が使用可能
Ｒ１５：パラメータの設定は無し、デバッグツール２が使用可能
（２）内蔵フラッシュメモリ５上のフラッシュ書き換えプログラムを内蔵ＳＲＡＭ６上に転送
（３）フラッシュＥ／Ｗイネーブルモードに移行
（４）ＭＯＮ＿ＤＡＴＡレジスタ３４にプログラム正常／エラー終了情報を書き込む
実行終了の確認方法
デバッグツール２は、ＭＯＮ＿ＤＡＴＡレジスタ３４を読み出し、ＭＳＢビット（ｂｉｔ０）の値を確認することによって、Ｅ／Ｗモード移行プログラムが正常終了したか否かを確認できる。
【００３７】
ブロック消去プログラム
ブロック消去プログラムは、ＭＯＮ＿ＰＡＲＡＭレジスタ３５で指定された内蔵フラッシュメモリ５上のブロックに対して消去プログラムを発行するプログラムである。フラッシュＥ／Ｗイネーブルモードで使用する。
実行方法
モニタコード供給機能１６を使用して、上記Ｒ８が示すアドレスに分岐させる。この際、消去したいメモリブロックの先頭アドレスをＭＯＮ＿ＰＡＲＡＭレジスタ３５に設定する。内蔵フラッシュメモリ５のブロック構成の情報は、内蔵フラッシュ情報格納領域２６にある。
処理内容
（１）ＭＯＮ＿ＰＡＲＡＭレジスタ３５で指定されたメモリブロックに対して消去コマンドを発行
（２）プログラムの最後に、ＭＯＮ＿ＤＡＴＡレジスタ３４への書き込みを行う。
実行終了の確認方法
ＭＯＮ＿ＤＡＴＡレジスタ３４の書き込みはツール（デバッグツール２）側とデバイス（マイクロコンピュータ１）側とのハンドシェイク用である。ＭＯＮ＿ＤＡＴＡレジスタ３４への書き込みがこのプログラムの終了を表す。従って、ＭＯＮ＿ＤＡＴＡレジスタ３４の内容には意味がないが、デバッグツール２は、ＭＯＮ＿ＤＡＴＡレジスタ３４を一旦空読みしてから次の処理を実行する。
このプログラムの終了は、消去が完了していることを示すものではない。消去の完了を確認するには「ステータスレディ待ちプログラム」を実行する必要がある。
【００３８】
ページ書き込みプログラム
ページ書き込みプログラムは、ＭＯＮ＿ＰＡＲＡＭレジスタ３５で指定されたページに対してページ書き込みコマンドを発行するプログラムである。フラッシュＥ／Ｗイネーブルモードで使用する。
実行方法
モニタコード供給機能１６を使用して、上記Ｒ９が示すアドレスに分岐させる。この際、書き込みしたいページの先頭アドレスをＭＯＮ＿ＰＡＲＡＭレジスタ３５に設定する。書き込みデータは、予め内蔵ＳＲＡＭ６上のフラッシュ書き込み用バッファ領域に転送しておく。バッファの先頭アドレスは（Ｒ５値＋４）、バッファサイズ（＝ページサイズ）はＲ７値で示される。この処理は、以下のような命令をモニタコード供給機能１６を使用して実行することによって実現できる。
ＦＦＦＦ９０００ ＬＤ Ｒ０，＠（４，Ｒ４）
：（Ｒ４の値＋４）＝Ｈ’ＦＦＦＦ８００４番地を読み出し、読み出してきたデータをＲ０に格納する。すなわち、ＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭ値（＝書き込みデータ）を読み出してきてＲ０にセットする。
ＦＦＦＦ９００４ ＳＴ Ｒ０，＠＋Ｒ５
：Ｒ５の値を＋４してからＲ５値が示す番地にＲ０の値をストアする。すなわち、上記命令で読み出してきた書き込みデータをフラッシュ書き込み用バッファに転送する。
ＦＦＦＦ９００６ ＡＤＤＩ Ｒ７，＃−４
：Ｒ７の値を−４する。すなわち、書き込み用バッファのサイズを１ワード分デクリメントする。
ＦＦＦＦ９００８ ＢＮＥＺ Ｒ７，ＬＦＦＦＦ９０００
：Ｒ７の値がゼロでない時には、Ｈ’ＦＦＦＦ９０００番地に分岐し、ゼロになるとＨ’ＦＦＦＦ９００Ｃ番地に移る。すなわち、バッファサイズ分の転送が終了するまでループする。
ＦＦＦＦ９００Ｃ ＪＭＰ Ｒ８
：Ｒ８の値が示す番地にジャンプする。すなわち、転送が終了するとステータスレディ待ちプログラムにジャンプする。
ＦＦＦＦ９００Ｅ ＮＯＰ
処理内容
（１）フラッシュ書き込み用バッファのデータをＭＯＮ＿ＰＡＲＡＭレジスタ３５で指定されたページに対して書き込みコマンドを発行
（２）ＣＰＵレジスタＲ５，Ｒ７の値を以下の値に設定する。（次のバッファへの転送処理の時にＲ５，Ｒ７の値をそのまま使用できる。）
Ｒ５：フラッシュ書き込み用バッファの先頭アドレス−４
Ｒ７：フラッシュ書き込み用バッファのバイト数（＝ページサイズ）
（３）プログラムの最後に、ＭＯＮ＿ＤＡＴＡレジスタ３４への書き込みを行う。
実行終了の確認方法
ＭＯＮ＿ＤＡＴＡレジスタ３４の書き込みは、ツール側とデバイス側とのハンドシェイク用である。ＭＯＮ＿ＤＡＴＡレジスタ３４への書き込みがこのプログラムの終了を表す。従って、ＭＯＮ＿ＤＡＴＡレジスタ３４の内容には意味がないが、デバッグツール２は、ＭＯＮ＿ＤＡＴＡレジスタ３４を一旦空読みしてから次の処理を実行する。
このプログラムの終了は、書き込みが完了していることを示すものではない。書き込みの完了を確認するには「ステータスレディ待ちプログラム」を実行する必要がある。このプログラムの終了後は、フラッシュ書き込み用バッファに次の書き込みデータを書くことができる。
【００３９】
ステータスレディ待ちプログラム
ステータスレディ待ちプログラムは、ブロック消去プログラムやページ書き込みプログラムを実行した後、消去や書き込みが終了するまで待つためのプログラムである。消去や書き込みが正常終了したかどうかはＭＯＮ＿ＤＡＴＡレジスタ３４に反映する。フラッシュＥ／Ｗイネーブルモードで使用する。
実行方法
モニタコード供給機能１６を使用して、上記Ｒ１０が示すアドレスに分岐させる。ＭＯＮ＿ＰＡＲＡＭレジスタ３５への設定は必要ない。
処理内容
（１）フラッシュの消去もしくは書き込み動作が終了するまで待つ
（２）ＭＯＮ＿ＤＡＴＡレジスタ３４にプログラム正常／エラー終了情報を書き込む。
実行終了の確認方法
デバッグツール２は、ＭＯＮ＿ＤＡＴＡレジスタ３４を読み出し、ＭＳＢビット（ｂｉｔ０）の値を確認することによって、消去や書き込みが正常に行われたかどうかを確認できる。
【００４０】
Ｅ／Ｗモード終了プログラム
Ｅ／Ｗモード終了プログラムは、フラッシュＥ／Ｗモードイネーブルモードから通常モードに戻るためのプログラムである。内蔵フラッシュ書き換え処理の最後に実行する。
実行方法
モニタコード供給機能１６を使用して、上記Ｒ１１が示すアドレスに分岐させる。ＭＯＮ＿ＰＡＲＡＭレジスタ３５への設定は必要ない。
処理内容
（１）通常モードに移行
（２）プログラムの最後に、ＭＯＮ＿ＤＡＴＡレジスタ３４への書き込みを行う。
実行終了の確認方法
ＭＯＮ＿ＤＡＴＡレジスタ３４の書き込みは、ツール側とデバイス側とのハンドシェイク用である。ＭＯＮ＿ＤＡＴＡレジスタ３４への書き込みがこのプログラムの終了を表す。従って、ＭＯＮ＿ＤＡＴＡレジスタ３４の内容には意味がないが、デバッグツール２は、ＭＯＮ＿ＤＡＴＡレジスタ３４を一旦空読みしてから次の処理を実行する。
【００４１】
次に動作について説明する。
１．モニタコード供給機能およびＪＴＡＧ制御部の動作
図１２はモニタコード供給機能およびＪＴＡＧ制御部の動作を示すフローチャートであり、まず、上記図５の構成図とこの図１２のフローチャートを参照しながらモニタコード供給機能およびＪＴＡＧ制御部の動作を説明する。
（１）モニタコードの設定
デバッグツール２は、ＪＴＡＧインタフェース端子１１を通じてＭＯＮ＿ＣＯＤＥレジスタ３３に命令コードを設定する。ＭＯＮ＿ＣＯＤＥレジスタ３３に設定された命令コードは、命令コードバッファ３７に転送されると同時にＭＯＮ＿ＡＣＣＥＳＳレジスタ３６のＭＮＣＤＢＵＳＹビットに“１”がセットされ、転送完了により“０”がセットされる。１ワード分の命令コードが命令コードバッファ３７のどの段に格納されるかは入力ポインタによって内部制御される。先に設定した順にバッファ＃０〜＃３に格納される。入力ポインタの値は、デバッグモジュールのリセットを行うか、ＭＮＳＴＡＲＴビットに“１”を設定することによりゼロクリアされる（ＳＴ１）。
【００４２】
（２）命令コードバッファに転送されたことの確認
デバッグツール２は、ＭＯＮ＿ＡＣＣＥＳＳレジスタ３６を読み出して、ＭＮＣＤＢＵＳＹビットに“０”がセットされていることを確認する。ＭＮＣＤＢＵＳＹビットに“０”がセットされていれば、ＭＯＮ＿ＣＯＤＥレジスタ３３に設定された命令コードが命令コードバッファ３７に転送されたことを示している。次のＭＯＮ＿ＣＯＤＥレジスタ３３への命令コードの設定は、ＭＮＣＤＢＵＳＹビットに“０”がセットされていることを確認してから行う（ＳＴ２）。
上記（ＳＴ１）と（ＳＴ２）の処理を最大４回まで任意の回数繰り返す。
なお、命令コードバッファ３７の命令コードは、ＭＯＮ＿ＣＯＤＥレジスタ３３をアクセスしない限り保持される。従って、命令コードバッファ３７に設定した命令コードを再度使用する場合には新規に設定し直す必要がない。ＭＮＳＴＡＲＴビットに“１”を設定すれば、命令コードバッファ３７に保持されている命令コードが再びＣＰＵ３によって実行される。
【００４３】
（３）パラメータの設定
モニタプログラムがパラメータを必要としない場合にはこの処理は必要ない。デバッグツール２は、ＪＴＡＧインタフェース端子１１を通じてＭＯＮ＿ＰＡＲＡＭレジスタ３５にパラメータを設定する。ＭＯＮ＿ＰＡＲＡＭレジスタ３５に設定されたパラメータは、ＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタ３９に転送されると同時にＭＯＮ＿ＡＣＣＥＳＳレジスタ３６のＭＮＰＲＭＶＬＤビットに“１”がセットされる。ＣＰＵ３がＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタ３９を読み出すとＭＮＰＲＭＶＬＤビットに“０”がセットされる。ＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタ３９の内容は、ＭＯＮ＿ＰＡＲＡＭレジスタ３５の設定を行わない限り保持され、同じパラメータを何度も使用する場合は、新規に設定し直す必要はない（ＳＴ３）。
【００４４】
（４）モニターコード供給のスタート
デバッグツール２は、ＪＴＡＧインタフェース端子１１を通じてＭＯＮ＿ＡＣＣＥＳＳレジスタ３６のＭＮＳＴＡＲＴビットに“１”をセットする。ＭＮＳＴＡＲＴビットに“１”がセットされることにより、ＣＰＵ３は命令コードバッファ３７の内容をフェッチできるようになる（ＳＴ４）。
【００４５】
（５）スタート要求の解除
デバッグツール２は、ＭＯＮ＿ＡＣＣＥＳＳレジスタ３６のＭＮＳＴＡＲＴビットに“０”をセットする。
【００４６】
（６）モニタコードがフェッチされたことの確認
デバッグツール２は、ＭＯＮ＿ＡＣＣＥＳＳレジスタ３６を読み出して、ＭＮＣＤＢＵＳＹビットに“０”がセットされていることを確認する。ＭＮＣＤＢＵＳＹビットに“０”がセットされていれば、命令コードバッファ３７へ設定した全ての命令のフェッチが完了したことを示す。
【００４７】
（７）ＭＯＮ＿ＰＡＲＡＭが使用されたことを確認
この処理は、パラメータ設定を行った場合のみ必要である。
デバッグツール２は、ＭＯＮ＿ＡＣＣＥＳＳレジスタ３６を読み出して、ＭＮＰＲＭＶＬＤビットに“０”がセットされていることを確認する。ＭＮＰＲＭＶＬＤビットに“０”がセットされていれば、ＣＰＵ３がＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタ３９を読み出したことを示している。
【００４８】
（８）ＦｒｏｎｔＭＯＮ＿ＤＡＴＡに書き込みがあったことの確認
この処理は、ＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８への書き込みをモニタプログラムが行う場合にのみ必要である。
デバッグツール２は、ＭＯＮ＿ＡＣＣＥＳＳレジスタ３６を読み出して、ＭＮＤＴＶＬＤビットに“１”がセットされていることを確認する。ＭＮＤＴＶＬＤビットに“１”がセットされていれば、ＣＰＵ３がＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８に書き込みを行ったことを示している。
【００４９】
（９）ＦｒｏｎｔＭＯＮ＿ＤＡＴＡの読み出し
この処理は、ＦｒｏｎｔＭＯＮ＿ＤＡＴＡ３８への書き込みをモニタプログラムが行う場合にのみ必要である。
デバッグツール２がＪＴＡＧインタフェース端子１１を通じてＭＯＮ＿ＤＡＴＡレジスタ３４を読み出すと、ＭＮＤＴＶＬＤビットは自動的にクリアされる。ＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８の内容は、ＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８への書き込みを行わない限り保持されている（ＳＴ９）。
【００５０】
２．内蔵フラッシュメモリの書き換え動作
図１３は内蔵フラッシュメモリの書き換え動作の概要を示すフローチャートであり、次に、この図１３のフローチャートを参照しながら内蔵フラッシュメモリ５の書き換え動作の概要を説明する。
内蔵フラッシュメモリ５の書き換えは、図５に示したＪＴＡＧ制御部１５およびモニタコード供給機能１６を使用して、図６に示した内蔵フラッシュメモリ５内のブートＲＯＭ領域４２に格納された書き換えプログラムを呼び出すことによって行う。デバッグツール２からの書き込みデータの転送もＪＴＡＧ制御部１５のＭＯＮ＿ＰＡＲＡＭレジスタ３５を使用して転送するものである。
前処理（ＳＴ１１）
デバッグツール２は、フラッシュ書き換え処理の前に、予め処理を行っておくことが必要になる。
・セキュリティレベルのチェック
・内蔵フラッシュのブロック構成の情報を読み出しておく
・Ｅ／Ｗモード移行プログラムのエントリアドレスを読み出しておく
保持すべきデータの読み出し（ＳＴ１２）
内蔵フラッシュメモリ５への書き込みではブロック単位の消去を伴う。書き込みを行うブロックの中で保持しなければならないデータがある場合では、この段階でフラッシュＥ／Ｗイネーブルモードになる前に読み出しておく必要がある。
フラッシュＥ／Ｗイネーブルモード移行（ＳＴ１３）
Ｅ／Ｗモード移行プログラムを実行することにより、通常モードからフラッシュＥ／Ｗイネーブルモードに移行する。
フラッシュ書き換え（ＳＴ１４）
消去のみを行うか、書き込みを行うかで処理が異なる。それぞれの処理の中で必要なプログラムを実行する。
「ブロック消去プログラム」
「ページ書き込みプログラム」
「ステータスレディプログラム」
通常モード復帰（ＳＴ１５）
「Ｅ／Ｗモード終了プログラム」を実行することにより、フラッシュＥ／Ｗイネーブルモードから通常モードに復帰する。
【００５１】
次に図１３に示した前処理（ＳＴ１１）、および保持すべきデータの読み出し（ＳＴ１２）について詳細に説明する。
デバッグツール２は、起動されるとマイクロコンピュータ１に内蔵されている各種情報をＪＴＡＧ制御部１５およびモニタコード供給機能１６を使用して読み出し、セキュリティコードのチェックを行う。
（１）ツールＲＯＭ設定済み確認コードの読み出し
▲１▼デバッグツール２から図５に示すＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＣＯＤＥレジスタ３３に命令コードがセットされる。
▲２▼ＭＯＮ＿ＣＯＤＥレジスタ３３にセットされた命令コードを、ＪＴＡＧ制御部１５およびモニタコード供給機能１６の機能により、命令コードバッファ３７に転送する。
ツールＲＯＭ設定済み確認コードを読み出して、ＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８に書き込みを行うプログラムを、上記▲１▼，▲２▼の処理を４回行って命令コードバッファ３７にセットする。
▲３▼デバッグツール２から図５に示すＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＡＣＣＥＳＳレジスタ３６のＭＮＳＴＡＲＴビットに“１”がセットされる。
▲４▼図５に示したＣＰＵ３は、命令コードバッファ３７に転送されたツールＲＯＭ設定済み確認コードの読み出しプログラムを実行し、以下の処理を行う。
・図１０に示したツールＲＯＭ領域のＨ’ＦＦ００３ＦＦＣ番地のデータを読み出す。
・読み出したデータをＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８（Ｈ’ＦＦＦＦ８０００番地）に書き込む。
・Ｈ’ＦＦＦＦ９０００番地に分岐し、次のデバッグツール２から供給される命令コードを待つ。
▲５▼ＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８に書き込まれたデータを、ＪＴＡＧ制御部１５およびモニタコード供給機能１６の機能により、ＭＯＮ＿ＤＡＴＡレジスタ３４に転送する。
▲６▼デバッグツール２から図５に示すＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＤＡＴＡレジスタ３４のデータが読み出される。
▲７▼デバッグツール２では、ＭＯＮ＿ＤＡＴＡレジスタ３４のデータによって、次のように処理が分けられる。
・データがＨ’ＤＦ５３４４４９であれば、次の（２）の処理に進む。
・データがＨ’ＤＦ５３４４４９以外であれば、ツールＲＯＭの読み出し処理を終了する。
【００５２】
（２）セキュリティコードの読み出し
▲１▼セキュリティコード格納領域の先頭アドレスの読み出し
読み出し番地をツールＲＯＭ領域のＨ’ＦＦ００３ＦＦ４番地に変更して、上記（１）の▲１▼〜▲６▼と同様な処理を行うことによって、図１０に示した「セキュリティコード格納領域の先頭アドレス」を読み出す。
▲２▼セキュリティコードのバイト数、セキュリティのレベルの読み出し
読み出し番地をツールＲＯＭ領域のＨ’ＦＦ００３ＦＦ０番地に変更して、上記（１）の▲１▼〜▲６▼と同様な処理を行うことによって、図１０に示した「セキュリティコードのバイト数、セキュリティのレベル」を読み出す。
▲３▼セキュリティコードの読み出し
読み出し番地を上記▲１▼で得られたセキュリティコード格納領域の先頭アドレスに変更して、上記（１）の▲１▼〜▲６▼と同様な処理を行うことによって、「セキュリティコード」を読み出す。
なお、セキュリティコードのバイト数が４バイトを越える場合は、上記（１）の▲１▼〜▲６▼と同様な処理を繰り返すことによって全てのセキュリティコードを得る。
▲４▼セキュリティコードのチェック
デバッグツール２は、デバッグツール２を使用しているユーザに対してセキュリティコードをキー入力してもらう。
デバッグツール２は、キー入力された値と▲３▼で得られた値とを比較し、▲２▼で得られたセキュリティのレベルとの組合せで次のように処理が分けられる。
・キー入力された値と▲３▼で得られた値とが一致した場合：次の（３）の処理に進む。
・キー入力された値と▲３▼で得られた値とが不一致、かつ、セキュリティレベル＝“０”の場合：デバッグツール２は、デバッグツール２のリセット以外の動作を許可しない。
・キー入力された値と▲３▼で得られた値とが不一致、かつ、セキュリティレベル＝“１”の場合：ユーザが内蔵フラッシュメモリ５の全領域の消去を実行しない限り、デバッグツール２の動作を許可しない。
このように、セキュリティチェックを行うことによって、内蔵フラッシュメモリ５上のプログラムやデータを安易に他人に読み出されたり書き換えされたりできないようにすることができる。
【００５３】
（３）内蔵フラッシュ情報の読み出し
▲１▼内蔵フラッシュ情報格納領域の先頭アドレスの読み出し
読み出し番地をツールＲＯＭ領域のＨ’ＦＦ００３ＦＥ８番地に変更して、上記（１）の▲１▼〜▲６▼と同様な処理を行うことによって、図１０に示した「内蔵フラッシュ情報格納領域の先頭アドレス」を読み出す。
▲２▼Ｅ／Ｗモード移行プログラムのエントリアドレスの読み出し
読み出し番地を上記▲１▼で得られた内蔵フラッシュ情報格納領域の先頭アドレスに変更して、上記（１）の▲１▼〜▲６▼と同様な処理を行うことによって、図１１に示した「Ｅ／Ｗモード移行プログラムのエントリアドレス」を読み出す。
▲３▼ブロック数の読み出し
読み出し番地を上記▲１▼で得られた内蔵フラッシュ情報格納領域の先頭アドレス＋４に変更して、上記（１）の▲１▼〜▲６▼と同様な処理を行うことによって、図１１に示した「ブロック数」を読み出す。
▲４▼各ブロックの先頭アドレスとバイト数の読み出し
読み出し番地を上記▲１▼で得られた内蔵フラッシュ情報格納領域の先頭アドレス＋８に変更して、上記（１）の▲１▼〜▲６▼と同様な処理を行うことによって、図１１に示した「ブロック０の先頭アドレス」を読み出す。
そして、読み出し番地を４ずつ増加させながら上記（１）の▲１▼〜▲６▼と同様な処理を行うことによって、図１１に示した「各ブロックの先頭アドレスおよびバイト数」を読み出す。
読み出す領域は、▲３▼で得られたブロック数から次のように計算することができる。
「▲１▼で得られた先頭アドレス＋８」〜「▲１▼で得られた先頭アドレス＋（８×ｎ＋Ｈ’０Ｃ）」、ただし、ｎ＝（▲３▼で得られたブロック数−１）
▲５▼フラッシュ書き換え用テンポラリ領域の読み出し
読み出し番地を上記▲１▼で得られた内蔵フラッシュ情報格納領域の先頭アドレス＋（８×ｎ＋Ｈ’１０）に変更して、上記（１）の▲１▼〜▲６▼と同様な処理を行うことによって、図１１に示した「フラッシュ書き換え用テンポラリ領域の先頭アドレス」を読み出す。
そして、読み出し番地を上記▲１▼で得られた内蔵フラッシュ情報格納領域の先頭アドレス＋（８×ｎ＋Ｈ’１４）に変更して、上記（１）の▲１▼〜▲６▼と同様な処理を行うことによって、図１１に示した「フラッシュ書き換え用テンポラリ領域のバイト数」を読み出す。
内蔵フラッシュメモリ５の消去および書き込みを行う場合には、フラッシュ書き換えプログラムの格納や書き込みデータのバッファ用として、内蔵ＳＲＡＭ６の一部を使用する。これをフラッシュ書き換え用テンポラリ領域と言う。この領域は、デバッグを行うユーザが使用する領域であるため、デバッグツール２は内蔵フラッシュメモリ５の消去および書き込みを行う前に、ユーザが使用している内蔵ＳＲＡＭ６上のデータを退避する必要がある。デバッグツール２は▲５▼で得られたフラッシュ書き換え用テンポラリ領域のデータを使用して退避処理を行い、内蔵フラッシュメモリ５の消去および書き込み処理を行った後に復帰処理を行う。
▲６▼フラッシュ書き込み用バッファのバイト数の読み出し
読み出し番地を上記▲１▼で得られた内蔵フラッシュ情報格納領域の先頭アドレス＋（８×ｎ＋Ｈ’１８）に変更して、上記（１）の▲１▼〜▲６▼と同様な処理を行うことによって、図１１に示した「フラッシュ書き込み用バッファのバイト数」を読み出す。
フラッシュ書き込み用バッファとは、フラッシュ書き換え用テンポラリ領域のうちの書き込みデータが格納されるバッファ領域である。内蔵フラッシュメモリ５の書き込みを行う場合には、デバッグツール２はページサイズ単位で書き込み処理をループさせるような制御が必要になる。マイクロコンピュータによって異なるページサイズとなる可能性があるため、▲６▼で得られたページサイズ情報を使用して、書き込みデータを生成する。
【００５４】
図１４は内蔵フラッシュメモリの消去動作を示すフローチャートであり、次に、この図１４のフローチャートを参照しながら内蔵フラッシュメモリ５の消去動作を説明する。なお、この図１４に示すフローチャートは、図１３のフラッシュＥ／Ｗイネーブルモード移行（ＳＴ１３）、フラッシュ書き換え（ＳＴ１４）、および通常モード復帰（ＳＴ１５）において、内蔵フラッシュメモリ５の消去動作のみ行った場合の詳細に相当するものである。
（４）Ｅ／Ｗモード移行プログラムの実行（Ｅ／Ｗモード移行プログラム実行手段）
▲１▼デバッグツール２から図５に示すＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＣＯＤＥレジスタ３３にＥ／Ｗモード移行プログラムに分岐する命令コードがセットされる（ＳＴ２１）。
▲２▼ＭＯＮ＿ＣＯＤＥレジスタ３３にセットされた命令コードを、ＪＴＡＧ制御部１５およびモニタコード供給機能１６の機能により、命令コードバッファ３７に転送する（ＳＴ２２）。
▲３▼デバッグツール２から図５に示すＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＡＣＣＥＳＳレジスタ３６のＭＮＳＴＡＲＴビットに“１”がセットされる（ＳＴ２１）。
▲４▼図５に示したＣＰＵ３は、命令コードバッファ３７に転送されたＥ／Ｗモード移行プログラムに分岐する命令コードを実行し、図６に示したブートＲＯＭ領域４２上にあるＥ／Ｗモード移行プログラムに分岐する（ＳＴ２１）。
▲５▼ＣＰＵ３は、Ｅ／Ｗモード移行プログラムを実行し、以下の処理を行う（ＳＴ２２）。
・ＣＰＵ３の各レジスタに各パラメータをセットする（構成で説明したＥ／Ｗモード移行プログラムの処理内容：Ｒ０〜Ｒ１５を参照）。
・図６に示したブートＲＯＭ４２上にある書き換えプログラム（Ｅ／Ｗモード移行プログラム、ブロック消去プログラム、ページ書き込みプログラム、ステータスレディ待ちプログラム、およびＥ／Ｗ終了プログラム）を図１に示した内蔵ＳＲＡＭ６上に転送する。この書き換えプログラムの内蔵フラッシュメモリ５内のブートＲＯＭ領域４２上から内蔵ＳＲＡＭ６上への転送は、フラッシュＥ／Ｗモードに移行すると、内蔵フラッシュメモリ５からの読み出し動作を行うことができなくなるため、内蔵フラッシュメモリ５上にあるフラッシュ書き換えプログラムを内蔵ＳＲＡＭ６上に退避するためである。
・内蔵ＳＲＡＭ６に分岐して、さらに以下の処理を引き続いて実行する。
・図８に示したフラッシュメモリ制御レジスタ６１のＦＥＮＴＲＹビット６２に“１”をセットし、内蔵フラッシュメモリ５をフラッシュＥ／Ｗイネーブルモードに移行させる。
・図５に示したＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８（Ｈ’ＦＦＦＦ８０００番地）にＨ’００００００００を書き込む。
・Ｈ’ＦＦＦＦ９０００番地に分岐し、次のデバッグツール２から供給される命令コードを待つ。
▲６▼ＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８に書き込まれたデータを、ＪＴＡＧ制御部１５およびモニタコード供給機能１６の機能により、ＭＯＮ＿ＤＡＴＡレジスタ３４に転送すると共に、ＭＯＮ＿ＡＣＣＥＳＳレジスタ３６のＭＮＤＴＶＬＤビットを“１”にセットする（ＳＴ２２）。
▲７▼デバッグツール２は、ＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＡＣＣＥＳＳレジスタ３６を読み出して、ＭＮＤＴＶＬＤビットをチェックし、“１”になったらＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＤＡＴＡレジスタ３４の値を読み出す。読み出したデータのｂｉｔ０値が“０”ならば、次の（２）ブロック消去プログラムの実行に移り、ｂｉｔ０値が“１”ならば、エラー処理（ＳＴ２４）を行う（ＳＴ２３）。
【００５５】
（５）ブロック消去プログラムの実行（消去プログラム実行手段）
▲１▼デバッグツール２からＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＰＡＲＡＭレジスタ３５に消去したい内蔵フラッシュメモリ５のブロックに対応するアドレスがセットされる（ＳＴ２５）。
▲２▼ＭＯＮ＿ＰＡＲＡＭレジスタ３５にセットされたアドレスを、ＪＴＡＧ制御部１５およびモニタコード供給機能１６の機能により、ＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタ３９に転送する（ＳＴ２６）。
▲３▼デバッグツール２からＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＣＯＤＥレジスタ３３にブロック消去プログラムに分岐する命令コードがセットされる（ＳＴ２５）。
▲４▼デバッグツール２からＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＡＣＣＥＳＳレジスタ３６のＭＮＳＴＡＲＴビットに“１”がセットされる（ＳＴ２５）。
▲５▼ＣＰＵ３は、命令コードバッファ３７に転送されたブロック消去プログラムに分岐する命令コードを実行し、内蔵ＳＲＡＭ６上に退避されたブロック消去プログラムに分岐する（ＳＴ２６）。
▲６▼ＣＰＵ３は、ブロック消去プログラムを実行し、以下の処理を行う（ＳＴ２６）。
・ＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタ３９（Ｈ’ＦＦＦＦ８００４番地）を読み出す。
・内蔵フラッシュメモリ５に対して消去コマンドを発行する。
図１５は内蔵フラッシュメモリの消去動作の詳細を示すフローチャートであり、このフローチャートを参照しながら、上記消去コマンドに応じた動作を説明する。
まず、内蔵フラッシュメモリ５の任意のアドレスにブロックイレーズコマンドデータ（Ｈ’２０２０）を書き込み（ＳＴ４１）、上記ＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタ３９から読み出した消去したいブロックに対応するアドレスに応じて、消去対象であるブロックの最終偶数アドレスに確認コマンドデータ（Ｈ’Ｄ０Ｄ０）を書き込む（ＳＴ４２）。そして、図１に示したフラッシュ内部制御回路５ｃによって消去対象であるブロックの消去が開始される（ＳＴ４３）。
・ＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８（Ｈ’ＦＦＦＦ８０００番地）にＨ’００００００００を書き込む。
・Ｈ’ＦＦＦＦ９０００番地に分岐し、次のデバッグツール２から供給される命令コードを待つ。
▲７▼ＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８に書き込まれたデータを、ＪＴＡＧ制御部１５およびモニタコード供給機能１６の機能により、ＭＯＮ＿ＤＡＴＡレジスタ３４に転送すると共に、ＭＯＮ＿ＡＣＣＥＳＳレジスタ３６のＭＮＤＴＶＬＤビットを“１”にセットする（ＳＴ２６）。
▲８▼デバッグツール２は、ＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＡＣＣＥＳＳレジスタ３６を読み出して、ＭＮＤＴＶＬＤビットをチェックし“１”になったらＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＤＡＴＡレジスタ３４のデータを読み出す（ＳＴ２７）。
【００５６】
（６）ステータスレディ待ちプログラムの実行（ステータスレディ待ちプログラム実行手段）
▲１▼デバッグツール２からＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＣＯＤＥレジスタ３３にステータスレディ待ちプログラムに分岐する命令コードがセットされる（ＳＴ２８）。
▲２▼ＭＯＮ＿ＣＯＤＥレジスタ３３にセットされた命令コードを、ＪＴＡＧ制御部１５およびモニタコード供給機能１６の機能により、命令コードバッファ３７に転送する（ＳＴ２９）。
▲３▼デバッグツール２からＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＡＣＣＥＳＳレジスタ３６のＭＮＳＴＡＲＴビットに“１”がセットされる（ＳＴ２８）。
▲４▼ＣＰＵ３は、命令コードバッファ３７に転送されたステータスレディ待ちプログラムに分岐する命令コードを実行し、内蔵ＳＲＡＭ６上に退避されたステータスレディ待ちプログラムに分岐する（ＳＴ２９）。
▲５▼ＣＰＵ３は、ステータスレディ待ちプログラムを実行し、以下の処理を行う（ＳＴ２９）。
・図７に示したフラッシュレディステータスレジスタ５１を読み出し、ＦＳＴＡＴビットが“１”になったら、ＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８（Ｈ’ＦＦＦＦ８０００番地）にＨ’００００００００を書き込み、ＦＳＴＡＴビットが所定の一定期間に“１”にならなければ、ＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８（Ｈ’ＦＦＦＦ８０００番地）にＨ’８０００００００を書き込む。
▲６▼ＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８に書き込まれたデータを、ＪＴＡＧ制御部１５およびモニタコード供給機能１６の機能により、ＭＯＮ＿ＤＡＴＡレジスタ３４に転送すると共に、ＭＯＮ＿ＡＣＣＥＳＳレジスタ３６のＭＮＤＴＶＬＤビットを“１”にセットする（ＳＴ２９）。
▲７▼デバッグツール２は、ＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＡＣＣＥＳＳレジスタ３６を読み出して、ＭＮＤＴＶＬＤビットをチェックし“１”になったらＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＤＡＴＡレジスタ３４のデータを読み出す。読み出したデータのｂｉｔ０値が“０”ならば、次の▲８▼の実行に移り、ｂｉｔ０値が“１”ならば、エラー処理（ＳＴ３１）を行う（ＳＴ３０）。
▲８▼デバッグツール２によって、消去したいブロック数分だけ、上記ＳＴ２５からＳＴ３０の処理を繰り返す（ＳＴ３２）。
【００５７】
（７）Ｅ／Ｗモード終了プログラムの実行（Ｅ／Ｗモード終了プログラム実行手段）
▲１▼デバッグツール２からＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＣＯＤＥレジスタ３３にＥ／Ｗモード終了プログラムに分岐する命令コードがセットされる（ＳＴ３３）。
▲２▼ＭＯＮ＿ＣＯＤＥレジスタ３３にセットされた命令コードを、ＪＴＡＧ制御部１５およびモニタコード供給機能１６の機能により、命令コードバッファ３７に転送する（ＳＴ３４）。
▲３▼デバッグツール２からＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＡＣＣＥＳＳレジスタ３６のＭＮＳＴＡＲＴビットに“１”がセットされる（ＳＴ３３）。
▲４▼ＣＰＵ３は、命令コードバッファ３７に転送されたＥ／Ｗモード終了プログラムに分岐する命令コードを実行し、内蔵ＳＲＡＭ６上に退避されたＥ／Ｗモード終了プログラムに分岐する（ＳＴ３４）。
▲５▼ＣＰＵ３は、Ｅ／Ｗモード終了プログラムを実行し、以下の処理を行う（ＳＴ３４）。
・図８に示したフラッシュメモリ制御レジスタ６１のＦＥＮＴＲＹビット６２に“０”を書き込み、内蔵フラッシュメモリ５を通常モードに移行させる。
・ＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８（Ｈ’ＦＦＦＦ８０００番地）にＨ’００００００００を書き込む。
▲６▼ＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８に書き込まれたデータを、ＪＴＡＧ制御部１５およびモニタコード供給機能１６の機能により、ＭＯＮ＿ＤＡＴＡレジスタ３４に転送すると共に、ＭＯＮ＿ＡＣＣＥＳＳレジスタ３６のＭＮＤＴＶＬＤビットを“１”にセットする（ＳＴ３４）。
▲７▼デバッグツール２は、ＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＡＣＣＥＳＳレジスタ３６を読み出して、ＭＮＤＴＶＬＤビットをチェックし、“1”になったらＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＤＡＴＡレジスタ３４のデータを読み出す（ＳＴ３５）。
【００５８】
図１６は内蔵フラッシュメモリの書き込み動作を示すフローチャートであり、次に、この図１６のフローチャートを参照しながら内蔵フラッシュメモリ５の書き込み動作を説明する。なお、この図１６に示すフローチャートは、図１３のフラッシュＥ／Ｗイネーブルモード移行（ＳＴ１３）、フラッシュ書き換え（ＳＴ１４）、および通常モード復帰（ＳＴ１５）において、内蔵フラッシュメモリ５の消去および書き込み動作を行った場合の詳細に相当するものである。
（４）Ｅ／Ｗモード移行プログラムの実行（Ｅ／Ｗモード移行プログラム実行手段）
この動作は、図１４に示した内蔵フラッシュメモリ５の消去動作の（ＳＴ２１）〜（ＳＴ２４）と同一である。
【００５９】
（５）ブロック消去プログラムの実行（消去プログラム実行手段）
この動作は、図１４に示した内蔵フラッシュメモリ５の消去動作の（ＳＴ２５）〜（ＳＴ２７）と同一である。
【００６０】
（６）内蔵フラッシュメモリへの書き込みデータの転送
本来ならば、（ＳＴ２７）の後は、消去が終了したかどうかをステータスレディ待ちプログラムを実行して検証すべきであるが、消去に要する時間を利用して、内蔵フラッシュメモリ５への書き込みデータを内蔵ＳＲＡＭ６上のフラッシュ書き込み用バッファに転送する。以下にその動作を説明する。
▲１▼デバッグツール２からＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＣＯＤＥレジスタ３３に書き込みデータ転送プログラムの命令コードがセットされる（ＳＴ５１）。
▲２▼ＭＯＮ＿ＣＯＤＥレジスタ３３にセットされた命令コードを、ＪＴＡＧ制御部１５およびモニタコード供給機能１６の機能により、命令コードバッファ３７に転送する（ＳＴ５２）。
上記▲１▼▲２▼の処理を４回行って、書き込みデータ転送プログラムを命令コードバッファ３７にセットする。書き込みデータ転送プログラムとは、内蔵フラッシュメモリに書き込みたいデータをデバッグツール２から内蔵ＳＲＡＭ６上のフラッシュ書き込み用バッファに転送するためのプログラムである（構成のページ書き込みプログラムの実行方法を参照）。
▲３▼デバッグツール２からＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＰＡＲＡＭレジスタ３５に書き込みデータが３２ビット分セットされる（ＳＴ５１）。
▲４▼ＭＯＮ＿ＰＡＲＡＭレジスタ３５にセットされた書き込みデータを、ＪＴＡＧ制御部１５およびモニタコード供給機能１６の機能により、ＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタ３９に転送する（ＳＴ５２）。
▲５▼デバッグツール２からＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＡＣＣＥＳＳレジスタ３６のＭＮＳＴＡＲＴビットに“１”がセットされる（ＳＴ５１）。
▲６▼ＣＰＵ３は、命令コードバッファ３７にセットされた書き込みデータ転送プログラムを実行し、以下の処理を行う（ＳＴ５２）。
・ＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタ３９（Ｈ’ＦＦＦＦ８００４番地）を読み出す。
・読み出した書き込みデータを内蔵ＳＲＡＭ６上のフラッシュ書き込み用バッファに書き込む。
・書き込み先のアドレスを＋４する。
・Ｈ’ＦＦＦＦ９０００番地に分岐し、新たな命令コードが供給されるのを待つ。
▲３▼〜▲６▼の処理を繰り返すことによって、１ページ（＝２５６バイト）分の書き込みデータを内蔵ＳＲＡＭ６上のフラッシュ書き込み用バッファに転送する。最終ループの▲６▼の処理で、最後にステータスレディ待ちプログラムに分岐する。
【００６１】
（７）ステータスレディ待ちプログラムの実行（ステータスレディ待ちプログラム実行手段）
この動作は、図１４に示した内蔵フラッシュメモリ５の消去動作の（ＳＴ２８）〜（ＳＴ３１）と同一である。
【００６２】
（８）ページ書き込みプログラムの実行（書き込みプログラム実行手段）
▲１▼デバッグツール２からＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＰＡＲＡＭレジスタ３５に書き込み先のアドレスがセットされる（ＳＴ５３）。
▲２▼ＭＯＮ＿ＰＡＲＡＭレジスタ３５にセットされたアドレスを、ＪＴＡＧ制御部１５およびモニタコード供給機能１６の機能により、ＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタ３９に転送する（ＳＴ５４）。
▲３▼デバッグツール２からＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＣＯＤＥレジスタ３３にページ書き込みプログラムに分岐する命令コードがセットされる（ＳＴ５３）。
▲４▼デバッグツール２からＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＡＣＣＥＳＳレジスタ３６のＭＮＳＴＡＲＴビットに“１”がセットされる（ＳＴ５３）。
▲５▼ＣＰＵ３は、命令コードバッファ３７に転送されたページ書き込みプログラムに分岐する命令コードを実行し、内蔵ＳＲＡＭ６上に退避されたページ書き込みプログラムに分岐する（ＳＴ５４）。
▲６▼ＣＰＵ３は、ページ書き込みプログラムを実行し、以下の処理を行う（ＳＴ５４）。
・ＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタ３９（Ｈ’ＦＦＦＦ８００４番地）を読み出す。
・内蔵フラッシュメモリ５に対してページ書き込みコマンドを発行する。
図１７は内蔵フラッシュメモリの書き込み動作の詳細を示すフローチャートであり、このフローチャートを参照しながら、上記ページ書き込みコマンドに応じた動作を説明する。
まず、内蔵フラッシュメモリ５の任意のアドレスにページプログラムコマンドデータ（Ｈ’４１４１）を書き込む（ＳＴ８１）。フラッシュ書き込み用バッファの先頭１６ビット分のデータを読み出し、ＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタ３９から読み出した値を書き込み先アドレスとして書き込みを行う（ＳＴ８２）。フラッシュ書き込み用バッファから読み出し先のアドレスとフラッシュへの書き込み先アドレスを順次＋２ずつ増加しながら（ＳＴ８３）、１ページ分（＝２５６バイト）の書き込みを行う（ＳＴ８２〜ＳＴ８４）。１ページ分の書き込みが終了すると、図1に示したフラッシュ内部制御回路５ｃによって1ページ分のデータの内蔵フラッシュメモリ５への書き込みが開始される（ＳＴ８５）。・ＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８（Ｈ’ＦＦＦＦ８０００番地）にＨ’００００００００を書き込む。
・Ｈ’ＦＦＦＦ９０００番地に分岐し、次のデバッグツール２から供給される命令コードを待つ。
▲７▼ＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８に書き込まれたデータを、ＪＴＡＧ制御部１５およびモニタコード供給機能１６の機能により、ＭＯＮ＿ＤＡＴＡレジスタ３４に転送すると共に、ＭＯＮ＿ＡＣＣＥＳＳレジスタ３６のＭＮＤＴＶＬＤビットを“１”にセットする（ＳＴ５４）。
▲８▼デバッグツール２は、ＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＡＣＣＥＳＳレジスタ３６を読み出して、ＭＮＤＴＶＬＤビットをチェックし、“1”になったらＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＤＡＴＡレジスタ３４の値を読み出す（ＳＴ５５）。
【００６３】
（９）内蔵フラッシュメモリへの書き込みデータの転送
この動作は、（６）内蔵フラッシュメモリへの書き込みデータの転送と同一である（ＳＴ５６）。
【００６４】
（１０）ステータスレディ待ちプログラムの実行（ステータスレディ待ちプログラム実行手段）
この動作は、（７）ステータスレディ待ちプログラムの実行と同一である（ＳＴ５６）〜（ＳＴ５９）。
そして、必要なページ数分だけＳＴ５３〜ＳＴ５８の処理を繰り返し（ＳＴ６０）、必要なブロック数分だけＳＴ２５〜ＳＴ６０の処理を繰り返す（ＳＴ３２）。
【００６５】
（１１）Ｅ／Ｗモード終了プログラムの実行（Ｅ／Ｗモード終了プログラム実行手段）
この動作は、図１４に示した内蔵フラッシュメモリ５の消去動作の（ＳＴ３３）〜（ＳＴ３５）と同一である。
【００６６】
なお、上記実施の形態１では、図９に示したように、ツールＲＯＭ領域２４、および書き換えプログラムを内蔵フラッシュメモリ５内のブートＲＯＭ領域４２に設け、セキュリティコード格納領域２５および内蔵フラッシュ情報格納領域２６を任意の空間に設けた。しかし、これらの領域は、ＣＰＵ３からアクセスできる空間であればどの領域に置いても良く、ただし、これらの領域を内蔵フラッシュメモリ５に設けると、マイクロコンピュータ１のチップの製作後に、情報を書き込んだり、書き換えたりすることが可能となる利点がある。
書き換えプログラムについては、格納場所を内蔵フラッシュメモリ５ではなく、マスクＲＯＭに格納してもよく、この場合には、内蔵フラッシュメモリ５の書き換えの際に内蔵ＳＲＡＭ６上に退避する必要がなく、処理が簡単になるという効果がある。
【００６７】
なお、上記実施の形態１では、ツールＲＯＭ領域２４内の情報、セキュリティコード格納領域２５内の情報、および内蔵フラッシュ情報格納領域２６内の情報を区別したが、これら３つの情報をまとめて内蔵フラッシュ情報としても良い。
【００６８】
以上のように、この実施の形態１によれば、デバッグツール２から直接に内蔵フラッシュメモリ５の書き換え制御を行うことができ、デバッグの作業効率を高くすることができるマイクロコンピュータが得られる効果がある。
【００６９】
【発明の効果】
以上のように、この発明によれば、第２の格納手段に格納された内蔵フラッシュ情報をインタフェースを介してデバッグツールから読み出し可能にし、デバッグツールから内蔵フラッシュ情報に基づいた書き込みデータをインタフェースを介して入力して、第１の格納手段に格納された書き換えプログラムに基づいて書き込みデータを内蔵フラッシュメモリに書き換えるＣＰＵを備えるように構成したので、デバッグ時にデバッグツールからマイクロコンピュータに内蔵される書き換えプログラムを用いて直接に内蔵フラッシュメモリの書き換え制御を行うことができ、デバッグの作業効率を高くすることができる。
また、内蔵フラッシュ情報をマイクロコンピュータに内蔵し、デバッグツールがその内蔵フラッシュ情報を読み出すことが可能であるため、デバッグツールはその内蔵フラッシュ情報に応じて書き込みデータを用意することができる。したがって、内蔵フラッシュメモリの容量やブロック構成等が異なるマイクロコンピュータであっても、同じデバッグツールで書き換えが可能となる効果が得られる。
さらに、内蔵フラッシュメモリの書き換えプログラムをマイクロコンピュータに内蔵し、デバッグツールがその書き換えプログラムを起動することで内蔵フラッシュメモリの書き換えを行うようなインターフェースとなっているので、内蔵フラッシュメモリの書き換え手法が異なるマイクロコンピュータであっても、同じデバッグツールで書き換えが可能となる効果が得られる。
【００７０】
また、この発明によれば、内蔵フラッシュメモリに第１の格納手段を設けるように構成したので、書き換えプログラムは内蔵フラッシュメモリに格納されるので、マイクロコンピュータのチップが製作された後からでも書き換えプログラムを書き込んだり、また、書き換えたりすることができる効果が得られる。
【００７１】
さらに、この発明によれば、書き換えプログラムに、Ｅ／Ｗモード移行プログラム、消去プログラム、書き込みプログラム、ステータスレディ待ちプログラム、およびＥ／Ｗモード終了プログラムを備えるように構成したので、書き換えプログラムを細かなプログラムモジュールによって構成することにより、全体の書き換えプログラムを小型化することができる。
また、消去プログラム、および書き込みプログラムに分割することにより、内蔵フラッシュメモリの消去のみの処理を行うことができる効果が得られる。
【００７２】
さらに、この発明によれば、内蔵フラッシュメモリに第２の格納手段を設けるように構成したので、内蔵フラッシュ情報は内蔵フラッシュメモリに格納されるので、マイクロコンピュータのチップが製作された後からでも内蔵フラッシュ情報を書き込んだり、また、書き換えたりすることができる効果が得られる。
【００７３】
さらに、この発明によれば、内蔵フラッシュ情報に、内蔵フラッシュメモリのブロックのサイズおよびアドレスからなるブロック情報と、書き換えプログラムの先頭アドレスからなる書き換えプログラム情報とを備えるように構成したので、デバッグツールは、ブロック情報に応じて書き換えデータを用意することができる。したがって、内蔵フラッシュメモリの容量やブロック構成、配置アドレスなどが異なるマイクロコンピュータであっても、同じデバッグツールで書き換えが可能となる効果が得られる。
また、内蔵フラッシュメモリの書き換えプログラムの格納場所をデバッグツールが読み出すことができるので、内蔵フラッシュメモリの書き換えプログラムの格納場所が異なるマイクロコンピュータであっても、同じデバッグツールで書き換えが可能となる効果が得られる。
【００７４】
さらに、この発明によれば、内蔵フラッシュ情報に、セキュリティコードの格納場所を示す情報を備えるように構成したので、デバッグツールに、そのセキュリティコードとユーザによって入力されるセキュリティコードとの比較に応じて、書き換えを許可する機能を持たせることができる効果が得られる。
【００７５】
さらに、この発明によれば、内蔵フラッシュ情報に、内蔵フラッシュメモリの書き換え時に書き換えプログラムを退避したり、書き込みデータをテンポラリに保持するのに使用する領域がどこにあるかを示す情報を備えるように構成したので、デバッグツールでは、そのテンポラリ領域上のデータを退避させることができ、内蔵フラッシュメモリの書き換え処理によってテンポラリ領域上のデータが消去されてしまうのを未然に防ぐことができる効果が得られる。
【００７６】
さらに、この発明によれば、内蔵フラッシュ情報に、内蔵フラッシュメモリの書き換え時に書き込みデータを一旦保持するために使用する領域のサイズ情報を備えるように構成したので、デバッグツールでは、そのサイズ情報に応じて書き込みデータを生成することができる効果が得られる。
【００７７】
さらに、この発明によれば、内蔵フラッシュメモリの書き換えプログラムを格納した第１の格納手段と、内蔵フラッシュメモリに関する内蔵フラッシュ情報を格納した第２の格納手段と、デバッグツールからシリアルインタフェースを介して第１のレジスタに保持されたデバッグプログラムの命令コードに基づいてデバッグを実行すると共に、内蔵フラッシュ情報を第２のレジスタに保持させ、シリアルインタフェースを介してデバッグツールから読み出し可能にし、デバッグツールからシリアルインタフェースを介して第３のレジスタに保持された内蔵フラッシュ情報に基づいた書き込みデータを書き換えプログラムに基づいて内蔵フラッシュメモリに書き換えるＣＰＵとを備えるように構成したので、デバッグツールからデバッグプログラムの命令コードを第１のレジスタに設定すれば、このマイクロコンピュータのデバッグを行うことができ、さらに、そのデバッグ時にデバッグツールから直接に内蔵フラッシュメモリの書き換え制御を行うことができ、デバッグの作業効率をさらに高くすることができる。
また、内蔵フラッシュ情報をマイクロコンピュータに内蔵し、デバッグツールがその内蔵フラッシュ情報を読み出すことが可能であるため、デバッグツールはその内蔵フラッシュ情報に応じて書き込みデータを用意することができる。したがって、内蔵フラッシュメモリの容量やブロック構成等が異なるマイクロコンピュータであっても、同じデバッグツールで書き換えが可能となる効果が得られる。
さらに、内蔵フラッシュメモリの書き換えプログラムをマイクロコンピュータに内蔵し、デバッグツールがその書き換えプログラムを起動することで内蔵フラッシュメモリの書き換えを行うようなインターフェースとなっているので、内蔵フラッシュメモリの書き換え手法が異なるマイクロコンピュータであっても、同じデバッグツールで書き換えが可能となる効果が得られる。
さらに、シリアルなインターフェースを使用することによって、デバッグツールとのインターフェース用端子を少なくすることができる効果が得られる。
さらに、デバッグツールからＣＰＵ命令を供給可能な機能は、マイクロプロセッサの通常のデバッグに使用できる機能であることから、この機能は通常のデバッグと内蔵フラッシュメモリの書き換え機能とを共用することができる。従って、内蔵フラッシュメモリ専用のハードウェアを追加することがないという効果が得られる。
【００７８】
さらに、この発明によれば、シリアルインタフェースをＪＴＡＧインタフェースとするように構成したので、バウンダリスキャンテストを行うＪＴＡＧインタフェースと共有化することができ、新たなシリアルインタフェースを設ける必要が無く、構成を簡単にすることができる効果が得られる。
【００７９】
さらに、この発明によれば、デバッグモードになると内蔵フラッシュメモリの書き換えを許可するＦＰ端子の入力値にかかわらず強制的にその内蔵フラッシュメモリの書き換えを許可する書き換え許可手段を備えるように構成したので、デバッグモードでは、ＦＰ端子の入力値にかかわらずデバッグツールによって内蔵フラッシュメモリの書き換えを行うことができる効果が得られる。
【００８０】
さらに、この発明によれば、デバッグツールからの分岐命令コードに応じてＣＰＵによって内蔵フラッシュメモリの消去および書き込み可能なモードに移行するＥ／Ｗモード移行プログラム実行手段と、デバッグツールからの分岐命令コードに応じてＣＰＵによって消去プログラムを実行して、デバッグツールからの内蔵フラッシュメモリのアドレスに応じたブロックのデータを消去する消去プログラム実行手段と、デバッグツールからの分岐命令コードに応じてＣＰＵによって消去実行状況情報をデバッグツールから読み出し可能にするステータスレディ待ちプログラム実行手段と、消去実行状況情報が正常と認められ、内蔵フラッシュメモリの消去すべきブロックに応じて消去プログラム実行手段およびステータスレディ待ちプログラム実行手段を所定回数実行した後に、デバッグツールからの分岐命令コードに応じてＣＰＵによって通常モードに移行するＥ／Ｗモード終了プログラム実行手段とを備えるように構成したので、デバッグツールからの分岐命令コードに応じて、内蔵フラッシュメモリの所定のブロックのデータを消去する一連の消去処理を実行することができる効果が得られる。
【００８１】
さらに、この発明によれば、デバッグツールからの分岐命令コードに応じてＣＰＵによって内蔵フラッシュメモリの消去および書き込み可能なモードに移行するＥ／Ｗモード移行プログラム実行手段と、デバッグツールからの分岐命令コードに応じてＣＰＵによって消去プログラムを実行して、デバッグツールからの内蔵フラッシュメモリのアドレスに応じたブロックのデータを消去する消去プログラム実行手段と、デバッグツールからの分岐命令コードに応じてＣＰＵによって書き込みプログラムを実行して、デバッグツールからの内蔵フラッシュメモリのアドレスに、デバッグツールからの書き込みデータを書き込む書き込みプログラム実行手段と、デバッグツールからの分岐命令コードに応じてＣＰＵによって書き込み実行状況情報をデバッグツールから読み出し可能にするステータスレディ待ちプログラム実行手段と、書き込み実行状況情報が正常と認められ、内蔵フラッシュメモリの書き換えすべきブロックに応じて消去プログラム実行手段、書き込みプログラム実行手段およびステータスレディ待ちプログラム実行手段を所定回数実行した後に、デバッグツールからの分岐命令コードに応じてＣＰＵによって通常モードに移行するＥ／Ｗモード終了プログラム実行手段とを備えるように構成したので、デバッグツールからの分岐命令コードに応じて、内蔵フラッシュメモリの所定のブロックに書き込みデータを書き換える一連の書き換え処理を実行することができる効果が得られる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１によるマイクロコンピュータを示す構成図である。
【図２】 マイクロコンピュータのＣＰＵおよびデバッグモジュールの詳細を示す構成図である。
【図３】 デバッグ事象発生時の処理手順を示す説明図である。
【図４】 内蔵領域にマッピングされたデバッグモジュール用領域を示す説明図である。
【図５】 モニタコード供給機能およびＪＴＡＧ制御部のレジスタ構成を示す構成図である。
【図６】 内蔵フラッシュメモリのメモリ領域を示す説明図である。
【図７】 フラッシュレディステータスレジスタを示す説明図である。
【図８】 フラッシュメモリ制御レジスタを示す説明図である。
【図９】 内蔵フラッシュ書き換えに関する情報を示す説明図である。
【図１０】 ツールＲＯＭ領域の構成を示す説明図である。
【図１１】 内蔵フラッシュ情報格納領域の構成を示す説明図である。
【図１２】 モニタコード供給機能およびＪＴＡＧ制御部の動作を示すフローチャートである。
【図１３】 内蔵フラッシュメモリの書き換え動作の概要を示すフローチャートである。
【図１４】 内蔵フラッシュメモリの消去動作を示すフローチャートである。
【図１５】 内蔵フラッシュメモリの消去動作の詳細を示すフローチャートである。
【図１６】 内蔵フラッシュメモリの書き込み動作を示すフローチャートである。
【図１７】 内蔵フラッシュメモリの書き込み動作の詳細を示すフローチャートである。
【符号の説明】
１ マイクロコンピュータ、２ デバッグツール、３ ＣＰＵ、４ デバッグモジュール、５ 内蔵フラッシュメモリ、５ａ ＦＰ端子、５ｂ ＯＲ回路（書き換え許可手段）、５ｃ フラッシュ内部制御回路（書き換え許可手段）、６ 内蔵ＳＲＡＭ、７ 内蔵周辺Ｉ／Ｏ、８ バス制御回路、９ 内部バス、 ９ａアドレスバス、９ｂ データバス、１１ ＪＴＡＧインタフェース端子（インタフェース，シリアルインタフェース）、１２ 端子、１３ａ デバッグトラップ命令実行機能、１３ｂ プログラムカウンタ、１３ｃ プログラムカウンタ退避用レジスタ、１３ｄ ＰＳＷレジスタ、１３ｅ ＰＳＷ退避用レジスタ、１３ｆ 汎用レジスタ、１４ 実行後ＰＣブレーク機能、１５ ＪＴＡＧ制御部、１６ モニタコード供給機能、１７ アクセスブレーク機能、１８ 実行前ＰＣブレーク機能、１９ デバッグ割り込み要求、２１ デバッグモジュール用内蔵Ｉ／Ｏ領域、２２ デバッグモジュール用制御レジスタ領域、２３ モニタコード供給領域、２４ ツールＲＯＭ領域、２６ 内蔵フラッシュ情報格納領域、３１ＴＡＰコントローラ、３２ 命令レジスタ、３３ ＭＯＮ＿ＣＯＤＥレジスタ（第１のレジスタ）、３４ ＭＯＮ＿ＤＡＴＡレジスタ（第２のレジスタ）、３５ ＭＯＮ＿ＰＡＲＡＭレジスタ（第３のレジスタ）、３６ ＭＯＮ＿ＡＣＣＥＳＳレジスタ、３７ 命令コードバッファ、３８ ＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ、３９ ＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタ、４１ ユーザ領域、４２ ブートＲＯＭ領域、５１ フラッシュレディステータスレジスタ、５２ ＦＳＴＡＴビット、６１ フラッシュメモリ制御レジスタ、６２ ＦＥＮＴＲＹビット。
【発明の属する技術分野】
この発明は、実使用環境下でデバッグを行う場合に有効なマイクロコンピュータに関するものである。
【０００２】
【従来の技術】
マイクロコンピュータ応用機器などに設けられたマイクロコンピュータのデバッグを行う場合に、ＩＣＥ（エミュレータ）などのデバッグツールを使用する。マイクロコンピュータがフラッシュメモリを内蔵している場合には、デバッグ中にフラッシュメモリのデータを書き換える必要が生じる。しかしながら、従来のデバッグツールには、マイクロコンピュータに内蔵されているフラッシュメモリに対する書き換え機能を備えていないため、フラッシュメモリの書き換え専用ツールであるフラッシュライタを使用して書き換えを行うか、または、ユーザがフラッシュメモリの書き換えを行うためのプログラムを用意し、デバッグツールによりそのプログラムを実行することにより、書き換えを行っていた。
【０００３】
【発明が解決しようとする課題】
従来のマイクロコンピュータは以上のように構成されているので、フラッシュメモリの書き換えにフラッシュライタを使用する場合には、デバッグツールとは別にフラッシュライタを用意しなくてはならないので、デバッグのためのコストが高くなる。また、フラッシュメモリの構成に応じたフラッシュライタを使用しなくてはならないので、フラッシュメモリの構成が異なる度に異なるフラッシュライタを使用しなくてはならず、デバッグの作業効率が落ちるなどの課題があった。
さらに、デバッグツールにより書き換え用のプログラムを実行する場合には、ユーザが書き換え用のプログラムを用意しなくてはならず、デバッグの作業効率が落ちるなどの課題があった。
さらに、上記両フラッシュメモリの書き換え手法では、デバッグツールから直接にフラッシュメモリの書き換え制御を行うことができないため、フラッシュメモリの書き換えを伴うようなデバッグ機能を使用することができず、例えば、ソフトウエアブレーク機能を使用することができないなど、デバッグツールの機能が制限される課題があった。
【０００４】
この発明は上記のような課題を解決するためになされたもので、デバッグツールから直接に内蔵フラッシュメモリの書き換え制御を行うことができ、デバッグの作業効率を高くすることが可能なマイクロコンピュータを得ることを目的とする。
【０００５】
【課題を解決するための手段】
この発明に係るマイクロコンピュータは、第２の格納手段に格納された内蔵フラッシュ情報をインタフェースを介してデバッグツールから読み出し可能にし、デバッグツールから内蔵フラッシュ情報に基づいた書き込みデータをインタフェースを介して入力して、第１の格納手段に格納された書き換えプログラムに基づいて書き込みデータを内蔵フラッシュメモリに書き換えるＣＰＵを備えたものである。
【０００６】
この発明に係るマイクロコンピュータは、内蔵フラッシュメモリに第１の格納手段を設けたものである。
【０００７】
この発明に係るマイクロコンピュータは、書き換えプログラムに、Ｅ／Ｗモード移行プログラム、消去プログラム、書き込みプログラム、ステータスレディ待ちプログラム、およびＥ／Ｗモード終了プログラムを備えたものである。
【０００８】
この発明に係るマイクロコンピュータは、内蔵フラッシュメモリに第２の格納手段を設けたものである。
【０００９】
この発明に係るマイクロコンピュータは、内蔵フラッシュ情報に、内蔵フラッシュメモリのブロックのサイズおよびアドレスからなるブロック情報と、書き換えプログラムの先頭アドレスからなる書き換えプログラム情報とを備えたものである。
【００１０】
この発明に係るマイクロコンピュータは、内蔵フラッシュ情報に、セキュリティコードの格納場所を示す情報を備えたものである。
【００１１】
この発明に係るマイクロコンピュータは、内蔵フラッシュ情報に、内蔵フラッシュメモリの書き換えプログラムを退避したり、書き込みデータをテンポラリに保持するのに使用する領域がどこにあるかを示す情報を備えたものである。
【００１２】
この発明に係るマイクロコンピュータは、内蔵フラッシュ情報に、内蔵フラッシュメモリの書き換え時に書き込みデータを一旦保持するために使用する領域のサイズ情報を備えたものである。
【００１３】
この発明に係るマイクロコンピュータは、内蔵フラッシュメモリの書き換えプログラムを格納した第１の格納手段と、内蔵フラッシュメモリに関する内蔵フラッシュ情報を格納した第２の格納手段と、デバッグツールからシリアルインタフェースを介して第１のレジスタに保持されたデバッグプログラムの命令コードに基づいてデバッグを実行すると共に、内蔵フラッシュ情報を第２のレジスタに保持させ、シリアルインタフェースを介してデバッグツールから読み出し可能にし、デバッグツールからシリアルインタフェースを介して第３のレジスタに保持された内蔵フラッシュ情報に基づいた書き込みデータを書き換えプログラムに基づいて内蔵フラッシュメモリに書き換えるＣＰＵとを備えたものである。
【００１４】
この発明に係るマイクロコンピュータは、シリアルインタフェースをＪＴＡＧインタフェースとしたものである。
【００１５】
この発明に係るマイクロコンピュータは、デバッグモードになると内蔵フラッシュメモリの書き換えを許可するＦＰ端子の入力値にかかわらず強制的にその内蔵フラッシュメモリの書き換えを許可する書き換え許可手段を備えたものである。
【００１６】
この発明に係るマイクロコンピュータは、デバッグツールからの分岐命令コードに応じてＣＰＵによって内蔵フラッシュメモリの消去および書き込み可能なモードに移行するＥ／Ｗモード移行プログラム実行手段と、デバッグツールからの分岐命令コードに応じてＣＰＵによって消去プログラムを実行して、デバッグツールからの内蔵フラッシュメモリのアドレスに応じたブロックのデータを消去する消去プログラム実行手段と、デバッグツールからの分岐命令コードに応じてＣＰＵによって消去実行状況情報をデバッグツールから読み出し可能にするステータスレディ待ちプログラム実行手段と、消去実行状況情報が正常と認められ、内蔵フラッシュメモリの消去すべきブロックに応じて消去プログラム実行手段およびステータスレディ待ちプログラム実行手段を所定回数実行した後に、デバッグツールからの分岐命令コードに応じてＣＰＵによって通常モードに移行するＥ／Ｗモード終了プログラム実行手段とを備えたものである。
【００１７】
この発明に係るマイクロコンピュータは、デバッグツールからの分岐命令コードに応じてＣＰＵによって内蔵フラッシュメモリの消去および書き込み可能なモードに移行するＥ／Ｗモード移行プログラム実行手段と、デバッグツールからの分岐命令コードに応じてＣＰＵによって消去プログラムを実行して、デバッグツールからの内蔵フラッシュメモリのアドレスに応じたブロックのデータを消去する消去プログラム実行手段と、デバッグツールからの分岐命令コードに応じてＣＰＵによって書き込みプログラムを実行して、デバッグツールからの内蔵フラッシュメモリのアドレスに、デバッグツールからの書き込みデータを書き込む書き込みプログラム実行手段と、デバッグツールからの分岐命令コードに応じてＣＰＵによって書き込み実行状況情報をデバッグツールから読み出し可能にするステータスレディ待ちプログラム実行手段と、書き込み実行状況情報が正常と認められ、内蔵フラッシュメモリの書き換えすべきブロックに応じて消去プログラム実行手段、書き込みプログラム実行手段およびステータスレディ待ちプログラム実行手段を所定回数実行した後に、デバッグツールからの分岐命令コードに応じてＣＰＵによって通常モードに移行するＥ／Ｗモード終了プログラム実行手段とを備えたものである。
【００１８】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１によるマイクロコンピュータを示す構成図であり、図において、１はマイクロコンピュータ応用機器などに設けられた１チップのマイクロコンピュータ、２はマイクロコンピュータ１のデバッグ時に接続される汎用的なデバッグツールである。また、マイクロコンピュータ１において、３は３２ビット汎用レジスタを１６本（Ｒ０〜Ｒ１５）備えたマイクロプロセッサであるＣＰＵ、４はこの実施の形態１の特徴であるデバッグモジュール、５はこの実施の形態１の特徴であるユーザプログラムなどが格納された内蔵フラッシュメモリ、６はこの実施の形態１の特徴である内蔵ＳＲＡＭ、７はＤＭＡコントローラ、割り込みコントローラ、タイマなどの内蔵周辺Ｉ／Ｏ、８はバス制御回路、９は上記各モジュールを接続する３２ビットの内部バスである。
また、内蔵フラッシュメモリ５の周辺において、５ａは“１”の入力値で内蔵フラッシュメモリ５の書き換えの許可、“０”の入力値で書き換えを禁止するフラッシュプロテクト信号を入力するＦＰ端子、５ｂはそのフラッシュプロテクト信号と、ＣＰＵ３から出力されるデバッグモードで“１”、通常モードで“０”となるモード信号との論理和をとるＯＲ回路、５ｃはそのＯＲ回路５ｂの出力値が“１”で、内蔵フラッシュメモリ５の書き換えを許可し、“０” で、内蔵フラッシュメモリ５の書き換えを禁止するフラッシュ内部制御回路であり、ＯＲ回路５ｂおよびフラッシュ内部制御回路５ｃにより、ＦＰ端子５ａの入力値にかかわらずデバッグモードになると内蔵フラッシュメモリ５の書き換えを強制的に許可する書き換え許可手段を構成する。
【００１９】
図２はマイクロコンピュータのＣＰＵおよびデバッグモジュールの詳細を示す構成図であり、図において、１１はデバッグモジュール４と外部のデバッグツール２とを接続するＩＥＥＥ １１４９.１で定められた５本のＪＴＡＧインタフェース端子（インタフェース，シリアルインタフェース）であり、各端子の機能を以下に説明する。
ＴＣＫ端子：クロック入力端子
ＴＤＩ端子：テスト命令コードまたはテストデータをシリアルに入力する端子ＴＤＯ端子：テスト命令コードまたはテストデータをシリアルに出力する端子ＴＭＳ端子：テスト回路の状態遷移を制御するテストモード選択を入力する端子
ＴＲＳＴ端子：テスト回路を非同期に初期化するテストリセットを入力する端子
１２はチップ外部からＣＰＵ３に対してデバッグ割り込みを入力する端子である。
【００２０】
また、ＣＰＵ３において、１３ａはデバッグトラップ命令実行機能であり、このデバッグトラップ命令実行機能１３ａは、デバッグ専用のトラップ命令であり、ＣＰＵ３がこの命令を実行することによりデバッグ事象が発生し、デバッグモードに移行するものである。１３ｂはプログラムカウンタであり、このプログラムカウンタ１３ｂは、ＣＰＵ３が実行している命令のアドレスを保持するレジスタである。１３ｃはプログラムカウンタ退避用レジスタであり、このプログラムカウンタ退避用レジスタ１３ｃは、デバッグ事象等が発生した時にプログラムカウンタ１３ｂ値の退避先となるレジスタである。１３ｄはＰＳＷレジスタであり、このＰＳＷレジスタ１３ｄは、ＣＰＵ３の状態を示すレジスタである。１３ｅはＰＳＷ退避用レジスタであり、このＰＳＷ退避用レジスタ１３ｅは、デバッグ事象等が発生した時にＰＳＷレジスタ１３ｄ値の退避先となるレジスタである。ＣＰＵ３は、上記以外にもロード命令、ストア命令、分岐命令、加算命令等、一般的なＣＰＵが備えている命令実行機能と汎用レジスタ１３ｆを１６本備えている。ここではこの実施の形態とは直接関係が無いので詳細は省略する。１４は実行後ＰＣブレーク機能であり、この実行後ＰＣブレーク機能１４は、ターゲットとなる命令のプログラムカウンタ値を設定すると、その命令の実行直後にデバッグ事象が発生し、デバッグモードに移行するものである。
【００２１】
さらに、デバッグモジュール４において、１５はＪＴＡＧ制御部であり、このＪＴＡＧ制御部１５は、ＪＴＡＧインタフェース端子１１を通じてデバッグツール２と通信を行い、デバッグ機能の制御を行うものであり、ＪＴＡＧインタフェース端子１１でアクセス可能なデバッグ関連の制御レジスタやＪＴＡＧインタフェース端子１１でのアクセスを制御するＴＡＰコントローラなどで構成されている。１６はこの実施の形態１の特徴であるＪＴＡＧインタフェース端子１１を通じてＣＰＵ命令を実行するモニタコード供給機能、１７はアクセスブレーク機能であり、このアクセスブレーク機能１７は、ターゲットとなるデータアクセスの条件を設定すると、設定された条件を満たすデータアクセスを検出する。条件が成立するとＣＰＵ３に対してデバッグ割り込み要求を出力するものである。１８は実行前ＰＣ（プログラムカウンタ）ブレーク機能であり、この実行前ＰＣブレーク機能１８は、ターゲットとなる命令のプログラムカウンタ値を設定すると、その命令がフェッチされたことを検出してＣＰＵ３に実行前ＰＣブレーク要求を出力する。ＣＰＵ３が実行前ＰＣブレーク要求を受け取ると、その命令の実行直前にデバッグ事象が発生し、デバッグモードに移行するものである。１９はデバッグ割り込み要求であり、このデバッグ割り込み要求１９は、デバッグ専用の割り込みであり、ＤＢＩ端子１２、ＪＴＡＧ制御部１５、アクセスブレーク機能１７の３個所から発生するデバッグ割り込み要求を論理和して１本化してからＣＰＵ３に対して出力するものである。ＣＰＵ３にデバッグ要求が入力されるとデバッグ事象が発生し、デバッグモードに移行する。
以上のように、マイクロコンピュータ１には、デバッグ機能が内蔵されており、主にデバッグモジュール４がデバッグ機能の制御を行っている。
【００２２】
ここで、ＪＴＡＧについて補足説明する。
今日のマイクロコンピュータ応用機器では、高密度実装化、デバイスの高集積、大規模、狭ピッチ化により、ボードレベルのテストが困難となってきている。このようなボードレベルのテストの課題を解決する目的で欧米の半導体、電子機器メーカ、テスタメーカなどが中心となってＪＴＡＧ（Ｊｏｉｎｔ Ｔｅｓｔ Ａｃｔｉｏｎ Ｇｒｏｕｐ）が結成された。このＪＴＡＧより提案されたボードレベルのテスト方式がバウンダリスキャン方式といわれるものであり、現在はＩＥＥＥ１１４９．１テストポートアクセス規格（ＩＥＥＥ Ｓｔａｎｄａｒｄ Ｔｅｓｔ Ａｃｃｅｓｓ Ｐｏｒｔ ａｎｄ Ｂｏｕｎｄａｒｙ Ｓｃａｎ Ａｒｃｈｉｔｅｃｔｕｒｅ （ＩＥＥＥ Ｓｔｄ．１１４９．１ａ−１９９３）として標準化されている。
バウンダリスキャン方式では、ボード上に搭載されている各デバイスの入出力ピンと内部回路間にスキャンレジスタ回路（バウンダリスキャン）を挿入し、さらにコントロール回路と専用ピンを設ける。ボード上では、各デバイスのバウンダリスキャンを接続して、専用ポートを使用してシリアルにデータの入出力を行うことにより、全てのスキャンレジスタのアクセスとコントロールを可能にしている。シリアルに命令やデータを入力し、シリアルに出力されるデータを観測することによって、ボード上にテスト用のプローブを接触させることなく、ボード上のデバイス間の接続テストやデバイス内部のテストを行うことができる。
【００２３】
バウンダリスキャンは、以下のコンポーネントで構成される。
ＴＡＰ（Ｔｅｓｔ Ａｃｃｅｓｓ Ｐｏｒｔ） バウンダリスキャンへのデータの入出力およびコントロールを行うためのポートであり、図２におけるＪＴＡＧインタフェース端子１１に相当する。
ＴＡＰコントローラ ＴＣＫ端子およびＴＭＳ端子からの入力に応じて状態遷移を行い、テスト回路の制御を行う。
命令レジスタ テスト命令コードを保持するレジスタで、この値をデコードしてテスト回路の制御信号を生成する。テスト命令コードとして、ＳＡＭＰＬＥ／ＰＲＥＬＯＡＤ命令、ＥＸＴＥＳＴ命令、ＢＹＰＡＳＳ命令などがある。また、上記命令とは別にデバイス独自のプライベート命令を追加することも許されている。この実施の形態１のマイクロコンピュータにおいても内蔵デバッグ機能用にいくつかのプライベート命令を備えている。
データレジスタ
・バイパスレジスタ ＴＤＩ端子とＴＤＯ端子との間に設けられた１ビットのレジスタで、テスト回路をバイパスするために使用する。
・バウンダリスキャンレジスタ デバイスの内部回路と各ピンとの間に設けられたシフトレジスタをシリアルに接続した一連のレジスタ。
・上記以外にもデバイス独自のデータレジスタを追加することも許されている。この実施の形態１のマイクロコンピュータにおいても内蔵デバッグ機能用にいくつかのデータレジスタを備えている。
【００２４】
図３はデバッグ事象発生時の処理手順を示す説明図である。
マイクロコンピュータ１には、ユーザモードとデバッグモードの２つの実行モードがあり、ユーザプログラムを実行しているモードがユーザモードであり、ユーザプログラムの実行中にデバッグ事象が発生するとユーザモードからデバッグモードに遷移する。デバッグモードではデバッグツール２から供給されるモニタプログラムを実行する。
デバッグ事象の種類には、デバッグトラップ命令の実行、デバッグ割り込み要求、実行前／実行後プログラムカウンタブレーク要求がある。
デバッグ事象が発生すると、以下の処理をＣＰＵ３およびデバッグモジュール４が自動的に行った後、デバッグモードに遷移する。
・プログラムカウンタ１３ｂの値をプログラムカウンタ退避用レジスタ１３ｃに退避
・ＰＳＷレジスタ１３ｄの値をＰＳＷ退避用レジスタ１３ｅに退避した後、ＰＳＷレジスタ１３ｄの値を更新
・発生したデバッグ事象を示すデバッグ事象発生要因フラグをＪＴＡＧ制御部１５にあるＪＴＡＧレジスタにセット
・デバッグ事象のベクタアドレス（Ｈ’ＦＦＦＦ９０００番地）に分岐
デバッグ事象のベクタアドレスに分岐したら、デバッグツール２は、モニタコード供給機能１６を使用して命令コードをＣＰＵ３に供給することによって、モニタプログラムを実行する。
ユーザモードへの復帰命令（ＲＴＥ命令）を実行することにより、デバッグモードからユーザモードに遷移する。ユーザモードに遷移する際には、以下の処理をＣＰＵ３およびデバッグモジュール４が自動的に行う。
・デバッグ事象発生要因フラグをクリア
・ＰＳＷ退避用レジスタ１３ｅに退避されていた値をＰＳＷレジスタ１３ｄに復帰
・プログラムカウンタ退避用レジスタ１３ｃに退避されていた値をプログラムカウンタ１３ｂに復帰すると共に、その値の番地に分岐する
【００２５】
図４は内蔵領域にマッピングされたデバッグモジュール用領域を示す説明図であり、図において、２１はデバッグモジュール用内蔵Ｉ／Ｏ領域（Ｈ’ＦＦＦＦ８０００〜Ｈ’ＦＦＦＦ９ＦＦＦ）、２２はデバッグモジュール用制御レジスタ領域（Ｈ’ＦＦＦＦ８０００〜Ｈ’ＦＦＦＦ８ＦＦＦ）であり、実行前ＰＣブレーク機能用のレジスタ群、アクセスブレーク機能用のレジスタ群、モニタコード供給機能用のレジスタ群がこの領域に配置されている。２３はモニタコード供給領域（Ｈ’ＦＦＦＦ９０００〜Ｈ’ＦＦＦＦ９ＦＦＦ）であり、モニタコード供給機能にアクセスできる領域である。この領域内での命令フェッチは、全てモニタコード供給機能を使用したＪＴＡＧインタフェース端子１１経由の命令コードをフェッチすることになる。デバッグ事象ベクタエントリ（Ｈ’ＦＦＦＦ９０００〜Ｈ’ＦＦＦＦ９００３）は、デバッグ事象が発生するとこの領域に分岐するものである。
また、２４はツールＲＯＭ領域であり（Ｈ’ＦＦ００３ＦＥ０〜Ｈ’ＦＦ００３ＦＦＦ）、セキュリティコードや内蔵フラッシュ情報が置かれているアドレスを格納する領域である。２５はセキュリティコード格納領域であり、この領域のアドレスとバイト数はツールＲＯＭ領域２４内で指定される。２６は内蔵フラッシュ情報格納領域であり、内蔵フラッシュ書き換え用プログラム（以下、書き換えプログラムと言う）の一つであるＥ／Ｗモード移行プログラムのエントリアドレスと内蔵フラッシュメモリ５のブロック構成の情報を格納する領域であり、この領域のアドレスとバイト数はツールＲＯＭ領域２４内で指定される。
【００２６】
図５はモニタコード供給機能およびＪＴＡＧ制御部のレジスタ構成を示す構成図であり、ここで、モニタコード供給機能１６は、ＪＴＡＧインタフェース端子１１を使用して外部からＣＰＵ３に対して命令コードを供給する機能である。ＣＰＵ３は、デバッグ事象が発生すると、図４に示したモニタコード供給領域２３の先頭であるＨ’ＦＦＦＦ９０００番地へ分岐し、このモニタコード供給機能１６から供給される命令コードを実行するものである。
ＪＴＡＧ制御部１５において、３１はＪＴＡＧインタフェース端子１１でのアクセスを制御するＴＡＰコントローラ、３２はいずれのレジスタを用いてどのようなテストを行うか選択する命令レジスタである。
【００２７】
３３はＭＯＮ＿ＣＯＤＥレジスタ（第１のレジスタ）であり、このＭＯＮ＿ＣＯＤＥレジスタ３３は、デバッグモード時にＪＴＡＧインタフェース端子１１経由でモニタプログラムを実行する場合に、デバッグツール２から供給される命令コードの設定に使用する３２ビットのレジスタである。ＭＯＮ＿ＣＯＤＥレジスタ３３に設定された値は、モニタコード供給機能１６の命令コードバッファ３７に転送される。この時、命令コードバッファ３７の入力ポインタも自動的にインクリメントされるものである。
３４はＭＯＮ＿ＤＡＴＡレジスタ（第２のレジスタ）であり、このＭＯＮ＿ＤＡＴＡレジスタ３４は、デバッグモード時にＪＴＡＧインタフェース端子１１経由でモニタプログラムを実行する場合に、その実行結果をデバッグツール２に出力したり、内蔵フラッシュ情報をデバッグツール２に出力するインタフェースとなる３２ビットのレジスタである。モニタプログラム上でストア命令を使用してモニタコード供給機能１６のＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８に書き込みを行うと、その値がＭＯＮ＿ＤＡＴＡレジスタ３４に転送され、ＪＴＡＧインタフェース端子１１経由でデバッグツール２から読み出すことができる。
３５はＭＯＮ＿ＰＡＲＡＭレジスタ（第３のレジスタ）であり、このＭＯＮ＿ＰＡＲＡＭレジスタ３５は、デバッグモード時にＪＴＡＧインタフェース端子１１経由でモニタプログラムを実行する場合に、デバッグツール２から書き換えデータなどのパラメータを渡すためのインタフェースとなる３２ビットのレジスタである。デバッグツール２からＪＴＡＧインタフェース端子１１経由でＭＯＮ＿ＰＡＲＡＭレジスタ３５に書き込みを行うと、モニタコード供給機能１６のＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタ３９に転送され、モニタプログラム上でロード命令を使用してその値を読み出すことができる。
【００２８】
３６はＭＯＮ＿ＡＣＣＥＳＳレジスタであり、このＭＯＮ＿ＡＣＣＥＳＳレジスタ３６は、デバッグモード時にＪＴＡＧインタフェース端子１１経由でモニタプログラムを実行する場合に、アクセス制御情報を設定／格納する４ビットのレジスタである。
ｂｉｔ０ ＭＮＳＴＡＲＴ モニタコード供給開始ビット（読み出し／書き込み可）
１：命令コード設定済み
０：命令コード未設定
“１”を設定することにより、命令コードバッファ３７に有効な値が設定されたことを示す。すなわち、モニタコード供給機能１６における命令フェッチ要求を受け付けるようになる。
ｂｉｔ１ ＭＮＤＴＶＬＤ ＦｒｏｎｔＭＯＮ＿ＤＡＴＡ有効ビット（読み出し専用）
１：ＦｒｏｎｔＭＯＮ＿ＤＡＴＡ有効（ＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８への書き込みがあり、かつ、ＭＯＮ＿ＤＡＴＡレジスタ３４は未参照）
０：ＦｒｏｎｔＭＯＮ＿ＤＡＴＡ無効（ＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８への書き込みがない、またはＭＯＮ＿ＤＡＴＡレジスタ３４を参照した後）このビットは、ＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８への書き込みがあった時、“１”にセットされる。このビットは、以下の条件でゼロクリアされる。
・ＭＯＮ＿ＤＡＴＡレジスタ３４をアクセスした時
・デバッグモードでのＲＴＥ命令実行時
・デバッグ制御部のリセット時（デバッグモジュールのリセット）
ｂｉｔ２ ＭＮＰＲＭＶＬＤ ＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭ有効ビット（読み出し専用）
１：ＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭ有効（ＭＯＮ＿ＰＡＲＡＭレジスタ３５は設定済みであるが、ＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタ３９が未だ読み出されていない）
０：ＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭ無効（ＭＯＮ＿ＰＡＲＡＭレジスタ３５が設定されていないか、ＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタ３９が読み出された後）
このビットは、ＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタ３９への設定が行われた時に“１”がセットされる。このビットは、以下の条件でゼロクリアされる。
・ＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタ３９に対して読み出しがあった時
・デバッグモードでのＲＴＥ命令実行時
・デバッグ制御部のリセット時（デバッグモジュールのリセット）
ｂｉｔ３ ＭＮＣＤＢＵＳＹ ＭＯＮ＿ＣＯＤＥビジービット（読み出し専用）
１：ＭＯＮ＿ＣＯＤＥへの設定不可
０：ＭＯＮ＿ＣＯＤＥへの設定可
このビットは、次の命令コードをＭＯＮ＿ＣＯＤＥレジスタ３３に設定してもよいかどうかを示すビットである。このビットは、以下のような２つの意味がある。
・ＭＯＮ＿ＣＯＤＥレジスタ３３から命令コードバッファ３７への転送中＝“１”、転送完了＝“０”、命令コードバッファ３７にフェッチされていない命令コードがある＝“１”、ない＝“０”
このビットは、以下の条件で“１”にセットされる。
・ＭＯＮ＿ＣＯＤＥレジスタ３３をアクセスした時
・ＭＮＳＴＡＲＴビットに“１”をセットした時
このビットは、以下の条件でゼロクリアされる。
・ＭＯＮ＿ＣＯＤＥレジスタ３３に書き込んだ値が命令コードバッファ３７に転送された時
・命令コードバッファ３７に格納されている命令が全てＣＰＵ３によってフェッチされた時（注１）
・デバッグモードでのＲＴＥ命令実行時
・デバッグ制御部のリセット時（デバッグモジュールのリセット）
（注１）命令コードバッファ３７のフェッチ完了の判断
命令コードバッファ３７の先頭のワードに対して、２回目の命令フェッチ要求が発生した時を「命令コードバッファ３７の全ての命令コードをフェッチした」と判断する。例えば、命令コードバッファ３７の２ワード目に分岐命令があった場合には、３ワード目、４ワード目に命令コードが設定されていても、２ワード目の分岐命令による分岐先の命令フェッチ要求が、命令コードバッファ３７に対して発生した時点で「全ての命令コードがフェッチされた」ことになる。なお、モニターコード供給機能１６で分岐を行う場合には「必ず分岐先を命令コードバッファ３７の先頭アドレスにしなければならない」という制限がデバッグツール２に対して要求されているものとする。すなわち、デバッグツール２がＭＯＮ＿ＣＯＤＥレジスタ３３に設定する分岐命令の分岐先アドレスは、常に４ワード境界上のアドレス（アドレスの下位４ビット[２８：３１]を“００００”）にする必要がある。この制限によって、モニターコード供給機能１６内で分岐した場合には、必ず命令コードバッファ３７の１ワード目に対する命令フェッチ要求になることが保証される。
【００２９】
また、モニタコード供給機能１６において、３７は命令コードバッファであり、この命令コードバッファ３７は、４ワードで構成され、ＪＴＡＧ制御部１５のＭＯＮ＿ＣＯＤＥレジスタ３３の内容が転送される。命令コードバッファ３７は、（Ｈ’ＦＦＦＦ９０００〜Ｈ’ＦＦＦＦ９ＦＦＦ）にマッピングされており、どのワードが選択されるかは、アドレスの下位２ビットで決定される。
３８はＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタであり、このＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８は、実行結果や内蔵フラッシュ情報などをデバッグツール２に受け渡しするための３２ビットのレジスタである。このＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８の内容がＪＴＡＧ制御部１５のＭＯＮ＿ＤＡＴＡレジスタ３４に転送される。
３９はＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタであり、このＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタ３９は、デバッグツール２からモニタプログラムへの書き換えデータなどのパラメータを受け渡しするための３２ビットのレジスタである。ＪＴＡＧ制御部１５のＭＯＮ＿ＰＡＲＡＭレジスタ３５の内容がこのＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタ３９に転送される。
９ａはアドレスバス、９ｂはデータバスである。
【００３０】
図６は内蔵フラッシュメモリのメモリ領域を示す説明図であり、図において、４１はユーザ領域、４２はブートＲＯＭ領域である。
内蔵フラッシュメモリ５のユーザ領域４１は、５１２Ｋバイトのフラッシュメモリが（Ｈ’００００００００〜Ｈ’０００７ＦＦＦＦ）番地に割り当てられ、１１ブロックに分割されたユーザが使用できる領域である。内蔵フラッシュメモリ５の消去は、一括で全領域消去を行う方法とブロック単位で消去する方法があり、また、内蔵フラッシュメモリ５への書き込みは、ページ単位（１ページ＝２５６バイト）で行うものである。内蔵フラッシュメモリ５の消去および書き込みは、後述するフラッシュＥ／Ｗイネーブルモードへ移行することにより可能となるものである。
内部フラッシュメモリ５のブートＲＯＭ領域４２は、１６Ｋバイトのフラッシュメモリが（Ｈ’ＦＦ００００００〜Ｈ’ＦＦ００３ＦＦＦ）番地に割り当てられ、内臓フラッシュメモリ５に対する書き換えプログラムを格納する領域である。
【００３１】
図７はフラッシュレディステータスレジスタを示す説明図であり、図において、５１はフラッシュレディステータスレジスタであり、内蔵フラッシュメモリ５に設けられた３２ビットのレジスタである。５２はそのフラッシュレディステータスレジスタ５１に設けられたＦＳＴＡＴ（レディステータス）ビットであり、内蔵フラッシュメモリ５に対する消去および書き込みの動作状態を示すものである。
０：消去または書き込み実行中
１：レディ状態
このＦＳＴＡＴビット５２は、図１に示したフラッシュ内部制御回路５ｃによって制御されるものである。
【００３２】
図８はフラッシュメモリ制御レジスタを示す説明図であり、図において、６１はフラッシュメモリ制御レジスタであり、内蔵フラッシュメモリ５に設けられた３２ビットのレジスタである。６２はそのフラッシュメモリ制御レジスタ６１に設けられたＦＥＮＴＲＹ（フラッシュモードエントリ）ビットであり、フラッシュＥ／Ｗイネーブルモードへの移行を制御するためのビットである。このビットを“１”セットすることにより、フラッシュＥ／Ｗイネーブルに移行し、このビットを“０”セットすることにより、通常動作モードに復帰するものである。
このＦＥＮＴＲＹビット６２は、図１に示したフラッシュ内部制御回路５ｃによって制御されるものである。
【００３３】
図９は内蔵フラッシュ書き換えに関する情報を示す説明図であり、図において、ツールＲＯＭ領域２４は、セキュリティコードや内蔵フラッシュ情報が置かれているアドレスを格納する領域であり、図４に示したように内蔵空間に配置されている。
図１０はツールＲＯＭ領域の構成を示す説明図であり、図に示すように、ツールＲＯＭ領域２４の場所は、（Ｈ’ＦＦ００３ＦＥ０〜Ｈ’ＦＦ００３ＦＦＦ）番地であり、このツールＲＯＭ領域２４に各情報が設定済みであることを示すために、（Ｈ’ＦＦ００３ＦＦＣ−Ｆ）番地に固定値（Ｈ’ＤＦ５３４４４９）のコードが埋め込まれている。デバッグツール２は、このコードの値を確認してからツールＲＯＭ領域２４の各情報を使用する。
また、図９および図１０に示すように、セキュリティコード格納領域２５とセキュリティレベルの情報が置かれており、セキュリティコードが設定されている場合、デバッグツール２側でセキュリティコードの比較を行い、一致しない場合にはセキュリティレベルに応じてツールの動作を制限する。
Ｈ’ＦＦ００３ＦＦ０−１番地 セキュリティコードのバイト数
Ｈ’ＦＦ００３ＦＦ２−３番地 セキュリティレベル
Ｈ’００００ レベル０
デバッグツールのリセット以外の動作を許可しない。
Ｈ’０００１ レベル１
内蔵フラッシュの全領域消去を実行しない限り、デバッグツールの動作を許可しない。
Ｈ’ＦＦ００３ＦＦ４−７番地 セキュリティコード格納領域の先頭アドレスセキュリティコードがない場合には（Ｈ’ＦＦＦＦＦＦＦＦ）となる。
さらに、図９および図１０に示すように、内蔵フラッシュ情報格納領域２６の先頭アドレスが置かれている。
Ｈ’ＦＦ００３ＦＥ８−ＥＢ番地 内蔵フラッシュ情報格納領域の先頭アドレス
内蔵フラッシュ情報格納領域がない場合にはＨ’ＦＦＦＦＦＦＦＦとなる。
【００３４】
図１１は内蔵フラッシュ情報格納領域の構成を示す説明図であり、図に示すように、内蔵フラッシュ情報格納領域２６の先頭アドレスは、ツールＲＯＭ領域２４のＨ’ＦＦ００３ＦＥ８−ＥＢ番地に置かれている。そして、内蔵フラッシュ情報格納領域２６には、以下の情報が置かれている。
Ｅ／Ｗモード移行プログラムのエントリアドレス（書き換えプログラム情報）先頭アドレス＋ Ｈ’００〜Ｈ’０３番地：Ｅ／Ｗモード移行プログラムのエントリアドレス
内蔵フラッシュのブロック数
先頭アドレス＋ Ｈ’０４〜Ｈ’０７番地：内蔵フラッシュのブロック数
内蔵フラッシュメモリ５の書き換え時には、フラッシュ書き換え用プログラムの格納や書き込みデータのバッファ用として内蔵ＳＲＡＭ６の一部を使用する。このような内蔵フラッシュメモリ５の書き換え時にテンポラリに使用する領域の先頭アドレスとバイト数を格納する。
デバッグ中に内蔵フラッシュメモリ５の書き換えを行うような場合には、デバッグツール２側でこの領域のデータを内蔵ＳＲＡＭ６から退避できるように、この情報を格納している。
８ｎ＋Ｈ’１０〜Ｈ’１３番地：フラッシュの書き換え用テンポラリ領域の先頭アドレス
８ｎ＋Ｈ’１４〜Ｈ’１７番地：フラッシュの書き換え用テンポラリ領域のバイト数
（注）ブロック数＝（ｎ＋１）個
フラッシュ書き込み用バッファのサイズ（＝ページサイズ）情報
フラッシュ書き込み用バッファのバイト数（＝ページサイズ）を格納する。
８ｎ＋Ｈ’１８〜Ｈ’１Ｂ番地：フラッシュの書き込み用バッファのバイト数（＝ページサイズ）
（注）ブロック数＝（ｎ＋１）個
【００３５】
次に内蔵フラッシュ書き換え用プログラム（書き換えプログラム）の構成について説明する。書き換えプログラムは、図６に示したブートＲＯＭ４２内に格納され、Ｅ／Ｗモード移行プログラム、ブロック消去プログラム（消去プログラム）、ページ書き込みプログラム（書き込みプログラム）、ステータスレディ待ちプログラム、およびＥ／Ｗ終了プログラムからなるものである。以下に、各プログラムの構成について説明する。
【００３６】
Ｅ／Ｗモード移行プログラム
Ｅ／Ｗモード移行プログラムは、内蔵フラッシュメモリ５の書き換えの最初に実行しなければならないプログラムであり、書き換えに必要な各種パラメータをＣＰＵレジスタに設定した後、フラッシュＥ／Ｗイネーブルモードに移行するものである。
実行方法
モニタコード供給機能１６を使用して、内蔵フラッシュ情報格納領域２６の先頭１ワードに格納されているアドレスに分岐させる。この時、ＭＯＮ＿ＰＡＲＡＭレジスタ３５への設定は必要ない。
処理内容
（１）ＣＰＵレジスタに各パラメータを設定
Ｒ０ ：パラメータの設定は無し、デバッグツール２が使用可能
Ｒ１ ：パラメータの設定は無し、デバッグツール２が使用可能
Ｒ２ ：パラメータの設定は無し、デバッグツール２が使用可能
Ｒ３ ：パラメータの設定は無し、デバッグツール２が使用可能
Ｒ４ ：Ｈ’ＦＦＦＦ８４００（ＭＯＮ＿ＤＡＴＡレジスタ３４のアドレス）
Ｒ５ ：フラッシュ書き込み用バッファの先頭アドレス−４
Ｒ６ ：パラメータの設定は無し、デバッグツール２が使用可能
Ｒ７ ：フラッシュ書き込み用バッファのバイト数（＝ページサイズ）
Ｒ８ ：ブロック消去プログラムのエントリアドレス
Ｒ９ ：ページ書き込みプログラムのエントリアドレス
Ｒ１０：ステータスレディ待ちのプログラムのエントリアドレス
Ｒ１１：Ｅ／Ｗ終了プログラムのエントリアドレス
Ｒ１２：パラメータの設定は無し、デバッグツール２が使用可能
Ｒ１３：パラメータの設定は無し、デバッグツール２が使用可能
Ｒ１４：パラメータの設定は無し、デバッグツール２が使用可能
Ｒ１５：パラメータの設定は無し、デバッグツール２が使用可能
（２）内蔵フラッシュメモリ５上のフラッシュ書き換えプログラムを内蔵ＳＲＡＭ６上に転送
（３）フラッシュＥ／Ｗイネーブルモードに移行
（４）ＭＯＮ＿ＤＡＴＡレジスタ３４にプログラム正常／エラー終了情報を書き込む
実行終了の確認方法
デバッグツール２は、ＭＯＮ＿ＤＡＴＡレジスタ３４を読み出し、ＭＳＢビット（ｂｉｔ０）の値を確認することによって、Ｅ／Ｗモード移行プログラムが正常終了したか否かを確認できる。
【００３７】
ブロック消去プログラム
ブロック消去プログラムは、ＭＯＮ＿ＰＡＲＡＭレジスタ３５で指定された内蔵フラッシュメモリ５上のブロックに対して消去プログラムを発行するプログラムである。フラッシュＥ／Ｗイネーブルモードで使用する。
実行方法
モニタコード供給機能１６を使用して、上記Ｒ８が示すアドレスに分岐させる。この際、消去したいメモリブロックの先頭アドレスをＭＯＮ＿ＰＡＲＡＭレジスタ３５に設定する。内蔵フラッシュメモリ５のブロック構成の情報は、内蔵フラッシュ情報格納領域２６にある。
処理内容
（１）ＭＯＮ＿ＰＡＲＡＭレジスタ３５で指定されたメモリブロックに対して消去コマンドを発行
（２）プログラムの最後に、ＭＯＮ＿ＤＡＴＡレジスタ３４への書き込みを行う。
実行終了の確認方法
ＭＯＮ＿ＤＡＴＡレジスタ３４の書き込みはツール（デバッグツール２）側とデバイス（マイクロコンピュータ１）側とのハンドシェイク用である。ＭＯＮ＿ＤＡＴＡレジスタ３４への書き込みがこのプログラムの終了を表す。従って、ＭＯＮ＿ＤＡＴＡレジスタ３４の内容には意味がないが、デバッグツール２は、ＭＯＮ＿ＤＡＴＡレジスタ３４を一旦空読みしてから次の処理を実行する。
このプログラムの終了は、消去が完了していることを示すものではない。消去の完了を確認するには「ステータスレディ待ちプログラム」を実行する必要がある。
【００３８】
ページ書き込みプログラム
ページ書き込みプログラムは、ＭＯＮ＿ＰＡＲＡＭレジスタ３５で指定されたページに対してページ書き込みコマンドを発行するプログラムである。フラッシュＥ／Ｗイネーブルモードで使用する。
実行方法
モニタコード供給機能１６を使用して、上記Ｒ９が示すアドレスに分岐させる。この際、書き込みしたいページの先頭アドレスをＭＯＮ＿ＰＡＲＡＭレジスタ３５に設定する。書き込みデータは、予め内蔵ＳＲＡＭ６上のフラッシュ書き込み用バッファ領域に転送しておく。バッファの先頭アドレスは（Ｒ５値＋４）、バッファサイズ（＝ページサイズ）はＲ７値で示される。この処理は、以下のような命令をモニタコード供給機能１６を使用して実行することによって実現できる。
ＦＦＦＦ９０００ ＬＤ Ｒ０，＠（４，Ｒ４）
：（Ｒ４の値＋４）＝Ｈ’ＦＦＦＦ８００４番地を読み出し、読み出してきたデータをＲ０に格納する。すなわち、ＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭ値（＝書き込みデータ）を読み出してきてＲ０にセットする。
ＦＦＦＦ９００４ ＳＴ Ｒ０，＠＋Ｒ５
：Ｒ５の値を＋４してからＲ５値が示す番地にＲ０の値をストアする。すなわち、上記命令で読み出してきた書き込みデータをフラッシュ書き込み用バッファに転送する。
ＦＦＦＦ９００６ ＡＤＤＩ Ｒ７，＃−４
：Ｒ７の値を−４する。すなわち、書き込み用バッファのサイズを１ワード分デクリメントする。
ＦＦＦＦ９００８ ＢＮＥＺ Ｒ７，ＬＦＦＦＦ９０００
：Ｒ７の値がゼロでない時には、Ｈ’ＦＦＦＦ９０００番地に分岐し、ゼロになるとＨ’ＦＦＦＦ９００Ｃ番地に移る。すなわち、バッファサイズ分の転送が終了するまでループする。
ＦＦＦＦ９００Ｃ ＪＭＰ Ｒ８
：Ｒ８の値が示す番地にジャンプする。すなわち、転送が終了するとステータスレディ待ちプログラムにジャンプする。
ＦＦＦＦ９００Ｅ ＮＯＰ
処理内容
（１）フラッシュ書き込み用バッファのデータをＭＯＮ＿ＰＡＲＡＭレジスタ３５で指定されたページに対して書き込みコマンドを発行
（２）ＣＰＵレジスタＲ５，Ｒ７の値を以下の値に設定する。（次のバッファへの転送処理の時にＲ５，Ｒ７の値をそのまま使用できる。）
Ｒ５：フラッシュ書き込み用バッファの先頭アドレス−４
Ｒ７：フラッシュ書き込み用バッファのバイト数（＝ページサイズ）
（３）プログラムの最後に、ＭＯＮ＿ＤＡＴＡレジスタ３４への書き込みを行う。
実行終了の確認方法
ＭＯＮ＿ＤＡＴＡレジスタ３４の書き込みは、ツール側とデバイス側とのハンドシェイク用である。ＭＯＮ＿ＤＡＴＡレジスタ３４への書き込みがこのプログラムの終了を表す。従って、ＭＯＮ＿ＤＡＴＡレジスタ３４の内容には意味がないが、デバッグツール２は、ＭＯＮ＿ＤＡＴＡレジスタ３４を一旦空読みしてから次の処理を実行する。
このプログラムの終了は、書き込みが完了していることを示すものではない。書き込みの完了を確認するには「ステータスレディ待ちプログラム」を実行する必要がある。このプログラムの終了後は、フラッシュ書き込み用バッファに次の書き込みデータを書くことができる。
【００３９】
ステータスレディ待ちプログラム
ステータスレディ待ちプログラムは、ブロック消去プログラムやページ書き込みプログラムを実行した後、消去や書き込みが終了するまで待つためのプログラムである。消去や書き込みが正常終了したかどうかはＭＯＮ＿ＤＡＴＡレジスタ３４に反映する。フラッシュＥ／Ｗイネーブルモードで使用する。
実行方法
モニタコード供給機能１６を使用して、上記Ｒ１０が示すアドレスに分岐させる。ＭＯＮ＿ＰＡＲＡＭレジスタ３５への設定は必要ない。
処理内容
（１）フラッシュの消去もしくは書き込み動作が終了するまで待つ
（２）ＭＯＮ＿ＤＡＴＡレジスタ３４にプログラム正常／エラー終了情報を書き込む。
実行終了の確認方法
デバッグツール２は、ＭＯＮ＿ＤＡＴＡレジスタ３４を読み出し、ＭＳＢビット（ｂｉｔ０）の値を確認することによって、消去や書き込みが正常に行われたかどうかを確認できる。
【００４０】
Ｅ／Ｗモード終了プログラム
Ｅ／Ｗモード終了プログラムは、フラッシュＥ／Ｗモードイネーブルモードから通常モードに戻るためのプログラムである。内蔵フラッシュ書き換え処理の最後に実行する。
実行方法
モニタコード供給機能１６を使用して、上記Ｒ１１が示すアドレスに分岐させる。ＭＯＮ＿ＰＡＲＡＭレジスタ３５への設定は必要ない。
処理内容
（１）通常モードに移行
（２）プログラムの最後に、ＭＯＮ＿ＤＡＴＡレジスタ３４への書き込みを行う。
実行終了の確認方法
ＭＯＮ＿ＤＡＴＡレジスタ３４の書き込みは、ツール側とデバイス側とのハンドシェイク用である。ＭＯＮ＿ＤＡＴＡレジスタ３４への書き込みがこのプログラムの終了を表す。従って、ＭＯＮ＿ＤＡＴＡレジスタ３４の内容には意味がないが、デバッグツール２は、ＭＯＮ＿ＤＡＴＡレジスタ３４を一旦空読みしてから次の処理を実行する。
【００４１】
次に動作について説明する。
１．モニタコード供給機能およびＪＴＡＧ制御部の動作
図１２はモニタコード供給機能およびＪＴＡＧ制御部の動作を示すフローチャートであり、まず、上記図５の構成図とこの図１２のフローチャートを参照しながらモニタコード供給機能およびＪＴＡＧ制御部の動作を説明する。
（１）モニタコードの設定
デバッグツール２は、ＪＴＡＧインタフェース端子１１を通じてＭＯＮ＿ＣＯＤＥレジスタ３３に命令コードを設定する。ＭＯＮ＿ＣＯＤＥレジスタ３３に設定された命令コードは、命令コードバッファ３７に転送されると同時にＭＯＮ＿ＡＣＣＥＳＳレジスタ３６のＭＮＣＤＢＵＳＹビットに“１”がセットされ、転送完了により“０”がセットされる。１ワード分の命令コードが命令コードバッファ３７のどの段に格納されるかは入力ポインタによって内部制御される。先に設定した順にバッファ＃０〜＃３に格納される。入力ポインタの値は、デバッグモジュールのリセットを行うか、ＭＮＳＴＡＲＴビットに“１”を設定することによりゼロクリアされる（ＳＴ１）。
【００４２】
（２）命令コードバッファに転送されたことの確認
デバッグツール２は、ＭＯＮ＿ＡＣＣＥＳＳレジスタ３６を読み出して、ＭＮＣＤＢＵＳＹビットに“０”がセットされていることを確認する。ＭＮＣＤＢＵＳＹビットに“０”がセットされていれば、ＭＯＮ＿ＣＯＤＥレジスタ３３に設定された命令コードが命令コードバッファ３７に転送されたことを示している。次のＭＯＮ＿ＣＯＤＥレジスタ３３への命令コードの設定は、ＭＮＣＤＢＵＳＹビットに“０”がセットされていることを確認してから行う（ＳＴ２）。
上記（ＳＴ１）と（ＳＴ２）の処理を最大４回まで任意の回数繰り返す。
なお、命令コードバッファ３７の命令コードは、ＭＯＮ＿ＣＯＤＥレジスタ３３をアクセスしない限り保持される。従って、命令コードバッファ３７に設定した命令コードを再度使用する場合には新規に設定し直す必要がない。ＭＮＳＴＡＲＴビットに“１”を設定すれば、命令コードバッファ３７に保持されている命令コードが再びＣＰＵ３によって実行される。
【００４３】
（３）パラメータの設定
モニタプログラムがパラメータを必要としない場合にはこの処理は必要ない。デバッグツール２は、ＪＴＡＧインタフェース端子１１を通じてＭＯＮ＿ＰＡＲＡＭレジスタ３５にパラメータを設定する。ＭＯＮ＿ＰＡＲＡＭレジスタ３５に設定されたパラメータは、ＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタ３９に転送されると同時にＭＯＮ＿ＡＣＣＥＳＳレジスタ３６のＭＮＰＲＭＶＬＤビットに“１”がセットされる。ＣＰＵ３がＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタ３９を読み出すとＭＮＰＲＭＶＬＤビットに“０”がセットされる。ＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタ３９の内容は、ＭＯＮ＿ＰＡＲＡＭレジスタ３５の設定を行わない限り保持され、同じパラメータを何度も使用する場合は、新規に設定し直す必要はない（ＳＴ３）。
【００４４】
（４）モニターコード供給のスタート
デバッグツール２は、ＪＴＡＧインタフェース端子１１を通じてＭＯＮ＿ＡＣＣＥＳＳレジスタ３６のＭＮＳＴＡＲＴビットに“１”をセットする。ＭＮＳＴＡＲＴビットに“１”がセットされることにより、ＣＰＵ３は命令コードバッファ３７の内容をフェッチできるようになる（ＳＴ４）。
【００４５】
（５）スタート要求の解除
デバッグツール２は、ＭＯＮ＿ＡＣＣＥＳＳレジスタ３６のＭＮＳＴＡＲＴビットに“０”をセットする。
【００４６】
（６）モニタコードがフェッチされたことの確認
デバッグツール２は、ＭＯＮ＿ＡＣＣＥＳＳレジスタ３６を読み出して、ＭＮＣＤＢＵＳＹビットに“０”がセットされていることを確認する。ＭＮＣＤＢＵＳＹビットに“０”がセットされていれば、命令コードバッファ３７へ設定した全ての命令のフェッチが完了したことを示す。
【００４７】
（７）ＭＯＮ＿ＰＡＲＡＭが使用されたことを確認
この処理は、パラメータ設定を行った場合のみ必要である。
デバッグツール２は、ＭＯＮ＿ＡＣＣＥＳＳレジスタ３６を読み出して、ＭＮＰＲＭＶＬＤビットに“０”がセットされていることを確認する。ＭＮＰＲＭＶＬＤビットに“０”がセットされていれば、ＣＰＵ３がＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタ３９を読み出したことを示している。
【００４８】
（８）ＦｒｏｎｔＭＯＮ＿ＤＡＴＡに書き込みがあったことの確認
この処理は、ＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８への書き込みをモニタプログラムが行う場合にのみ必要である。
デバッグツール２は、ＭＯＮ＿ＡＣＣＥＳＳレジスタ３６を読み出して、ＭＮＤＴＶＬＤビットに“１”がセットされていることを確認する。ＭＮＤＴＶＬＤビットに“１”がセットされていれば、ＣＰＵ３がＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８に書き込みを行ったことを示している。
【００４９】
（９）ＦｒｏｎｔＭＯＮ＿ＤＡＴＡの読み出し
この処理は、ＦｒｏｎｔＭＯＮ＿ＤＡＴＡ３８への書き込みをモニタプログラムが行う場合にのみ必要である。
デバッグツール２がＪＴＡＧインタフェース端子１１を通じてＭＯＮ＿ＤＡＴＡレジスタ３４を読み出すと、ＭＮＤＴＶＬＤビットは自動的にクリアされる。ＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８の内容は、ＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８への書き込みを行わない限り保持されている（ＳＴ９）。
【００５０】
２．内蔵フラッシュメモリの書き換え動作
図１３は内蔵フラッシュメモリの書き換え動作の概要を示すフローチャートであり、次に、この図１３のフローチャートを参照しながら内蔵フラッシュメモリ５の書き換え動作の概要を説明する。
内蔵フラッシュメモリ５の書き換えは、図５に示したＪＴＡＧ制御部１５およびモニタコード供給機能１６を使用して、図６に示した内蔵フラッシュメモリ５内のブートＲＯＭ領域４２に格納された書き換えプログラムを呼び出すことによって行う。デバッグツール２からの書き込みデータの転送もＪＴＡＧ制御部１５のＭＯＮ＿ＰＡＲＡＭレジスタ３５を使用して転送するものである。
前処理（ＳＴ１１）
デバッグツール２は、フラッシュ書き換え処理の前に、予め処理を行っておくことが必要になる。
・セキュリティレベルのチェック
・内蔵フラッシュのブロック構成の情報を読み出しておく
・Ｅ／Ｗモード移行プログラムのエントリアドレスを読み出しておく
保持すべきデータの読み出し（ＳＴ１２）
内蔵フラッシュメモリ５への書き込みではブロック単位の消去を伴う。書き込みを行うブロックの中で保持しなければならないデータがある場合では、この段階でフラッシュＥ／Ｗイネーブルモードになる前に読み出しておく必要がある。
フラッシュＥ／Ｗイネーブルモード移行（ＳＴ１３）
Ｅ／Ｗモード移行プログラムを実行することにより、通常モードからフラッシュＥ／Ｗイネーブルモードに移行する。
フラッシュ書き換え（ＳＴ１４）
消去のみを行うか、書き込みを行うかで処理が異なる。それぞれの処理の中で必要なプログラムを実行する。
「ブロック消去プログラム」
「ページ書き込みプログラム」
「ステータスレディプログラム」
通常モード復帰（ＳＴ１５）
「Ｅ／Ｗモード終了プログラム」を実行することにより、フラッシュＥ／Ｗイネーブルモードから通常モードに復帰する。
【００５１】
次に図１３に示した前処理（ＳＴ１１）、および保持すべきデータの読み出し（ＳＴ１２）について詳細に説明する。
デバッグツール２は、起動されるとマイクロコンピュータ１に内蔵されている各種情報をＪＴＡＧ制御部１５およびモニタコード供給機能１６を使用して読み出し、セキュリティコードのチェックを行う。
（１）ツールＲＯＭ設定済み確認コードの読み出し
▲１▼デバッグツール２から図５に示すＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＣＯＤＥレジスタ３３に命令コードがセットされる。
▲２▼ＭＯＮ＿ＣＯＤＥレジスタ３３にセットされた命令コードを、ＪＴＡＧ制御部１５およびモニタコード供給機能１６の機能により、命令コードバッファ３７に転送する。
ツールＲＯＭ設定済み確認コードを読み出して、ＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８に書き込みを行うプログラムを、上記▲１▼，▲２▼の処理を４回行って命令コードバッファ３７にセットする。
▲３▼デバッグツール２から図５に示すＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＡＣＣＥＳＳレジスタ３６のＭＮＳＴＡＲＴビットに“１”がセットされる。
▲４▼図５に示したＣＰＵ３は、命令コードバッファ３７に転送されたツールＲＯＭ設定済み確認コードの読み出しプログラムを実行し、以下の処理を行う。
・図１０に示したツールＲＯＭ領域のＨ’ＦＦ００３ＦＦＣ番地のデータを読み出す。
・読み出したデータをＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８（Ｈ’ＦＦＦＦ８０００番地）に書き込む。
・Ｈ’ＦＦＦＦ９０００番地に分岐し、次のデバッグツール２から供給される命令コードを待つ。
▲５▼ＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８に書き込まれたデータを、ＪＴＡＧ制御部１５およびモニタコード供給機能１６の機能により、ＭＯＮ＿ＤＡＴＡレジスタ３４に転送する。
▲６▼デバッグツール２から図５に示すＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＤＡＴＡレジスタ３４のデータが読み出される。
▲７▼デバッグツール２では、ＭＯＮ＿ＤＡＴＡレジスタ３４のデータによって、次のように処理が分けられる。
・データがＨ’ＤＦ５３４４４９であれば、次の（２）の処理に進む。
・データがＨ’ＤＦ５３４４４９以外であれば、ツールＲＯＭの読み出し処理を終了する。
【００５２】
（２）セキュリティコードの読み出し
▲１▼セキュリティコード格納領域の先頭アドレスの読み出し
読み出し番地をツールＲＯＭ領域のＨ’ＦＦ００３ＦＦ４番地に変更して、上記（１）の▲１▼〜▲６▼と同様な処理を行うことによって、図１０に示した「セキュリティコード格納領域の先頭アドレス」を読み出す。
▲２▼セキュリティコードのバイト数、セキュリティのレベルの読み出し
読み出し番地をツールＲＯＭ領域のＨ’ＦＦ００３ＦＦ０番地に変更して、上記（１）の▲１▼〜▲６▼と同様な処理を行うことによって、図１０に示した「セキュリティコードのバイト数、セキュリティのレベル」を読み出す。
▲３▼セキュリティコードの読み出し
読み出し番地を上記▲１▼で得られたセキュリティコード格納領域の先頭アドレスに変更して、上記（１）の▲１▼〜▲６▼と同様な処理を行うことによって、「セキュリティコード」を読み出す。
なお、セキュリティコードのバイト数が４バイトを越える場合は、上記（１）の▲１▼〜▲６▼と同様な処理を繰り返すことによって全てのセキュリティコードを得る。
▲４▼セキュリティコードのチェック
デバッグツール２は、デバッグツール２を使用しているユーザに対してセキュリティコードをキー入力してもらう。
デバッグツール２は、キー入力された値と▲３▼で得られた値とを比較し、▲２▼で得られたセキュリティのレベルとの組合せで次のように処理が分けられる。
・キー入力された値と▲３▼で得られた値とが一致した場合：次の（３）の処理に進む。
・キー入力された値と▲３▼で得られた値とが不一致、かつ、セキュリティレベル＝“０”の場合：デバッグツール２は、デバッグツール２のリセット以外の動作を許可しない。
・キー入力された値と▲３▼で得られた値とが不一致、かつ、セキュリティレベル＝“１”の場合：ユーザが内蔵フラッシュメモリ５の全領域の消去を実行しない限り、デバッグツール２の動作を許可しない。
このように、セキュリティチェックを行うことによって、内蔵フラッシュメモリ５上のプログラムやデータを安易に他人に読み出されたり書き換えされたりできないようにすることができる。
【００５３】
（３）内蔵フラッシュ情報の読み出し
▲１▼内蔵フラッシュ情報格納領域の先頭アドレスの読み出し
読み出し番地をツールＲＯＭ領域のＨ’ＦＦ００３ＦＥ８番地に変更して、上記（１）の▲１▼〜▲６▼と同様な処理を行うことによって、図１０に示した「内蔵フラッシュ情報格納領域の先頭アドレス」を読み出す。
▲２▼Ｅ／Ｗモード移行プログラムのエントリアドレスの読み出し
読み出し番地を上記▲１▼で得られた内蔵フラッシュ情報格納領域の先頭アドレスに変更して、上記（１）の▲１▼〜▲６▼と同様な処理を行うことによって、図１１に示した「Ｅ／Ｗモード移行プログラムのエントリアドレス」を読み出す。
▲３▼ブロック数の読み出し
読み出し番地を上記▲１▼で得られた内蔵フラッシュ情報格納領域の先頭アドレス＋４に変更して、上記（１）の▲１▼〜▲６▼と同様な処理を行うことによって、図１１に示した「ブロック数」を読み出す。
▲４▼各ブロックの先頭アドレスとバイト数の読み出し
読み出し番地を上記▲１▼で得られた内蔵フラッシュ情報格納領域の先頭アドレス＋８に変更して、上記（１）の▲１▼〜▲６▼と同様な処理を行うことによって、図１１に示した「ブロック０の先頭アドレス」を読み出す。
そして、読み出し番地を４ずつ増加させながら上記（１）の▲１▼〜▲６▼と同様な処理を行うことによって、図１１に示した「各ブロックの先頭アドレスおよびバイト数」を読み出す。
読み出す領域は、▲３▼で得られたブロック数から次のように計算することができる。
「▲１▼で得られた先頭アドレス＋８」〜「▲１▼で得られた先頭アドレス＋（８×ｎ＋Ｈ’０Ｃ）」、ただし、ｎ＝（▲３▼で得られたブロック数−１）
▲５▼フラッシュ書き換え用テンポラリ領域の読み出し
読み出し番地を上記▲１▼で得られた内蔵フラッシュ情報格納領域の先頭アドレス＋（８×ｎ＋Ｈ’１０）に変更して、上記（１）の▲１▼〜▲６▼と同様な処理を行うことによって、図１１に示した「フラッシュ書き換え用テンポラリ領域の先頭アドレス」を読み出す。
そして、読み出し番地を上記▲１▼で得られた内蔵フラッシュ情報格納領域の先頭アドレス＋（８×ｎ＋Ｈ’１４）に変更して、上記（１）の▲１▼〜▲６▼と同様な処理を行うことによって、図１１に示した「フラッシュ書き換え用テンポラリ領域のバイト数」を読み出す。
内蔵フラッシュメモリ５の消去および書き込みを行う場合には、フラッシュ書き換えプログラムの格納や書き込みデータのバッファ用として、内蔵ＳＲＡＭ６の一部を使用する。これをフラッシュ書き換え用テンポラリ領域と言う。この領域は、デバッグを行うユーザが使用する領域であるため、デバッグツール２は内蔵フラッシュメモリ５の消去および書き込みを行う前に、ユーザが使用している内蔵ＳＲＡＭ６上のデータを退避する必要がある。デバッグツール２は▲５▼で得られたフラッシュ書き換え用テンポラリ領域のデータを使用して退避処理を行い、内蔵フラッシュメモリ５の消去および書き込み処理を行った後に復帰処理を行う。
▲６▼フラッシュ書き込み用バッファのバイト数の読み出し
読み出し番地を上記▲１▼で得られた内蔵フラッシュ情報格納領域の先頭アドレス＋（８×ｎ＋Ｈ’１８）に変更して、上記（１）の▲１▼〜▲６▼と同様な処理を行うことによって、図１１に示した「フラッシュ書き込み用バッファのバイト数」を読み出す。
フラッシュ書き込み用バッファとは、フラッシュ書き換え用テンポラリ領域のうちの書き込みデータが格納されるバッファ領域である。内蔵フラッシュメモリ５の書き込みを行う場合には、デバッグツール２はページサイズ単位で書き込み処理をループさせるような制御が必要になる。マイクロコンピュータによって異なるページサイズとなる可能性があるため、▲６▼で得られたページサイズ情報を使用して、書き込みデータを生成する。
【００５４】
図１４は内蔵フラッシュメモリの消去動作を示すフローチャートであり、次に、この図１４のフローチャートを参照しながら内蔵フラッシュメモリ５の消去動作を説明する。なお、この図１４に示すフローチャートは、図１３のフラッシュＥ／Ｗイネーブルモード移行（ＳＴ１３）、フラッシュ書き換え（ＳＴ１４）、および通常モード復帰（ＳＴ１５）において、内蔵フラッシュメモリ５の消去動作のみ行った場合の詳細に相当するものである。
（４）Ｅ／Ｗモード移行プログラムの実行（Ｅ／Ｗモード移行プログラム実行手段）
▲１▼デバッグツール２から図５に示すＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＣＯＤＥレジスタ３３にＥ／Ｗモード移行プログラムに分岐する命令コードがセットされる（ＳＴ２１）。
▲２▼ＭＯＮ＿ＣＯＤＥレジスタ３３にセットされた命令コードを、ＪＴＡＧ制御部１５およびモニタコード供給機能１６の機能により、命令コードバッファ３７に転送する（ＳＴ２２）。
▲３▼デバッグツール２から図５に示すＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＡＣＣＥＳＳレジスタ３６のＭＮＳＴＡＲＴビットに“１”がセットされる（ＳＴ２１）。
▲４▼図５に示したＣＰＵ３は、命令コードバッファ３７に転送されたＥ／Ｗモード移行プログラムに分岐する命令コードを実行し、図６に示したブートＲＯＭ領域４２上にあるＥ／Ｗモード移行プログラムに分岐する（ＳＴ２１）。
▲５▼ＣＰＵ３は、Ｅ／Ｗモード移行プログラムを実行し、以下の処理を行う（ＳＴ２２）。
・ＣＰＵ３の各レジスタに各パラメータをセットする（構成で説明したＥ／Ｗモード移行プログラムの処理内容：Ｒ０〜Ｒ１５を参照）。
・図６に示したブートＲＯＭ４２上にある書き換えプログラム（Ｅ／Ｗモード移行プログラム、ブロック消去プログラム、ページ書き込みプログラム、ステータスレディ待ちプログラム、およびＥ／Ｗ終了プログラム）を図１に示した内蔵ＳＲＡＭ６上に転送する。この書き換えプログラムの内蔵フラッシュメモリ５内のブートＲＯＭ領域４２上から内蔵ＳＲＡＭ６上への転送は、フラッシュＥ／Ｗモードに移行すると、内蔵フラッシュメモリ５からの読み出し動作を行うことができなくなるため、内蔵フラッシュメモリ５上にあるフラッシュ書き換えプログラムを内蔵ＳＲＡＭ６上に退避するためである。
・内蔵ＳＲＡＭ６に分岐して、さらに以下の処理を引き続いて実行する。
・図８に示したフラッシュメモリ制御レジスタ６１のＦＥＮＴＲＹビット６２に“１”をセットし、内蔵フラッシュメモリ５をフラッシュＥ／Ｗイネーブルモードに移行させる。
・図５に示したＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８（Ｈ’ＦＦＦＦ８０００番地）にＨ’００００００００を書き込む。
・Ｈ’ＦＦＦＦ９０００番地に分岐し、次のデバッグツール２から供給される命令コードを待つ。
▲６▼ＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８に書き込まれたデータを、ＪＴＡＧ制御部１５およびモニタコード供給機能１６の機能により、ＭＯＮ＿ＤＡＴＡレジスタ３４に転送すると共に、ＭＯＮ＿ＡＣＣＥＳＳレジスタ３６のＭＮＤＴＶＬＤビットを“１”にセットする（ＳＴ２２）。
▲７▼デバッグツール２は、ＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＡＣＣＥＳＳレジスタ３６を読み出して、ＭＮＤＴＶＬＤビットをチェックし、“１”になったらＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＤＡＴＡレジスタ３４の値を読み出す。読み出したデータのｂｉｔ０値が“０”ならば、次の（２）ブロック消去プログラムの実行に移り、ｂｉｔ０値が“１”ならば、エラー処理（ＳＴ２４）を行う（ＳＴ２３）。
【００５５】
（５）ブロック消去プログラムの実行（消去プログラム実行手段）
▲１▼デバッグツール２からＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＰＡＲＡＭレジスタ３５に消去したい内蔵フラッシュメモリ５のブロックに対応するアドレスがセットされる（ＳＴ２５）。
▲２▼ＭＯＮ＿ＰＡＲＡＭレジスタ３５にセットされたアドレスを、ＪＴＡＧ制御部１５およびモニタコード供給機能１６の機能により、ＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタ３９に転送する（ＳＴ２６）。
▲３▼デバッグツール２からＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＣＯＤＥレジスタ３３にブロック消去プログラムに分岐する命令コードがセットされる（ＳＴ２５）。
▲４▼デバッグツール２からＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＡＣＣＥＳＳレジスタ３６のＭＮＳＴＡＲＴビットに“１”がセットされる（ＳＴ２５）。
▲５▼ＣＰＵ３は、命令コードバッファ３７に転送されたブロック消去プログラムに分岐する命令コードを実行し、内蔵ＳＲＡＭ６上に退避されたブロック消去プログラムに分岐する（ＳＴ２６）。
▲６▼ＣＰＵ３は、ブロック消去プログラムを実行し、以下の処理を行う（ＳＴ２６）。
・ＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタ３９（Ｈ’ＦＦＦＦ８００４番地）を読み出す。
・内蔵フラッシュメモリ５に対して消去コマンドを発行する。
図１５は内蔵フラッシュメモリの消去動作の詳細を示すフローチャートであり、このフローチャートを参照しながら、上記消去コマンドに応じた動作を説明する。
まず、内蔵フラッシュメモリ５の任意のアドレスにブロックイレーズコマンドデータ（Ｈ’２０２０）を書き込み（ＳＴ４１）、上記ＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタ３９から読み出した消去したいブロックに対応するアドレスに応じて、消去対象であるブロックの最終偶数アドレスに確認コマンドデータ（Ｈ’Ｄ０Ｄ０）を書き込む（ＳＴ４２）。そして、図１に示したフラッシュ内部制御回路５ｃによって消去対象であるブロックの消去が開始される（ＳＴ４３）。
・ＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８（Ｈ’ＦＦＦＦ８０００番地）にＨ’００００００００を書き込む。
・Ｈ’ＦＦＦＦ９０００番地に分岐し、次のデバッグツール２から供給される命令コードを待つ。
▲７▼ＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８に書き込まれたデータを、ＪＴＡＧ制御部１５およびモニタコード供給機能１６の機能により、ＭＯＮ＿ＤＡＴＡレジスタ３４に転送すると共に、ＭＯＮ＿ＡＣＣＥＳＳレジスタ３６のＭＮＤＴＶＬＤビットを“１”にセットする（ＳＴ２６）。
▲８▼デバッグツール２は、ＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＡＣＣＥＳＳレジスタ３６を読み出して、ＭＮＤＴＶＬＤビットをチェックし“１”になったらＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＤＡＴＡレジスタ３４のデータを読み出す（ＳＴ２７）。
【００５６】
（６）ステータスレディ待ちプログラムの実行（ステータスレディ待ちプログラム実行手段）
▲１▼デバッグツール２からＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＣＯＤＥレジスタ３３にステータスレディ待ちプログラムに分岐する命令コードがセットされる（ＳＴ２８）。
▲２▼ＭＯＮ＿ＣＯＤＥレジスタ３３にセットされた命令コードを、ＪＴＡＧ制御部１５およびモニタコード供給機能１６の機能により、命令コードバッファ３７に転送する（ＳＴ２９）。
▲３▼デバッグツール２からＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＡＣＣＥＳＳレジスタ３６のＭＮＳＴＡＲＴビットに“１”がセットされる（ＳＴ２８）。
▲４▼ＣＰＵ３は、命令コードバッファ３７に転送されたステータスレディ待ちプログラムに分岐する命令コードを実行し、内蔵ＳＲＡＭ６上に退避されたステータスレディ待ちプログラムに分岐する（ＳＴ２９）。
▲５▼ＣＰＵ３は、ステータスレディ待ちプログラムを実行し、以下の処理を行う（ＳＴ２９）。
・図７に示したフラッシュレディステータスレジスタ５１を読み出し、ＦＳＴＡＴビットが“１”になったら、ＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８（Ｈ’ＦＦＦＦ８０００番地）にＨ’００００００００を書き込み、ＦＳＴＡＴビットが所定の一定期間に“１”にならなければ、ＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８（Ｈ’ＦＦＦＦ８０００番地）にＨ’８０００００００を書き込む。
▲６▼ＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８に書き込まれたデータを、ＪＴＡＧ制御部１５およびモニタコード供給機能１６の機能により、ＭＯＮ＿ＤＡＴＡレジスタ３４に転送すると共に、ＭＯＮ＿ＡＣＣＥＳＳレジスタ３６のＭＮＤＴＶＬＤビットを“１”にセットする（ＳＴ２９）。
▲７▼デバッグツール２は、ＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＡＣＣＥＳＳレジスタ３６を読み出して、ＭＮＤＴＶＬＤビットをチェックし“１”になったらＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＤＡＴＡレジスタ３４のデータを読み出す。読み出したデータのｂｉｔ０値が“０”ならば、次の▲８▼の実行に移り、ｂｉｔ０値が“１”ならば、エラー処理（ＳＴ３１）を行う（ＳＴ３０）。
▲８▼デバッグツール２によって、消去したいブロック数分だけ、上記ＳＴ２５からＳＴ３０の処理を繰り返す（ＳＴ３２）。
【００５７】
（７）Ｅ／Ｗモード終了プログラムの実行（Ｅ／Ｗモード終了プログラム実行手段）
▲１▼デバッグツール２からＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＣＯＤＥレジスタ３３にＥ／Ｗモード終了プログラムに分岐する命令コードがセットされる（ＳＴ３３）。
▲２▼ＭＯＮ＿ＣＯＤＥレジスタ３３にセットされた命令コードを、ＪＴＡＧ制御部１５およびモニタコード供給機能１６の機能により、命令コードバッファ３７に転送する（ＳＴ３４）。
▲３▼デバッグツール２からＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＡＣＣＥＳＳレジスタ３６のＭＮＳＴＡＲＴビットに“１”がセットされる（ＳＴ３３）。
▲４▼ＣＰＵ３は、命令コードバッファ３７に転送されたＥ／Ｗモード終了プログラムに分岐する命令コードを実行し、内蔵ＳＲＡＭ６上に退避されたＥ／Ｗモード終了プログラムに分岐する（ＳＴ３４）。
▲５▼ＣＰＵ３は、Ｅ／Ｗモード終了プログラムを実行し、以下の処理を行う（ＳＴ３４）。
・図８に示したフラッシュメモリ制御レジスタ６１のＦＥＮＴＲＹビット６２に“０”を書き込み、内蔵フラッシュメモリ５を通常モードに移行させる。
・ＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８（Ｈ’ＦＦＦＦ８０００番地）にＨ’００００００００を書き込む。
▲６▼ＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８に書き込まれたデータを、ＪＴＡＧ制御部１５およびモニタコード供給機能１６の機能により、ＭＯＮ＿ＤＡＴＡレジスタ３４に転送すると共に、ＭＯＮ＿ＡＣＣＥＳＳレジスタ３６のＭＮＤＴＶＬＤビットを“１”にセットする（ＳＴ３４）。
▲７▼デバッグツール２は、ＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＡＣＣＥＳＳレジスタ３６を読み出して、ＭＮＤＴＶＬＤビットをチェックし、“1”になったらＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＤＡＴＡレジスタ３４のデータを読み出す（ＳＴ３５）。
【００５８】
図１６は内蔵フラッシュメモリの書き込み動作を示すフローチャートであり、次に、この図１６のフローチャートを参照しながら内蔵フラッシュメモリ５の書き込み動作を説明する。なお、この図１６に示すフローチャートは、図１３のフラッシュＥ／Ｗイネーブルモード移行（ＳＴ１３）、フラッシュ書き換え（ＳＴ１４）、および通常モード復帰（ＳＴ１５）において、内蔵フラッシュメモリ５の消去および書き込み動作を行った場合の詳細に相当するものである。
（４）Ｅ／Ｗモード移行プログラムの実行（Ｅ／Ｗモード移行プログラム実行手段）
この動作は、図１４に示した内蔵フラッシュメモリ５の消去動作の（ＳＴ２１）〜（ＳＴ２４）と同一である。
【００５９】
（５）ブロック消去プログラムの実行（消去プログラム実行手段）
この動作は、図１４に示した内蔵フラッシュメモリ５の消去動作の（ＳＴ２５）〜（ＳＴ２７）と同一である。
【００６０】
（６）内蔵フラッシュメモリへの書き込みデータの転送
本来ならば、（ＳＴ２７）の後は、消去が終了したかどうかをステータスレディ待ちプログラムを実行して検証すべきであるが、消去に要する時間を利用して、内蔵フラッシュメモリ５への書き込みデータを内蔵ＳＲＡＭ６上のフラッシュ書き込み用バッファに転送する。以下にその動作を説明する。
▲１▼デバッグツール２からＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＣＯＤＥレジスタ３３に書き込みデータ転送プログラムの命令コードがセットされる（ＳＴ５１）。
▲２▼ＭＯＮ＿ＣＯＤＥレジスタ３３にセットされた命令コードを、ＪＴＡＧ制御部１５およびモニタコード供給機能１６の機能により、命令コードバッファ３７に転送する（ＳＴ５２）。
上記▲１▼▲２▼の処理を４回行って、書き込みデータ転送プログラムを命令コードバッファ３７にセットする。書き込みデータ転送プログラムとは、内蔵フラッシュメモリに書き込みたいデータをデバッグツール２から内蔵ＳＲＡＭ６上のフラッシュ書き込み用バッファに転送するためのプログラムである（構成のページ書き込みプログラムの実行方法を参照）。
▲３▼デバッグツール２からＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＰＡＲＡＭレジスタ３５に書き込みデータが３２ビット分セットされる（ＳＴ５１）。
▲４▼ＭＯＮ＿ＰＡＲＡＭレジスタ３５にセットされた書き込みデータを、ＪＴＡＧ制御部１５およびモニタコード供給機能１６の機能により、ＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタ３９に転送する（ＳＴ５２）。
▲５▼デバッグツール２からＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＡＣＣＥＳＳレジスタ３６のＭＮＳＴＡＲＴビットに“１”がセットされる（ＳＴ５１）。
▲６▼ＣＰＵ３は、命令コードバッファ３７にセットされた書き込みデータ転送プログラムを実行し、以下の処理を行う（ＳＴ５２）。
・ＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタ３９（Ｈ’ＦＦＦＦ８００４番地）を読み出す。
・読み出した書き込みデータを内蔵ＳＲＡＭ６上のフラッシュ書き込み用バッファに書き込む。
・書き込み先のアドレスを＋４する。
・Ｈ’ＦＦＦＦ９０００番地に分岐し、新たな命令コードが供給されるのを待つ。
▲３▼〜▲６▼の処理を繰り返すことによって、１ページ（＝２５６バイト）分の書き込みデータを内蔵ＳＲＡＭ６上のフラッシュ書き込み用バッファに転送する。最終ループの▲６▼の処理で、最後にステータスレディ待ちプログラムに分岐する。
【００６１】
（７）ステータスレディ待ちプログラムの実行（ステータスレディ待ちプログラム実行手段）
この動作は、図１４に示した内蔵フラッシュメモリ５の消去動作の（ＳＴ２８）〜（ＳＴ３１）と同一である。
【００６２】
（８）ページ書き込みプログラムの実行（書き込みプログラム実行手段）
▲１▼デバッグツール２からＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＰＡＲＡＭレジスタ３５に書き込み先のアドレスがセットされる（ＳＴ５３）。
▲２▼ＭＯＮ＿ＰＡＲＡＭレジスタ３５にセットされたアドレスを、ＪＴＡＧ制御部１５およびモニタコード供給機能１６の機能により、ＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタ３９に転送する（ＳＴ５４）。
▲３▼デバッグツール２からＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＣＯＤＥレジスタ３３にページ書き込みプログラムに分岐する命令コードがセットされる（ＳＴ５３）。
▲４▼デバッグツール２からＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＡＣＣＥＳＳレジスタ３６のＭＮＳＴＡＲＴビットに“１”がセットされる（ＳＴ５３）。
▲５▼ＣＰＵ３は、命令コードバッファ３７に転送されたページ書き込みプログラムに分岐する命令コードを実行し、内蔵ＳＲＡＭ６上に退避されたページ書き込みプログラムに分岐する（ＳＴ５４）。
▲６▼ＣＰＵ３は、ページ書き込みプログラムを実行し、以下の処理を行う（ＳＴ５４）。
・ＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタ３９（Ｈ’ＦＦＦＦ８００４番地）を読み出す。
・内蔵フラッシュメモリ５に対してページ書き込みコマンドを発行する。
図１７は内蔵フラッシュメモリの書き込み動作の詳細を示すフローチャートであり、このフローチャートを参照しながら、上記ページ書き込みコマンドに応じた動作を説明する。
まず、内蔵フラッシュメモリ５の任意のアドレスにページプログラムコマンドデータ（Ｈ’４１４１）を書き込む（ＳＴ８１）。フラッシュ書き込み用バッファの先頭１６ビット分のデータを読み出し、ＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタ３９から読み出した値を書き込み先アドレスとして書き込みを行う（ＳＴ８２）。フラッシュ書き込み用バッファから読み出し先のアドレスとフラッシュへの書き込み先アドレスを順次＋２ずつ増加しながら（ＳＴ８３）、１ページ分（＝２５６バイト）の書き込みを行う（ＳＴ８２〜ＳＴ８４）。１ページ分の書き込みが終了すると、図1に示したフラッシュ内部制御回路５ｃによって1ページ分のデータの内蔵フラッシュメモリ５への書き込みが開始される（ＳＴ８５）。・ＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８（Ｈ’ＦＦＦＦ８０００番地）にＨ’００００００００を書き込む。
・Ｈ’ＦＦＦＦ９０００番地に分岐し、次のデバッグツール２から供給される命令コードを待つ。
▲７▼ＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ３８に書き込まれたデータを、ＪＴＡＧ制御部１５およびモニタコード供給機能１６の機能により、ＭＯＮ＿ＤＡＴＡレジスタ３４に転送すると共に、ＭＯＮ＿ＡＣＣＥＳＳレジスタ３６のＭＮＤＴＶＬＤビットを“１”にセットする（ＳＴ５４）。
▲８▼デバッグツール２は、ＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＡＣＣＥＳＳレジスタ３６を読み出して、ＭＮＤＴＶＬＤビットをチェックし、“1”になったらＪＴＡＧインタフェース端子１１を介してＭＯＮ＿ＤＡＴＡレジスタ３４の値を読み出す（ＳＴ５５）。
【００６３】
（９）内蔵フラッシュメモリへの書き込みデータの転送
この動作は、（６）内蔵フラッシュメモリへの書き込みデータの転送と同一である（ＳＴ５６）。
【００６４】
（１０）ステータスレディ待ちプログラムの実行（ステータスレディ待ちプログラム実行手段）
この動作は、（７）ステータスレディ待ちプログラムの実行と同一である（ＳＴ５６）〜（ＳＴ５９）。
そして、必要なページ数分だけＳＴ５３〜ＳＴ５８の処理を繰り返し（ＳＴ６０）、必要なブロック数分だけＳＴ２５〜ＳＴ６０の処理を繰り返す（ＳＴ３２）。
【００６５】
（１１）Ｅ／Ｗモード終了プログラムの実行（Ｅ／Ｗモード終了プログラム実行手段）
この動作は、図１４に示した内蔵フラッシュメモリ５の消去動作の（ＳＴ３３）〜（ＳＴ３５）と同一である。
【００６６】
なお、上記実施の形態１では、図９に示したように、ツールＲＯＭ領域２４、および書き換えプログラムを内蔵フラッシュメモリ５内のブートＲＯＭ領域４２に設け、セキュリティコード格納領域２５および内蔵フラッシュ情報格納領域２６を任意の空間に設けた。しかし、これらの領域は、ＣＰＵ３からアクセスできる空間であればどの領域に置いても良く、ただし、これらの領域を内蔵フラッシュメモリ５に設けると、マイクロコンピュータ１のチップの製作後に、情報を書き込んだり、書き換えたりすることが可能となる利点がある。
書き換えプログラムについては、格納場所を内蔵フラッシュメモリ５ではなく、マスクＲＯＭに格納してもよく、この場合には、内蔵フラッシュメモリ５の書き換えの際に内蔵ＳＲＡＭ６上に退避する必要がなく、処理が簡単になるという効果がある。
【００６７】
なお、上記実施の形態１では、ツールＲＯＭ領域２４内の情報、セキュリティコード格納領域２５内の情報、および内蔵フラッシュ情報格納領域２６内の情報を区別したが、これら３つの情報をまとめて内蔵フラッシュ情報としても良い。
【００６８】
以上のように、この実施の形態１によれば、デバッグツール２から直接に内蔵フラッシュメモリ５の書き換え制御を行うことができ、デバッグの作業効率を高くすることができるマイクロコンピュータが得られる効果がある。
【００６９】
【発明の効果】
以上のように、この発明によれば、第２の格納手段に格納された内蔵フラッシュ情報をインタフェースを介してデバッグツールから読み出し可能にし、デバッグツールから内蔵フラッシュ情報に基づいた書き込みデータをインタフェースを介して入力して、第１の格納手段に格納された書き換えプログラムに基づいて書き込みデータを内蔵フラッシュメモリに書き換えるＣＰＵを備えるように構成したので、デバッグ時にデバッグツールからマイクロコンピュータに内蔵される書き換えプログラムを用いて直接に内蔵フラッシュメモリの書き換え制御を行うことができ、デバッグの作業効率を高くすることができる。
また、内蔵フラッシュ情報をマイクロコンピュータに内蔵し、デバッグツールがその内蔵フラッシュ情報を読み出すことが可能であるため、デバッグツールはその内蔵フラッシュ情報に応じて書き込みデータを用意することができる。したがって、内蔵フラッシュメモリの容量やブロック構成等が異なるマイクロコンピュータであっても、同じデバッグツールで書き換えが可能となる効果が得られる。
さらに、内蔵フラッシュメモリの書き換えプログラムをマイクロコンピュータに内蔵し、デバッグツールがその書き換えプログラムを起動することで内蔵フラッシュメモリの書き換えを行うようなインターフェースとなっているので、内蔵フラッシュメモリの書き換え手法が異なるマイクロコンピュータであっても、同じデバッグツールで書き換えが可能となる効果が得られる。
【００７０】
また、この発明によれば、内蔵フラッシュメモリに第１の格納手段を設けるように構成したので、書き換えプログラムは内蔵フラッシュメモリに格納されるので、マイクロコンピュータのチップが製作された後からでも書き換えプログラムを書き込んだり、また、書き換えたりすることができる効果が得られる。
【００７１】
さらに、この発明によれば、書き換えプログラムに、Ｅ／Ｗモード移行プログラム、消去プログラム、書き込みプログラム、ステータスレディ待ちプログラム、およびＥ／Ｗモード終了プログラムを備えるように構成したので、書き換えプログラムを細かなプログラムモジュールによって構成することにより、全体の書き換えプログラムを小型化することができる。
また、消去プログラム、および書き込みプログラムに分割することにより、内蔵フラッシュメモリの消去のみの処理を行うことができる効果が得られる。
【００７２】
さらに、この発明によれば、内蔵フラッシュメモリに第２の格納手段を設けるように構成したので、内蔵フラッシュ情報は内蔵フラッシュメモリに格納されるので、マイクロコンピュータのチップが製作された後からでも内蔵フラッシュ情報を書き込んだり、また、書き換えたりすることができる効果が得られる。
【００７３】
さらに、この発明によれば、内蔵フラッシュ情報に、内蔵フラッシュメモリのブロックのサイズおよびアドレスからなるブロック情報と、書き換えプログラムの先頭アドレスからなる書き換えプログラム情報とを備えるように構成したので、デバッグツールは、ブロック情報に応じて書き換えデータを用意することができる。したがって、内蔵フラッシュメモリの容量やブロック構成、配置アドレスなどが異なるマイクロコンピュータであっても、同じデバッグツールで書き換えが可能となる効果が得られる。
また、内蔵フラッシュメモリの書き換えプログラムの格納場所をデバッグツールが読み出すことができるので、内蔵フラッシュメモリの書き換えプログラムの格納場所が異なるマイクロコンピュータであっても、同じデバッグツールで書き換えが可能となる効果が得られる。
【００７４】
さらに、この発明によれば、内蔵フラッシュ情報に、セキュリティコードの格納場所を示す情報を備えるように構成したので、デバッグツールに、そのセキュリティコードとユーザによって入力されるセキュリティコードとの比較に応じて、書き換えを許可する機能を持たせることができる効果が得られる。
【００７５】
さらに、この発明によれば、内蔵フラッシュ情報に、内蔵フラッシュメモリの書き換え時に書き換えプログラムを退避したり、書き込みデータをテンポラリに保持するのに使用する領域がどこにあるかを示す情報を備えるように構成したので、デバッグツールでは、そのテンポラリ領域上のデータを退避させることができ、内蔵フラッシュメモリの書き換え処理によってテンポラリ領域上のデータが消去されてしまうのを未然に防ぐことができる効果が得られる。
【００７６】
さらに、この発明によれば、内蔵フラッシュ情報に、内蔵フラッシュメモリの書き換え時に書き込みデータを一旦保持するために使用する領域のサイズ情報を備えるように構成したので、デバッグツールでは、そのサイズ情報に応じて書き込みデータを生成することができる効果が得られる。
【００７７】
さらに、この発明によれば、内蔵フラッシュメモリの書き換えプログラムを格納した第１の格納手段と、内蔵フラッシュメモリに関する内蔵フラッシュ情報を格納した第２の格納手段と、デバッグツールからシリアルインタフェースを介して第１のレジスタに保持されたデバッグプログラムの命令コードに基づいてデバッグを実行すると共に、内蔵フラッシュ情報を第２のレジスタに保持させ、シリアルインタフェースを介してデバッグツールから読み出し可能にし、デバッグツールからシリアルインタフェースを介して第３のレジスタに保持された内蔵フラッシュ情報に基づいた書き込みデータを書き換えプログラムに基づいて内蔵フラッシュメモリに書き換えるＣＰＵとを備えるように構成したので、デバッグツールからデバッグプログラムの命令コードを第１のレジスタに設定すれば、このマイクロコンピュータのデバッグを行うことができ、さらに、そのデバッグ時にデバッグツールから直接に内蔵フラッシュメモリの書き換え制御を行うことができ、デバッグの作業効率をさらに高くすることができる。
また、内蔵フラッシュ情報をマイクロコンピュータに内蔵し、デバッグツールがその内蔵フラッシュ情報を読み出すことが可能であるため、デバッグツールはその内蔵フラッシュ情報に応じて書き込みデータを用意することができる。したがって、内蔵フラッシュメモリの容量やブロック構成等が異なるマイクロコンピュータであっても、同じデバッグツールで書き換えが可能となる効果が得られる。
さらに、内蔵フラッシュメモリの書き換えプログラムをマイクロコンピュータに内蔵し、デバッグツールがその書き換えプログラムを起動することで内蔵フラッシュメモリの書き換えを行うようなインターフェースとなっているので、内蔵フラッシュメモリの書き換え手法が異なるマイクロコンピュータであっても、同じデバッグツールで書き換えが可能となる効果が得られる。
さらに、シリアルなインターフェースを使用することによって、デバッグツールとのインターフェース用端子を少なくすることができる効果が得られる。
さらに、デバッグツールからＣＰＵ命令を供給可能な機能は、マイクロプロセッサの通常のデバッグに使用できる機能であることから、この機能は通常のデバッグと内蔵フラッシュメモリの書き換え機能とを共用することができる。従って、内蔵フラッシュメモリ専用のハードウェアを追加することがないという効果が得られる。
【００７８】
さらに、この発明によれば、シリアルインタフェースをＪＴＡＧインタフェースとするように構成したので、バウンダリスキャンテストを行うＪＴＡＧインタフェースと共有化することができ、新たなシリアルインタフェースを設ける必要が無く、構成を簡単にすることができる効果が得られる。
【００７９】
さらに、この発明によれば、デバッグモードになると内蔵フラッシュメモリの書き換えを許可するＦＰ端子の入力値にかかわらず強制的にその内蔵フラッシュメモリの書き換えを許可する書き換え許可手段を備えるように構成したので、デバッグモードでは、ＦＰ端子の入力値にかかわらずデバッグツールによって内蔵フラッシュメモリの書き換えを行うことができる効果が得られる。
【００８０】
さらに、この発明によれば、デバッグツールからの分岐命令コードに応じてＣＰＵによって内蔵フラッシュメモリの消去および書き込み可能なモードに移行するＥ／Ｗモード移行プログラム実行手段と、デバッグツールからの分岐命令コードに応じてＣＰＵによって消去プログラムを実行して、デバッグツールからの内蔵フラッシュメモリのアドレスに応じたブロックのデータを消去する消去プログラム実行手段と、デバッグツールからの分岐命令コードに応じてＣＰＵによって消去実行状況情報をデバッグツールから読み出し可能にするステータスレディ待ちプログラム実行手段と、消去実行状況情報が正常と認められ、内蔵フラッシュメモリの消去すべきブロックに応じて消去プログラム実行手段およびステータスレディ待ちプログラム実行手段を所定回数実行した後に、デバッグツールからの分岐命令コードに応じてＣＰＵによって通常モードに移行するＥ／Ｗモード終了プログラム実行手段とを備えるように構成したので、デバッグツールからの分岐命令コードに応じて、内蔵フラッシュメモリの所定のブロックのデータを消去する一連の消去処理を実行することができる効果が得られる。
【００８１】
さらに、この発明によれば、デバッグツールからの分岐命令コードに応じてＣＰＵによって内蔵フラッシュメモリの消去および書き込み可能なモードに移行するＥ／Ｗモード移行プログラム実行手段と、デバッグツールからの分岐命令コードに応じてＣＰＵによって消去プログラムを実行して、デバッグツールからの内蔵フラッシュメモリのアドレスに応じたブロックのデータを消去する消去プログラム実行手段と、デバッグツールからの分岐命令コードに応じてＣＰＵによって書き込みプログラムを実行して、デバッグツールからの内蔵フラッシュメモリのアドレスに、デバッグツールからの書き込みデータを書き込む書き込みプログラム実行手段と、デバッグツールからの分岐命令コードに応じてＣＰＵによって書き込み実行状況情報をデバッグツールから読み出し可能にするステータスレディ待ちプログラム実行手段と、書き込み実行状況情報が正常と認められ、内蔵フラッシュメモリの書き換えすべきブロックに応じて消去プログラム実行手段、書き込みプログラム実行手段およびステータスレディ待ちプログラム実行手段を所定回数実行した後に、デバッグツールからの分岐命令コードに応じてＣＰＵによって通常モードに移行するＥ／Ｗモード終了プログラム実行手段とを備えるように構成したので、デバッグツールからの分岐命令コードに応じて、内蔵フラッシュメモリの所定のブロックに書き込みデータを書き換える一連の書き換え処理を実行することができる効果が得られる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１によるマイクロコンピュータを示す構成図である。
【図２】 マイクロコンピュータのＣＰＵおよびデバッグモジュールの詳細を示す構成図である。
【図３】 デバッグ事象発生時の処理手順を示す説明図である。
【図４】 内蔵領域にマッピングされたデバッグモジュール用領域を示す説明図である。
【図５】 モニタコード供給機能およびＪＴＡＧ制御部のレジスタ構成を示す構成図である。
【図６】 内蔵フラッシュメモリのメモリ領域を示す説明図である。
【図７】 フラッシュレディステータスレジスタを示す説明図である。
【図８】 フラッシュメモリ制御レジスタを示す説明図である。
【図９】 内蔵フラッシュ書き換えに関する情報を示す説明図である。
【図１０】 ツールＲＯＭ領域の構成を示す説明図である。
【図１１】 内蔵フラッシュ情報格納領域の構成を示す説明図である。
【図１２】 モニタコード供給機能およびＪＴＡＧ制御部の動作を示すフローチャートである。
【図１３】 内蔵フラッシュメモリの書き換え動作の概要を示すフローチャートである。
【図１４】 内蔵フラッシュメモリの消去動作を示すフローチャートである。
【図１５】 内蔵フラッシュメモリの消去動作の詳細を示すフローチャートである。
【図１６】 内蔵フラッシュメモリの書き込み動作を示すフローチャートである。
【図１７】 内蔵フラッシュメモリの書き込み動作の詳細を示すフローチャートである。
【符号の説明】
１ マイクロコンピュータ、２ デバッグツール、３ ＣＰＵ、４ デバッグモジュール、５ 内蔵フラッシュメモリ、５ａ ＦＰ端子、５ｂ ＯＲ回路（書き換え許可手段）、５ｃ フラッシュ内部制御回路（書き換え許可手段）、６ 内蔵ＳＲＡＭ、７ 内蔵周辺Ｉ／Ｏ、８ バス制御回路、９ 内部バス、 ９ａアドレスバス、９ｂ データバス、１１ ＪＴＡＧインタフェース端子（インタフェース，シリアルインタフェース）、１２ 端子、１３ａ デバッグトラップ命令実行機能、１３ｂ プログラムカウンタ、１３ｃ プログラムカウンタ退避用レジスタ、１３ｄ ＰＳＷレジスタ、１３ｅ ＰＳＷ退避用レジスタ、１３ｆ 汎用レジスタ、１４ 実行後ＰＣブレーク機能、１５ ＪＴＡＧ制御部、１６ モニタコード供給機能、１７ アクセスブレーク機能、１８ 実行前ＰＣブレーク機能、１９ デバッグ割り込み要求、２１ デバッグモジュール用内蔵Ｉ／Ｏ領域、２２ デバッグモジュール用制御レジスタ領域、２３ モニタコード供給領域、２４ ツールＲＯＭ領域、２６ 内蔵フラッシュ情報格納領域、３１ＴＡＰコントローラ、３２ 命令レジスタ、３３ ＭＯＮ＿ＣＯＤＥレジスタ（第１のレジスタ）、３４ ＭＯＮ＿ＤＡＴＡレジスタ（第２のレジスタ）、３５ ＭＯＮ＿ＰＡＲＡＭレジスタ（第３のレジスタ）、３６ ＭＯＮ＿ＡＣＣＥＳＳレジスタ、３７ 命令コードバッファ、３８ ＦｒｏｎｔＭＯＮ＿ＤＡＴＡレジスタ、３９ ＦｒｏｎｔＭＯＮ＿ＰＡＲＡＭレジスタ、４１ ユーザ領域、４２ ブートＲＯＭ領域、５１ フラッシュレディステータスレジスタ、５２ ＦＳＴＡＴビット、６１ フラッシュメモリ制御レジスタ、６２ ＦＥＮＴＲＹビット。
Claims (13)
- 内蔵フラッシュメモリの書き換えプログラムを格納した第１の格納手段と、
上記内蔵フラッシュメモリに関する内蔵フラッシュ情報を格納した第２の格納手段と、
上記第２の格納手段に格納された内蔵フラッシュ情報をインタフェースを介してデバッグツールから読み出し可能にし、そのデバッグツールからその内蔵フラッシュ情報に基づいた書き込みデータをそのインタフェースを介して入力して、上記第１の格納手段に格納された書き換えプログラムに基づいてその書き込みデータを上記内蔵フラッシュメモリに書き換えるＣＰＵとを備えたマイクロコンピュータ。 - 第１の格納手段は、内蔵フラッシュメモリであることを特徴とする請求項１記載のマイクロコンピュータ。
- 書き換えプログラムは、
内蔵フラッシュメモリの消去および書き込み可能なモードに移行するＥ／Ｗモード移行プログラムと、
上記内蔵フラッシュメモリの消去を行う消去プログラムと、
上記内蔵フラッシュメモリの書き込みを行う書き込みプログラムと、
上記内蔵フラッシュメモリの消去および書き込みが終了したことを知らせるステータスレディ待ちプログラムと、
上記内蔵フラッシュメモリの消去および書き込み可能なモードから通常モードに復帰するＥ／Ｗモード終了プログラムとを備えたことを特徴とする請求項１記載のマイクロコンピュータ。 - 第２の格納手段は、内蔵フラッシュメモリであることを特徴とする請求項１記載のマイクロコンピュータ。
- 内蔵フラッシュ情報は、
内蔵フラッシュメモリのブロックのサイズおよびアドレスからなるブロック情報と、
書き換えプログラムの先頭アドレスからなる書き換えプログラム情報とを備えたことを特徴とする請求項１記載のマイクロコンピュータ。 - 内蔵フラッシュ情報は、セキュリティコードの格納場所を示す情報を備えたことを特徴とする請求項１記載のマイクロコンピュータ。
- 内蔵フラッシュ情報は、内蔵フラッシュメモリの書き換えプログラムを退避したり、書き込みデータをテンポラリに保持するのに使用する領域がどこにあるのか示す情報を備えたことを特徴とする請求項１記載のマイクロコンピュータ。
- 内蔵フラッシュ情報は、内蔵フラッシュメモリの書き換え時に書き込みデータを一旦保持するために使用する領域のサイズ情報を備えたことを特徴とする請求項１記載のマイクロコンピュータ。
- 内蔵フラッシュメモリの書き換えプログラムを格納した第１の格納手段と、
上記内蔵フラッシュメモリに関する内蔵フラッシュ情報を格納した第２の格納手段と、
デバッグツールからシリアルインタフェースを介して第１のレジスタに保持されたデバッグプログラムの命令コードに基づいてデバッグを実行すると共に、上記第２の格納手段に格納された内蔵フラッシュ情報を第２のレジスタに保持させ、そのシリアルインタフェースを介してそのデバッグツールから読み出し可能にし、そのデバッグツールからそのシリアルインタフェースを介して第３のレジスタに保持されたその内蔵フラッシュ情報に基づいた書き込みデータを上記第１の格納手段に格納された書き換えプログラムに基づいて内蔵フラッシュメモリに書き換えるＣＰＵとを備えたマイクロコンピュータ。 - シリアルインタフェースは、ＪＴＡＧインタフェースであることを特徴とする請求項９記載のマイクロコンピュータ。
- デバッグモードになると内蔵フラッシュメモリの書き換えを許可するＦＰ端子の入力値にかかわらず強制的にその内蔵フラッシュメモリの書き換えを許可する書き換え許可手段を備えたことを特徴とする請求項９記載のマイクロコンピュータ。
- デバッグツールから出力されたＥ／Ｗモード移行プログラム分岐命令コードに応じてＣＰＵによってＥ／Ｗモード移行プログラムを実行して内蔵フラッシュメモリの消去および書き込み可能なモードに移行するＥ／Ｗモード移行プログラム実行手段と、
上記デバッグツールから出力された消去プログラム分岐命令コードに応じてＣＰＵによって消去プログラムを実行して、そのデバッグツールから出力された上記内蔵フラッシュメモリのアドレスに応じたブロックのデータを消去する消去プログラム実行手段と、
上記デバッグツールから出力されたステータスレディ待ちプログラム分岐命令コードに応じてＣＰＵによってステータスレディ待ちプログラムを実行して、内蔵フラッシュメモリの消去の実行状況に応じた消去実行状況情報をそのデバッグツールから読み出し可能にするステータスレディ待ちプログラム実行手段と、
上記消去実行状況情報が正常と認められ、上記内蔵フラッシュメモリの消去すべきブロックに応じて上記消去プログラム実行手段および上記ステータスレディ待ちプログラム実行手段を所定回数実行した後に、上記デバッグツールから出力されたＥ／Ｗモード終了プログラム分岐命令コードに応じてＣＰＵによってＥ／Ｗモード終了プログラムを実行して通常モードに移行するＥ／Ｗモード終了プログラム実行手段とを備えたことを特徴とする請求項９記載のマイクロコンピュータ。 - デバッグツールから出力されたＥ／Ｗモード移行プログラム分岐命令コードに応じてＣＰＵによってＥ／Ｗモード移行プログラムを実行して内蔵フラッシュメモリの消去および書き込み可能なモードに移行するＥ／Ｗモード移行プログラム実行手段と、
上記デバッグツールから出力された消去プログラム分岐命令コードに応じてＣＰＵによって消去プログラムを実行して、そのデバッグツールから出力された上記内蔵フラッシュメモリのアドレスに応じたブロックのデータを消去する消去プログラム実行手段と、
上記デバッグツールから出力された書き込みプログラム分岐命令コードに応じてＣＰＵによって書き込みプログラムを実行して、そのデバッグツールから出力された上記内蔵フラッシュメモリのアドレスに、そのデバッグツールから出力された書き込みデータを書き込む書き込みプログラム実行手段と、
上記デバッグツールから出力されたステータスレディ待ちプログラム分岐命令コードに応じてＣＰＵによってステータスレディ待ちプログラムを実行して、内蔵フラッシュメモリの書き込みの実行状況に応じた書き込み実行状況情報をそのデバッグツールから読み出し可能にするステータスレディ待ちプログラム実行手段と、
上記書き込み実行状況情報が正常と認められ、上記内蔵フラッシュメモリの書き換えすべきブロックに応じて上記消去プログラム実行手段、上記書き込みプログラム実行手段および上記ステータスレディ待ちプログラム実行手段を所定回数実行した後に、上記デバッグツールから出力されたＥ／Ｗモード終了プログラム分岐命令コードに応じてＣＰＵによってＥ／Ｗモード終了プログラムを実行して通常モードに移行するＥ／Ｗモード終了プログラム実行手段とを備えたことを特徴とする請求項９記載のマイクロコンピュータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32435699A JP4475709B2 (ja) | 1999-11-15 | 1999-11-15 | マイクロコンピュータ |
| US09/549,060 US6662314B1 (en) | 1999-11-15 | 2000-04-13 | Microcomputer including program for rewriting data in an internal flash memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32435699A JP4475709B2 (ja) | 1999-11-15 | 1999-11-15 | マイクロコンピュータ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010026758A Division JP2010102743A (ja) | 2010-02-09 | 2010-02-09 | マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001142740A JP2001142740A (ja) | 2001-05-25 |
| JP4475709B2 true JP4475709B2 (ja) | 2010-06-09 |
Family
ID=18164880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32435699A Expired - Fee Related JP4475709B2 (ja) | 1999-11-15 | 1999-11-15 | マイクロコンピュータ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6662314B1 (ja) |
| JP (1) | JP4475709B2 (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7171542B1 (en) * | 2000-06-19 | 2007-01-30 | Silicon Labs Cp, Inc. | Reconfigurable interface for coupling functional input/output blocks to limited number of i/o pins |
| US7058856B2 (en) * | 2000-07-18 | 2006-06-06 | Oki Electric Industry Co., Ltd. | Semiconductor circuit with flash ROM and improved security for the contents thereof |
| JP2002268905A (ja) * | 2001-03-07 | 2002-09-20 | Canon Inc | プログラム動作装置、プログラム書込制御装置、プログラム書込制御方法及び記憶媒体 |
| JP4162863B2 (ja) * | 2001-03-30 | 2008-10-08 | 株式会社ルネサステクノロジ | マイクロコンピュータ |
| JP2003084993A (ja) * | 2001-09-10 | 2003-03-20 | Seiko Epson Corp | フラッシュメモリを備える処理装置およびデバッグ装置 |
| US20040083469A1 (en) * | 2002-10-23 | 2004-04-29 | Ping-Sheng Chen | Method for updating firmware of optical disk system |
| EP1443417A1 (en) * | 2003-01-31 | 2004-08-04 | STMicroelectronics S.r.l. | A reconfigurable signal processor with embedded flash memory device |
| JP2004287541A (ja) * | 2003-03-19 | 2004-10-14 | Matsushita Electric Ind Co Ltd | 不揮発性メモリのアクセス制御システム |
| US7533374B2 (en) * | 2003-06-12 | 2009-05-12 | Intel Corporation | Adaptively storing system code in non-volatile storage |
| JP4526111B2 (ja) * | 2003-12-19 | 2010-08-18 | インターナショナル・ビジネス・マシーンズ・コーポレーション | マイクロコンピュータおよびデバッグ方法 |
| JP4554616B2 (ja) | 2004-08-30 | 2010-09-29 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
| US7257654B1 (en) * | 2004-11-09 | 2007-08-14 | Advanced Micro Devices, Inc. | PCI bridge device configured for using JTAG scan for writing internal control registers and outputting debug state |
| CN100357908C (zh) * | 2005-01-21 | 2007-12-26 | 明基电通股份有限公司 | 电子装置程序的测试方法 |
| JP2006244129A (ja) * | 2005-03-03 | 2006-09-14 | Denso Corp | フラッシュｅｅｐｒｏｍ書換え方法および電子制御装置 |
| DE102005032558B4 (de) * | 2005-03-22 | 2007-03-01 | Segger Microcontroller Systeme Gmbh | Verfahren zum Betrieb eines Mikrocontrollers in einer Testumgebung und elektronische Testeinheit zur Analyse von Programm-Codes |
| ITMI20050799A1 (it) * | 2005-05-03 | 2006-11-04 | Atmel Corp | Metodo e sistema di configurazione dei parametri per una memoria flash |
| US9633213B2 (en) * | 2005-05-16 | 2017-04-25 | Texas Instruments Incorporated | Secure emulation logic between page attribute table and test interface |
| US20060259828A1 (en) | 2005-05-16 | 2006-11-16 | Texas Instruments Incorporated | Systems and methods for controlling access to secure debugging and profiling features of a computer system |
| EP1912120A4 (en) * | 2005-07-29 | 2009-03-04 | Panasonic Corp | MEMORY WRITING DEVICE |
| US7487331B2 (en) * | 2005-09-15 | 2009-02-03 | Microchip Technology Incorprated | Programming a digital processor with a single connection |
| US7861122B2 (en) * | 2006-01-27 | 2010-12-28 | Apple Inc. | Monitoring health of non-volatile memory |
| US20070233750A1 (en) * | 2006-03-28 | 2007-10-04 | Mediatek Inc. | Data control apparatus and method |
| TWI326028B (en) * | 2006-11-20 | 2010-06-11 | Silicon Motion Inc | Method for flash memory data management |
| US7913032B1 (en) | 2007-04-25 | 2011-03-22 | Apple Inc. | Initiating memory wear leveling |
| US20080288712A1 (en) | 2007-04-25 | 2008-11-20 | Cornwell Michael J | Accessing metadata with an external host |
| WO2010073444A1 (ja) * | 2008-12-24 | 2010-07-01 | パナソニック株式会社 | バスコントローラ及び初期ブートプログラムのパッチ方法 |
| US8966319B2 (en) * | 2011-02-22 | 2015-02-24 | Apple Inc. | Obtaining debug information from a flash memory device |
| US20160196427A1 (en) * | 2014-07-08 | 2016-07-07 | Leviathan, Inc. | System and Method for Detecting Branch Oriented Programming Anomalies |
| US10133654B1 (en) * | 2017-02-28 | 2018-11-20 | American Megatrends, Inc. | Firmware debug trace capture |
| US10579611B2 (en) | 2017-06-05 | 2020-03-03 | Western Digital Technologies, Inc. | Selective event logging |
| US10502780B2 (en) | 2017-06-05 | 2019-12-10 | Western Digital Technologies, Inc. | Selective event filtering |
| CN112885403B (zh) * | 2021-02-08 | 2023-07-14 | 山东云海国创云计算装备产业创新中心有限公司 | 一种Flash控制器的功能测试方法、装置及设备 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5574857A (en) * | 1994-01-31 | 1996-11-12 | Intel Corporation | Error detection circuit for power up initialization of a memory array |
| JP2752592B2 (ja) | 1994-12-28 | 1998-05-18 | 日本ヒューレット・パッカード株式会社 | マイクロプロセッサ、マイクロプロセッサ−デバッグツール間信号伝送方法及びトレース方法 |
| US5805794A (en) * | 1996-03-28 | 1998-09-08 | Cypress Semiconductor Corp. | CPLD serial programming with extra read register |
| US5835503A (en) * | 1996-03-28 | 1998-11-10 | Cypress Semiconductor Corp. | Method and apparatus for serially programming a programmable logic device |
| JPH09319727A (ja) | 1996-05-31 | 1997-12-12 | Hitachi Ltd | データプロセッサ及びデータ処理システム |
| US5841867A (en) * | 1996-11-01 | 1998-11-24 | Xilinx, Inc. | On-chip programming verification system for PLDs |
| JPH10214201A (ja) | 1997-01-29 | 1998-08-11 | Mitsubishi Electric Corp | マイクロコンピュータ |
| US6243842B1 (en) * | 1998-06-08 | 2001-06-05 | Stmicroelectronics, Inc. | Method and apparatus for operating on a memory unit via a JTAG port |
| JP2000065899A (ja) * | 1998-08-14 | 2000-03-03 | Sony Corp | 半導体装置およびそのデータ書き換え方法 |
-
1999
- 1999-11-15 JP JP32435699A patent/JP4475709B2/ja not_active Expired - Fee Related
-
2000
- 2000-04-13 US US09/549,060 patent/US6662314B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6662314B1 (en) | 2003-12-09 |
| JP2001142740A (ja) | 2001-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4475709B2 (ja) | マイクロコンピュータ | |
| JP4190114B2 (ja) | マイクロコンピュータ | |
| US6574590B1 (en) | Microprocessor development systems | |
| US5327531A (en) | Data processing system including corrupt flash ROM recovery | |
| KR101461378B1 (ko) | 동기화 ｓｉｍｄ 벡터 | |
| US7065678B2 (en) | Microcomputer, electronic equipment, and debugging system | |
| US8051467B2 (en) | Secure information processing | |
| US5784611A (en) | Device and process for in-system programming electrically erasable and programmable non-volatile memory | |
| US7506205B2 (en) | Debugging system and method for use with software breakpoint | |
| US7610517B2 (en) | Microprocessor with trace functionality | |
| US6959365B2 (en) | Microcomputer including a flash memory and a flash memory rewrite program stored therein | |
| JP2006514375A (ja) | 集積回路用の診断回路 | |
| KR100309615B1 (ko) | 고속프로그램가능로직컨트롤러(plc) | |
| US6401197B1 (en) | Microprocessor and multiprocessor system | |
| JP2000065899A (ja) | 半導体装置およびそのデータ書き換え方法 | |
| US5901283A (en) | Microcomputer | |
| US5751641A (en) | Microprocessor memory test circuit and method | |
| US5664156A (en) | Microcontroller with a reconfigurable program status word | |
| US20050086454A1 (en) | System and methods for providing a debug function built-in type microcomputer | |
| JP2010102743A (ja) | マイクロコンピュータ | |
| JP2011187073A (ja) | 半導体処理装置 | |
| KR100543152B1 (ko) | 마이크로프로세서 및 마이크로프로세서의 처리 방법 | |
| US20040139307A1 (en) | Method and apparatus for initializing a semiconductor circuit from an external interface | |
| JPH07295922A (ja) | データ処理装置及びこれを用いたデータ処理システム | |
| JPH11184724A (ja) | インサーキットエミュレータ及び半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061031 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100302 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100309 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |