JP4678083B2 - メモリ装置およびメモリアクセス制限方法 - Google Patents
メモリ装置およびメモリアクセス制限方法 Download PDFInfo
- Publication number
- JP4678083B2 JP4678083B2 JP2000300973A JP2000300973A JP4678083B2 JP 4678083 B2 JP4678083 B2 JP 4678083B2 JP 2000300973 A JP2000300973 A JP 2000300973A JP 2000300973 A JP2000300973 A JP 2000300973A JP 4678083 B2 JP4678083 B2 JP 4678083B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- area
- memory
- access
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
- G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
Description
【発明の属する技術分野】
この発明は、非可逆書き込みメモリを使用したメモリ装置およびメモリアクセス制限方法に関する。
【0002】
【従来の技術】
一度だけ書き込みが可能な非可逆書き込みメモリが知られている。例えば半導体メモリの一つとして、OTP(One Time Programmable ROM) と呼ばれ、1回だけデータを書き込むことができるものが提案されている。この発明では、非可逆書き込みメモリであって、不揮発性のものが使用される。すなわち、一度書かれたデータは、消去不可能であり、電源を切っても記憶データが保持される。非可逆書き込みメモリは、フラッシュメモリと比較して低コスト化が可能である。
【0003】
【発明が解決しようとする課題】
最近では、カード状のフラッシュメモリがデータ記録媒体として実用化されつつある。例えばディジタルカメラで撮影した静止画をフラッシュメモリに記録することがなされている。プライバシーの保護等の理由で、フラッシュメモリに記録したデータの秘匿性を高めることが要請されている。また、フラッシュメモリの価格が比較的高い問題がある。
【0004】
したがって、この発明の目的は、非可逆書き込みメモリの特性を利用して書き込んだデータの秘匿性を高めることを可能とメモリ装置およびアクセス制限方法を提供することにある。
【0005】
【課題を解決するための手段】
上述した課題を解決するために、請求項1の発明は、非可逆書き込みメモリで構成されたメモリ装置において、
初期データが予め書かれる指定領域と、
指定領域以外の他の領域と
を有するメモリと、
指定領域が、初期データが書かれた状態を示す初期状態か否かを指定領域に初期データと異なるデータが書かれたか否かにより検出する検出手段と、
検出手段の検出結果に応答して、メモリに対する指定領域および他の領域に対するアクセスの可否を制御する第1の制御を行い、指定領域から読み出されたデータと、電源がONされると初期データと異なる一のデータにリセットされるレジスタのデータに基づき、他の領域に対するアクセスの可否を制御する第2の制御を行う制御手段とを備え、
指定領域に対して初期データと異なる他のデータが書かれることによって、検出手段により、指定領域が初期状態でないことが検出され、指定領域から読み出されたデータが、レジスタのデータと一致しない場合、制御手段によって、他の領域に対する第2の制御によるアクセスが不可とされ、
制御手段は、指定領域が初期状態である時には、メモリの指定領域および他の領域に対する第1の制御によるアクセスを可能とし、指定領域が初期状態でない時には、メモリの指定領域および他の領域に対する第1の制御によるアクセスを不可能とし、指定領域に書かれた、初期データと異なる他のデータと一致するデータを外部から入力することによって、レジスタにデータが書き込まれ、指定領域から読み出されたデータとレジスタに書き込まれたデータとが一致する場合、他の領域に対する第1の制御によるアクセスを可能とする制御を行なうメモリ装置である。
【0006】
請求項4の発明は、非可逆書き込みメモリ装置のアクセス制限方法において、
メモリに設けられた指定領域が、初期データが書かれた状態を示す初期状態か否かを指定領域に初期データと異なるデータが書かれたか否かにより検出する検出手段で検出する検出ステップと、
検出ステップの検出結果に応答して、メモリに対する指定領域および該指定領域以外の他の領域に対するアクセスの可否を制御手段で制御する第1の制御を行い、指定領域から読み出されたデータと、電源がONされると初期データと異なる一のデータにリセットされるレジスタのデータに基づき、他の領域に対するアクセスの可否を制御する第2の制御を行うステップとからなり、
制御のステップは、指定領域から読み出されたデータが、レジスタのデータと一致しない場合、制御手段によって、他の領域に対する第2の制御によるアクセスが不可とされ、指定領域が初期状態である時には、メモリの指定領域および他の領域に対する第1の制御によるアクセスを可能とし、指定領域に対して初期データと異なる他のデータが書かれることによって、指定領域が初期状態でない時には、メモリの指定領域および他の領域に対する第1の制御によるアクセスを不可能とし、指定領域に書かれた、初期データと異なる他のデータと一致するデータを外部から入力することによって、レジスタにデータが書き込まれ、指定領域から読み出されたデータとレジスタに書き込まれたデータとが一致する場合、他の領域に対する第2の制御によるアクセスを可能とするアクセス制限方法である。
【0007】
この発明によれば、指定領域が初期状態である時には、アクセス制限がなされず、指定領域を初期状態と異なる状態とすることによって、アクセス制限を行なうことができる。さらに、アクセス制限済の場合に、アクセス可能状態へ変更することが可能となる。
【0008】
【発明の実施の形態】
図1に、この発明の一実施形態におけるシステムの概略的な構成を示す。ホスト側とメモリ装置側とが例えばシリアルインターフェースを介して接続されている。ホスト側データ処理装置1は、データ処理部2とコントロールIC3とを有している。メモリ装置10は、コントロールIC11とメモリ12とを有している。メモリ装置10は、データ処理装置1に対して着脱自在のカード状の構成とされている。
【0009】
データ処理部2は、メモリ装置10に対して書き込むデータを生成し、また、メモリ装置10からデータを読み出し、読み出したデータを利用して種々のデータ処理を行なう。例えばデータ処理装置1がディジタル電子カメラであり、撮影された画像がメモリ装置10に書き込まれ、また、画像がメモリ装置10から読み出される。データ処理装置1の他の例は、オーディオ記録/再生装置であり、圧縮オーディオデータがメモリ装置10に書き込まれ、また、圧縮オーディオデータがメモリ装置10から読み出される。
【0010】
コントロールIC3および11は、並列−直列変換回路、データを一時的に保持するバッファメモリ、インターフェース回路等をそれぞれ有している。コントロールIC3と11との間には、電源ラインVCC、データラインDIO、接地ラインGNDが設けられている。データラインDIOを介してデータ処理装置1からメモリ装置10に対して、コマンドおよび書き込みデータが伝送される。メモリ装置10からデータ処理装置1に対してデータラインDIOを介して読み出しデータが伝送される。図示しないが、クロック信号、チップセレクト信号、ビジー信号、インターラプト信号等を伝送するための信号ラインが設けられる。
【0011】
図2は、一実施形態のメモリ装置10のより詳細な構成を示す。メモリ12は、所定のデータ量の単位で読み書きされる。メモリ12上の所定の二つのエリアがブートエリア13aおよび13bとされている。ブートエリア13a、13bには、属性情報等の種々の情報が予め記録されている。例えばブートエリア13a、13bにそのメモリ装置が読み出し専用か、アクセス制限対応メモリか、書き替え可能なものかを区別する情報が記録されている。これらの特性が異なる種類のメモリ装置が混在して使用される可能性のある環境では、ブートエリアに含まれる属性情報によって特性が識別される。
【0012】
ブートエリア13a、13bは、メモリ装置を10をデータ処理装置1に対して装着した時に、データ処理装置1が最初に読み出すエリアである。ブートエリア13a、13bは、常に読み出し可能とされている。さらに、メモリ12には、指定エリア14が設けられている。メモリ12上で、ブートエリア13a、13b、指定エリア14以外のメモリエリアを15で示す。メモリエリア15を使用してデータの書き込み/読み出しがなされる。
【0013】
コントロールIC11のデータラインDIOに対して、アクセス制御部21および書き込みレジスタ22が接続されている。アクセス制御部21は、メモリ12に対してのデータの書き込み、メモリ12からのデータの読み出しを制御するもので、データを蓄えるバッファメモリ、コマンドを蓄えるレジスタ等を有している。
【0014】
また、電源ラインVCCに対してリセット信号生成部23が接続されている。リセット信号生成部23は、電源ラインVCCの電圧変動を監視し、メモリ装置10に対する電源のオンを検出し、その検出に基づいてリセット信号を発生するものである。リセット信号に応答して指定エリア14に書かれているデータがレジスタ22に対してロードされ、また、書き込みレジスタ25がリセットされる。リセット後の書き込みレジスタ25の内容(データ)は、指定エリア14に書かれる初期値とは異なるものに設定される。
【0015】
アクセス制御部21とメモリ12のブートエリア13a、13bとが接続される。また、アクセス制御部21とメモリ12のメモリエリア15との間に、並列的にゲート(スイッチ)G1およびG2が設けられる。さらに、アクセス制御部21と指定エリア14との間にゲート(スイッチ)G3が設けられる。これらのゲートG1,G2およびG3は、コントロール信号によって一度オンまたはオフとされると、次にコントロール信号が供給されるまでその状態が保持されるものである。
【0016】
リセット信号に応答して指定エリア14からレジスタ22に取り込まれたデータが初期状態か否かを検出する初期状態検出部26が設けられる。初期状態検出部26の検出出力によって、ゲートG2およびG3のオン/オフが制御される。
【0017】
レジスタ22の出力が比較回路24に対して一方の入力として供給される。比較回路24の他方の入力として、書き込みレジスタ25の出力が供給される。比較回路24は、レジスタ22および25の出力の一致を検出するものである。比較回路24の出力によって、ゲートG1のオン/オフが制御される。なお、図2に示すコントロールIC11には、図示しないが、CPUからなるシーケンサ(コントローラ)が設けられている。
【0018】
図3は、コントロールIC11内のシーケンサの制御の下でなされる一実施形態の動作を説明するためのフローチャートである。ステップS1において、パワーがオンされると、電源ラインVCCが立ち上がったことがリセット信号生成部23によって検出され、リセット信号生成部23からリセット信号が発生する。リセット信号によってメモリ12の指定エリア14のデータがコントロールIC11のレジスタ22にロードされる(ステップS2)。また、書き込みレジスタ25がリセットされる。
【0019】
ステップS3において、レジスタ22にロードされたコードが初期値であるか否かが初期状態検出部26によって決定される。初期状態では、指定エリア14のデータが初期値である。初期値は、メモリ装置10がユーザに渡される前に書かれている値であり、例えば全ビットが"1" のコードである。初期状態である場合には、初期状態検出部26の出力によってゲートG2およびG3がオンとされる。
【0020】
ゲートG2およびG3がオンになると、メモリ12の全エリアに対するアクセスが可能となる。全エリアとは、ブートエリア13a、13b以外の指定エリア14およびメモリエリア15である。全エリアにアクセス可能とは、指定エリア14およびメモリエリア15に書かれているデータを読み出すことができ、また、空いているエリアに対してデータを書き込むことができることを意味する。書き込みレジスタ25の内容は、リセット信号によって初期値とは異なる値にリセットされるので、レジスタ22にロードされた初期値と、書き込みレジスタ25の内容とが一致しない。そのため、ゲートG1をオンにする信号を比較回路24が発生しない。
【0021】
ユーザがデータ処理装置1において、初期値と異なるある特定の値のコード(アクセスコードと称する)を発生し、アクセスコードをメモリ装置10に対してデータラインDIOを介して供給し、アクセス制御部21およびゲートG3を介して指定エリア14にアクセスコードを書き込む。その後、パワーをオフとする。メモリ12は、不揮発性メモリであり、電源を切っても指定エリア14に書かれたアクセスコードが消えない。
【0022】
アクセスコードが指定エリア14に書かれている時には、ステップS3において、初期状態検出部26によって指定エリア14からロードされたレジスタ22の内容が初期値でないと決定される。その結果、ゲートG2およびG3がオフとなる。この状態では、ゲートG1がオフであるので、メモリ12に対するアクセスが不可能である。
【0023】
そして、ステップS5で、ユーザがデータ処理装置1からメモリ装置10のコントロールIC11内の書き込みレジスタ25に対して、特定のコードを書き込む。ステップS6では、指定エリア14から読み出され、レジスタ22にロードされたアクセスコードと、書き込みレジスタ25に書き込まれたコードとの一致が検出される。比較回路24は、この一致検出のための比較回路である。
【0024】
ステップS6(比較回路24)において、アクセスコードと書き込んだコードとが一致するものと決定されると、ゲートG1がオンとされる。したがって、ステップS7では、指定エリア14以外のメモリエリア15に対してアクセス可能とされる。若し、ステップS6(比較回路24)において、両者が一致しないと決定されると、メモリ12に対するアクセスが不可とされる(ステップS8)。このように、アクセスコードと一致するコードをユーザがコントロールIC11の書き込みレジスタ25に対して書き込むことで、アクセス可能とすることができる。
【0025】
図4は、メモリ装置10に対するデータ処理装置1のアクセス方法を説明するためのフローチャートである。最初のステップS11では、メモリ装置10が検出される。メモリ装置10が装着されると、ステップS12において、電源がデータ処理装置1からメモリ装置10に対して供給される(ステップS12)。そして、ステップS13において、メモリ12のブートエリア13aおよび13bに書かれているブート情報をデータ処理装置1が読み出す。
【0026】
ブート情報中の属性情報に基づいて、装着されたメモリ装置がアクセス制限に対応したものか否かが決定される(ステップS14)。すなわち、図3を参照して説明したように、アクセスの可否が制御されるメモリ装置がアクセス制限に対応したものである。アクセス制限に対応しているメモリ装置でないと決定されると、通常使用のステップS18となる。
【0027】
装着されたメモリ装置がアクセス制限に対応したものである時には、ブートエリア13a、13b以外のエリア(すなわち、指定エリア14およびメモリエリア15)に対しての読み出しがなされる(ステップS15)。そして、ステップS16において、アクセス制限済が否かが決定される。例えば指定エリア14およびメモリエリア15のそれぞれを読み出すための読み出しコマンドをデータ処理装置1からメモリ装置10に与える。
【0028】
この読み出しコマンドに応答して、指定エリア14およびメモリエリア15からそれぞれ読み出しデータがデータ処理装置1に伝送されれば、全エリアがアクセス可能な状態であることが分かる。読み出しコマンドの代わりに書き込みコマンドを使用しても良い。全エリアがアクセス可能な状態は、メモリ装置10が初期状態、すなわち、アクセス制限済でないことを意味している。一方、指定エリア14およびメモリエリア15の両方から読み出しデータを得られない時には、全エリアがアクセス可能でない、すなわち、アクセス制限済と決定される。この場合には、読み出しデータに代えて、エラー情報がメモリ装置10からデータ処理装置1に対して伝送される。
【0029】
ステップS16において、アクセス制限済と決定されると、ステップS17において、指定エリア14に書かれているアクセスコードと同一のコードが設定される。このコードがメモリ装置10の書き込みレジスタ25に書き込まれる。それによって、指定エリア14以外のメモリエリア15に対してアクセス可能となる(ステップS18)。
【0030】
ステップS16において、アクセス制限済でないと決定されると、ステップS19において、アクセス制限を行なうか否かが選択される。アクセス制限を行なわない時には、メモリ装置10に対する処理を行なわない。したがって、メモリ装置10は、初期状態のままで全エリアに対するアクセスが可能であり、通常使用できる(ステップS18)。若し、ステップS19において、アクセス制限を選択する時には、ステップS20において、アクセスコードの書き込みがなされる。アクセスコードがデータ処理装置1からメモリ装置10へ伝送され、アクセス制御部21およびゲートG3を介して指定エリア14に書き込まれる。そして、ステップS21において、パワーをオフとする。
【0031】
このようにして、メモリ装置10がアクセス制限される。その後にメモリ装置10を引き続き使用する時には、パワーオンのステップS12に戻る。上述したのと同様の処理がなされ、ステップS16においては、アクセス制限済と決定される。なお、ステップS21からステップS12の前に処理が戻ることは、必ずしも必要でない。例えばステップS15の前に戻るようにしても良い。
【0032】
この発明は、上述したこの発明の一実施形態等に限定されるものでは無く、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。例えばパワーのオン時に初期状態を検出するようにしているが、メモリ装置を装着した時に初期状態を検出するようにしても良い。また、上述したアクセスコードの代わりに暗証番号を使用しても良い。また、指定エリアから読み出されたデータと書き込みレジスタの内容とが一致することを検出してメモリエリア15に対するアクセスを可能としているが、両者がある特定の条件を満たす場合(一定の差分を有する場合等)に、アクセスを可能とするようにしても良い。さらに、この発明は、非可逆書き込みメモリとして不揮発性の半導体メモリ(OTP)に限らず、追記型の光ディスク等の蓄積媒体を使用しても良い。蓄積媒体の場合では、ディスクの最内周側に設けられた領域(リードインエリアと呼ばれる)がブートエリアに相当する。
【0033】
【発明の効果】
この発明によれば、指定領域が初期状態である時には、アクセス制限がなされず、メモリの全エリアをアクセスすることが可能である。また、データの秘匿性を高めたい時には、指定エリアに例えばアクセスコードを書き込むことで、アクセス制限済とする。アクセス制限済の場合に、アクセスコードに対応したコードをメモリ装置に入力することによって、アクセス可能状態へ変更することが可能となる。非可逆書き込みメモリであるため、指定エリアに書かれたアクセスコードを改竄することを防止することができ、確実に記録データを秘匿することができる。
【図面の簡単な説明】
【図1】この発明を適用することができるシステムの一例を示す略線図である。
【図2】この発明の一実施形態におけるメモリ装置の構成の一例を示すブロック図である。
【図3】この発明の一実施形態におけるメモリ装置内部の動作を説明するためのフローチャートである。
【図4】この発明の一実施形態におけるメモリ装置に対するアクセス方法を説明するためのフローチャートである。
【符号の説明】
1・・・データ処理装置、3・・・データ処理装置のコントロールIC、10・・・メモリ装置、11・・・メモリ装置のコントロールIC、14・・・指定エリア、22,25・・・レジスタ、23・・・リセット信号生成部、G1,G2,G3・・・ゲート
Claims (5)
- 非可逆書き込みメモリで構成されたメモリ装置において、
初期データが予め書かれる指定領域と、
上記指定領域以外の他の領域と
を有するメモリと、
上記指定領域が、上記初期データが書かれた状態を示す初期状態か否かを上記指定領域に上記初期データと異なるデータが書かれたか否かにより検出する検出手段と、
上記検出手段の検出結果に応答して、メモリに対する上記指定領域および他の領域に対するアクセスの可否を制御する第1の制御を行い、上記指定領域から読み出されたデータと、電源がONされると初期データと異なる一のデータにリセットされるレジスタのデータに基づき、他の領域に対するアクセスの可否を制御する第2の制御を行う制御手段とを備え、
上記指定領域に対して上記初期データと異なる他のデータが書かれることによって、上記検出手段により、上記指定領域が上記初期状態でないことが検出され、上記指定領域から読み出されたデータが、上記レジスタのデータと一致しない場合、上記制御手段によって、上記他の領域に対する上記第2の制御によるアクセスが不可とされ、
上記制御手段は、上記指定領域が上記初期状態である時には、メモリの上記指定領域および他の領域に対する上記第1の制御によるアクセスを可能とし、上記指定領域が上記初期状態でない時には、メモリの上記指定領域および他の領域に対する上記第1の制御によるアクセスを不可能とし、上記指定領域に書かれた、上記初期データと異なる他のデータと一致するデータを外部から入力することによって、上記レジスタにデータが書き込まれ、上記指定領域から読み出されたデータと上記レジスタに書き込まれたデータとが一致する場合、上記他の領域に対する第2の制御によるアクセスを可能とする制御を行なうメモリ装置。 - 請求項1において、
上記非可逆書き込みメモリは、ドライブに対して着脱自在の不揮発性の半導体メモリであるメモリ装置。 - 上記メモリは、常にアクセス可能な領域をさらに有し、
上記常にアクセス可能な領域に属性情報が記録されており、上記属性情報中に、外部の機器による上記メモリ上の指定領域および上記他の領域に対するアクセス制限に対応するか否かを示す情報が記録されている請求項1に記載のメモリ装置。 - 非可逆書き込みメモリ装置のアクセス制限方法において、
メモリに設けられた指定領域が、初期データが書かれた状態を示す初期状態か否かを上記指定領域に上記初期データと異なるデータが書かれたか否かにより検出する検出手段で検出する検出ステップと、
上記検出ステップの検出結果に応答して、上記メモリに対する上記指定領域および該指定領域以外の他の領域に対するアクセスの可否を制御手段で制御する第1の制御を行い、上記指定領域から読み出されたデータと、電源がONされると初期データと異なる一のデータにリセットされるレジスタのデータに基づき、他の領域に対するアクセスの可否を制御する第2の制御を行うステップとからなり、
上記制御のステップは、上記指定領域から読み出されたデータが、上記レジスタのデータと一致しない場合、上記制御手段によって、上記他の領域に対する上記第2の制御によるアクセスが不可とされ、上記指定領域が上記初期状態である時には、メモリの上記指定領域および他の領域に対する上記第1の制御によるアクセスを可能とし、上記指定領域に対して上記初期データと異なる他のデータが書かれることによって、上記指定領域が上記初期状態でない時には、メモリの上記指定領域および他の領域に対する上記第1の制御によるアクセスを不可能とし、上記指定領域に書かれた、上記初期データと異なる他のデータと一致するデータを外部から入力することによって、上記レジスタにデータが書き込まれ、上記指定領域から読み出されたデータと上記レジスタに書き込まれたデータとが一致する場合、上記他の領域に対する上記第2の制御によるアクセスを可能とするアクセス制限方法。 - 上記メモリ装置が、上記指定領域および他の領域に対するアクセスを不可能とするアクセス制限済である場合には、外部から与えられた書き込みまたは読み出しコマンドに対してエラー情報を伝送する請求項4に記載のアクセス制限方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000300973A JP4678083B2 (ja) | 2000-09-29 | 2000-09-29 | メモリ装置およびメモリアクセス制限方法 |
TW090123495A TW532009B (en) | 2000-09-29 | 2001-09-24 | Memory device and memory access limiting method |
MYPI20014496A MY124933A (en) | 2000-09-29 | 2001-09-26 | Memory apparatus and memory access restricting method |
EP01308271A EP1193601A3 (en) | 2000-09-29 | 2001-09-27 | Memory apparatus and memory access restricting method |
KR1020010060398A KR20020025793A (ko) | 2000-09-29 | 2001-09-28 | 메모리 장치 및 메모리 액세스 제한 방법 |
US09/967,002 US6732246B2 (en) | 2000-09-29 | 2001-09-28 | Memory apparatus and memory access restricting method |
CN01137157A CN1346195A (zh) | 2000-09-29 | 2001-09-29 | 存储器设备和存储器限制访问方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000300973A JP4678083B2 (ja) | 2000-09-29 | 2000-09-29 | メモリ装置およびメモリアクセス制限方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002108713A JP2002108713A (ja) | 2002-04-12 |
JP4678083B2 true JP4678083B2 (ja) | 2011-04-27 |
Family
ID=18782572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000300973A Expired - Fee Related JP4678083B2 (ja) | 2000-09-29 | 2000-09-29 | メモリ装置およびメモリアクセス制限方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6732246B2 (ja) |
EP (1) | EP1193601A3 (ja) |
JP (1) | JP4678083B2 (ja) |
KR (1) | KR20020025793A (ja) |
CN (1) | CN1346195A (ja) |
MY (1) | MY124933A (ja) |
TW (1) | TW532009B (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030196100A1 (en) * | 2002-04-15 | 2003-10-16 | Grawrock David W. | Protection against memory attacks following reset |
DE10224767A1 (de) * | 2002-06-04 | 2003-12-18 | Scm Microsystems Gmbh | Personalisiertes digitales Datenverarbeitungssystem |
JP4016741B2 (ja) | 2002-06-25 | 2007-12-05 | ソニー株式会社 | 情報記憶装置、メモリアクセス制御システム、および方法、並びにコンピュータ・プログラム |
JP3979195B2 (ja) | 2002-06-25 | 2007-09-19 | ソニー株式会社 | 情報記憶装置、およびメモリアクセス制御方法、並びにコンピュータ・プログラム |
JP3979194B2 (ja) * | 2002-06-25 | 2007-09-19 | ソニー株式会社 | 情報記憶装置、およびメモリアクセス制御方法、並びにコンピュータ・プログラム |
JP2005149715A (ja) * | 2003-11-13 | 2005-06-09 | Samsung Electronics Co Ltd | Otpブロックが含まれたフラッシュメモリを有するメモリシステム |
CN100363857C (zh) * | 2004-11-25 | 2008-01-23 | 杭州华三通信技术有限公司 | 系统bootrom安全访问方法 |
JP4826130B2 (ja) * | 2005-04-28 | 2011-11-30 | 株式会社日立製作所 | 投射型映像表示装置 |
TWI308692B (en) | 2005-10-26 | 2009-04-11 | Sunplus Technology Co Ltd | Programmable memory and accessing method of the same |
US7602655B2 (en) * | 2006-01-12 | 2009-10-13 | Mediatek Inc. | Embedded system |
JP4936834B2 (ja) * | 2006-09-20 | 2012-05-23 | 三洋電機株式会社 | 半導体メモリカードにおけるデータ保護方法、および半導体メモリカード |
CN103001769B (zh) * | 2012-08-29 | 2015-06-17 | 四川九洲空管科技有限责任公司 | 一种高保密性能及高安全性能的数据保密器 |
CN105988282A (zh) * | 2015-11-08 | 2016-10-05 | 乐视移动智能信息技术(北京)有限公司 | 相机模组故障检测方法及装置 |
US10387333B2 (en) * | 2017-01-05 | 2019-08-20 | Qualcomm Incorporated | Non-volatile random access memory with gated security access |
US11468037B2 (en) | 2019-03-06 | 2022-10-11 | Semiconductor Components Industries, Llc | Memory device and data verification method |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1165936A (ja) * | 1997-06-12 | 1999-03-09 | Oki Micro Design Miyazaki:Kk | メモリ装置 |
JPH11249966A (ja) * | 1998-03-03 | 1999-09-17 | Nec Corp | 情報記憶装置 |
WO2000013089A1 (fr) * | 1998-08-31 | 2000-03-09 | Sony Corporation | Memoire, processeur et procede de traitement |
WO2000033247A1 (de) * | 1998-12-02 | 2000-06-08 | Orga Kartensysteme Gmbh | Tragbarer, mikroprozessorgestützter datenträger, der sowohl kontaktbehaftet als auch kontaktlos betreibbar ist |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2401459A1 (fr) * | 1977-08-26 | 1979-03-23 | Cii Honeywell Bull | Support d'information portatif muni d'un microprocesseur et d'une memoire morte programmable |
JP2575358B2 (ja) * | 1986-03-28 | 1997-01-22 | シチズン時計株式会社 | Icカ−ド |
JP3025502B2 (ja) * | 1987-03-16 | 2000-03-27 | 日立マクセル株式会社 | 半導体メモリ装置 |
US5014191A (en) * | 1988-05-02 | 1991-05-07 | Padgaonkar Ajay J | Security for digital signal processor program memory |
JPH02311935A (ja) * | 1989-05-29 | 1990-12-27 | Fuji Photo Film Co Ltd | メモリカードの記憶管理方式 |
US5293610A (en) * | 1989-08-04 | 1994-03-08 | Motorola, Inc. | Memory system having two-level security system for enhanced protection against unauthorized access |
JPH04307644A (ja) * | 1991-04-04 | 1992-10-29 | Fuji Photo Film Co Ltd | メモリカードの記憶管理方式 |
US5282247A (en) * | 1992-11-12 | 1994-01-25 | Maxtor Corporation | Apparatus and method for providing data security in a computer system having removable memory |
JPH08171510A (ja) * | 1994-12-19 | 1996-07-02 | Fujitsu Ltd | メモリアクセス方式 |
DE19508723A1 (de) * | 1995-03-10 | 1996-09-12 | Siemens Ag | Mehrbenutzerdatenverarbeitungsanlage mit Speicherschutz |
JPH09293022A (ja) * | 1996-04-24 | 1997-11-11 | Toshiba Corp | データ記録再生装置及び同装置におけるデータ保護方法 |
US6006288A (en) * | 1996-06-06 | 1999-12-21 | Motorola, Inc. | Method and apparatus for adaptable burst chip select in a data processing system |
JP3884839B2 (ja) * | 1997-10-17 | 2007-02-21 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
JPH11232884A (ja) * | 1998-02-09 | 1999-08-27 | Hitachi Ltd | 不揮発性メモリ装置 |
US6009012A (en) * | 1998-06-03 | 1999-12-28 | Motorola Inc. | Microcontroller having a non-volatile memory and a method for selecting an operational mode |
US6160734A (en) * | 1998-06-04 | 2000-12-12 | Texas Instruments Incorporated | Method for ensuring security of program data in one-time programmable memory |
JP2000148594A (ja) * | 1998-11-10 | 2000-05-30 | Mitsubishi Electric Corp | Romデータの読み出しプロテクト回路 |
-
2000
- 2000-09-29 JP JP2000300973A patent/JP4678083B2/ja not_active Expired - Fee Related
-
2001
- 2001-09-24 TW TW090123495A patent/TW532009B/zh active
- 2001-09-26 MY MYPI20014496A patent/MY124933A/en unknown
- 2001-09-27 EP EP01308271A patent/EP1193601A3/en not_active Withdrawn
- 2001-09-28 KR KR1020010060398A patent/KR20020025793A/ko not_active Application Discontinuation
- 2001-09-28 US US09/967,002 patent/US6732246B2/en not_active Expired - Fee Related
- 2001-09-29 CN CN01137157A patent/CN1346195A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1165936A (ja) * | 1997-06-12 | 1999-03-09 | Oki Micro Design Miyazaki:Kk | メモリ装置 |
JPH11249966A (ja) * | 1998-03-03 | 1999-09-17 | Nec Corp | 情報記憶装置 |
WO2000013089A1 (fr) * | 1998-08-31 | 2000-03-09 | Sony Corporation | Memoire, processeur et procede de traitement |
WO2000033247A1 (de) * | 1998-12-02 | 2000-06-08 | Orga Kartensysteme Gmbh | Tragbarer, mikroprozessorgestützter datenträger, der sowohl kontaktbehaftet als auch kontaktlos betreibbar ist |
Also Published As
Publication number | Publication date |
---|---|
US6732246B2 (en) | 2004-05-04 |
MY124933A (en) | 2006-07-31 |
TW532009B (en) | 2003-05-11 |
EP1193601A3 (en) | 2005-10-12 |
EP1193601A2 (en) | 2002-04-03 |
CN1346195A (zh) | 2002-04-24 |
KR20020025793A (ko) | 2002-04-04 |
US20020069315A1 (en) | 2002-06-06 |
JP2002108713A (ja) | 2002-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4678083B2 (ja) | メモリ装置およびメモリアクセス制限方法 | |
US5930826A (en) | Flash memory protection attribute status bits held in a flash memory array | |
US7574576B2 (en) | Semiconductor device and method of controlling the same | |
KR20030067496A (ko) | 메모리 시스템 | |
US6912619B2 (en) | Memory apparatus, data-processing apparatus, and data-processing method | |
KR20010031936A (ko) | 플래시 메모리 장치 및 이 플래시 메모리 장치의프로그램가능한 액세스 보호 방법 | |
JP2011514568A (ja) | ライトワンスメモリデバイスおよびライトメニーメモリデバイスを備えるコンピュータのストレージサブシステムおよび関連する方法 | |
JP2002108714A (ja) | メモリ装置およびメモリアクセス制限方法 | |
WO2002031663A1 (fr) | Memoire | |
JP4294894B2 (ja) | メモリカード | |
JP2002015584A (ja) | 不揮発性メモリのリードプロテクト回路 | |
TW550807B (en) | Semiconductor memory device | |
US20040186947A1 (en) | Access control system for nonvolatile memory | |
JP3961806B2 (ja) | 不揮発性半導体記憶装置 | |
JP2007328825A (ja) | メモリシステム | |
KR100905640B1 (ko) | 플래쉬 메모리의 데이터 보호 회로 | |
JP4018085B2 (ja) | 不揮発性メモリ、およびそれを用いたメモリカード、情報処理装置、ならびに不揮発性メモリのソフトウェアライトプロテクト制御方法 | |
JP3980011B2 (ja) | 不揮発性メモリ、およびそれを用いたメモリカード、情報処理装置、ならびに不揮発性メモリのソフトウェアライトプロテクト制御方法 | |
JP4638467B2 (ja) | 半導体情報処理装置 | |
JP2004213103A (ja) | メモリ制御回路、メモリ装置およびマイクロコンピュータ | |
JP2004206821A (ja) | 半導体記憶装置 | |
JP2002007372A (ja) | 半導体装置 | |
JP3824295B2 (ja) | 不揮発性半導体記憶装置 | |
JPH06103171A (ja) | 記憶装置 | |
JPH08249237A (ja) | データの誤書き込み防止システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110118 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |