KR20020025793A

KR20020025793A - 메모리 장치 및 메모리 액세스 제한 방법

Info

Publication number: KR20020025793A
Application number: KR1020010060398A
Authority: KR
Inventors: 오까우에다꾸미
Original assignee: 이데이 노부유끼; 소니 가부시끼 가이샤
Priority date: 2000-09-29
Filing date: 2001-09-28
Publication date: 2002-04-04
Also published as: MY124933A; US20020069315A1; JP4678083B2; EP1193601A2; JP2002108713A; EP1193601A3; US6732246B2; TW532009B; CN1346195A

Abstract

본 발명은 메모리에 기록되어 있는 데이터의 은닉성을 높이는 것을 과제로 한다.

메모리 장치(10)의 메모리(12)의 지정 영역(14)에 기록되어 있는 데이터가 파워 온일 때 레지스터(22)로 로드된다. 초기 상태 검출부(26)가 레지스터(22)로 로드된 데이터가 초기값인 것으로 검출하면 게이트 G2 및 G3이 온으로 되고, 지정 영역(14) 및 메모리 영역(15)에 대한 액세스가 가능하게 된다. 지정 영역(14)에 외부로부터 액세스 코드를 기록하면 액세스 제한 상태가 된다. 외부로부터 기록 레지스터(25)에 액세스 코드와 일치하는 코드를 기록하면 비교 회로(24)의 일치 검출 출력에 의해 게이트 G1이 온으로 되고, 메모리 영역(15)에 대한 액세스가 가능하게 된다. 액세스 코드와 일치하는 코드를 외부로부터 레지스터(25)에 기록하지 않으면 액세스가 불가능하게 된다.

Description

메모리 장치 및 메모리 액세스 제한 방법{MEMORY DEVICE AND MEMORY ACCESS CONTROL METHOD}

본 발명은 비가역 기록 메모리를 사용한 메모리 장치 및 메모리 액세스 제한 방법에 관한 것이다.

한번만 기록이 가능한 비가역 기록 메모리가 잘 알려져 있다. 예를 들면, 반도체 메모리의 하나로서, OTP(One Time Programmable ROM)라 불리며, 1회만 데이터를 기록할 수 있는 것이 제안되어 있다. 본 발명에서는, 비가역 기록 메모리로서, 불휘발성인 것이 사용된다. 즉, 한번 기록된 데이터는 소거 불가능하며, 전원을 차단하더라도 기억 데이터가 유지된다. 비가역 기록 메모리는 플래시 메모리보다 비용을 저감시킬 수 있다.

최근에는, 카드형의 플래시 메모리가 데이터 기록 매체로서 실용화되고 있다. 예를 들면, 디지털 카메라로 촬영한 정지 화상이 플래시 메모리에 기록되고 있다. 프라이버시의 보호 등을 이유로, 플래시 메모리에 기록된 데이터의 은닉성을 높이는 것이 요구되고 있다. 또한, 플래시 메모리의 가격이 비교적 높다고 하는 문제가 있다.

따라서, 본 발명의 목적은 비가역 기록 메모리의 특성을 이용하여 기록된 데이터의 은닉성을 높이는 것을 가능하게 하는 메모리 장치 및 액세스 제한 방법을제공하는 것이다.

도 1은 본 발명을 적용한 시스템의 일례를 나타내는 개략선도.

도 2는 본 발명의 일 실시예에서의 메모리 장치의 구성의 일례를 나타내는 블록도.

도 3은 본 발명의 일 실시예에서의 메모리 장치 내부의 동작을 설명하기 위한 흐름도.

도 4는 본 발명의 일 실시예에서의 메모리 장치에 대한 액세스 방법을 설명하기 위한 흐름도.

<도면의 주요한 부분에 대한 부호의 설명>

1 : 데이터 처리 장치

3 : 데이터 처리 장치의 컨트롤 IC

10 : 메모리 장치

11 : 메모리 장치의 컨트롤 IC

14 : 지정 영역

22, 25 : 레지스터

23 : 리셋 신호 생성부

Gl, G2, G3 : 게이트

상술한 과제를 해결하기 위해 청구항 1의 발명은, 비가역 기록 메모리로 구성된 메모리 장치에 있어서, 메모리 상의 지정 영역이 초기 상태인지의 여부를 검출하는 검출 수단; 및 검출 수단의 검출 결과에 응답하여 메모리의 지정 영역 및 다른 영역에 대한 액세스의 가부를 제어하는 제어 수단을 포함하고, 제어 수단은, 지정 영역이 초기 상태일 때에는 메모리의 지정 영역 및 다른 영역에 대한 액세스를 가능하게 하며, 지정 영역이 초기 상태가 아닐 때에는 메모리의 지정 영역 및 다른 영역에 대한 액세스를 불가능하게 하는 제어를 행하는 메모리 장치를 특징으로 한다.

청구항 6의 발명은, 비가역 기록 메모리 장치에 대한 액세스 제한 방법에 있어서, 메모리 장치가 액세스가 제한되었는지의 여부를 검출하는 단계; 액세스가 제한되었을 때, 메모리 장치를 액세스 가능 상태로 변경하는 단계; 및 메모리 장치가 액세스가 제한되지 않았을 때, 메모리 장치를 액세스 제한 상태로 변경하는 단계를 포함하는 액세스 제한 방법이다.

본 발명에 따르면, 지정 영역이 초기 상태일 때에는 액세스 제한이 이루어지지 않지만, 지정 영역을 초기 상태와 다른 상태로 하면 액세스 제한을 행할 수 있다. 또한, 액세스가 제한된 경우에는 액세스 가능 상태로 변경하는 것이 가능하게 된다.

도 1은, 본 발명의 일 실시예에서의 시스템의 개략적인 구성을 나타낸다.호스트 측과 메모리 장치 측이, 예를 들면 직렬 인터페이스를 통해 접속되어 있다. 호스트 측 데이터 처리 장치(1)는 데이터 처리부(2)와 컨트롤 IC(3)를 갖고 있다. 메모리 장치(10)는 컨트롤 IC(11)와 메모리(12)를 갖고 있다. 메모리 장치(10)는 데이터 처리 장치(1)에 착탈 가능한 카드형의 구성으로 되어 있다.

데이터 처리부(2)는 메모리 장치(10)에 기록할 데이터를 생성하고, 또한 메모리 장치(10)로부터 데이터를 판독하고, 판독한 데이터를 이용하여 다양한 데이터 처리를 수행한다. 예를 들면, 데이터 처리 장치(1)는 디지털 전자 카메라로서, 촬영된 화상이 메모리 장치(10)에 기록되고, 또한 화상이 메모리 장치(10)로부터 판독된다. 데이터 처리 장치(1)의 다른 예는, 오디오 기록/재생 장치로서, 압축 오디오 데이터가 메모리 장치(10)에 기록되고, 또한 압축 오디오 데이터가 메모리 장치(10)로부터 판독된다.

컨트롤 IC들(3 및 11)은 병렬-직렬 변환 회로와, 데이터를 일시적으로 보유하는 버퍼 메모리와, 인터페이스 회로 등을 각각 갖고 있다. 컨트롤 IC들(3 및 11) 사이에는 전원 라인 VCC, 데이터 라인 DIO, 접지 라인 GND가 설치되어 있다. 데이터 라인 DIO를 통해 데이터 처리 장치(1)로부터 메모리 장치(10)로 커맨드 및 기록 데이터가 전송된다. 메모리 장치(10)로부터 데이터 처리 장치(1)로 데이터 라인 DIO를 통해 판독 데이터가 전송된다. 도시되지 않았지만, 클럭 신호, 칩 셀렉트 신호, 비지 신호, 인터럽트 신호 등을 전송하기 위한 신호 라인이 설치된다.

도 2는, 일 실시예의 메모리 장치(10)의 보다 상세한 구성을 나타낸다. 메모리(12)는 소정의 데이터량의 단위로 기록 및 판독된다. 메모리(12) 상의 소정의2개의 영역이 부트 영역(13a 및 13b)으로 되어 있다. 부트 영역(13a 및 13b)에는 속성 정보 등의 다양한 정보가 사전에 기록되어 있다. 예를 들면, 부트 영역(13a 및 13b)에는, 그 메모리 장치가 판독 전용인지, 액세스 제한 대응 메모리인지, 재기록 가능한 것인지를 구별하는 정보가 기록되어 있다. 이렇게 특성이 다른 종류의 메모리 장치들이 혼재되어 사용될 가능성이 있는 환경에서는, 부트 영역에 포함되는 속성 정보에 의해 특성이 식별된다.

부트 영역(13a 및 13b)은, 메모리 장치(10)를 데이터 처리 장치(1)에 장착했을 때 데이터 처리 장치(1)가 최초로 판독하는 영역이다. 부트 영역(13a 및 13b)은 언제나 판독 가능하게 되어 있다. 또한, 메모리(12)에는 지정 영역(14)이 설치되어 있다. 메모리(12) 상에는, 부트 영역(13a 및 13b), 지정 영역(14) 이외의 메모리 영역(15)이 표시되어 있다. 메모리 영역(15)을 사용하여 데이터의 기록/판독이 이루어진다.

컨트롤 IC(11)의 데이터 라인 DIO에, 액세스 제어부(21) 및 기록 레지스터(22)가 접속되어 있다. 액세스 제어부(21)는, 메모리(12)에 대한 데이터의 기록과, 메모리(12)로부터의 데이터의 판독을 제어하는 것으로, 데이터를 저장하는 버퍼 메모리와, 커맨드를 저장하는 레지스터 등을 갖고 있다.

또한, 전원 라인 VCC에 리셋 신호 생성부(23)가 접속되어 있다. 리셋 신호 생성부(23)는, 전원 라인 VCC의 전압 변동을 감시하고, 메모리 장치(10)에 대한 전원의 온을 검출하여, 그 검출에 기초하여 리셋 신호를 발생시킨다. 리셋 신호에 응답하여, 지정 영역(14)에 기록되어 있는 데이터가 레지스터(22)로 로드되며, 또한 기록 레지스터(25)가 리셋된다. 리셋 후의 기록 레지스터(25)의 내용 (데이터)은 지정 영역(14)에 기록되는 초기값과는 다른 것으로 설정된다.

액세스 제어부(21)와 메모리(12)의 부트 영역(13a 및 13b)이 접속된다. 또한, 액세스 제어부(21)와 메모리(12)의 메모리 영역(15) 사이에, 병렬적으로 게이트 (스위치) G1 및 G2가 설치된다. 또한, 액세스 제어부(21)와 지정 영역(14) 사이에, 게이트 (스위치) G3이 설치된다. 이들 게이트 G1, G2 및 G3은 컨트롤 신호에 의해 한번 온 또는 오프로 되면, 다음에 컨트롤 신호가 공급될 때까지 그 상태가 유지된다.

리셋 신호에 응답하여 지정 영역(14)으로부터 레지스터(22)에 입력된 데이터가 초기 상태인지의 여부를 검출하는 초기 상태 검출부(26)가 설치된다. 초기 상태 검출부(26)의 검출 출력에 의해 게이트 G2 및 G3의 온/오프가 제어된다.

레지스터(22)의 출력이 비교 회로(24)의 한 입력으로서 공급된다. 비교 회로(24)의 다른 입력으로서 기록 레지스터(25)의 출력이 공급된다. 비교 회로(24)는 레지스터(22 및 25)의 출력의 일치를 검출한다. 비교 회로(24)의 출력에 의해 게이트 G1의 온/오프가 제어된다. 또, 도 2에 도시된 컨트롤 IC(11)에는 도시되지 않았지만, CPU로 이루어진 시퀀서 (컨트롤러)가 설치되어 있다.

도 3은 컨트롤 IC(11) 내의 시퀀서의 제어 하에서 이루어지는 일 실시예의 동작을 설명하기 위한 흐름도이다. 단계 S1에서 파워가 온되면, 전원 라인 VCC가 동작되는 것이 리셋 신호 생성부(23)에 의해 검출되고, 리셋 신호 생성부(23)로부터 리셋 신호가 발생한다. 리셋 신호에 의해 메모리(12)의 지정 영역(14)의 데이터가 컨트롤 IC(11)의 레지스터(22)로 로드된다 (단계 S2). 또한, 기록 레지스터(25)가 리셋된다.

단계 S3에서, 레지스터(22)에 로드된 코드가 초기값인지의 여부가 초기 상태 검출부(26)에 의해 결정된다. 초기 상태에서는 지정 영역(14)의 데이터가 초기값이다. 초기값은 메모리 장치(10)가 사용자에게 전해지기 전에 기록되어 있는 값으로, 예를 들면 전체 비트가 "1"의 코드이다. 초기 상태인 경우에는, 초기 상태 검출부(26)의 출력에 의해 게이트 G2 및 G3이 온으로 된다.

게이트 G2 및 G3이 온으로 되면, 메모리(12)의 전체 영역에 대한 액세스가 가능하게 된다. 전체 영역이란, 부트 영역(13a 및 13b) 이외의 지정 영역(14) 및 메모리 영역(15)을 말한다. 전체 영역을 액세스 가능하다고 하는 것은, 지정 영역(14) 및 메모리 영역(15)에 기록되어 있는 데이터를 판독할 수 있으며, 또한 비어 있는 영역에 데이터를 기록할 수 있는 것을 의미한다. 기록 레지스터(25)의 내용은 리셋 신호에 의해 초기값과는 다른 값으로 리셋되기 때문에, 레지스터(22)로 로드된 초기값과, 기록 레지스터(25)의 내용이 일치하지 않는다. 그 때문에, 게이트 G1을 온으로 하는 신호를 비교 회로(24)가 발생시키지 않는다.

사용자가 데이터 처리 장치(1)에서, 초기값과 다른 임의의 특정한 값의 코드 (액세스 코드라 함)를 발생시키고, 액세스 코드를 메모리 장치(10)에 데이터 라인 DIO를 통해 공급하며, 액세스 제어부(21) 및 게이트 G3을 통해 지정 영역(14)에 액세스 코드를 기록한다. 그 후, 파워를 오프로 한다. 메모리(12)는 불휘발성 메모리로서, 전원을 차단하여도 지정 영역(14)에 기록된 액세스 코드가 지워지지 않는다.

액세스 코드가 지정 영역(14)에 기록되어 있을 때에는, 단계 S3에서 초기 상태 검출부(26)에 의해 지정 영역(14)으로부터 로드된 레지스터(22)의 내용이 초기값이 아니라고 결정된다. 그 결과, 게이트 G2 및 G3이 오프로 된다. 이 상태에서는, 게이트 G1이 오프이기 때문에 메모리(12)에 대한 액세스가 불가능하다.

이어서, 단계 S5에서는, 사용자가 데이터 처리 장치(1)로부터 메모리 장치(10)의 컨트롤 IC(11) 내의 기록 레지스터(25)에 특정한 코드를 기록한다. 단계 S6에서는, 지정 영역(14)으로부터 판독되고 레지스터(22)로 로드된 액세스 코드와, 기록 레지스터(25)에 기록된 코드의 일치가 검출된다. 비교 회로(24)는 이러한 일치 검출을 위한 비교 회로이다.

단계 S6 (비교 회로: 24)에서 액세스 코드로 기록한 코드가 일치한다고 결정되면, 게이트 G1이 온으로 된다. 따라서, 단계 S7에서는 지정 영역(14) 이외의 메모리 영역(15)에 대한 액세스가 가능하게 된다. 만일 단계 S6 (비교 회로: 24)에서 양자가 일치하지 않다고 결정되면, 메모리(12)에 대한 액세스가 불가능하게 된다 (단계 S8). 이와 같이, 액세스 코드와 일치하는 코드를 사용자가 컨트롤 IC(11)의 기록 레지스터(25)에 기록함으로써 액세스 가능하게 할 수 있다.

도 4는 메모리 장치(10)에 대한 데이터 처리 장치(1)의 액세스 방법을 설명하기 위한 흐름도이다. 최초의 단계 S11에서는 메모리 장치(10)가 검출된다. 메모리 장치(10)가 장착되면, 단계 S12에서 전원이 데이터 처리 장치(1)로부터 메모리 장치(10)에 공급된다 (단계 S12). 그리고, 단계 S13에서는, 메모리(12)의 부트영역(13a 및 13b)에 기록되어 있는 부트 정보를, 데이터 처리 장치(1)가 판독한다.

부트 정보 중의 속성 정보에 기초하여, 장착된 메모리 장치가 액세스 제한에 대응한 것인지의 여부가 결정된다 (단계 S14). 즉, 도 3을 참조하여 설명한 바와 같이, 액세스의 가부가 제어되는 메모리 장치가 액세스 제한에 대응한 것이다. 액세스 제한에 대응하고 있는 메모리 장치가 아니라고 결정되면, 통상적인 사용 단계 S18로 진행된다.

장착된 메모리 장치가 액세스 제한에 대응한 것일 때에는, 부트 영역(13a 및 13b) 이외의 영역 [즉, 지정 영역(14) 및 메모리 영역(15)]에 대한 판독이 이루어진다 (단계 S15). 그리고, 단계 S16에서, 액세스가 제한되었는지의 여부가 결정된다. 예를 들면, 지정 영역(14) 및 메모리 영역(15) 각각을 판독하기 위한 판독 커맨드를 데이터 처리 장치(1)로부터 메모리 장치(10)에 제공한다.

이러한 판독 커맨드에 응답하여 지정 영역(14) 및 메모리 영역(15)으로부터의 각 판독 데이터가 데이터 처리 장치(1)로 전송되면, 전체 영역이 액세스 가능한 상태인 것을 알 수 있다. 판독 커맨드 대신에 기록 커맨드를 사용하여도 좋다. 전체 영역이 액세스 가능한 상태는 메모리 장치(10)가 초기 상태 즉, 액세스가 제한되지 않은 것을 의미한다. 한편, 지정 영역(14) 및 메모리 영역(15)의 양쪽으로부터 판독 데이터를 얻을 수 없을 때에는 전체 영역이 액세스 가능하지 않다. 즉, 액세스가 제한되었다고 결정된다. 이 경우에는, 판독 데이터 대신에 에러 정보가 메모리 장치(10)로부터 데이터 처리 장치(1)로 전송된다.

단계 S16에서 액세스가 제한되었다고 결정되면, 단계 S17에서 지정 영역(14)에 기록되어 있는 액세스 코드와 동일한 코드가 설정된다. 이 코드가 메모리 장치(10)의 기록 레지스터(25)에 기록된다. 그에 따라, 지정 영역(14) 이외의 메모리 영역(15)에 대한 액세스가 가능하게 된다 (단계 S18).

단계 S16에서 액세스가 제한되지 않았다고 결정되면, 단계 S19에서 액세스 제한 여부가 선택된다. 액세스 제한을 행하지 않을 때에는, 메모리 장치(10)에 대한 처리를 행하지 않는다. 따라서, 메모리 장치(10)는 초기 상태 그대로 전체 영역에 대한 액세스가 가능하며, 통상적으로 사용할 수 있다 (단계 S18). 만일 단계 S19에서 액세스 제한을 선택한 때에는, 단계 S20에서 액세스 코드의 기록이 이루어진다. 액세스 코드가 데이터 처리 장치(1)로부터 메모리 장치(10)로 전송되고, 액세스 제어부(21) 및 게이트 G3을 통해 지정 영역(14)에 기록된다. 그리고, 단계 S21에서 파워를 오프로 한다.

이와 같이 하여, 메모리 장치(10)의 액세스가 제한된다. 그 후에, 메모리 장치(10)를 계속해서 사용할 때에는 파워 온의 단계 S12로 되돌아간다. 상술한 바와 같은 처리가 이루어지면, 단계 S16에서는 액세스가 제한되었다고 결정된다. 또, 처리가 단계 S21로부터 단계 S12의 앞으로 되돌아가는 것은, 반드시 필요하지 않다. 예를 들면, 단계 S15의 앞으로 되돌아가도록 하여도 된다.

본 발명은, 상술한 본 발명의 일 실시예 등에 한정되지 않고, 본 발명의 요지를 일탈하지 않는 범위 내에서 다양한 변형이나 응용이 가능하다. 예를 들면, 파워의 온 시에 초기 상태를 검출하도록 하고 있지만, 메모리 장치를 장착했을 때 초기 상태를 검출하도록 하여도 된다. 또한, 상술한 액세스 코드 대신에 비밀 번호를 사용하여도 된다. 또한, 지정 영역으로부터 판독된 데이터와 기록 레지스터의 내용이 일치하는 것을 검출하여 메모리 영역(15)에 대한 액세스가 가능하도록 하고 있지만, 양자가 임의의 특정한 조건을 충족시키는 경우 (일정한 차분을 갖는 경우 등)에도 액세스를 가능하게 하여도 된다. 또한, 본 발명은 비가역 기록 메모리로서 불휘발성의 반도체 메모리(OTP)에 한하지 않고, 추기(追記)형의 광 디스크 등의 저장 매체를 사용하여도 된다. 저장 매체의 경우에는 디스크의 최내주 측에 설치된 영역 (리드인 영역이라 함)이 부트 영역에 상당한다.

본 발명에 따르면, 지정 영역이 초기 상태일 때에는 액세스 제한이 이루어지지 않고, 메모리의 전체 영역을 액세스하는 것이 가능하다. 또한, 데이터의 은닉성을 높이고 싶을 때에는 지정 영역에, 예를 들면 액세스 코드를 기록함으로써 액세스가 제한된다. 액세스가 제한된 경우에, 액세스 코드에 대응하는 코드를 메모리 장치에 입력함으로써 액세스 가능 상태로 변경하는 것이 가능하다. 비가역 기록 메모리이기 때문에, 지정 영역에 기록된 액세스 코드를 개찬(改竄)하는 것을 방지할 수가 있어 확실하게 기록 데이터를 은닉할 수 있다.

Claims

비가역 기록 메모리로 구성된 메모리 장치에 있어서,

상기 메모리 상의 지정 영역이 초기 상태인지의 여부를 검출하는 검출 수단; 및

상기 검출 수단의 검출 결과에 응답하여, 상기 메모리의 상기 지정 영역 및 다른 영역에 대한 액세스의 가부를 제어하는 제어 수단

을 포함하고,

상기 제어 수단은, 상기 지정 영역이 초기 상태일 때에는 상기 메모리의 지정 영역 및 다른 영역에 대한 액세스를 가능하게 하고, 상기 지정 영역이 초기 상태가 아닐 때에는 상기 메모리의 지정 영역 및 다른 영역에 대한 액세스를 불가능하게 하는 제어를 행하는 것을 특징으로 하는 메모리 장치.
제1항에 있어서,

상기 비가역 기록 메모리는 드라이브에 착탈 가능한 불휘발성의 반도체 메모리인 것을 특징으로 하는 메모리 장치.
제1항에 있어서,

소정의 데이터를 상기 지정 영역에 기록함으로써 초기 상태와 다른 상태가 되도록 한 것을 특징으로 하는 메모리 장치.
제3항에 있어서,

상기 제어 수단은, 상기 지정 영역이 초기 상태가 아닐 때에는 상기 지정 영역에 기록되어 있는 데이터와 소정의 조건을 충족시키는 데이터를 외부로부터 입력함으로써, 상기 다른 영역에 대한 액세스를 가능하게 하도록 한 것을 특징으로 하는 메모리 장치.
제1항에 있어서,

언제나 액세스 가능한 영역에 속성 정보가 기록되어 있으며, 상기 속성 정보 중에 액세스 제한의 유무 정보가 기록되어 있는 것을 특징으로 하는 메모리 장치.
비가역 기록 메모리 장치에 대한 액세스 제한 방법에 있어서,

상기 메모리 장치가, 액세스가 제한되었는지의 여부를 검출하는 단계;

액세스가 제한되었을 때, 상기 메모리 장치를 액세스 가능 상태로 변경하는 단계; 및

상기 메모리 장치가 액세스가 제한되지 않았을 때에는, 상기 메모리 장치를 액세스 제한 상태로 변경하는 단계

를 포함하는 것을 특징으로 하는 액세스 제한 방법.
제6항에 있어서,

상기 액세스 제한은, 메모리 상의 지정 영역에 소정의 데이터를 기록하여 상기 지정 영역을 초기 상태와 다른 상태로 변경함으로써 달성되는 것을 특징으로 하는 액세스 제한 방법.
제7항에 있어서,

상기 지정 영역에 기록되어 있는 데이터와 소정의 조건을 충족시키는 데이터를 외부로부터 입력함으로써, 상기 메모리 장치를 액세스 가능 상태로 변경하는 것을 특징으로 하는 액세스 제한 방법.
제6항에 있어서,

상기 메모리 장치에 기록 또는 판독 커맨드를 제공하고, 상기 메모리 장치로부터 에러가 되돌아오는 경우에 액세스가 제한되었다고 결정하도록 한 것을 특징으로 하는 액세스 제한 방법.