JPS6025099A - 書込み防止装置付きｅｐ−ｒｏｍ - Google Patents
書込み防止装置付きｅｐ−ｒｏｍInfo
- Publication number
- JPS6025099A JPS6025099A JP58133704A JP13370483A JPS6025099A JP S6025099 A JPS6025099 A JP S6025099A JP 58133704 A JP58133704 A JP 58133704A JP 13370483 A JP13370483 A JP 13370483A JP S6025099 A JPS6025099 A JP S6025099A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- writing
- write
- signal
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
Landscapes
- Storage Device Security (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は再書込み可能なイレーザブルプログラマブルリ
ードオンリメモリ （以下Ｅβ−ＲＯＭと記す）に係り
、特に誤操作による書込み禁止の防止装置を設けたＢＰ
−ＲＯＭに関するものである。
ードオンリメモリ （以下Ｅβ−ＲＯＭと記す）に係り
、特に誤操作による書込み禁止の防止装置を設けたＢＰ
−ＲＯＭに関するものである。
（２）技術の背景
紫外線消去型ＥＰ−ＲＯＭは紫外線（Ｕ Ｖ）を照射し
２ないかぎり、その記１、ａ内容は消去されないこの特
徴か生かされて各方面で使用されている。
２ないかぎり、その記１、ａ内容は消去されないこの特
徴か生かされて各方面で使用されている。
特にマイク１コブロセノザにおいては、プログラムや定
数テーブル等の為のメモリとして所用されている。
数テーブル等の為のメモリとして所用されている。
一方、近年、さらに著しいＩＣ技術の発達に伴い、この
ＥＰ−ＲＯＭは３２にビット、６４にヒント、１２８に
ヒソ１−とその記憶容量は増加している。この記１．ａ
容量の増加は単に前述の様なマイクロプロセッサ等の記
憶素子として用いるだレノではなく、情報伝達のメディ
アとしての使用も可能にしている。
ＥＰ−ＲＯＭは３２にビット、６４にヒント、１２８に
ヒソ１−とその記憶容量は増加している。この記１．ａ
容量の増加は単に前述の様なマイクロプロセッサ等の記
憶素子として用いるだレノではなく、情報伝達のメディ
アとしての使用も可能にしている。
（３）従来技術と問題点
従来、ＥＰ−ＲＯＭは書込み禁止の機能は有していなか
った。そのため、プログラムのデハソク中にプログラム
を修正した新しいプログラムを占いブロクラムが書込ま
れているＢ Ｐ −ＲＯＭに再度書込み、それを知らず
して使用してしまい、デハソクに多くの時間を有する等
の問題が生していた。
った。そのため、プログラムのデハソク中にプログラム
を修正した新しいプログラムを占いブロクラムが書込ま
れているＢ Ｐ −ＲＯＭに再度書込み、それを知らず
して使用してしまい、デハソクに多くの時間を有する等
の問題が生していた。
また、前述の様にＥＰ−Ｒ’ＯＭを情報伝達のメディア
として使用する場合には、誤操作等によってＢＰ−ＲＯ
Ｍへの書込み防止が絶対に必要となる。しかしながら、
これらの書込み禁止の機能を有さない為、今まで、ＢＰ
−ＲＯＭを情報伝達のメディアとして使用することがで
きなかった。
として使用する場合には、誤操作等によってＢＰ−ＲＯ
Ｍへの書込み防止が絶対に必要となる。しかしながら、
これらの書込み禁止の機能を有さない為、今まで、ＢＰ
−ＲＯＭを情報伝達のメディアとして使用することがで
きなかった。
（４）発明の目的
本発明は前記問題点を解決するものであり、その目的は
紫外線を照射しない限り書込みを禁止する機能を有する
ＥＰ−ＲＯＭを提供することにある。
紫外線を照射しない限り書込みを禁止する機能を有する
ＥＰ−ＲＯＭを提供することにある。
（５）発明の構成
そしてこの目的は本発明によればＲＯＭセルへの書込禁
止情＋Ｋを記憶する記憶手段と、該記憶手段の内容に応
じて、凹込み禁止制御信号を出力し。
止情＋Ｋを記憶する記憶手段と、該記憶手段の内容に応
じて、凹込み禁止制御信号を出力し。
該ＲＯＭ−ｂルヘ対する情報の書込めを禁止する制御手
段とを具備することを特徴とする書込み防止装置付きＩ
ＥＰ−ＲＯＭを提供することによって達成される。
段とを具備することを特徴とする書込み防止装置付きＩ
ＥＰ−ＲＯＭを提供することによって達成される。
（６）発明の実施例
以下本発明の一実施例を図面によって詳述する第１図は
本発明による書込み防止装置付きＢＰ−ＲＯＭの構成図
である。同図に於いて、ＲＯＭセル１には８ビツトの双
方向性バスＤ 、 Ｒ／ ｗｉｌ制御回路５からの制御
信号、電圧ｖｐｐ線が接続している。書込禁止制御回路
２内のＲ／Ｗ制御部（プロテクトビット用）４にはＲＯ
Ｍセルへの書込信号ＰＲＯＧ、書込み禁止情報をフロー
ティングデー１−トランジスタで構成されたｌビ′７ト
セル３に書込む書込み信号ＰＣＯＮが接続している。こ
のＲ／Ｗ制御部（プロテクトビット用）４とセル３の間
には双方向性ラインが設けられている。また、Ｒ／Ｗ制
御回路５にはＲＯＭセル１の書込信号ＰＲＯＧ、Ｒ／Ｗ
制御部（プロテクトビット）４の出力信号が入力してい
る。また、セル３には電圧Ｖｐｐ線が接続している。更
に第２図は書込禁止制御回路２内の詳細な構成図を示し
，第３図ミセル３へ対する書込み禁止情報の書込みタイ
ミング図を示している。尚，第２図に於て一印は高耐圧
ｉランジスクを示す。ＲＯＭセル１へのデータの書込み
は次の動作によってなされる。まず、電圧ｖｐｐ線に特
定の電圧たとえば２５Ｖを印加する。それと同時あるい
は前後してデータ線りに書込みデータを加える。この状
態ではまだＲＯＭセルにデータは書込まれない。信号Ｐ
ＲＯＧがローレベルとなり，Ｒ／Ｗ制御回路５を介して
ローレベルがＲＯＭセル１に入力した時に書込まれる。
本発明による書込み防止装置付きＢＰ−ＲＯＭの構成図
である。同図に於いて、ＲＯＭセル１には８ビツトの双
方向性バスＤ 、 Ｒ／ ｗｉｌ制御回路５からの制御
信号、電圧ｖｐｐ線が接続している。書込禁止制御回路
２内のＲ／Ｗ制御部（プロテクトビット用）４にはＲＯ
Ｍセルへの書込信号ＰＲＯＧ、書込み禁止情報をフロー
ティングデー１−トランジスタで構成されたｌビ′７ト
セル３に書込む書込み信号ＰＣＯＮが接続している。こ
のＲ／Ｗ制御部（プロテクトビット用）４とセル３の間
には双方向性ラインが設けられている。また、Ｒ／Ｗ制
御回路５にはＲＯＭセル１の書込信号ＰＲＯＧ、Ｒ／Ｗ
制御部（プロテクトビット）４の出力信号が入力してい
る。また、セル３には電圧Ｖｐｐ線が接続している。更
に第２図は書込禁止制御回路２内の詳細な構成図を示し
，第３図ミセル３へ対する書込み禁止情報の書込みタイ
ミング図を示している。尚，第２図に於て一印は高耐圧
ｉランジスクを示す。ＲＯＭセル１へのデータの書込み
は次の動作によってなされる。まず、電圧ｖｐｐ線に特
定の電圧たとえば２５Ｖを印加する。それと同時あるい
は前後してデータ線りに書込みデータを加える。この状
態ではまだＲＯＭセルにデータは書込まれない。信号Ｐ
ＲＯＧがローレベルとなり，Ｒ／Ｗ制御回路５を介して
ローレベルがＲＯＭセル１に入力した時に書込まれる。
なお、このＰＲＯＧのローレベル信号は書込み可能な時
すなわちセル３に書込み禁止情報が書込まれていない場
合にのみＲＯＭセル１に入力する。
すなわちセル３に書込み禁止情報が書込まれていない場
合にのみＲＯＭセル１に入力する。
セル３に書込み禁止情報が記憶されている場合にはその
ローレベルはＲ／Ｗ制御回路５で禁止され。
ローレベルはＲ／Ｗ制御回路５で禁止され。
ＲＯＭセル１にはローレベルが入力せず、書込みは禁止
される。この制御すなわち書込み可能あるいは禁止の制
御を行なうのがＲ／Ｗ制御部（プロテクトビット用）４
である。Ｒ／Ｗ制御部（プロテクトビット用）４に入力
した信号ＰＲＯＧによってＲ／Ｗ制御部（プロテクトビ
ット用）４はセル３の内容を読出しＲ／Ｗ制御回路５に
出力する。
される。この制御すなわち書込み可能あるいは禁止の制
御を行なうのがＲ／Ｗ制御部（プロテクトビット用）４
である。Ｒ／Ｗ制御部（プロテクトビット用）４に入力
した信号ＰＲＯＧによってＲ／Ｗ制御部（プロテクトビ
ット用）４はセル３の内容を読出しＲ／Ｗ制御回路５に
出力する。
これによってＲ／Ｗ制御回路５は信号ＰＲＯＧをＲＯＭ
セルセル用力するか否かを制御する。
セルセル用力するか否かを制御する。
セル３に書込め禁止情報が記憶されていない場合にはＲ
ＯＭセル１内のどのアドレスのメモリにも書込みが可能
である。そして、全て書込みを完了した時に書込み禁止
情報をセル３に書込む。
ＯＭセル１内のどのアドレスのメモリにも書込みが可能
である。そして、全て書込みを完了した時に書込み禁止
情報をセル３に書込む。
この禁止情報の書込みは信号ＰＣＯＮによってなされる
。第３図の如＜ＲＯＭセル１への書込みと同様に電圧Ｖ
ｐｐ線に２’５ Ｖを印加し、信号ｐｃＯＮをローレベ
ルとしてＰＲＯＧへローレベルを入力する。この信号Ｐ
ＣＯＮは書込み情報禁止をセル３に記憶させる為の専用
の書込み線である。
。第３図の如＜ＲＯＭセル１への書込みと同様に電圧Ｖ
ｐｐ線に２’５ Ｖを印加し、信号ｐｃＯＮをローレベ
ルとしてＰＲＯＧへローレベルを入力する。この信号Ｐ
ＣＯＮは書込み情報禁止をセル３に記憶させる為の専用
の書込み線である。
この動作によってセル３には書込み禁止情報が記憶され
る。そして書込み禁止制御信号ＣＮＴがハイレヘルなら
書込みが禁止され，ローレベルなら通當どおり，書込み
が可能となる。
る。そして書込み禁止制御信号ＣＮＴがハイレヘルなら
書込みが禁止され，ローレベルなら通當どおり，書込み
が可能となる。
読出し動作すなわち信号ＰＲＯＧがハイレヘルの時には
ＲＯＭセル１内の内容を書替えることはないので、この
セル３の内容を読んでＲ／Ｗ制御回路５に出力するＲ／
Ｗ制御部（プロテクトビット用）４の動作はなされる。
ＲＯＭセル１内の内容を書替えることはないので、この
セル３の内容を読んでＲ／Ｗ制御回路５に出力するＲ／
Ｗ制御部（プロテクトビット用）４の動作はなされる。
すなわち、読出し動作はセル３の内容に無関係になされ
る。
る。
再び、ＲＯＭセル１に新しくデータを書込む場合には、
ＲＯＭセル１とセル３に紫外線（ＵＶ）を照射して、Ｒ
ＯＭセル１の記憶内容、セル３に書込まれている書込み
禁止を共に消去する。これによってＲＯＭセル１へは、
書込み信号ＰＲＯＧにより双方向バスＤから書込めるこ
とになる。この時、セル３には書込み禁止が入っていな
い為、ＲＯＭセルエへの書込み信号Ｐ’ＲＯＧによりＲ
／Ｗ制御部（プロテクトピント用）４はセル３の内容を
参照し、書込み可の制御信号ＣＮＴを出力してＲ／Ｗ制
御回路５に入力する。従ってこの書込み可の制御信号Ｃ
Ｎ Ｔより、信号ＰＲＯＧはＲ／Ｗ制御回路５をへてＲ
ＯＭセル１に入力し、書込み可能となるのである。
ＲＯＭセル１とセル３に紫外線（ＵＶ）を照射して、Ｒ
ＯＭセル１の記憶内容、セル３に書込まれている書込み
禁止を共に消去する。これによってＲＯＭセル１へは、
書込み信号ＰＲＯＧにより双方向バスＤから書込めるこ
とになる。この時、セル３には書込み禁止が入っていな
い為、ＲＯＭセルエへの書込み信号Ｐ’ＲＯＧによりＲ
／Ｗ制御部（プロテクトピント用）４はセル３の内容を
参照し、書込み可の制御信号ＣＮＴを出力してＲ／Ｗ制
御回路５に入力する。従ってこの書込み可の制御信号Ｃ
Ｎ Ｔより、信号ＰＲＯＧはＲ／Ｗ制御回路５をへてＲ
ＯＭセル１に入力し、書込み可能となるのである。
前述の説明において信号ＰＲＯＧはハイレベルの時続出
し、ローレベルの時書込みとして説明したが、入力論理
を変えることによって逆も可能である。
し、ローレベルの時書込みとして説明したが、入力論理
を変えることによって逆も可能である。
上述した如く、信号ＰＣＯＮによりセル３にＥＰ−ＲＯ
Ｍへの書込み禁止情報を書込むか、書込まないかでＲ／
Ｗ制御部（プロテクトビット用）４ば禁止フラグを立て
るか、立てないかの動作をする。この制御信号ＣＮＴが
Ｒ／Ｗ制御回路５に出力する。故に禁止フラッグが立っ
ている場合、書込み信号ＰＲＯＧはＲ，／ Ｗ制御部（
プロテクトビット用）４からの制御信号ＣＮＴで禁止さ
れＲＯＭセル１に人力されない。従って一度セル３に書
込み禁止情報を書込めば、ＲＯＭセル１とセル３の内容
を紫外線（ＵＶ）を照射して消去しない限りＲＯＭセル
１へのデータの書込みが出来ないものである。このＲ、
ＯＭセル１の内容はＭＳ作で書込み信号ＰＲＯＧが入力
しても変わらない。故に上述の機構を備えたＥＰ−ＲＯ
Ｍは情報伝達のメディアとして十分に利用出来るもので
ある。なお、このＲＯＭセルに書込む双方向性データラ
インは８ビツトと県る必要はない。さらに、本発明の実
施例においてはＲＯＭセル１、セル３をそれぞれ１１１
ｉｌづつ設けているが、これを複数設け、複数のＲＯＭ
セルに対応して選択してセル３を読出すことにより、書
込み禁止したＲＯＭセルに対してのみ書込みを禁止し、
他のＲＯＭセルは書込み禁止情報をなすまで書込み可能
とすることも可能である。
Ｍへの書込み禁止情報を書込むか、書込まないかでＲ／
Ｗ制御部（プロテクトビット用）４ば禁止フラグを立て
るか、立てないかの動作をする。この制御信号ＣＮＴが
Ｒ／Ｗ制御回路５に出力する。故に禁止フラッグが立っ
ている場合、書込み信号ＰＲＯＧはＲ，／ Ｗ制御部（
プロテクトビット用）４からの制御信号ＣＮＴで禁止さ
れＲＯＭセル１に人力されない。従って一度セル３に書
込み禁止情報を書込めば、ＲＯＭセル１とセル３の内容
を紫外線（ＵＶ）を照射して消去しない限りＲＯＭセル
１へのデータの書込みが出来ないものである。このＲ、
ＯＭセル１の内容はＭＳ作で書込み信号ＰＲＯＧが入力
しても変わらない。故に上述の機構を備えたＥＰ−ＲＯ
Ｍは情報伝達のメディアとして十分に利用出来るもので
ある。なお、このＲＯＭセルに書込む双方向性データラ
インは８ビツトと県る必要はない。さらに、本発明の実
施例においてはＲＯＭセル１、セル３をそれぞれ１１１
ｉｌづつ設けているが、これを複数設け、複数のＲＯＭ
セルに対応して選択してセル３を読出すことにより、書
込み禁止したＲＯＭセルに対してのみ書込みを禁止し、
他のＲＯＭセルは書込み禁止情報をなすまで書込み可能
とすることも可能である。
（７）発明の効果
以上、ｉｉ’ｐ細に説明したように、本発明のＥＰ−Ｒ
ＯＭの１ビツトセル３にＲＯＭセル１への書込み禁止情
報を書込む事で、誤操作等によるＲＯＭセル１への書込
みが出来なくなるのでＲＯＭセル１の情報を失う事のな
い有用な効果がある。更にその結果これば情報伝達のメ
ディアとして使用出来る０加価値を有し、多目的に利用
される利点を有する。
ＯＭの１ビツトセル３にＲＯＭセル１への書込み禁止情
報を書込む事で、誤操作等によるＲＯＭセル１への書込
みが出来なくなるのでＲＯＭセル１の情報を失う事のな
い有用な効果がある。更にその結果これば情報伝達のメ
ディアとして使用出来る０加価値を有し、多目的に利用
される利点を有する。
第１図は本発明の一実施例の概略的ブロック構成図、第
２図は第１図の書込禁止制御回路２の具体的回路構成図
、第３図は第２図のセルへの書込禁止情報の書込みタイ
ミング図である。 １・・・ＲＯＭセル ２・・・書込禁止制御回路 ３・
・・セル ４・・・Ｒ／Ｗ制御部（プロテクトヒント用）５・・・
Ｒ／Ｗ制御回路 第１ｒＩ！Ｊ 第２図 第３図 ７１１
２図は第１図の書込禁止制御回路２の具体的回路構成図
、第３図は第２図のセルへの書込禁止情報の書込みタイ
ミング図である。 １・・・ＲＯＭセル ２・・・書込禁止制御回路 ３・
・・セル ４・・・Ｒ／Ｗ制御部（プロテクトヒント用）５・・・
Ｒ／Ｗ制御回路 第１ｒＩ！Ｊ 第２図 第３図 ７１１
Claims (1)
- （１） ＲＯＭセルへの書込禁止情報を記憶する記１膚
手段と、該記憶手段の内容に応じて、書込み禁止制御信
列を出力し、該ＲＯＭセルへ対する情報の書込みを禁止
する制御手段とを具備することを特徴とする書込み防止
装置付きＢＰ−ＲＯＭ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58133704A JPS6025099A (ja) | 1983-07-22 | 1983-07-22 | 書込み防止装置付きｅｐ−ｒｏｍ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58133704A JPS6025099A (ja) | 1983-07-22 | 1983-07-22 | 書込み防止装置付きｅｐ−ｒｏｍ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6025099A true JPS6025099A (ja) | 1985-02-07 |
Family
ID=15110936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58133704A Pending JPS6025099A (ja) | 1983-07-22 | 1983-07-22 | 書込み防止装置付きｅｐ−ｒｏｍ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6025099A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009157981A (ja) * | 2007-12-26 | 2009-07-16 | Fujitsu Microelectronics Ltd | 半導体装置およびその制御方法、並びに電子機器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5538624A (en) * | 1978-09-05 | 1980-03-18 | Sanyo Electric Co Ltd | Nonvolatile semiconductor memory device |
-
1983
- 1983-07-22 JP JP58133704A patent/JPS6025099A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5538624A (en) * | 1978-09-05 | 1980-03-18 | Sanyo Electric Co Ltd | Nonvolatile semiconductor memory device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009157981A (ja) * | 2007-12-26 | 2009-07-16 | Fujitsu Microelectronics Ltd | 半導体装置およびその制御方法、並びに電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000163988A (ja) | 半導体記憶装置 | |
| US6345333B1 (en) | Method and apparatus for reverse rewriting | |
| JP3729638B2 (ja) | メモリデバイス | |
| US5383161A (en) | IC card with decoder for selective control for memory storage | |
| KR20020025793A (ko) | 메모리 장치 및 메모리 액세스 제한 방법 | |
| JPS6022438B2 (ja) | 不揮発性メモリのリフレッシュ方式 | |
| KR100587549B1 (ko) | 불휘발성 반도체 기억 장치 | |
| US6532529B1 (en) | Microcomputer including flash memory overwritable during operation and operating method thereof | |
| US6215717B1 (en) | Semiconductor memory device for reducing a time needed for performing a protecting operation | |
| JP4064703B2 (ja) | 半導体記憶装置 | |
| US6556476B1 (en) | Non-volatile memory data protection | |
| JPS63165934A (ja) | 消去及び再書き込み可能なｒｏｍ用保護装置 | |
| JPS6025099A (ja) | 書込み防止装置付きｅｐ−ｒｏｍ | |
| JPS61249156A (ja) | 半導体記憶装置 | |
| KR100341424B1 (ko) | 마이크로컴퓨터 | |
| JP3028567B2 (ja) | Ｅｅｐｒｏｍ内蔵マイクロコンピュータ | |
| JP2538373B2 (ja) | マイクロコンピュ―タの機密保持回路 | |
| JPH04370856A (ja) | メモリ回路 | |
| JP6914148B2 (ja) | メモリ装置 | |
| JPH0697442B2 (ja) | マイクロコンピユ−タ | |
| JP2004213103A (ja) | メモリ制御回路、メモリ装置およびマイクロコンピュータ | |
| JPS62165253A (ja) | 不揮発性メモリ内蔵ｌｓｉ | |
| JPH01222354A (ja) | データ読み出し禁止回路 | |
| JP2619671B2 (ja) | メモリ制御回路 | |
| JPH05181752A (ja) | マイクロコンピュータ |