JPS6022438B2 - 不揮発性メモリのリフレッシュ方式 - Google Patents

Description

【発明の詳細な説明】 本発明は、ＭＮＯＳ（ＭｅねＩ Ｎｉｍｄｅ Ｏｄｄｅ
Ｓｅｍｉｃｏｎｄｕｃのｒ）メモリのような不揮発性メ
モリのリフレッシュ方式に関し「リフレッシュ動作の途
中で電源が切断された場合にもメモリ内容が誤って消去
されたり乱されたりするおそれのないリフレッシュ方式
を提供するものである。

不揮発性メモリたとえばＭ収０６メモリは１位玉以上も
のメモリ保持性能を有しているものもあるがｔそのメモ
リ内容をより確実に保持させておくために「適当な周期
でメモリ内容を読み出しかつ同一アドレスに同一内容で
再警き込みをするいわゆるリフレッシュ動作が実行され
るのが一般的である。

ところが「そのような不揮発性メモＩＪでは１つのアド
レスのリフレッシュに相当長い時間を要し、たとえばＭ
ＮＯＳメモリの場合であれば読み出しと貫き込みにそれ
ぞれ約１５０肌ｓｅｃづつを要して合計３００肌ｓｅｃ
以上もかかるのが通常であるため、そのリフレッシュ動
作の途中で電源が切断されてしまう可能も大きく、その
ような場合にはメモリ内容が永久に失われてしまったり
、あるいは誤ったものとなってしまうという誤動作を生
じるおそれが多い。たとえば、従来のリフレッシュ方式
の一例は、ＭＮＯＳメモリの任意のＩＪフレッシュすべ
きアドレス（以下、リフレツシュアドレスという）から
データ信号を読み出してシフトレジスタ等のデータレジ
スタに一旦格納し、次いでそのリフレツシュすべきアド
レスの内容を全て消去し、その後データレジスタからそ
のリフレツシュアドレスにもとのデータ信号を再書き込
みする、というものであるが、その場合に用いられるデ
ータレジスタは揮発性のものであるため、ＭＮＯＳメモ
リのリフレッシュアドレスの内容を消去してから完全に
再書き込みを終了するまでに電源が切断されるとその時
点でデータレジスタの内容が全て消去されてまし、、リ
フレッシュアドレスのデータ信号が全部永久に失われた
り一部失われてしまって誤ったデー夕になってしまうと
いう問題があるのである。

このため、従来においては、そのリフレッシュ動作中に
電源が切断されてもそのリフレッシュルーチンが終了す
るまではＭＮＯＳメモリと制御回路に電源を供ｖ給し続
けるように構成して上述のような不都合からメモリ内容
を保護するようになされていた。ところが、そのように
するためには、最低３００ｍｓｅｃの間電源を保持して
おけるような手段が必要であり、電解コンデンサを用い
ても大形のものとなってしまい、また制御回路の構成も
複雑になってコストが高いものとなってしまうという欠
点があった。そこで本発明はかかる従来の欠点を解消し
て、リフレッシュ動作中に電源が切断された場合でも不
揮発性メモリのメモリ内容を確実に保護することができ
、かつ大容量のコンデンサ等を用いる必要もない、簡易
な手段で実現することのできるリフレツシュ方式を提供
することを目的とするものである。

このため「本発明のリフレッシュ方式においては、リフ
レッシュルーチンのいずれの時点においてもリフレッシ
ュアドレスのデータ信号が不輝発性メモリのリフレッシ
ュアドレスか又はリフレッシュバッフアメモ川こ必ず保
持されているようにし、かつ、リフレッシュ途中で電源
が切断されたときにはそのデータ信号をリフレツシュバ
ツフアメモ川こ保持しかつそれがどのリフレツシュアド
レスのものであるかまたＬリフレッシュ動作のどの段階
で鰭源が切断されたかということを不輝性メモリの一部
に記憶しておいて次の電源投入後のＩＪフレッシュ動作
時にそのリフレッシュ動作途中のルーチンを引き続き行
って完了することができるようにしたことを特徴として
いる。

以下、本発明につき、ＭＮＯＳメモリのリフレッシュに
実施した一実施例を示す図面を参照して詳細に説明する
。

まず、第１図は本発明のリフレッシュ方式を適用するメ
モリ菱魔の全体を示すブロック図で、１はメモリ回路、
２はその制御用の制御回路である。

メモリ回路１には、ノアドレス当りのメモリ容量が１６
ビットで１６アドレス分のメモリ容量を有するＭＮＯＳ
メモリ３を主体として備えている。その読み出すべきあ
るいは書き込むべきアドレスはアドレスドライバ４を介
してアドレスレジスタ５で指定し、また、そのアドレス
のデータ内容は入出力回路６を介してデータレジスタ７
に読み出しあるいはデータレジスタ７から書き込む。こ
のデータレジスタ７は１６ビットのシフトレジスタ等で
構成したものである。それらの動作モードはモードデコ
ーダ８とモードレジスタ９とにより外部の制御回路２か
らのモード信号に応じて切換える。ここでは次の６種類
の動作モードを用いる。読出モード・・・アドレスレジ
スタ５で指定されたアドレスのメモリ内容をデータレジ
スタ７に読み出す。

誓込モード…アドレスレジスタ５で指定されたアドレス
にデータレジスタ７からのメモリ内容を書き込む。

消去モード・・・アドレスレジスタ５で指定されたアド
レスのメモリ内容を消去する（全ビットを“０”にする
。

）出力モード・・・データレジスタ７に格納しているメ
モリ内容を制御回路２に転送する。

入力モード…制御回路２から転送されてきたデータ信号
をデータレジスタ７に入力して格納する。

アドレス入力モード・・・制御回路２から転送されてき
たアドレス信号をアドレスレジスタ５に入力して格納す
る。

この動作モードを指定する信号は各種データ信号ととも
にデータラインを適して制御回路２から送るようにし、
データ信号であるかモード指定信号であるかを別の切換
信号ラインから切換信号を送ることによって判別する。

また、それらの動作に必要なシフトクロツクもクロツク
ラインを通して制御回路２から鞠給する。なお、１０は
制御回路２との間の各信号の受け渡しをする入出力回路
（インターフェイス回路）である。一方、制御回路２に
は、上記のメモリ部１の動作を次に述べるような態様で
制御するためのマイクロコンピュータ１１と、それを動
作させるためのプログラムを格納した指示ＲＯＭ１２と
を主として備えている。

次に、この装置におけるＭ肘ＯＳメモリ３のリフレッシ
ュ方式について詳述する。

まず、Ｍ皿ＯＳメモリ３のメモリェリャを第２図に示す
ように区分する。

すなわち、アドレス“０”のメモリェリヤをリフレツシ
ュ時にリフレッシュすべきアドレスのデータ信号を一時
的に格納しておくためのりフレッシュバッファメモリと
して用いる。またアドレス“Ｆ”のメモリエリヤを、リ
フレツシュ中のアドレス“ＲＡ’を示す２進４ビットの
りフレッシュアドレス信号ＲＡを格納しておくためのＩ
Ｊフレッシュアドレスメモリ、および、いずれかのアド
レスのリフレツシュを全て終了した状態、であるか半分
だけ終了した状態であるか（詳しくは後述する）を示す
４ビットのりフレッシュステータス信号ＲＳを格納して
おくためのＩＪフレッシュステータスメモリとして用い
る。そして、残余の１４アドレスのメモリェリヤをたと
えば電子チューナ用の選局蟹圧を２進化した信号のよう
なデータ信号を記憶しておくためのデータメモリとして
用いる。なお、リフレツシュアドレスメモリとりフレッ
シュステータスメモリとして別々のアドレスのメモリェ
リヤを用いてよい。次に、そのリフレッシュ動作につい
て第３図のフローチャートを参照して説明する。

〔第１過程〕：まず、主ルーチンからリフレツシュルー
チンに移行されたときに、制御回路２からアドレス“Ｆ
”のアドレス信号を入力し、アドレスレジスタ５に書き
込んでＭＮＯＳメモリ３のアドレス“Ｆ”すなわちリフ
レツシュアドレスメモリとりフレッシュステータスメモ
リとをアドレス指定する。

そして「そのアドレス“Ｆ”からリフレツシュアドレス
信号ＲＡとりフレッシュステータス信号ＲＳとをデータ
レジスタＴに読み出し、データラインを介して制御回路
２に出力する。〔第２過程〕：制御回路２ではマイクロ
コンピュ−夕１１によりそのリフレツシュステ−タス信
号ＲＳを識別し、いずれかのアドレスのリフレツシュ動
作を全て終了している状態であることを示す特定のコー
ド信号（以下、終了信号という）であるか、杏かを判定
する。否の場合としては、そのリフレッシュ動作を半分
だけ終了している状態であることを示す特定のコード信
号（以下、半終了信号という）の場合と、それ以外の信
号の場合とがある。〔第３過程〕：リフレッシュステー
タス信号ＲＳが終了信号となっていた場合には、第１過
程でリフレツシュアドレスメモリから読み出した２進４
ビットのりフレッシュアドレス信号ＲＡを制御回路２で
１６ビットのシリアル信号に変換し、メモリ部１に入力
してアドレスレジスタ５に賢さ込むことにより、ＭＮＯ
Ｓメモリ３のアドレス‘‘ＲＡ”を指定する。

このアドレス“ＲＡ’’はデータメモリェリヤのアドレ
ス“１”〜“Ｅ”のうちのいずれかである。そして、そ
のアドレス“ＲＡ’’に記憶されているデータ信号をデ
ータレジスタ７に読み出す。このとき、アドレス“ＲＡ
’’にももとのデータ信号がそのまま残っている。〔第
４過程〕：制御回路２からアドレス“０”のアドレス信
号を入力してアドレスレジスタ５に蟹き込み、アドレス
“０”すなわちリフレツシュバッフアメモリを指定する
。

そして、先にデータレジスタ７に読み出したりフレッシ
ュアドレスＲＡ’のデ−夕信号をこのリフレッシュバツ
フアメモリに書き込む。このとき、ＭＮＯＳメモリ３に
おいては葺き込み動作をするためには、その書き込むべ
きアドレスのメモリ内容をまず全て消去しておいてから
データレジス夕７からのデータ信号を書き込むようにす
る必要があるので、第３図のフローチャート中ではその
２段階に分けて示している。これにより、アドレス“０
”のリフレツシユバツフアメモリにリフレツシュアドレ
ス‘‘ＲＡ’’のデータ信号を格納できたことになる。

〔第５過程〕：以上でリフレッシュアドレス“ＲＡ”の
リフレッシュ動作が半分だけ終了したことになるので、
制御回路２からアドレス“Ｆ”のアドレス信号を入力し
てアドレスレジスタ５に書き込み、次いで、リフレッシ
ュ中のりフレッシュアドレス“ＲＡ’を示す２進４ビッ
トのりフレッシュアドレス信号ＲＡとりフレッシュ動作
が半分終了したことを示す半終了信号のリフレッシュス
テータス信号ＲＳとを入力してデータレジスタ７に書き
込む。そして、そのアドレス“Ｆ”を一旦消去してから
リフレツシュアドレスメモ川こリフレッシュアドレス信
号ＲＡを書き込み、リフレツシュステータスメモリに半
終了のリフレツシュステータス信号ＲＳを書き込む。〔
第６週穣〕：続いて、制御回路２からアドレス“０”の
アドレス信号を入力してアドレスメモリ５に書き込み、
そのリフレツシュバッフアメモリから先に書き込んだり
フレッシュアドレス“ＲＡ’のデータ信号をデータレジ
スタ７に読み出す。

このときにもリフレツシュバツフアメモリにデータ信号
がそのまま残っている。〔第７過程〕：次いで、制御回
路２からリフレッシュアドレス“ＲＡ’のアドレス信号
を入力してアドレスレジスタ５に葺き込む。

そして、そのリフレツシュアドレス“ＲＡ’’のメモリ
内容を一且全て消去し、新たにデータレジスタ７からも
とのデータ信号を書き込む。以上により、リフレツシュ
アドレス“ＲＡ”のリフレツシュ動作が全て終了したこ
とになる。〔第８過程〕：そこで、制御回路２から再び
アドレス“Ｆ”のアドレス信号を入力してアドレスレジ
スタ５に警き込む。

また、今リフレッシュを終了したデータメモリのアドレ
ス“ＲＡＩの次にリフレツシュすべきアドレスたとえば
“ＲＡ‐，”を示す２進４ビットのアドレス信号ＲＡ，
と、リフレッシュ動作を終了したことを示す終了信号の
リフレッシュステータス信号ＲＳとを制御回路２から入
力し、デ−タレジスタ７に葺き込む。そして、アドレス
“Ｆ”のメモリ内容を一且消去し、次いでデータレジス
タ７からリフレツシュアドレス信号（ＲＡ‐，）と終了
信号のステータス信号ＲＳとをリフレツシュアドレスメ
モリとＩＪフレッシュステータスメモリとに葺き込んで
、リフレッシュルーチンを終了する。なお、このとき新
たなりフレッシュすべきアドレスを示すアドレス信号の
（ＲＡ，）がアドレス“０”又はアドレス“Ｆ”を示す
ものとなるときは、その（ＲＡ‐，）をアドレス“Ｅ”
を示すものに修正する。従って、最初の状態から比較す
ると、アドレス“ＲＡ’のデータ信号をリフレッシュし
、リフレッシュアドレスメモリのリフレッシュアドレス
信号ＲＡを次にリフレツシュすべきアドレスＲＡ‐，に
変更してリフレツシュルーチンを終了したことになる。

〔第９過程〕：なお、先の第２過程で最初のリフレツシ
ュステータス信号ＲＳを判定したときにそれが終了信号
でなかった場合には、さらにそのリフレッシュステータ
ス信号ＲＳが半終了信号であるか否かを判定し、半終了
信号である場合には第６過程にジャンプして以降の過程
を実施するようにする。

もし半終了信号でもない場合には、第８過程にジャンプ
する。以上の如くして本発明のリフレッシュ方式によれ
ばＭＮＯＳメモリの如き不揮発メモリのリフレッシュ動
作を行うことができるのであるが、次に、このリフレッ
シュ動作中のいずれの過程の進行中に電源が切断されて
もメモリ内容が保護されることを説明する。

〔第１〜４過程の進行中〕：この場合には、いずれの過
程の進行中であってもリフレッシュアドレス“ＲＡ’に
はもとのデータ信号がそのまま残っている。

かつ、リフレツシユアドレスメモリとＩＪフレッシュス
テータスメモリの内容ももとのままで変化していない。
従って、次回に電源が投入された後のりフレッシュルー
チン実施時にはあらためて最初の第１過程からリフレッ
シュ動作が実行される。このため、たとえ第４過程でリ
フレッシュバッフアメモリのメモリ内容が変化していて
も何ら影響は生じず、第１〜４過程のいずれの時点で電
源が切断されても問題はない。〔第５過程の進行中）：
この場合、リフレッシュアドレスメモリとＩＪフレッシ
ュステータスメモリのメモリ内容を消去した状態で切断
されたときと、その消去過程もしくは書込過程中に切断
されて両メモリのメモリ内容が乱れたときとが問題であ
るが、そのいずれの場合でもリフレツシュステータスメ
モリの内容が終了信号および半終了信号とは異つたもの
となってしまう。

このため、この状態で電源が切断されたときには、その
後に電源が投入されてリフレッシュルーチンが実行され
るときに第２過程および第９過程のリフレッシュステー
タス信号ＲＳの判定過程でいずれも“否”と判定され、
第３〜７過程を経ることなく第８過程にジャンプするこ
とになり、誤ったりフレッシュ動作を生じることはない
。そして、第８過程でリフレツシュステータス信号もリ
フレツシュアドレス信号ＲＡも所定の初期状態に設定さ
れ、次回のリフレッシュルーチンから正しいリフレッシ
ュ動作がなされる。なお、この過程におけるリフレッシ
ュステータス信号ＲＳの乱れを正確に検出するためには
、終了信号と半終了信号とをいずれもランダム動作で発
生させる可能性の最も少ない“１”と“０”とのくり返
し信号すなわち“１０１ぴおよび“０１０１”に設定し
ておけばよい。

〔第６過程の進行中〕三この場合には、リフレッシユア
ドレス“ＲＡ”にもリフレツシュバツフアメモ川こもも
とのデータ信号が残っており「かつ「リフレッシュステ
ータスメモ川こは半終了肩号がリフレツシュアドレスメ
モｌｊ！こはリフレツシュ途中のリフレッシュアドレス
４８ＲＡ’１のアドレス信号がトそれぞれ残っているの
で「次回の電源投入後のりフレッシュルーチン実行時に
は第２過程、第９過程を経て「第３〜５過程を実行する
ことなくこの第６過程からあらためて後半のリフレッシ
ュ動作のみが実行されることになり、正確なりフレッシ
ュ動作が行なわれる。

〔第７過程の進行中〕三この場合には「リフレツシュア
ドレス“ＲＡ’’のデータ信号の消去および書き込み動
作途中に電源が切断されるとそのｌｊフレッシュアドレ
ス“ＲＡ’’においてはそのデータ信号が失われたり乱
れたりするおそれがある。

しかし、このときにもリフレツシユバツフアメモリには
もとのデータ信号が格納されており〜かつリフレツシュ
ステータス信号ＲＳもリフレツシュアドレス信号ＲＡも
完全な形で保持されているので、上記の場合と同機に、
次回の蟹源投入後のりフレッシュルーチン実行時に第２
過程！第９過鰹を経て、第３〜５過程を実行することな
く第６過程からあらためて後半のリフレッシュ動作のみ
が実行されることになり「リフレツシュバツフアメモリ
から正しいデータ信号が読み出されあらためてリフレッ
シュアドレス“ＲＡ’’に書き込まれて、正しいリフレ
ッシュ動作がなされる。〔第８過程の進行中〕；この場
合には、上述した第５過程の場合と同様であり．次回の
リフレッシュ動作時に第２過程。

第９過程を経て第８過程から実行されることとなって、
あらためて正しい状態からリフレッシュルーチンが実行
される。かくして、本発明のリブレッシュ方式によれば
「リフレッシュ動作中のいずれの過程の進行中に電源が
切断されたとしても、リフレッシュアドレス“ＲＡ’’
のデータが失われたり誤ったものとなってしまったりす
るおそれが皆無となり、メモリ内容を確実に保護するこ
とができるものである。しかも〜上記の説明からも明ら
かなように「従来のように大容量コンデンサ等を用いた
面倒で高コストな周辺回路を必要とせず「制御回路によ
るリフレツシュルーチンの制御のみで実行することがで
きるためも機成の簡易な低コストなシステムを実現する
ことができるものである。

図繭の轍単な説明 第１図は本発明の不揮発性メモリのリフレッシュ方式を
実施する一実施例のメモリ装置のプ。

ック図、第２図はそのメモリの模式図、第３図はそのリ
フレッシュ方式のフローチャートである。翼…メモリ部
ト２…制御回路「 ３…ＭＮＯＳメモリ、亀…アドレス
ドライバ、Ｓ…アドレスレジスタ「 ６…入出力回路、
？…データレジスタ、８…モードデコーダトｇ…モード
レジスタ、翼８…入出力回路〜 亀１…マイクロコンピ
ュータ、竃２…指定ＲＯＭ。第２図 第１図 第３図

Claims (1)

1. 【特許請求の範囲】 １ 複数のアドレスを有する不揮発性メモリと、不揮発
   性のリフレツシユバツフアメモリとを備え、上記不揮発
   性メモリのいずれかのアドレスからデータ信号を読み出
   す過程と、その読出したデータ信号を上記不揮発性のリ
   フレツシユバツフアメモリに書込む過程と、上記不揮発
   性のリフレツシユバツフアメモリからそのデータ信号を
   読出す過程と、その読出したデータ信号を上記不揮発性
   メモリのもとのアドレスに書込む過程とを含むことを特
   徴とする不揮発性メモリのリフレツシユ方式。 ２ リフレツシユバツフアメモリを不揮発性メモリの中
   のいずれかのアドレスに設定してなる特許請求の範囲第
   １項記載の不揮発性メモリのリフレツシユ方式。 ３ 複数のアドレスを有する不揮発性メモリと、不揮発
   性のリフレツシユバツフアメモリと、不揮発性のリフレ
   ツシユアドレスメモリとを備え、上記リフレツシユアド
   レスメモリにより示される上記不揮発性メモリのアドレ
   スからデータ信号を読み出す過程と、上記読み出したデ
   ータ信号を上記不揮発性のリフレツシユバツフアメモリ
   に書込む過程と、上記不揮発性のリフレツシユバツフア
   メモリから上記データ信号を読み出す過程と、上記リフ
   レツシユアドレスメモリにより示される上記不揮発性メ
   モリのアドレスに上記データ信号を書込む過程とを含む
   ことを特徴とする不揮発性メモリのリフレツシユ方式。 ４ リフレツシユバツフアメモリとリフレツシユアドレ
   スメモリの一方又は両方を不揮発性メモリの中のいずれ
   かのアドレスに設定してなる特許請求の範囲第１項記載
   の不揮発性メモリのリフレツシユ方式。５ 複数のアド
   レスを有する不揮発性メモリと、不揮発性のリフレツシ
   ユバツフアメモリと、不揮発性のリフレツシユアドレス
   メモリおよびリフレツシユステータスメモリとを備え、
   上記リフレツシユアドレスメモリおよびリフレツシユス
   テータスメモリからリフレツシユアドレス信号およびリ
   フレツシユステータス信号を読み出す第１過程と、その
   リフレツシユステータス信号がリフレツシユ終了を示す
   ものであるか否かを判定する第２過程と、そのリフレツ
   シユステータス信号がリフレツシユ終了を示すものであ
   るときに上記リフレツシユアドレス信号で示される上記
   データメモリのアドレスからデータ信号を読み出す第３
   過程と、上記リフレツシユバツフアメモリに上記読み出
   したリフレツシユアドレスのデータ信号が書き込む第４
   過程と、しかる後に上記リフレツシユステータスメモリ
   にリフレツシユ半終了を示すリフレツシユステータス信
   号を書き込む第５過程と、上記リフレツシユバツフアメ
   モリから上記リフレツシユアドレスのデータ信号を読み
   出す第６過程と、上記データメモリの上記リフレツシユ
   アドレスに上記リフレツシユバツフアメモリから読み出
   したデータ信号を書き込む第７過程と、しかる後に上記
   リフレツシユアドレスメモリに次回にリフレツシユすべ
   きデータメモリのアドレス信号を書き込む第８過程と、
   上記第１過程で読み出したリフレツシユステータス信号
   がリフレツシユ半終了を示すものであるときに上記第６
   過程にジヤンプさせる第９過程とを含むことを特徴とす
   る不揮発性メモリのリフレツシユ方式。 ６ 複数のアドレスを有する不揮発性メモリを備え、そ
   の１つのアドレスをリフレツシユバツフアメモリとして
   用い、他の１つあるいは２つのアドレスをリフレツシユ
   アドレスメモリおよびリフレツシユステータスメモリと
   して用い、残余のアドレスをデータメモリとして用いる
   ようにし、上記リフレツシユアドレスメモリおよびリフ
   レツシユステータスメモリからリフレツシユアドレス信
   号およびリフレツシユステータス信号を読み出す第１過
   程と、そのリフレツシユステータス信号がリフレツシユ
   終了を示すものであるか否かを判定する第２過程と、そ
   のリフレツシユステータス信号がリフレツシユ終了を示
   すものであるときに上記リフレツシユアドレス信号で示
   される上記データメモリのアドレスからデータ信号を読
   み出す第３過程と、上記リフレツシユバツフアメモリに
   上記読み出したリフレツシユアドレスのデータ信号を書
   き込む第４過程と、しかる後に上記リフレツシユステー
   タスメモリにリフレツシユ半終了を示すリフレツシユス
   テータス信号を書き込む第５過程と、上記リフレツシユ
   バツフアメモリから上記リフレツシユアドレスのデータ
   信号を読み出す第６過程と、上記データメモリの上記リ
   フレツシユアドレスに上記リフレツシユバツフアメモリ
   から読み出したデータ信号を書き込む第７過程と、しか
   る後に上記リフレツシユアドレスメモリに次回にリフレ
   ツシユすべきデータメモリのアドレス信号を書き込む第
   ８過程と、上記第１過程で読み出したリフレツシユステ
   ータス信号がリフレツシユ半終了を示すものであるとき
   に上記第６過程にジヤンプさせる第９過程とを含むこと
   を特徴とする不揮発性メモリのリフレツシユ方式。