JPS6113319B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は外部より見て記憶内容を修正できる
読み出し専用記憶装置に関する。

従来の半導体の電気的書き込み消去可能な読み
出し専用メモリ（以下擬似ROMと記す）は、そ
れへの電源供給が断たれても、あらかじめ書き込
まれたデータ又はプログラムの記憶内容は消滅し
ない。従つてメモリを使用するシステムにおい
て、恒久的に使用される情報を記憶させるために
擬似ROMは使用されている。

擬似ROMは一般に読み出しは比較的高速に行
えるが、その書き込みには読み出しの1000倍程度
の時間が必要である。また一度書き込み動作に入
るとその動作が完完了するまでは、たとえその時
すでに書き込まれているデータでさえ読み出すこ
とはできなかつた。このため擬似ROMを使用し
たシステムで高速にデータの修正が必要な場合
は、この擬似ROM内の修正する可能性のあるデ
ータ、即ち初期データを、あらかじめ読み出し書
き込み可能メモリ（以下RAMと記す）に転送
し、このRAMに転送された初期データ、即ち２
次データを、システムは参照・修正するようにし
ていた。このような修正では初期データと２次デ
ータとは、ハードウエア上同一の番地とすること
はできず、それだけメモリ番地を示すビツト数が
多くなり、ハードウエアが複雑にして大規模にな
る。しかもシステムはそれがアクセス可能な別の
メモリ空間上に擬似ROMとRAMとに重複したデ
ータを持つこととなり、メモリの使用効率が悪か
つた。

この発明の目的は番地ビツト数を増加すること
なく、かつ少ない記憶容量のRAMを用いて高速
度の書き込み、読み出し動作が可能な修正機能付
読み出し専用記憶装置を提供することにある。

この発明によれば擬似ROMとRAMとが設けら
れ、擬似ROMの各番地について修正の有無を示
すデータがマーカメモリに記憶され、擬似ROM
に対する読み出し指令が与えられた時、その番地
指定でマーカメモリも読み出され、修正がない場
合は擬似ROMの読み出し内容が出力され、修正
がある場合はその擬似ROM指定番地と対応する
番地のRAMの内容が修正されたデータとして出
力される。その場合、擬似ROMの番地とRAMの
番地とを対応付けるメモリを設けることができ、
擬似ROMとRAMとを全く同一番地でアクセスし
てもよい。何れにしてもメモリ空間を有効に利用
できる。

この記憶装置に対する読み出しを行つていない
場合にRAMに記憶されている修正データを擬似
ROMに転送する。このようにすれば擬似ROMと
しては一般に書き込み速度が遅いが、修正が次々
と行われている時はRAMにその修正データが高
速度で格納され、全体として高速度に動作する。
しかも擬似ROMの読み出し動作が行われていな
い時に、RAMの内容が擬似ROMに移されるため
RAMの記憶容量は小さいものでよい。

第１図はこの発明による修正機能付読み出し専
用記憶装置の一実施例において、特にデータの修
正及び修正したデータの読み出しのための構成を
示す。擬似ROM１１は１語Ｌビツトのデータを
Ｎ語記憶することができる。擬似ROM１１に対
するアドレス入力は外部アドレス入力端子１２か
らのアドレス情報がデコーダ１３でデコードされ
て擬似ROM１１に与えられる。このデコーダ出
力信号１４により擬似ROM１１は番地指定され
て読み出され、読み出し出力２１となる。

この実施例ではマーカメモリ１５が設けられ
る。このメモリ１５は１語１ビツトのデータをＮ
語記憶できるRAMであり、擬似ROM１１の各番
地と対応し、その内容が修正を必要とするか否か
を示す情報が記憶されるものである。擬似ROM
１１に対するデコーダ１３のデコードアドレス出
力１４によりこのメモリ１５は番地指定され、端
子１６からの外部書き込み信号１７が入力される
と、デコード出力１４により指定される番地の内
容を端子１８に出力した後に、同じアドレスに論
理“１”を書き込む。また端子１９から外部読み
出し信号２０が入力されると、マーカメモリ１５
はデコーダ出力１４により指定された番地の内容
を端子１８に読み出す。

擬似ROM１１中のデータを修正したデータは
修正データメモリ２２に記憶される。擬似ROM
１１の番地と、修正データメモリ２２の番地とを
対応ずけるため、この実施例では番地メモリ２３
が設けられる。例えば番地メモリ２３は１語ｉビ
ツトのデータをＮ語記憶できるRAMであり、デ
コーダ出力１４により番地指定される。２ⁱ＜Ｎ
なる関係に選定される。擬似ROM１１のデータ
を修正する場合には端子１６からの外部書き込み
信号１７により、デコーダ出力１４で番地指定さ
れてアドレスカウンタ２４の内容が番地メモリ２
３に書き込まれる。これと同時に、選択回路２５
にも外部書き込み信号１７が与えられ、選択回路
２５はアドレスカウンタ２４の内容を選択し、修
正データメモリ２２に対し番地信号として供給す
る。修正データメモリ２２は１語Ｌビツトの２ⁱ
語のRAMであり、選択回路１５の出力により番
地指定され、外部書き込み信号１７が与えられて
いる時、外部データ端子２６よりマルチプレクサ
２７を通じ、更に入出力データ線２８を通じて入
力されるデータが書き込まれる。

このようにして擬似ROM１１のデータ中の修
正番地と、その修正データが記憶される修正デー
タメモリ２２の番地との関係が番地メモリ２３に
記憶される。マーカメモリ１５の読み出し出力端
子１８の出力を反転した信号がゲート２９に与え
られており、マーカメモリ１５が読み出された時
に、修正がない状態であれば、外部書き込み信号
１７が発生するとその信号がゲート２９を通過し
てアドレスカウンタ２４が１歩進される。従つて
外部書き込み信号が発生するごとに、修正データ
メモリ２２の異なる番地に修正データが記憶され
る。

メモリ２２，２３は外部書き込み信号１７及び
端子１８の出力“１”によりチツプ選択端子CS
が制御されて、それぞれ動作可能な状態となる。
従つて端子１８から“１”が出力されると、端子
１９からの外部読み出し信号により番地メモリ２
３から、デコーダ出力１４で番地指定されて読み
出され、その読み出された番地は、選択回路２５
を通じて修正データメモリ２２に対して番地指定
信号として与えられ、修正データメモリ２２から
読み出された修正データが入力データ線２８に出
力される。

マルチプレクサ２７は外部読み出し信号が与え
られ、かつマーカメモリ１５の端子１８の出力が
“０”の場合に擬似ROM１１の出力信号２１を選
択して外部データ端子２６へ供給し、端子１８の
出力が“１”の場合は入出力データ線２８を選択
してデータ端子２６へ接続し、外部書き込み信号
が与えられている場合は入出力データ線２８を選
択して外部データ端子２６に接続する。なお外部
リセツト端子３１にリセツト信号が与えられる
と、リセツト制御回路３２が駆動され、アドレス
カウンタ２４は初期値に設定されると共にマーカ
メモリ１５はすべての記憶内容が“０”にされ
る。

以上の構成を動作させるには、次のようにすれ
ばよい。電源投入後、この装置を動作させる前に
端子３１より外部リセツト信号を入力し、カウン
タ２４に初期値を設定し、マーカメモリ１５のす
べてのビツトを論理“０”にする。次に擬似
ROM１１内のデータを読み出すには、端子１９
から外部読み出し入力信号２０を入力し、かつ読
み出したいデータの格納されている番地を外部ア
ドレス入力端子１２に入力する。こうすることに
より擬似ROM１１内の指定された番地のデータ
がデータ線２１を通じて外部データ端子２６に出
力される。

擬似ROM１１のある番地のデータを修正する
場合は外部書き込み信号１７を入力し、外部アド
レス入力端子１２にその修正にあずかる番地を入
力し、修正後のデータを外部データ端子２６に入
力する。これによりマーカメモリ１５のいま指定
された番地のビツトには論理“１”が書き込ま
れ、修正データメモリ２２にはアドレスカウンタ
２４の内容で指定された番地に端子２６から入力
された修正後のデータが書き込まれる。かつ番地
メモリ２３の外部アドレス端子１２の内容により
指定された番地にカウンタ２４の内容が書き込ま
れる。

１度擬似ROM１１のデータに修正が加えられ
るとそれ以後その修正にあずかつた番地が指定さ
れると、修正データメモリ２２のデータが参照さ
れる。例えば擬似ROM１１のｎ番地のデータに
修正が加えられていると仮定すると、外部アドレ
ス入力端子１２よりｎ番地が指定され、外部読み
出し信号２０が入力されると、外部データ端子１
２に修正データメモリ２２に格納されている擬似
ROM１１のｎ番地の修正後のデータが出力され
る。そのｎ番地のデータを再度修正する場合は、
外部読み出し入力信号２０の代わりに外部書き込
み入力信号１７を入力する。こうすることにより
修正データメモリ２２に格納されている擬似
ROM１１のｎ番地の修正後のデータは消され、
その代わりに修正データメモリ２２の同じ番地に
再度修正されたデータが書き込まれる。

この実施例ではカウンタ２４はｉビツトで構成
されているので修正データメモリ２２の容量は２
のｉ乗語となる。つまりこの構成では擬似ROM
１１の任意の位置の２のｉ乗語を修正できる。

以上説明したようにこの実施例によれば、擬似
ROM１１の内容を従来のRAMにより構成されて
いるかのごとく修正を加え、またその修正された
データを読み出すことができる。その読み出し時
は、外部から擬似ROM１１を読み出すように番
地指定すれば、その番地の記憶内容が修正される
べきものである場合は、修正されたデータが自動
的に読み出され、アドレスのビツト数を増加する
ことがなく、かつ従来の擬似ROMとRAMとの併
用の場合のように同一内容が両メモリに記憶され
ることなくシステムのメモリ効率が向上する。

この発明では更にこのメモリ装置を利用してい
ない時に修正データメモリ２２に書き込まれてい
るデータを読み出し、これを擬似ROM１１の対
応する番地に書き込むことにより擬似ROM１１
のデータの更新を行う。このデータ更新のための
構成及び動作を第２図を参照して説明する。第２
図において第１図と対応する部分には同一符号を
付けてあるが、この例では修正アドレスメモリ３
５が設けられる。このメモリ３５は例えばフアー
ストインラストアウトレジスタであつて、端子１
６から外部書き込み信号１７が与えられ、かつそ
の時のマーカメモリ１５の端子１８の出力が
“１”でなければ、ゲート３６を通じてプツシユ
信号がメモリ３５に与えられ、その時のデコーダ
１３の出力が記憶されると同時に、それまでメモ
リ３５に記憶されていた内容が押下げられる。ゲ
ート３６の出力は番地メモリ２３及び修正データ
メモリ２２に書き込み指令としても供給される。
従つて第１図について述べたと同様のアドレスカ
ウンタ２４の内容の書き込み及び修正データの書
き込みも行われる。外部読み出し信号２０が与え
られた時の動作は第１図の場合と同様である。

この記憶装置に対する読み出し、書き込みが行
われていない時には端子３７から退避要求信号３
８が与えられる。この信号３８によりゲート３９
が開らかれ、そのゲート３９を通じてパルス発生
器４１からポツプ信号が修正アドレスメモリ３５
に与えられる。メモリ３５からその最後に記憶さ
れた番地情報が読み出され、番地メモリ２３に番
地指定情報として供給される。またゲート３９の
出力は擬似ROM１１及びメモリ２２，２３に対
し、読み出し指令として与えられる。従つてメモ
リ２３で読み出された番地情報により修正データ
メモリ２２が番地指定されて読み出される。その
読み出されたデータは擬似ROM１１へ供給され
る。一方退避要求信号３８は擬似ROM１１に書
き込み指令を与えると共にタイミング回路４２を
駆動し、この回路４２からのタイミング信号によ
りメモリ３５の読み出し情報により番地指定され
て擬似ROM１１に修正データメモリ２２から読
み出された修正データが書き込まれる。メモリ３
５は１つ読み出されるごとにそれまで記憶されて
いた情報が順次押上げられる。

従つて退避要求信号３８が到来するごとに修正
データメモリ２２に記憶されている修正データが
擬似ROM１１のその修正されるべきデータが記
憶されている対応番地に書き込まれて修正され
る。またこの擬似ROM１１自体に対する修正が
行われると同時に、マーカメモリ１５の対応番地
は“０”に書き替えられる。

書き替え可能な擬似ROMは一般に読み出し速
度は速いが、書き込み速度が遅いため、高速度で
修正動作をすることができない。しかし第２図に
示したように修正データメモリ２２の使用により
高速度の修正が可能である。しかも擬似ROM１
１を使用していない間に、修正データメモリ２２
の内のデータが擬似ROM１１に移されるため、
修正データメモリ２２としては記憶容量が比較的
小さいものでよい。またこのように修正データが
擬似ROM１１に移されると、電源が断にされて
修正データメモリ２２内の記憶が消失しても、修
正されたデータが擬似ROM１１内に残る。

【図面の簡単な説明】

第１図はこの発明による修正機能付読み出し専
用記憶装置の一例の一部構成を示すブロツク図、
第２図はこの発明装置の実施例を示すブロツク図
である。 １１……擬似ROM、１２……外部アドレス入
力端子、１３……デコーダ、１５……マーカメモ
リ、１６……外部書き込み信号入力端子、１９…
…外部読み出し信号入力端子、２２……修正デー
タメモリ、２３……番地メモリ、２４……アドレ
スカウンタ、２５……選択回路、２６……外部デ
ータ端子、２７……マルチプレクサ、３１……リ
セツト入力端子、３５……修正アドレスメモリ、
３７……退避要求信号入力端子、４１……パルス
発生器、４２……タイミング回路。

Claims (1)

【特許請求の範囲】
1. １ 電気的書き込み消去が可能な読み出し専用メ
   モリと、その読み出し専用メモリに対する番地情
   報により番地指定され、修正の有無を示す情報を
   書き込み、またそれを読み出すマーカメモリと、
   修正データを書き込み、またそれが読み出される
   修正データメモリと、上記読み出し専用メモリの
   内容を修正する際に、その番地と同一番地の上記
   マーカメモリに修正を示す情報を書き込むと共に
   上記修正データメモリの対応する番地に修正デー
   タを書き込む手段と、読み出し動作時に、上記マ
   ーカメモリより読み出された情報が修正なしを示
   す場合は上記読み出し専用メモリの読み出しデー
   タを出力し、修正有りを示す場合は上記修正デー
   タメモリの対応番地の読み出しデータを出力する
   手段と、外部からの退避要求信号により上記修正
   データメモリを読み出し、その読み出されたデー
   タを上記読み出し専用メモリの対応する番地に書
   き込む手段とを具備する修正機能付読み出し専用
   記憶装置。