JPH0765586A - Ｅｅｐｒｏｍアクセス方式 - Google Patents
Ｅｅｐｒｏｍアクセス方式Info
- Publication number
- JPH0765586A JPH0765586A JP21241993A JP21241993A JPH0765586A JP H0765586 A JPH0765586 A JP H0765586A JP 21241993 A JP21241993 A JP 21241993A JP 21241993 A JP21241993 A JP 21241993A JP H0765586 A JPH0765586 A JP H0765586A
- Authority
- JP
- Japan
- Prior art keywords
- data
- read
- eeprom
- writing
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 本発明は、データをＥＥＰＲＯＭに書き込む
ＥＥＰＲＯＭアクセス方式に関し、データをＥＥＰＲＯ
Ｍに書き込む際に同一データの再書込みを抑止し、書込
み回数の制限の緩和を図ることを目的とする。 【構成】 電気的にデータを書き込み電源断してもデー
タを保持し、読み出し可能なＥＥＰＲＯＭと、このＥＥ
ＰＲＯＭから読み出してデータを保持するリードレジス
タ３と、このリードレジスタ３に保持したデータと同じ
領域に書き込もうとするデータとが同一か比較する比較
回路４と、データのＥＥＰＲＯＭへの書込み要求に対応
して、当該ＥＥＰＲＯＭから読み出したデータをリード
レジスタ３に保持させ、当該リードレジスタ３に保持し
たデータと書き込もうとするデータとを比較回路４によ
って比較して一致する旨の通知のときに、データをＥＥ
ＰＲＯＭに書き込むことを中止し、一方、不一致する旨
の通知のときにデータをＥＥＰＲＯＭに書き込むリード
／ライト制御回路２とを備えるように構成する。
ＥＥＰＲＯＭアクセス方式に関し、データをＥＥＰＲＯ
Ｍに書き込む際に同一データの再書込みを抑止し、書込
み回数の制限の緩和を図ることを目的とする。 【構成】 電気的にデータを書き込み電源断してもデー
タを保持し、読み出し可能なＥＥＰＲＯＭと、このＥＥ
ＰＲＯＭから読み出してデータを保持するリードレジス
タ３と、このリードレジスタ３に保持したデータと同じ
領域に書き込もうとするデータとが同一か比較する比較
回路４と、データのＥＥＰＲＯＭへの書込み要求に対応
して、当該ＥＥＰＲＯＭから読み出したデータをリード
レジスタ３に保持させ、当該リードレジスタ３に保持し
たデータと書き込もうとするデータとを比較回路４によ
って比較して一致する旨の通知のときに、データをＥＥ
ＰＲＯＭに書き込むことを中止し、一方、不一致する旨
の通知のときにデータをＥＥＰＲＯＭに書き込むリード
／ライト制御回路２とを備えるように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、データをＥＥＰＲＯＭ
に書き込むＥＥＰＲＯＭアクセス方式に関するものであ
る。ＥＥＰＲＯＭにデータを書き込む回数に制限がある
ため、同一データの再書込みを抑止し、書込み回数を可
及的に削減してその書込み回数の制限によるエラーなど
の発生を無くすことが望まれている。
に書き込むＥＥＰＲＯＭアクセス方式に関するものであ
る。ＥＥＰＲＯＭにデータを書き込む回数に制限がある
ため、同一データの再書込みを抑止し、書込み回数を可
及的に削減してその書込み回数の制限によるエラーなど
の発生を無くすことが望まれている。
【０００２】
【従来の技術】従来、電源断時にデータを保持する記憶
媒体としては、フロッピィ装置やＲＡＭをバッテリバッ
クアップを行って使用している。データ量が少ない場合
には、高価なものとなってしまう。
媒体としては、フロッピィ装置やＲＡＭをバッテリバッ
クアップを行って使用している。データ量が少ない場合
には、高価なものとなってしまう。
【０００３】このため、データ量が少ない場合などに、
電気的にデータを書込み、電源を切断してもその内容を
保持して読み出し可能なメモリであるＥＥＰＲＯＭが使
われる。このＥＥＰＲＯＭは、例えばプロセッサのブー
トＲＯＭなどのリードオンリメモリとして使用する。こ
のＥＥＰＲＯＭは、その性質上から書込みサイクルが１
０ｍｓ位と時間がかかると共に、書込み回数に制限があ
る。
電気的にデータを書込み、電源を切断してもその内容を
保持して読み出し可能なメモリであるＥＥＰＲＯＭが使
われる。このＥＥＰＲＯＭは、例えばプロセッサのブー
トＲＯＭなどのリードオンリメモリとして使用する。こ
のＥＥＰＲＯＭは、その性質上から書込みサイクルが１
０ｍｓ位と時間がかかると共に、書込み回数に制限があ
る。
【０００４】
【発明が解決しようとする課題】上述したＥＥＰＲＯＭ
は、書込み回数に制限があるため、頻繁にデータを書き
込んで使用する用途には使用できないが、上述したブー
トＲＯＭなどのように、データの書換えが可能であっ
て、通常は読み出し専用のリードオンリメモリとして使
用する用途には適している。しかし、書込み回数の制限
があり、使用に制限が生じてしまうという問題があっ
た。このため、データの実質的な書込み回数の制限を緩
和することが望まれている。
は、書込み回数に制限があるため、頻繁にデータを書き
込んで使用する用途には使用できないが、上述したブー
トＲＯＭなどのように、データの書換えが可能であっ
て、通常は読み出し専用のリードオンリメモリとして使
用する用途には適している。しかし、書込み回数の制限
があり、使用に制限が生じてしまうという問題があっ
た。このため、データの実質的な書込み回数の制限を緩
和することが望まれている。
【０００５】本発明は、これらの問題を解決するため、
データをＥＥＰＲＯＭに書き込む際に同一データの再書
込みを抑止し、書込み回数の制限の緩和を図ることを目
的としている。
データをＥＥＰＲＯＭに書き込む際に同一データの再書
込みを抑止し、書込み回数の制限の緩和を図ることを目
的としている。
【０００６】
【課題を解決するための手段】図１を参照して課題を解
決するための手段を説明する。図１において、ＥＥＰＲ
ＯＭ１は、電気的にデータを書き込み電源断してもデー
タを保持し、読み出し可能なメモリである。
決するための手段を説明する。図１において、ＥＥＰＲ
ＯＭ１は、電気的にデータを書き込み電源断してもデー
タを保持し、読み出し可能なメモリである。
【０００７】リード／ライト制御回路２は、ＥＥＰＲＯ
Ｍ１から読み出したデータをリードレジスタ３に保持さ
せたり、リードレジスタ３の保持したデータと書き込も
うとするデータとを比較回路４によって比較して不一致
する旨の通知を受けたときにのみデータをＥＥＰＲＯＭ
１に書き込んだりなどするものである。
Ｍ１から読み出したデータをリードレジスタ３に保持さ
せたり、リードレジスタ３の保持したデータと書き込も
うとするデータとを比較回路４によって比較して不一致
する旨の通知を受けたときにのみデータをＥＥＰＲＯＭ
１に書き込んだりなどするものである。
【０００８】リードレジスタ３は、ＥＥＰＲＯＭ１から
読み出したデータを保持するものである。比較回路４
は、リードレジスタ３に保持したデータと同じ領域に書
き込もうとするデータとが同一か比較するものである。
読み出したデータを保持するものである。比較回路４
は、リードレジスタ３に保持したデータと同じ領域に書
き込もうとするデータとが同一か比較するものである。
【０００９】
【作用】本発明は、図１に示すように、データのＥＥＰ
ＲＯＭ１への書込み要求に対応して、リード／ライト制
御回路２がＥＥＰＲＯＭ１から読み出したデータをリー
ドレジスタ３に保持させ、リードレジスタ３の保持した
データと書き込もうとするデータとを比較回路４によっ
て比較して不一致する旨の通知のときにのみデータをＥ
ＥＰＲＯＭ１に書き込むようにしている。
ＲＯＭ１への書込み要求に対応して、リード／ライト制
御回路２がＥＥＰＲＯＭ１から読み出したデータをリー
ドレジスタ３に保持させ、リードレジスタ３の保持した
データと書き込もうとするデータとを比較回路４によっ
て比較して不一致する旨の通知のときにのみデータをＥ
ＥＰＲＯＭ１に書き込むようにしている。
【００１０】この際、ＥＥＰＲＯＭ１のリードモディフ
ァイ機能のリードサイクルで読み出したデータをリード
レジスタ３に保持し、続くライトサイクルで不一致のと
きのみデータをＥＥＰＲＯＭ１に書き込むようにしてい
る。
ァイ機能のリードサイクルで読み出したデータをリード
レジスタ３に保持し、続くライトサイクルで不一致のと
きのみデータをＥＥＰＲＯＭ１に書き込むようにしてい
る。
【００１１】従って、データをＥＥＰＲＯＭ１に書き込
む際に同一データの再書込みを抑止することにより、Ｅ
ＥＰＲＯＭへのデータの書込み回数を削減することが可
能となる。
む際に同一データの再書込みを抑止することにより、Ｅ
ＥＰＲＯＭへのデータの書込み回数を削減することが可
能となる。
【００１２】
【実施例】次に、図１および図２を用いて本発明の実施
例の構成および動作を順次詳細に説明する。
例の構成および動作を順次詳細に説明する。
【００１３】図１は、本発明の１実施例構成図を示す。
図１において、ＥＥＰＲＯＭ１は、電気的にデータを書
き込んで電源断してもデータを保持し、読み出し可能な
メモリである。このＥＥＰＲＯＭ１は、通常、図１の
（ｂ）に示すように、リードモディファイ機能を持ち、
リードサイクルに続けてライトサイクルを持ち、読み出
しに続いて書き込みを行なうことができるようになって
いる。
図１において、ＥＥＰＲＯＭ１は、電気的にデータを書
き込んで電源断してもデータを保持し、読み出し可能な
メモリである。このＥＥＰＲＯＭ１は、通常、図１の
（ｂ）に示すように、リードモディファイ機能を持ち、
リードサイクルに続けてライトサイクルを持ち、読み出
しに続いて書き込みを行なうことができるようになって
いる。
【００１４】リード／ライト制御回路２は、ＥＥＰＲＯ
Ｍ１にデータを書き込んだり、読みだしたりなどする制
御回路であって、ここでは、図１の（ｂ）のリードモデ
ィファイ機能のリードサイクルでＥＥＰＲＯＭ１からリ
ードしたデータをリードレジスタ３に保持させたり、続
くライトサイクルでデータを同一の領域（アドレス）に
書き込んだりなどするものである。この際、リードレジ
スタ３に保持したリードサイクルでリードしたデータ
と、これから書き込もうとするデータとが一致した場合
にデータの書込みを中止し、書込み回数の削減を図って
いる。
Ｍ１にデータを書き込んだり、読みだしたりなどする制
御回路であって、ここでは、図１の（ｂ）のリードモデ
ィファイ機能のリードサイクルでＥＥＰＲＯＭ１からリ
ードしたデータをリードレジスタ３に保持させたり、続
くライトサイクルでデータを同一の領域（アドレス）に
書き込んだりなどするものである。この際、リードレジ
スタ３に保持したリードサイクルでリードしたデータ
と、これから書き込もうとするデータとが一致した場合
にデータの書込みを中止し、書込み回数の削減を図って
いる。
【００１５】リードレジスタ３は、ＥＥＰＲＯＭ１から
リードサイクル時に読み出したデータを一時的に保持す
るものである。比較回路４は、リードレジスタ３に保持
したデータと、これから書き込もうとするデータとが一
致するか否かを比較するものである。
リードサイクル時に読み出したデータを一時的に保持す
るものである。比較回路４は、リードレジスタ３に保持
したデータと、これから書き込もうとするデータとが一
致するか否かを比較するものである。
【００１６】次に、図１の（ｂ）のタイムチャートを用
いて図１の（ａ）の構成の動作を説明する。 （１） 図示外のホストから書き込み要求をリード／ラ
イト制御回路２が受け付ける。
いて図１の（ａ）の構成の動作を説明する。 （１） 図示外のホストから書き込み要求をリード／ラ
イト制御回路２が受け付ける。
【００１７】（２） リード／ライト制御回路２は、
（１）の書き込み要求に対応して、ＥＥＰＲＯＭ１をリ
ードモディファイモードに設定し、＊ＣＳをアクティブ
にし、図１の（ｂ）のリードサイクルにする。この
際、書き込もうとするアドレスＡ０〜Ａ７をＥＥＰＲＯ
Ｍ１に入力する。これにより、リードサイクル時に、
書き込もうとするアドレスからデータＤ０〜Ｄ７をリー
ドしてリードレジスタ３にリードデータとして保持させ
る。
（１）の書き込み要求に対応して、ＥＥＰＲＯＭ１をリ
ードモディファイモードに設定し、＊ＣＳをアクティブ
にし、図１の（ｂ）のリードサイクルにする。この
際、書き込もうとするアドレスＡ０〜Ａ７をＥＥＰＲＯ
Ｍ１に入力する。これにより、リードサイクル時に、
書き込もうとするアドレスからデータＤ０〜Ｄ７をリー
ドしてリードレジスタ３にリードデータとして保持させ
る。
【００１８】（３） （２）でリードレジスタ３に保持
させたリードデータと、書き込もうとするデータＷＤ０
〜ＷＤ７とを比較回路４に入力し、一致するか判別す
る。 （４） （３）で不一致と判明した場合のみ、リード／
ライト制御回路２が次のライトサイクルでライト信号
＊ＷＥをアクティブにし、データをＥＥＰＲＯＭ１に書
き込む。一方、（３）で一致と判明した場合、リード／
ライト制御回路２が次のライトサイクルでライト信号
＊ＷＥをアクティブにしなく、データをＥＥＰＲＯＭ１
に書き込むことを中止する。
させたリードデータと、書き込もうとするデータＷＤ０
〜ＷＤ７とを比較回路４に入力し、一致するか判別す
る。 （４） （３）で不一致と判明した場合のみ、リード／
ライト制御回路２が次のライトサイクルでライト信号
＊ＷＥをアクティブにし、データをＥＥＰＲＯＭ１に書
き込む。一方、（３）で一致と判明した場合、リード／
ライト制御回路２が次のライトサイクルでライト信号
＊ＷＥをアクティブにしなく、データをＥＥＰＲＯＭ１
に書き込むことを中止する。
【００１９】以上によって、書き込み要求に対応して、
ＥＥＰＲＯＭ１より書き込もうとするアドレスからデー
タを読み出し、書き込もうとするデータと比較して一致
しないときにのみデータをＥＥＰＲＯＭ１に書き込むこ
とにより、同一データの再書き込みを行なうことがなく
なり、データの書き込み回数を必要最小限に削減するこ
とが可能となる。
ＥＥＰＲＯＭ１より書き込もうとするアドレスからデー
タを読み出し、書き込もうとするデータと比較して一致
しないときにのみデータをＥＥＰＲＯＭ１に書き込むこ
とにより、同一データの再書き込みを行なうことがなく
なり、データの書き込み回数を必要最小限に削減するこ
とが可能となる。
【００２０】次に、図２のタイムチャートを用いて図１
の（ａ）の構成の動作を詳細に説明する。図２におい
て、は、アドレスＡ０〜Ａ７である。これは、ＥＥＰ
ＲＯＭ１にデータを書き込むために入力するアドレスＡ
０〜Ａ７である。
の（ａ）の構成の動作を詳細に説明する。図２におい
て、は、アドレスＡ０〜Ａ７である。これは、ＥＥＰ
ＲＯＭ１にデータを書き込むために入力するアドレスＡ
０〜Ａ７である。
【００２１】は、書き込み要求信号であり、図示外の
ホストからリード／ライト制御回路２に入力される書き
込み要求信号である。は、＊ＣＳ（チップセレクト）
信号であって、ＥＥＰＲＯＭ１の任意のチップを選択す
る信号である。
ホストからリード／ライト制御回路２に入力される書き
込み要求信号である。は、＊ＣＳ（チップセレクト）
信号であって、ＥＥＰＲＯＭ１の任意のチップを選択す
る信号である。
【００２２】は、リードデータであって、ＥＥＰＲＯ
Ｍ１から読みだされたデータ（リードデータ）である。
は、リードレジスタであって、ＥＥＰＲＯＭ１から読
みだされたリードデータを一時的に保持するものであ
る。
Ｍ１から読みだされたデータ（リードデータ）である。
は、リードレジスタであって、ＥＥＰＲＯＭ１から読
みだされたリードデータを一時的に保持するものであ
る。
【００２３】は、ライトデータＷＤ０〜ＷＤ７であっ
て、ホストからＥＥＰＲＯＭ１に書き込み要求のあった
データ（ライトデータＷＤ０〜ＷＤ７）である。は、
一致の比較出力であって、リードデータとライトデータ
とを比較回路４に入力して両者が一致したときの信号
（Ｈレベル）である。このリードデータとライトデータ
とが一致した場合には、ＥＥＰＲＯＭ１に既に同一デー
タが書き込まれているので、再書き込みを行なう必要が
ないので、ライト信号＊ＷＥをアクティブ（Ｌレベ
ル）にしなく、データをＥＥＰＲＯＭ１に書き込むこと
を中止する。
て、ホストからＥＥＰＲＯＭ１に書き込み要求のあった
データ（ライトデータＷＤ０〜ＷＤ７）である。は、
一致の比較出力であって、リードデータとライトデータ
とを比較回路４に入力して両者が一致したときの信号
（Ｈレベル）である。このリードデータとライトデータ
とが一致した場合には、ＥＥＰＲＯＭ１に既に同一デー
タが書き込まれているので、再書き込みを行なう必要が
ないので、ライト信号＊ＷＥをアクティブ（Ｌレベ
ル）にしなく、データをＥＥＰＲＯＭ１に書き込むこと
を中止する。
【００２４】一方、は、不一致の比較出力であって、
リードデータとライトデータとを比較回路４に入力して
両者が不一致のときの信号（Ｌレベル）である。このリ
ードデータとライトデータとが不一致の場合には、ＥＥ
ＰＲＯＭ１に同一データが書き込まれていないので、デ
ータを書き込む必要があるので、（１０）ライト信号＊
ＷＥをアクティブ（Ｌレベル）にし、データをＥＥＰＲ
ＯＭ１に書き込む。
リードデータとライトデータとを比較回路４に入力して
両者が不一致のときの信号（Ｌレベル）である。このリ
ードデータとライトデータとが不一致の場合には、ＥＥ
ＰＲＯＭ１に同一データが書き込まれていないので、デ
ータを書き込む必要があるので、（１０）ライト信号＊
ＷＥをアクティブ（Ｌレベル）にし、データをＥＥＰＲ
ＯＭ１に書き込む。
【００２５】次に、動作を説明する。 （１） ホストからの書き込み要求として、アドレス
Ａ０〜Ａ７をＥＥＰＲＯＭ１に入力すると共にの書き
込み要求信号をＬレベルにする。
Ａ０〜Ａ７をＥＥＰＲＯＭ１に入力すると共にの書き
込み要求信号をＬレベルにする。
【００２６】（２） チップセレクト信号の該当する
＊ＣＳをアクティブ（Ｌレベル）にする。 （３） （１）および（２）によって該当するＥＥＰＲ
ＯＭ１からリードデータが読みだされる（図１の（ｂ）
のリードサイクル）。
＊ＣＳをアクティブ（Ｌレベル）にする。 （３） （１）および（２）によって該当するＥＥＰＲ
ＯＭ１からリードデータが読みだされる（図１の（ｂ）
のリードサイクル）。
【００２７】（４） リードデータをリードレジスタ
３に保持させ、ライトデータとを比較回路４で比較し、
例えばの一致の比較出力の場合、＊ＷＥをアクティ
ブにしなく、終了する（リードデータとライトデータが
同一であったので、ＥＥＰＲＯＭ１に書き込む必要がな
いので、ライトデータの書き込みを中止する）。
３に保持させ、ライトデータとを比較回路４で比較し、
例えばの一致の比較出力の場合、＊ＷＥをアクティ
ブにしなく、終了する（リードデータとライトデータが
同一であったので、ＥＥＰＲＯＭ１に書き込む必要がな
いので、ライトデータの書き込みを中止する）。
【００２８】（５） 一方、リードデータをリードレ
ジスタ３に保持させ、ライトデータとを比較回路４で比
較し、例えばの不一致の比較出力の場合、（１０）＊
ＷＥをアクティブにし、ライトデータをＥＥＰＲＯＭ
１に書き込む（リードデータとライトデータが同一でな
かったので、ＥＥＰＲＯＭ１に書き込む必要があるの
で、ライトデータを書き込む）。
ジスタ３に保持させ、ライトデータとを比較回路４で比
較し、例えばの不一致の比較出力の場合、（１０）＊
ＷＥをアクティブにし、ライトデータをＥＥＰＲＯＭ
１に書き込む（リードデータとライトデータが同一でな
かったので、ＥＥＰＲＯＭ１に書き込む必要があるの
で、ライトデータを書き込む）。
【００２９】以上によって、データの書き込み要求に対
応して、リードモディファイモードによって、ＥＥＰＲ
ＯＭ１からリードしたリードデータとライトデータとが
一致したときにＥＥＰＲＯＭ１への書き込みを中止し、
一方、不一致のときにライトデータをＥＥＰＲＯＭ１に
書き込む。これにより、ＥＥＰＲＯＭ１への書き込み回
数を必要最小限に削減することが可能となる。
応して、リードモディファイモードによって、ＥＥＰＲ
ＯＭ１からリードしたリードデータとライトデータとが
一致したときにＥＥＰＲＯＭ１への書き込みを中止し、
一方、不一致のときにライトデータをＥＥＰＲＯＭ１に
書き込む。これにより、ＥＥＰＲＯＭ１への書き込み回
数を必要最小限に削減することが可能となる。
【００３０】
【発明の効果】以上説明したように、本発明によれば、
データをＥＥＰＲＯＭ１に書き込む際に同一データの再
書込みを抑止する構成を採用しているため、ＥＥＰＲＯ
Ｍへのデータの書込み回数を必要最小限に削減できる。
これにより、ＥＥＰＲＯＭの書き込み回数を最大限に有
効活用し、低コストで電源切断しても書き込んだデータ
を保持するメモリを実現できる。
データをＥＥＰＲＯＭ１に書き込む際に同一データの再
書込みを抑止する構成を採用しているため、ＥＥＰＲＯ
Ｍへのデータの書込み回数を必要最小限に削減できる。
これにより、ＥＥＰＲＯＭの書き込み回数を最大限に有
効活用し、低コストで電源切断しても書き込んだデータ
を保持するメモリを実現できる。
【図１】本発明の１実施例構成図である。
【図２】本発明のタイムチャートである。
１：ＥＥＰＲＯＭ ２：リード／ライト制御回路 ３：リードレジスタ ４：比較回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 飯島 浩栄 東京都港区新橋５丁目36番11号 いわき電 子株式会社内 (72)発明者 高萩 浩 東京都港区新橋５丁目36番11号 いわき電 子株式会社内 (72)発明者 国井 宣孝 東京都港区新橋５丁目36番11号 いわき電 子株式会社内
Claims (2)
- 【請求項１】電気的にデータを書き込み電源断してもデ
ータを保持し、読み出し可能なＥＥＰＲＯＭ（１）と、 このＥＥＰＲＯＭ（１）から読み出してデータを保持す
るリードレジスタ（３）と、 このリードレジスタ（３）に保持したデータと同じ領域
に書き込もうとするデータとが同一か比較する比較回路
（４）と、 データのＥＥＰＲＯＭ（１）への書込み要求に対応し
て、当該ＥＥＰＲＯＭ（１）から読み出したデータを上
記リードレジスタ（３）に保持させ、当該リードレジス
タ（３）に保持したデータと書き込もうとするデータと
を上記比較回路（４）によって比較して一致する旨の通
知のときに、データをＥＥＰＲＯＭ（１）に書き込むこ
とを中止し、一方、不一致する旨の通知のときにデータ
をＥＥＰＲＯＭ（１）に書き込むリード／ライト制御回
路（２）とを備えたことを特徴とするＥＥＰＲＯＭアク
セス方式。 - 【請求項２】上記ＥＥＰＲＯＭ（１）のリードモディフ
ァイ機能のリードサイクルで読み出したデータを上記リ
ードレジスタ（３）に保持し、続くライトサイクルで上
記不一致のときにのみデータを書き込むように構成した
ことを特徴とする請求項１記載のＥＥＰＲＯＭアクセス
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21241993A JPH0765586A (ja) | 1993-08-27 | 1993-08-27 | Ｅｅｐｒｏｍアクセス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21241993A JPH0765586A (ja) | 1993-08-27 | 1993-08-27 | Ｅｅｐｒｏｍアクセス方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0765586A true JPH0765586A (ja) | 1995-03-10 |
Family
ID=16622281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21241993A Pending JPH0765586A (ja) | 1993-08-27 | 1993-08-27 | Ｅｅｐｒｏｍアクセス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0765586A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003079365A1 (fr) * | 2002-03-20 | 2003-09-25 | Sony Corporation | Circuit de stockage de donnees, procede d'ecriture de donnees dans ce circuit de stockage de donnees, et dispositif de stockage de donnees |
| US7298642B2 (en) | 2004-08-27 | 2007-11-20 | Fujitsu Limited | Magnetic resistance memory and method of writing data |
| JP2008217975A (ja) * | 2008-03-31 | 2008-09-18 | Hitachi Ltd | 半導体装置 |
-
1993
- 1993-08-27 JP JP21241993A patent/JPH0765586A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003079365A1 (fr) * | 2002-03-20 | 2003-09-25 | Sony Corporation | Circuit de stockage de donnees, procede d'ecriture de donnees dans ce circuit de stockage de donnees, et dispositif de stockage de donnees |
| US7376801B2 (en) | 2002-03-20 | 2008-05-20 | Sony Corporation | Power saving data storage circuit, data writing method in the same, and data storage device |
| US7298642B2 (en) | 2004-08-27 | 2007-11-20 | Fujitsu Limited | Magnetic resistance memory and method of writing data |
| JP2008217975A (ja) * | 2008-03-31 | 2008-09-18 | Hitachi Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020145920A1 (en) | Semiconductor memory device | |
| US8914602B2 (en) | Display controller having an embedded non-volatile memory divided into a program code block and a data block and method for updating parameters of the same | |
| US5915080A (en) | Reprogramming device of a flash memory | |
| JPH03252993A (ja) | Ｅ↑２ｐｒｏｍの情報書込み装置 | |
| US6535442B2 (en) | Semiconductor memory capable of debugging an incorrect write to or an incorrect erase from the same | |
| JPH0765586A (ja) | Ｅｅｐｒｏｍアクセス方式 | |
| JPH11213680A (ja) | 半導体記憶装置 | |
| US5479609A (en) | Solid state peripheral storage device having redundent mapping memory algorithm | |
| JPH03138742A (ja) | メモリシステム | |
| JPS63305444A (ja) | 記憶装置 | |
| JPS623520B2 (ja) | ||
| JP2751822B2 (ja) | Ｆｉｆｏメモリ装置のメモリ制御方法 | |
| JPH0581145A (ja) | Ｅｅｐｒｏｍへのデータ書き込み回路 | |
| JPH0391853A (ja) | 不揮発性メモリ回路 | |
| EP0505051A1 (en) | Data storage system with intrinsic burst detection | |
| JP2001067894A (ja) | 半導体記憶装置 | |
| JPH05134928A (ja) | メモリ装置 | |
| JPH0289296A (ja) | 不揮発性メモリ回路 | |
| JPH11328089A (ja) | Ｐｃｉバスインタフェース用デバイスにおけるｉｄ情報書き込み回路 | |
| JPH11184683A (ja) | 電子機器 | |
| JPS6113319B2 (ja) | ||
| JP3041007B2 (ja) | 不揮発性メモリの管理方式 | |
| JPH06342399A (ja) | フラッシュメモリ書き込み方式 | |
| JP2581057B2 (ja) | 評価用マイクロコンピユ−タ | |
| JPH0341538A (ja) | 主記憶装置 |