JP3041007B2 - 不揮発性メモリの管理方式 - Google Patents
不揮発性メモリの管理方式Info
- Publication number
- JP3041007B2 JP3041007B2 JP2017397A JP1739790A JP3041007B2 JP 3041007 B2 JP3041007 B2 JP 3041007B2 JP 2017397 A JP2017397 A JP 2017397A JP 1739790 A JP1739790 A JP 1739790A JP 3041007 B2 JP3041007 B2 JP 3041007B2
- Authority
- JP
- Japan
- Prior art keywords
- nonvolatile memory
- area
- data
- check
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、不揮発性メモリの管理方式に関する。
（従来の技術） 近年、各種情報をディジタルデータとして処理する電
子機器が普及しつつある。
子機器が普及しつつある。
これら電子機器のなかには、例えば自動車電話装置が
記憶されているID番号や短縮番号登録された電話番号な
どのように、一度記憶されたならば電子機器に電源が供
給されない状況にあってもデータが消滅せず、しかも記
憶されたデータが書換え可能であることが要求されるも
のである。
記憶されているID番号や短縮番号登録された電話番号な
どのように、一度記憶されたならば電子機器に電源が供
給されない状況にあってもデータが消滅せず、しかも記
憶されたデータが書換え可能であることが要求されるも
のである。
このような要求のある電子機器においては、電池によ
りバックアップされたRAMやEE-PROM（Electrically Era
sable and Programable ROM;電気的消去可能PROM）等、
データを任意に書換えることができかつ電子機器本体に
電源が供給されていなくともデータを保存可能ないわゆ
る不揮発性メモリ（Non-volatile memory;以下、NVMと
略す。）にデータを記憶することが広く行われてきた。
りバックアップされたRAMやEE-PROM（Electrically Era
sable and Programable ROM;電気的消去可能PROM）等、
データを任意に書換えることができかつ電子機器本体に
電源が供給されていなくともデータを保存可能ないわゆ
る不揮発性メモリ（Non-volatile memory;以下、NVMと
略す。）にデータを記憶することが広く行われてきた。
ところで、これらNVMに記憶されるデータは比較的重
要なデータであることが多く、データの書換えの際にNV
Mが誤動作するようなことがあれば、この電子機器のユ
ーザに様々な被害がもたらされる。
要なデータであることが多く、データの書換えの際にNV
Mが誤動作するようなことがあれば、この電子機器のユ
ーザに様々な被害がもたらされる。
このため、電子機器が起動された時点でこれら重要な
データが記憶されている記憶領域に対して、NVMの動作
が正常であるか否かのチェックを行うことが規定されて
いる電子機器もある。
データが記憶されている記憶領域に対して、NVMの動作
が正常であるか否かのチェックを行うことが規定されて
いる電子機器もある。
このような電子機器におけるNVMの動作チェックで
は、既に記憶されているデータを破壊せずに動作チェッ
クを行わなければならない。
は、既に記憶されているデータを破壊せずに動作チェッ
クを行わなければならない。
次に、記憶されているデータを破壊せずに動作チェッ
クを行うNVMの管理方式の一例を、第４図に示すフロー
チャートを用いて説明する。
クを行うNVMの管理方式の一例を、第４図に示すフロー
チャートを用いて説明する。
まず、NVM上の動作チェックを行おうとするアドレス
（以下、チェックアドレスを呼ぶ。）の初期データをRA
Mへ退避させる（ステップ401）。
（以下、チェックアドレスを呼ぶ。）の初期データをRA
Mへ退避させる（ステップ401）。
次に、この初期データの各ビットを論理反転させて生
成したチェックデータをチェックアドレスに書込む。
（ステップ402）。
成したチェックデータをチェックアドレスに書込む。
（ステップ402）。
この後、チェックアドレスに書込んだチェックデータ
を読出し（ステップ403）、読出したチェックデータとR
AMに格納されている初期データの各ビットを論理反転さ
せたものとを比較する（ステップ404）。
を読出し（ステップ403）、読出したチェックデータとR
AMに格納されている初期データの各ビットを論理反転さ
せたものとを比較する（ステップ404）。
そして、これらのデータを比較したところ両者が一致
するならば、このチェックアドレスは正常に動作するも
のと判断され、RAMに格納されている初期データが再び
チェックアドレスに戻される（ステップ405）。また、
これらのデータが不一致であれば、このチェックアドレ
スにおいてNVMの動作に異常があったと判断され、所定
のエラー処理が行われる。
するならば、このチェックアドレスは正常に動作するも
のと判断され、RAMに格納されている初期データが再び
チェックアドレスに戻される（ステップ405）。また、
これらのデータが不一致であれば、このチェックアドレ
スにおいてNVMの動作に異常があったと判断され、所定
のエラー処理が行われる。
この後、次にチェックするアドレスが残っているか否
かが調べられ（ステップ406）、次にチェックするアド
レスが残っている場合には、次にチェックするアドレス
をチェックアドレスとして（ステップ407）、さらに動
作チェックが続けられる（ステップ401）。また、次に
チェックを行うアドレスがない場合には、全アドレスに
おいて動作が正常であったものとして処理が終了され
る。
かが調べられ（ステップ406）、次にチェックするアド
レスが残っている場合には、次にチェックするアドレス
をチェックアドレスとして（ステップ407）、さらに動
作チェックが続けられる（ステップ401）。また、次に
チェックを行うアドレスがない場合には、全アドレスに
おいて動作が正常であったものとして処理が終了され
る。
従来は、このようにしてNVMの所定の領域の動作チェ
ックを、その領域に記憶されているデータを破壊するこ
となく行っていた。
ックを、その領域に記憶されているデータを破壊するこ
となく行っていた。
ところで、上述したNVMの管理方式では、チェックア
ドレスの初期データをRAMに退避させてからチェックデ
ータをチャックアドレスに書込むことで、NVMに記憶さ
れているデータが破壊されるのを防いでいる。
ドレスの初期データをRAMに退避させてからチェックデ
ータをチャックアドレスに書込むことで、NVMに記憶さ
れているデータが破壊されるのを防いでいる。
しかしながら、ステップ402からステップ404の間で電
子機器の電源を断とされた場合、揮発性のRAMに記憶さ
れているチェックアドレスの初期データは消失してしま
い、NVMのチェックアドレスにはチェックデータが書込
まれたままになるという問題があった。
子機器の電源を断とされた場合、揮発性のRAMに記憶さ
れているチェックアドレスの初期データは消失してしま
い、NVMのチェックアドレスにはチェックデータが書込
まれたままになるという問題があった。
（発明が解決しようとする課題） 上述したように、従来の不揮発性メモリの管理方式で
は、不揮発性メモリの動作チェック中に電子機器の電源
を断とされた場合、そのタイミングによっては不揮発性
メモリの記憶内容が破壊されてしまうという問題があっ
た。
は、不揮発性メモリの動作チェック中に電子機器の電源
を断とされた場合、そのタイミングによっては不揮発性
メモリの記憶内容が破壊されてしまうという問題があっ
た。
本発明はこのような点に対処してなされたもので、不
揮発性メモリの動作チェック中に電源を断とされても不
揮発性メモリの記憶内容を補償できる不揮発性メモリの
管理方式を提供するものである。
揮発性メモリの動作チェック中に電源を断とされても不
揮発性メモリの記憶内容を補償できる不揮発性メモリの
管理方式を提供するものである。
［発明の構成］ （課題を解決するための手段） 本発明は、電子装置の不揮発性メモリの管理方式にお
いて、前記不揮発性メモリの所定の記憶領域の記憶内容
を動作チェックするに際し、前記記憶内容を前記不揮発
性メモリの他の領域である設定領域に格納する格納手段
と、前記所定の記憶領域の一部の記憶内容がビット反転
していることを示すフラグを設定し、該フラグの設定値
を前記不揮発性メモリの設定領域に格納する格納手段
と、前記所定の記憶領域の記憶内容を他の揮発性メモリ
に退避する手段と、前記所定の記憶領域の一部の記憶内
容をビット反転して前記所定の記憶領域に書込む手段
と、前記書込み手段により書込まれた前記ビット反転し
た記憶内容を読出す手段と、前記読出した記憶内容と前
記他の揮発性メモリに退避させた記憶内容をビット反転
したものとを比較する比較手段と、前記比較手段による
比較結果が一致した場合、前記他の揮発性メモリに退避
した記憶内容を前記不揮発性メモリの所定の記憶領域に
書込む手段と、前記他の揮発性メモリに退避した記憶内
容を前記不揮発性メモリの所定の記憶領域に書込んだ
後、前記不揮発性メモリの設定領域に格納した前記フラ
グの設定値をリセットする手段と、前記不揮発性メモリ
の動作チェック中に外部からの電源供給が絶たれた後に
電源が供給され回復したとき、前記ビット反転を示すフ
ラグがセットされているか否かを判定する判定手段と、
前記判定手段により前記ビット反転を示すフラグがセッ
トされていると判定した場合、前記不揮発性メモリの設
定領域に格納されている記憶内容を前記不揮発性メモリ
の所定の記憶領域に書込む手段と、前記不揮発性メモリ
の設定領域に格納されている記憶内容を前記所定の記憶
領域に書込んだ後、前記不揮発性メモリの設定領域に格
納されたフラグの設定値をリセットする手段とを有する
ことを特徴とする。
いて、前記不揮発性メモリの所定の記憶領域の記憶内容
を動作チェックするに際し、前記記憶内容を前記不揮発
性メモリの他の領域である設定領域に格納する格納手段
と、前記所定の記憶領域の一部の記憶内容がビット反転
していることを示すフラグを設定し、該フラグの設定値
を前記不揮発性メモリの設定領域に格納する格納手段
と、前記所定の記憶領域の記憶内容を他の揮発性メモリ
に退避する手段と、前記所定の記憶領域の一部の記憶内
容をビット反転して前記所定の記憶領域に書込む手段
と、前記書込み手段により書込まれた前記ビット反転し
た記憶内容を読出す手段と、前記読出した記憶内容と前
記他の揮発性メモリに退避させた記憶内容をビット反転
したものとを比較する比較手段と、前記比較手段による
比較結果が一致した場合、前記他の揮発性メモリに退避
した記憶内容を前記不揮発性メモリの所定の記憶領域に
書込む手段と、前記他の揮発性メモリに退避した記憶内
容を前記不揮発性メモリの所定の記憶領域に書込んだ
後、前記不揮発性メモリの設定領域に格納した前記フラ
グの設定値をリセットする手段と、前記不揮発性メモリ
の動作チェック中に外部からの電源供給が絶たれた後に
電源が供給され回復したとき、前記ビット反転を示すフ
ラグがセットされているか否かを判定する判定手段と、
前記判定手段により前記ビット反転を示すフラグがセッ
トされていると判定した場合、前記不揮発性メモリの設
定領域に格納されている記憶内容を前記不揮発性メモリ
の所定の記憶領域に書込む手段と、前記不揮発性メモリ
の設定領域に格納されている記憶内容を前記所定の記憶
領域に書込んだ後、前記不揮発性メモリの設定領域に格
納されたフラグの設定値をリセットする手段とを有する
ことを特徴とする。
（作用） 本発明では、不揮発性メモリの記憶内容のチェックを
する際に、チェックをする記憶領域に関する情報が、不
揮発性メモリの所定の設定領域に設定される。
する際に、チェックをする記憶領域に関する情報が、不
揮発性メモリの所定の設定領域に設定される。
従って、チェック中に電源を断とされてチェックして
いた記憶領域内のデータが不正なままとなっても、次に
起動された際に、設定領域に設定された情報に基づいて
正しいデータに補償できる。
いた記憶領域内のデータが不正なままとなっても、次に
起動された際に、設定領域に設定された情報に基づいて
正しいデータに補償できる。
（実施例） 以下、本発明の実施例を図面を用いて説明する。
第１図は本発明の一実施例に係わる不揮発性メモリ
（以下、NVMと略す。）の管理方式におけるメモリ配置
を示す図である。
（以下、NVMと略す。）の管理方式におけるメモリ配置
を示す図である。
同図において、10はEE-PROMや電池によりバックアッ
プされたRAMなど８ビットのデータを任意のアドレスに
リード・ライト可能なNVM、20は同様に、８ビットのデ
ータを任意のアドレスにリード・ライト可能な揮発性の
RAMである。
プされたRAMなど８ビットのデータを任意のアドレスに
リード・ライト可能なNVM、20は同様に、８ビットのデ
ータを任意のアドレスにリード・ライト可能な揮発性の
RAMである。
NVM10には、常時保持されている必要のあるデータが
記憶されている。
記憶されている。
NVM10に記憶されているデータの中で特に重要なデー
タ、たとえば無線電話装置におけるID番号などはデータ
領域11に記憶されており、電子機器の信頼性を確保する
ため電子機器の起動毎にデータ領域11に対して動作チェ
ックが行われる。
タ、たとえば無線電話装置におけるID番号などはデータ
領域11に記憶されており、電子機器の信頼性を確保する
ため電子機器の起動毎にデータ領域11に対して動作チェ
ックが行われる。
この動作チェック時の作業領域として、NVM10に設定
領域12が、またRAM20に初期データ退避領域21が設けら
れている。
領域12が、またRAM20に初期データ退避領域21が設けら
れている。
なお、CAはデータ領域11内のチェックを行うアドレ
ス、DTはアドレスCAに記憶されている初期データ、SA1
〜SA3は設定領域12に設定されている各データのアドレ
スを示す。
ス、DTはアドレスCAに記憶されている初期データ、SA1
〜SA3は設定領域12に設定されている各データのアドレ
スを示す。
このように配置されたメモリを用いたNVMの動作チェ
ックを行う手順を第２図に示すフローチャートに従って
説明する。
ックを行う手順を第２図に示すフローチャートに従って
説明する。
まず、チェックアドレスCAに記憶されている初期デー
タDTを初期データ格納アドレスSA2に格納する（ステッ
プ201）。
タDTを初期データ格納アドレスSA2に格納する（ステッ
プ201）。
次いで、チェックアドレスCAのアドレス値をチェック
アドレス値格納アドレスSA3に格納する（ステップ20
2）。
アドレス値格納アドレスSA3に格納する（ステップ20
2）。
また、チェックアドレスCAのデータが反転しているこ
とを示す反転中フラグをデータ反転中フラグ格納アドレ
スSA1にセットする（ステップ203）。これは、データ反
転中フラグ格納アドレスSA1に例えば“01H"を格納する
ことで行われる。
とを示す反転中フラグをデータ反転中フラグ格納アドレ
スSA1にセットする（ステップ203）。これは、データ反
転中フラグ格納アドレスSA1に例えば“01H"を格納する
ことで行われる。
以上の操作により、初期データとチェックアドレス値
とデータ反転中フラグから構成されるチェックアドレス
情報がNVM10の設定領域12に設定される。
とデータ反転中フラグから構成されるチェックアドレス
情報がNVM10の設定領域12に設定される。
さらに、初期データDTはRAM20の初期データ退避領域2
1に退避される（ステップ204）。
1に退避される（ステップ204）。
この後、チェックアドレスCAに初期データDTの各ビッ
トを論理反転させたチェックデータを書込む（ステップ
205）。これは、チェックアドレスCAの初期データDTが
例えば“10101111B"ならば、各ビットを論理反転させた
“01010000B"がチェックアドレスCAに書込まれる。
トを論理反転させたチェックデータを書込む（ステップ
205）。これは、チェックアドレスCAの初期データDTが
例えば“10101111B"ならば、各ビットを論理反転させた
“01010000B"がチェックアドレスCAに書込まれる。
そして、チェックアドレスCAに書込まれたチェックデ
ータを読出し（ステップ206）、読出したチェックアド
レスと初期データ退避領域21に退避されている初期デー
タDTの各ビットを論理反転させたものとを比較する（ス
テップ207）。これは、チェックアドレスCAに書込まれ
たチェックデータが初期データDT（“10101111B"）の各
ビットを論理反転させたもの（“01010000B"）なので、
このアドレスの動作が正常であれば読出したチェックデ
ータも“01010000B"である。従って、読出したチェック
データと初期データ退避領域21に退避されている初期デ
ータDTの各ビットを論理反転させたもの（“01010000
B"）とを比較し、両者が一致する場合にはチェックアド
レスCAの動作は正常であると判断し、初期データ退避領
域21に退避されている初期データDTをチェックアドレス
CAに戻す（ステップ208）。
ータを読出し（ステップ206）、読出したチェックアド
レスと初期データ退避領域21に退避されている初期デー
タDTの各ビットを論理反転させたものとを比較する（ス
テップ207）。これは、チェックアドレスCAに書込まれ
たチェックデータが初期データDT（“10101111B"）の各
ビットを論理反転させたもの（“01010000B"）なので、
このアドレスの動作が正常であれば読出したチェックデ
ータも“01010000B"である。従って、読出したチェック
データと初期データ退避領域21に退避されている初期デ
ータDTの各ビットを論理反転させたもの（“01010000
B"）とを比較し、両者が一致する場合にはチェックアド
レスCAの動作は正常であると判断し、初期データ退避領
域21に退避されている初期データDTをチェックアドレス
CAに戻す（ステップ208）。
なお、比較の結果が不一致であった場合は、所定のエ
ラー処理が行われる。
ラー処理が行われる。
この後、データ反転中フラグをリセットする。これ
は、データ反転中フラグ格納アドレスSA1に例えば“00
H"を格納することで行われる。
は、データ反転中フラグ格納アドレスSA1に例えば“00
H"を格納することで行われる。
そして、次にチェックを行うアドレスが残っているか
否かが調べられる（ステップ210）。
否かが調べられる（ステップ210）。
調べた結果、チェックを行うアドレスが残っていれ
ば、次のチェックアドレスを設定し（ステップ211）、
そのチェックアドレスの動作チェックが行われる（ステ
ップ201）。なお、チェックを行うアドレスが残ってい
ない場合は正常終了となる。
ば、次のチェックアドレスを設定し（ステップ211）、
そのチェックアドレスの動作チェックが行われる（ステ
ップ201）。なお、チェックを行うアドレスが残ってい
ない場合は正常終了となる。
上述した動作チェックのフローにおいて、ステップ20
5からステップ207の間で電子機器の電源を断とされた場
合、チェックアドレスCAにはチェックデータが書込まれ
たままとなってしまう。
5からステップ207の間で電子機器の電源を断とされた場
合、チェックアドレスCAにはチェックデータが書込まれ
たままとなってしまう。
しかしながら、NVM10の設定領域12にはチェックアド
レス補償情報が設定されているので、これに基づいてチ
ェックアドレスCAのデータを初期データDTに補償するこ
とができる。
レス補償情報が設定されているので、これに基づいてチ
ェックアドレスCAのデータを初期データDTに補償するこ
とができる。
第３図はチェックアドレスCAのデータをチェックアド
レス補償情報に基づいて補償する手順を示すフローチャ
ートである。
レス補償情報に基づいて補償する手順を示すフローチャ
ートである。
まず、NVM10の設定領域12のデータ反転中フラグ格納
アドレスSA1の内容が読出されてデータ反転中フラグが
セットされているか否が調べられる。（ステップ30
1）。
アドレスSA1の内容が読出されてデータ反転中フラグが
セットされているか否が調べられる。（ステップ30
1）。
その結果、データ反転中フラグがセットされている
（データ反転中フラグ格納アドレスSA1の内容が“01
H"）ならば、初期データ格納アドレスSA2に格納されて
いる初期データDTを、チェックアドレス値格納アドレス
SA3に格納されているアドレス値が示すチェックアドレ
スCAに戻す（ステップ302）。なお、データ反転中フラ
グがリセットされている（データ反転中フラグ格納アド
レスSA1の内容が“00H"）ならば、チェックアドレスCA
に記憶されているデータは破壊されていないので、処理
を終了する。
（データ反転中フラグ格納アドレスSA1の内容が“01
H"）ならば、初期データ格納アドレスSA2に格納されて
いる初期データDTを、チェックアドレス値格納アドレス
SA3に格納されているアドレス値が示すチェックアドレ
スCAに戻す（ステップ302）。なお、データ反転中フラ
グがリセットされている（データ反転中フラグ格納アド
レスSA1の内容が“00H"）ならば、チェックアドレスCA
に記憶されているデータは破壊されていないので、処理
を終了する。
次いで、データ反転中フラグをリセットする（ステッ
プ303）。これは、ステップ209と同様にデータ反転中フ
ラグ格納アドレスSA1に“00H"を書込むことで行われ
る。
プ303）。これは、ステップ209と同様にデータ反転中フ
ラグ格納アドレスSA1に“00H"を書込むことで行われ
る。
従って、動作チェック中に電源を断とされてNVM10に
記憶されているデータが不正となった場合でも、NVM10
の設定領域12にチェックアドレス情報が格納されている
ので、これに基づいてチェックアドレスCAのデータを初
期データDTに補償することができる。
記憶されているデータが不正となった場合でも、NVM10
の設定領域12にチェックアドレス情報が格納されている
ので、これに基づいてチェックアドレスCAのデータを初
期データDTに補償することができる。
なお、上述の実施例ではチェックを行うブロックを１
アドレスごととして説明したが、本発明はこれに限定さ
れるものではなく、データ領域11を複数のアドレスから
なるブロックに分割して動作チェックを行ってもよい。
アドレスごととして説明したが、本発明はこれに限定さ
れるものではなく、データ領域11を複数のアドレスから
なるブロックに分割して動作チェックを行ってもよい。
また、本実施例では８ビットのデータを扱う電子機器
の例で説明したが、16ビットなど８ビット以外のデータ
を扱う電子機器であっても同様に適用することができ
る。
の例で説明したが、16ビットなど８ビット以外のデータ
を扱う電子機器であっても同様に適用することができ
る。
また、チェックデータに初期データの各ビットを論理
反転させたものを用いたが、他のビットパターンで構成
されるチェックデータを用いてもよい。
反転させたものを用いたが、他のビットパターンで構成
されるチェックデータを用いてもよい。
さらに、本実施例ではRAM上に退避させた初期データ
をチェックアドレスに戻しているが、RAMを用いずにNVM
の設定領域に設定される初期データをチェックアドレス
に戻すようにしてもよい。
をチェックアドレスに戻しているが、RAMを用いずにNVM
の設定領域に設定される初期データをチェックアドレス
に戻すようにしてもよい。
［発明の効果］ 以上述べたように本発明では、不揮発性メモリのチェ
ックする記憶領域に関する情報が、不揮発性メモリの所
定の設定領域に設定される。
ックする記憶領域に関する情報が、不揮発性メモリの所
定の設定領域に設定される。
従って、チェック中に電源を断とされて不揮発性メモ
リのチェックしている記憶領域内の記憶内容が不正のま
まとなった場合であっても、次に起動された際に設定領
域に設定されている情報に基づいて記憶領域内の内容を
正しく補償することができる。
リのチェックしている記憶領域内の記憶内容が不正のま
まとなった場合であっても、次に起動された際に設定領
域に設定されている情報に基づいて記憶領域内の内容を
正しく補償することができる。
第１図は本発明の一実施例に係わる不揮発性メモリの管
理方式におけるメモリ配置を示す図、第２図は該実施例
における不揮発性メモリの動作チェックを行う手順を示
すフローチャート、第３図は該実施例における不揮発性
メモリのデータの補償を行う手順を示すフローチャー
ト、第４図は従来例の不揮発性メモリの動作チェックの
手順を示す図である。 10……NVM、11……データ領域、12……設定領域、20…
…RAM、21……退避領域、CA……チェックアドレス、DT
……初期データ、SA1……データ反転中フラグ格納アド
レス、SA2……初期データ格納アドレス、SA3……チェッ
クアドレス値格納アドレス。
理方式におけるメモリ配置を示す図、第２図は該実施例
における不揮発性メモリの動作チェックを行う手順を示
すフローチャート、第３図は該実施例における不揮発性
メモリのデータの補償を行う手順を示すフローチャー
ト、第４図は従来例の不揮発性メモリの動作チェックの
手順を示す図である。 10……NVM、11……データ領域、12……設定領域、20…
…RAM、21……退避領域、CA……チェックアドレス、DT
……初期データ、SA1……データ反転中フラグ格納アド
レス、SA2……初期データ格納アドレス、SA3……チェッ
クアドレス値格納アドレス。
フロントページの続き (56)参考文献 特開 昭57−205900（ＪＰ，Ａ) 特開 昭63−219090（ＪＰ，Ａ) 特開 昭59−58699（ＪＰ，Ａ) 特開 平２−122350（ＪＰ，Ａ) 特開 平３−110650（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 12/16 340
Claims (5)
- 【請求項１】電子装置の不揮発性メモリの管理方式にお
いて、 前記不揮発性メモリの所定の記憶領域の記憶内容を動作
チェックするに際し、 前記記憶内容を前記不揮発性メモリの他の領域である設
定領域に格納する格納手段と、 前記所定の記憶領域の一部の記憶内容がビット反転して
いることを示すフラグを設定し、該フラグの設定値を前
記不揮発性メモリの設定領域に格納する格納手段と、 前記所定の記憶領域の記憶内容を他の揮発性メモリに退
避する手段と、 前記所定の記憶領域の一部の記憶内容をビット反転して
前記所定の記憶領域に書込む手段と、 前記書込み手段により書込まれた前記ビット反転した記
憶内容を読出す手段と、 前記読出した記憶内容と前記他の揮発性メモリに退避さ
せた記憶内容をビット反転したものとを比較する比較手
段と、 前記比較手段による比較結果が一致した場合、前記他の
揮発性メモリに退避した記憶内容を前記不揮発性メモリ
の所定の記憶領域に書込む手段と、 前記他の揮発性メモリに退避した記憶内容を前記不揮発
性メモリの所定の記憶領域に書込んだ後、前記不揮発性
メモリの設定領域に格納した前記フラグの設定値をリセ
ットする手段と、 前記不揮発性メモリの動作チェック中に外部からの電源
供給が絶たれた後に電源が供給され回復したとき、前記
ビット反転を示すフラグがセットされているか否かを判
定する判定手段と、 前記判定手段により前記ビット反転を示すフラグがセッ
トされていると判定した場合、前記不揮発性メモリの設
定領域に格納されている記憶内容を前記不揮発性メモリ
の所定の記憶領域に書込む手段と、 前記不揮発性メモリの設定領域に格納されている記憶内
容を前記所定の記憶領域に書込んだ後、前記不揮発性メ
モリの設定領域に格納されたフラグの設定値をリセット
する手段と を具備することを特徴とする不揮発性メモリの管理方
式。 - 【請求項２】不揮発性メモリは、EE-PROM（Electricall
y Erasable and Programable ROM）であることを特徴と
する請求項１記載の不揮発性メモリの管理方式。 - 【請求項３】電子装置は、無線電話装置であることを特
徴とする請求項１記載の不揮発性メモリの管理方式。 - 【請求項４】動作チェックは所定のチェックデータを不
揮発性メモリに入出力して行うことを特徴とする請求項
１記載の不揮発性メモリの管理方式。 - 【請求項５】動作チェックの行われる領域は１アドレス
から構成されることを特徴とする請求項１記載の不揮発
性メモリの管理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017397A JP3041007B2 (ja) | 1990-01-25 | 1990-01-25 | 不揮発性メモリの管理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017397A JP3041007B2 (ja) | 1990-01-25 | 1990-01-25 | 不揮発性メモリの管理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03220652A JPH03220652A (ja) | 1991-09-27 |
| JP3041007B2 true JP3041007B2 (ja) | 2000-05-15 |
Family
ID=11942861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017397A Expired - Fee Related JP3041007B2 (ja) | 1990-01-25 | 1990-01-25 | 不揮発性メモリの管理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3041007B2 (ja) |
-
1990
- 1990-01-25 JP JP2017397A patent/JP3041007B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03220652A (ja) | 1991-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6931582B2 (en) | Memory card and memory controller | |
| US7849382B2 (en) | Memory control circuit, nonvolatile storage apparatus, and memory control method | |
| EP2092530B1 (en) | Method and device for reconfiguration of reliability data in flash eeprom storage pages | |
| US7330995B2 (en) | Nonvolatile memory apparatus which prevents destruction of write data caused by power shutdown during a writing process | |
| JP4534498B2 (ja) | 半導体装置およびその起動処理方法 | |
| JP2990181B1 (ja) | フラッシュメモリ、フラッシュメモリを備えたマイクロコンピュータおよびフラッシュメモリへのプログラム格納方法 | |
| JP2002351685A (ja) | 不揮発性メモリのデータ更新方法及び制御装置 | |
| US7903474B2 (en) | Redundant purge for flash storage device | |
| JP2830308B2 (ja) | 情報処理装置 | |
| US6546517B1 (en) | Semiconductor memory | |
| JP4158526B2 (ja) | メモリカード及びメモリへのデータ書き込み方法 | |
| US5956352A (en) | Adjustable filter for error detecting and correcting system | |
| US20040230879A1 (en) | Apparatus and method for responding to data retention loss in a non-volatile memory unit using error checking and correction techniques | |
| JP3981268B2 (ja) | 不揮発性メモリ及びそのデータ更新方法 | |
| JP3041007B2 (ja) | 不揮発性メモリの管理方式 | |
| JPH10124403A (ja) | ブロック消去型フラッシュメモリの書込み方法 | |
| JP2002244932A (ja) | 制御装置 | |
| US20070088905A1 (en) | System and method for purging a flash storage device | |
| JP4031693B2 (ja) | 不揮発性メモリおよびこれを有したデータ記憶装置 | |
| US7849279B2 (en) | Method for the secure updating data areas in non volatile memory, device to perform such a method | |
| JP3769395B2 (ja) | 不揮発性メモリを使用した外部記憶装置 | |
| JPH04162300A (ja) | 半導体メモリ | |
| JP2005056144A (ja) | フラッシュメモリ搭載電子装置、そのメモリデータ管理方法およびプログラム | |
| JP3314719B2 (ja) | フラッシュｅｅｐｒｏｍとその試験方法 | |
| JPH0728707A (ja) | 不揮発性メモリのデ−タ保護方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |