JP4158526B2 - メモリカード及びメモリへのデータ書き込み方法 - Google Patents
メモリカード及びメモリへのデータ書き込み方法 Download PDFInfo
- Publication number
- JP4158526B2 JP4158526B2 JP2003003016A JP2003003016A JP4158526B2 JP 4158526 B2 JP4158526 B2 JP 4158526B2 JP 2003003016 A JP2003003016 A JP 2003003016A JP 2003003016 A JP2003003016 A JP 2003003016A JP 4158526 B2 JP4158526 B2 JP 4158526B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- writing
- block
- error
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
【発明の属する技術分野】
本発明は、書き換え可能な不揮発性メモリへのデータ書き込み時のエラー処理に特徴を有するメモリカードおよびメモリへのデータ書き込み方法に関する。
【0002】
【従来の技術】
近年、デジタル情報を保存する記憶装置として、書き換え可能な不揮発性メモリを搭載したメモリカードや機器が広まってきている。特にメモリカードは、小型かつ耐震性に優れるため、今後、益々携帯機器で多用されることが期待されている。
【0003】
書き換え可能な不揮発性メモリの代表的なものにNAND型フラッシュメモリ(以下、フラッシュメモリと称す)がある。フラッシュメモリはブロック単位でその使用、未使用が管理されており、例えば、未使用のブロックに対しては管理データとして“1 ”が書き込まれ、データの書き込みを行った場合に、管理データを“1 ”から“0 ”に書き換える。
【0004】
また、一般的に、フラッシュメモリは、正常に書き込まれない場合が希に存在する。このため、フラッシュメモリには、正常書き込みであったか、または異常書き込みであったかを示すステータスをリード(読み出し)する機能が備わっており、データの書き込み後、このステータスをリードすることによって、書き込みが正常に行なわれたか否かを判別することが必要である。書き込みエラーが発生した場合は、そのブロックが再び書き込みブロックとして選択されないようにするために、対応するブロックの管理データを“1 ”から“0 ”に書き換えを行う。
【0005】
以上のような、フラッシュメモリの書き込みエラーに関するものは、特許文献1に記載されたものが知られている。
【0006】
【特許文献1】
特開2002−108720号公報(段落0003〜0004)
【0007】
【発明が解決しようとする課題】
従来のフラッシュメモリは、1つのセルに“0”または“1”の2値のデータを書き込んでいたが、近年、“00”、“01 ”、“10”または“11 ”の4値或いはそれ以上の多値のデータを書き込むフラッシュメモリが開発され、一部では実用化が開始されている。多値のフラッシュメモリは、同容量の2値のフラッシュメモリに比べて小面積で構成することができ、フラッシュメモリの低コスト化を図ることができるため、今後、フラッシュメモリの多値化が進むものと考えられる。しかし、多値のフラッシュメモリは、従来の2値のフラッシュメモリに比べて、書き込み時にエラーとなる確率が高い。このため、従来通りに書き込みを行うと、頻繁に書き込みエラーとなり、また、不良ブロックが大量に生成されてしまう可能性があった。
【0008】
本発明は上記の課題を解決するためになされたもので、書き込みエラーの頻度を下げ、不良ブロックの生成を低減可能なメモリカード及びメモリへのデータ書き込み方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
この課題を解決するために、本発明のメモリカードは、書き換え可能な不揮発性メモリを搭載したメモリカードであって、不揮発性メモリのデータ書き込み状態を管理する管理テーブルと、不揮発性メモリへデータを書き込む手段と、データの書き込みが正常に実行されたか否かを判定する判定手段と、判定手段によってデータの書き込みが正常に実行されたと判断された場合に、書き込みを行ったブロックの再書き込みを禁止するよう管理テーブルを更新し正常終了する手段と、判定手段によってデータの書き込みが正常に実行されなかったと判断された場合に、不揮発性メモリの異なるブロックへデータの書き込みをリトライする手段と、リトライによるデータの書き込みが判定手段により正常に実行されなかったと判断された場合はリトライの時に書き込みを行ったブロックからデータを読み出し誤り訂正を行う誤り訂正手段と、誤り訂正手段によって訂正能力を超えるエラーと判断された場合のみリトライに使用したブロックを不良ブロックとして管理テーブルを更新し、訂正能力内のエラーと判断された場合には不良ブロックとせずにエラー終了する手段を有するものである。
【0010】
これにより、リトライ処理を行うことでエラー終了発生の頻度を下げ、また誤り訂正不可能な場合のみ不良ブロックとすることで不良ブロックの増大を防止することができる。
【0011】
【発明の実施の形態】
本発明の請求項1に記載の発明は、書き換え可能な不揮発性メモリを搭載したメモリカードであって、前記不揮発性メモリのデータ書き込み状態を管理する管理テーブルと、前記管理テーブルに基づき前記不揮発性メモリへデータを書き込む手段と、前記データの書き込みが正常に実行されたか否かを判定する判定手段と、前記判定手段によって前記データの書き込みが正常に実行されたと判断された場合に、書き込みを行ったブロックの再書き込みを禁止するよう前記管理テーブルを更新し正常終了する手段と、前記判定手段によって前記データの書き込みが正常に実行されなかったと判断された場合に、前記不揮発性メモリの異なるブロックへデータの書き込みをリトライする手段と、前記リトライによるデータの書き込みが前記判定手段により正常に実行されなかったと判断された場合は、前記リトライの時に書き込みを行ったブロックからデータを読み出し誤り訂正を行う誤り訂正手段と、前記誤り訂正手段によって訂正能力を超えるエラーと判断された場合のみリトライに使用したブロックを不良ブロックとして前記管理テーブルを更新し、訂正能力内のエラーと判断された場合には不良ブロックとせずにエラー終了する手段を有するメモリカードである。
【0012】
また、本発明の請求項2に記載の発明は、書き換え可能な不揮発性メモリへのデータ書き込み方法であって、前記不揮発性メモリのデータ書き込み状態を管理する管理テーブルに基づき、前記不揮発性メモリへデータを書き込むステップと、前記データの書き込みが正常に実行されたか否かを判定する判定ステップと、前記判定ステップによって前記データの書き込みが正常に実行されたと判断された場合に、書き込みを行ったブロックの再書き込みを禁止するよう前記管理テーブルを更新し正常終了するステップと、前記判定ステップによって前記データの書き込みが正常に実行されなかったと判断された場合に、前記不揮発性メモリの異なるブロックへデータの書き込みをリトライするステップと、前記リトライによるデータの書き込みが前記判定ステップにより正常に実行されなかったと判断された場合は、前記リトライの時に書き込みを行ったブロックからデータを読み出し誤り訂正を行う誤り訂正ステップと、前記誤り訂正ステップによって訂正能力を超えるエラーと判断された場合のみリトライに使用したブロックを不良ブロックとして前記管理テーブルを更新し、訂正能力内のエラーと判断された場合には不良ブロックとせずにエラー終了するステップを有するメモリへのデータ書き込み方法である。
【0013】
これにより、データ書き込みが異常の場合にリトライ処理を行うことでエラー終了発生の頻度を下げ、またリトライ処理後もデータ書き込みが異常であっても誤り訂正不可能な場合のみ不良ブロックとすることで不良ブロックの増大を防止するという作用を有する。
【0014】
以下、本発明の実施の形態について、図面を参照して説明する。
【0015】
(実施の形態)
図1は、本発明の実施の形態によるメモリカードの構成を示すブロック図である。
【0016】
図1において、メモリカード1は、例えばディジタル・スチル・カメラ、パーソナルコンピュータ等の電子機器(図示せず)に装着して使用されるものであり、ホストインタフェース2と、コントローラ3と、RAM4と、インストラクションROM5と、バッファメモリ6と、書き換え可能な不揮発性メモリとして、例えばフラッシュメモリ7から構成される。
【0017】
ホストインタフェース2は、メモリカード1が装着される電子機器本体(以下、ホストと称する)とのインタフェースを行うブロックであり、フラッシュメモリ7に読み書きするデータや各種制御のためのコマンドやクロックを送受信する。
【0018】
コントローラ3は、メモリカード1全体を制御するブロックであり、マイクロプロセッサ(以下、MPUと称する)31を有している。MPU31は、インストラクションROM5に格納されている制御プログラムに従って、RAM4、フラッシュメモリ7、バッファメモリ6の制御を行う。
【0019】
インストラクションROM5は、読み出し専用の不揮発性メモリであり、MPU31の制御プログラムが格納されている。
【0020】
RAM4は、揮発性メモリであり、コントローラ3の作業用領域であるワークRAM41と、ブロック管理テーブル42から構成されている。ブロック管理テーブル42は、フラッシュメモリ7の使用状態を管理するテーブルであり、その一例を図2に示す。
【0021】
一般にフラッシュメモリ7の物理上のブロック(以下、物理ブロックと称す)への読み書きは、ホストから与えられる論理上のブロック(以下、論理ブロックと称す)のアドレスを指定して行われる。ブロック管理テーブル42の1つの役割は、この論理ブロックのアドレス(論理アドレス)を物理ブロックのアドレス(物理ブロック)に変換するものである。
【0022】
図2では、ブロックアドレスである物理アドレスと論理アドレスの対応関係と、その物理アドレス(アドレスで指定されるブロック)の使用の有無を示している。
【0023】
例えば、図2に示すように、物理ブロックの使用の有無、及び各物理ブロックに割り当てられた論理アドレスの番号が書かれている。使用の有無を示す欄で“0”、すなわち使用済みであるにもかかわらず、論理アドレスが書かれていない場合(図2の例では、物理アドレス「6」)は、その物理ブロックは不良ブロックであることを示しており、書き込みアドレスとして選択されることはない。
【0024】
バッファメモリ6は、ホストから転送されてきたデータを一時的に保持するメモリである。また、フラッシュメモリ7は、ホストから転送されたデータを書き込むメモリである。
【0025】
以上のように構成されたメモリカード1のデータ書き込み処理について、図3に示すフローチャートを参照して説明する。図3に示されるフローチャートは、コントローラ3により実行されるものである。
【0026】
まず、ステップ1として、コントローラ3は、ホストインタフェース2を介して、ホストからの書き込みコマンドを受けると、ホストから送られてくるデータをバッファメモリ6に一時的に保持し、ブロック単位でフラッシュメモリ7へデータの転送を行なう。
【0027】
次に、ステップ2として、MPU31はブロック管理テーブル42に書き込まれているブロック管理データを参照し、書き込み可能な物理アドレス、すなわち管理データ(使用の有無)が“1”の物理アドレス(未使用の物理アドレス)をサーチする。
【0028】
次に、ステップ3として、ステップ2でサーチされた物理アドレスに書き込みを行なう。このステップ3がデータを書き込む手段またはデータを書き込むステップに相当する。
【0029】
次に、ステップ4として、フラッシュメモリ7に対してステータス・リードコマンドを発行し、フラッシュメモリ7からの応答からデータ書き込みの処理ステータスが正常に行われたか否かを判別する。このステップ4が判定手段または判定ステップに相当する。
【0030】
ステップ4において、データ書き込みが正常に行われたと判断された場合には、ステップ5として、ブロック管理テーブル42上の対応する管理データを“1”から“0”に書き換えるとともに、論理ブロック番号(論理アドレス)を書き込み、書き込みを正常終了する(ステップ6)。このステップ5,6が正常終了する手段または正常終了するステップに相当する。
【0031】
一方、ステップ4において、データ書き込みが正常に行われなかったと判断された場合には、ステップ7として、この書き込み処理がリトライ処理であったか否かを判定する。リトライ処理でなかった場合には、1回目のリトライ処理を実行するためにステップ2に移行する。このステップ2に移行し、再度ステップ2,3を実行するステップ7,2,3がリトライする手段またはリトライするステップに相当する。
【0032】
ステップ7において、リトライ処理と判断された場合は、ステップ8として、リトライ処理でデータ書き込みをした物理ブロックからデータの読み出しを行い、データの誤り検出を行う。そして、データの誤りが訂正できるか否かを判断し、訂正可能と判断した場合には、ブロック管理テーブル42を更新することなくエラー終了する(ステップ10)。このステップ8が誤り訂正手段または誤り訂正ステップに相当する。
【0033】
一方、ステップ8において、訂正不可能と判断された場合には、ステップ9として、ブロック管理テーブル42上の対応する管理データを“1”から“0”に書き換え、書き込みをエラー終了する(ステップ10)。この場合、論理アドレスの書き込みは行われない。このステップ9,10がエラー終了する手段またはエラー終了するステップに相当する。
【0034】
以上のように本実施の形態によれば、ステップ4でステータスリード書き込みが異常の場合にリトライ処理を行うので、ホストからの書き込み指示に対してエラー終了する頻度を低減することができる。また、ステップ8でデータを読み出し誤り訂正が不可能な場合のみ不良ブロック処理(BB処理)を行うので、不良ブロックの増大を防止することができる。また、ステップ8で誤り訂正可能な場合でもエラー終了させることで、書き込みの品質を保証することができる。
【0035】
なお、上記実施の形態では、不揮発性メモリを搭載したメモリカードに実施した場合について説明したが、その他、例えば電子機器が内蔵する不揮発性メモリに対しても、同様に実施可能であり、本発明はメモリカードに限るものではないことは言うまでもない。
【0036】
【発明の効果】
以上のように本発明によれば、多値のフラッシュメモリのような書き込みエラーが発生しやすい不揮発性メモリであっても、リトライ処理を行うことで、ホストからの書き込み指示に対してエラー終了する頻度を下げることが可能となる。また、リトライ処理を繰り返すと、不良ブロックが増大する可能性があるが、誤り訂正不可能な場合のみを不良ブロックとして登録することで、ブロックの不良ブロックの増大を防止し、不揮発性メモリの寿命の低下を回避することが可能である。また、誤り訂正可能なエラーを含んだデータは、他ブロックの書き込みのストレス等によって誤り訂正が行えないエラーとなる可能性があるが、例え、誤り訂正が可能であってもエラー終了させることにより、書き込み終了時点でエラーを含んだデータを不揮発性メモリ内に残さないようにすることで、他ブロックの書き込みのストレスに強いメモリカードとすることが可能である。
【0037】
以上より、本発明を用いることにより、多値のフラッシュメモリ等の書き込みエラーの頻度が高い不揮発性メモリを用いてメモリカードを構成することができ、メモリカードの低コスト化を図ることが可能となる。
【図面の簡単な説明】
【図1】本発明の実施の形態によるメモリカードの構成を示すブロック図
【図2】同メモリカードにおけるブロック管理テーブルの構成と管理データの一例を示す図
【図3】同メモリカードにおける書き込み処理の動作を示すフローチャート
【符号の説明】
1 メモリカード
2 ホストインタフェース
3 コントローラ
4 RAM
5 インストラクションROM
6 バッファメモリ
7 フラッシュメモリ
31 マイクロプロセッサ(MPU)
41 ワークRAM
42 ブロック管理テーブル
Claims (2)
- 書き換え可能な不揮発性メモリを搭載したメモリカードであって、前記不揮発性メモリのデータ書き込み状態を管理する管理テーブルと、前記管理テーブルに基づき前記不揮発性メモリへデータを書き込む手段と、前記データの書き込みが正常に実行されたか否かを判定する判定手段と、前記判定手段によって前記データの書き込みが正常に実行されたと判断された場合に、書き込みを行ったブロックの再書き込みを禁止するよう前記管理テーブルを更新し正常終了する手段と、前記判定手段によって前記データの書き込みが正常に実行されなかったと判断された場合に、前記不揮発性メモリの異なるブロックへデータの書き込みをリトライする手段と、前記リトライによるデータの書き込みが前記判定手段により正常に実行されなかったと判断された場合は、前記リトライの時に書き込みを行ったブロックからデータを読み出し誤り訂正を行う誤り訂正手段と、前記誤り訂正手段によって訂正能力を超えるエラーと判断された場合のみリトライに使用したブロックを不良ブロックとして前記管理テーブルを更新し、訂正能力内のエラーと判断された場合には不良ブロックとせずにエラー終了する手段を有するメモリカード。
- 書き換え可能な不揮発性メモリへのデータ書き込み方法であって、前記不揮発性メモリのデータ書き込み状態を管理する管理テーブルに基づき、前記不揮発性メモリへデータを書き込むステップと、前記データの書き込みが正常に実行されたか否かを判定する判定ステップと、前記判定ステップによって前記データの書き込みが正常に実行されたと判断された場合に、書き込みを行ったブロックの再書き込みを禁止するよう前記管理テーブルを更新し正常終了するステップと、前記判定ステップによって前記データの書き込みが正常に実行されなかったと判断された場合に、前記不揮発性メモリの異なるブロックへデータの書き込みをリトライするステップと、前記リトライによるデータの書き込みが前記判定ステップにより正常に実行されなかったと判断された場合は、前記リトライの時に書き込みを行ったブロックからデータを読み出し誤り訂正を行う誤り訂正ステップと、前記誤り訂正ステップによって訂正能力を超えるエラーと判断された場合のみリトライに使用したブロックを不良ブロックとして前記管理テーブルを更新し、訂正能力内のエラーと判断された場合には不良ブロックとせずにエラー終了するステップを有するメモリへのデータ書き込み方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003003016A JP4158526B2 (ja) | 2003-01-09 | 2003-01-09 | メモリカード及びメモリへのデータ書き込み方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003003016A JP4158526B2 (ja) | 2003-01-09 | 2003-01-09 | メモリカード及びメモリへのデータ書き込み方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004220068A JP2004220068A (ja) | 2004-08-05 |
JP2004220068A5 JP2004220068A5 (ja) | 2006-02-23 |
JP4158526B2 true JP4158526B2 (ja) | 2008-10-01 |
Family
ID=32894400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003003016A Expired - Fee Related JP4158526B2 (ja) | 2003-01-09 | 2003-01-09 | メモリカード及びメモリへのデータ書き込み方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4158526B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112005002581T5 (de) * | 2004-10-14 | 2007-08-30 | Advantest Corp. | Testvorrichtung und Testverfahren |
JP4843222B2 (ja) * | 2005-01-11 | 2011-12-21 | 株式会社東芝 | 半導体記憶装置の制御方法、メモリカード、及びホスト機器 |
KR100648290B1 (ko) | 2005-07-26 | 2006-11-23 | 삼성전자주식회사 | 프로그램 속도를 향상시킬 수 있는 불 휘발성 메모리 장치및 그것의 프로그램 방법 |
US7447955B2 (en) * | 2005-11-30 | 2008-11-04 | Advantest Corporation | Test apparatus and test method |
EP2003653B1 (en) * | 2006-04-06 | 2010-08-04 | Advantest Corporation | Test device and test method |
KR100894809B1 (ko) | 2006-09-22 | 2009-04-24 | 삼성전자주식회사 | 메모리 시스템 및 그것의 프로그램 방법 |
KR100845526B1 (ko) | 2006-10-19 | 2008-07-10 | 삼성전자주식회사 | 플래시 메모리를 포함한 메모리 시스템 및 그것의 프로그램방법 |
WO2008078529A1 (ja) * | 2006-12-26 | 2008-07-03 | Advantest Corporation | 試験装置および試験方法 |
JP5029883B2 (ja) * | 2007-05-17 | 2012-09-19 | 横河電機株式会社 | 半導体試験装置 |
JP5131163B2 (ja) * | 2008-11-12 | 2013-01-30 | 横河電機株式会社 | リダンダンシ演算方法及び装置並びにメモリ試験装置 |
US8291297B2 (en) * | 2008-12-18 | 2012-10-16 | Intel Corporation | Data error recovery in non-volatile memory |
JP5867264B2 (ja) | 2012-04-24 | 2016-02-24 | ソニー株式会社 | 記憶制御装置、メモリシステム、情報処理システム、および、記憶制御方法 |
US9110829B2 (en) * | 2012-11-30 | 2015-08-18 | Taiwan Semiconductor Manufacturing Co. Ltd. | MRAM smart bit write algorithm with error correction parity bits |
KR102252379B1 (ko) | 2013-06-24 | 2021-05-14 | 삼성전자주식회사 | 메모리 시스템 및 이의 독출 방법 |
-
2003
- 2003-01-09 JP JP2003003016A patent/JP4158526B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004220068A (ja) | 2004-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4722839B2 (ja) | メモリ制御回路、不揮発性記憶装置及びメモリ制御方法 | |
EP0862762B1 (en) | Semiconductor memory device having error detection and correction | |
US6601132B2 (en) | Nonvolatile memory and method of writing data thereto | |
US8055957B2 (en) | Semiconductor integrated circuit device having fail-safe mode and memory control method | |
US9612954B2 (en) | Recovery for non-volatile memory after power loss | |
US20090307413A1 (en) | Data writing method for flash memory and storage system and controller using the same | |
US20080215954A1 (en) | Bit error repair method and information processing apparatus | |
JP4158526B2 (ja) | メモリカード及びメモリへのデータ書き込み方法 | |
TWI633428B (zh) | 資料儲存裝置與記憶體裝置之資料處理方法 | |
JP2007518166A (ja) | フラッシュメモリシステムの起動動作 | |
TW200926182A (en) | Memory apparatus and method for accessing a flash memory, and method of evenly using blocks of the flash memory | |
US8200892B2 (en) | Memory controller, memory system with memory controller, and method of controlling flash memory | |
US9383929B2 (en) | Data storing method and memory controller and memory storage device using the same | |
US20050283647A1 (en) | External storage device | |
JP4433792B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
JP4655034B2 (ja) | メモリコントローラ及びフラッシュメモリシステム並びにフラッシュメモリの制御方法 | |
JP4332132B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4602387B2 (ja) | メモリカード、不揮発性メモリ、不揮発性メモリのデータ書込み方法及びデータ書込み装置 | |
JP4818453B1 (ja) | 電子機器およびデータ読み出し方法 | |
JP3670151B2 (ja) | フラッシュメモリのアクセス方法、フラッシュメモリへアクセスするドライバを備えるシステム、および、フラッシュメモリ | |
JP4580724B2 (ja) | 不揮発性メモリの制御方法 | |
JP4245594B2 (ja) | メモリコントローラ及びフラッシュメモリシステム | |
JP2022040856A (ja) | メモリ制御装置及びメモリ制御方法 | |
JP2023079292A (ja) | 半導体記憶装置、データ書込方法及び半導体記憶装置の製造方法 | |
JP2009026062A (ja) | メモリコントローラ、メモリシステム及びメモリ制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051227 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051227 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080620 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080624 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080707 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |