JP4818453B1 - 電子機器およびデータ読み出し方法 - Google Patents

電子機器およびデータ読み出し方法 Download PDF

Info

Publication number
JP4818453B1
JP4818453B1 JP2010172742A JP2010172742A JP4818453B1 JP 4818453 B1 JP4818453 B1 JP 4818453B1 JP 2010172742 A JP2010172742 A JP 2010172742A JP 2010172742 A JP2010172742 A JP 2010172742A JP 4818453 B1 JP4818453 B1 JP 4818453B1
Authority
JP
Japan
Prior art keywords
data
page
read
reading
written
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010172742A
Other languages
English (en)
Other versions
JP2012033045A (ja
Inventor
健彦 出宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010172742A priority Critical patent/JP4818453B1/ja
Priority to US13/094,694 priority patent/US8503241B2/en
Application granted granted Critical
Publication of JP4818453B1 publication Critical patent/JP4818453B1/ja
Publication of JP2012033045A publication Critical patent/JP2012033045A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023Free address space management
    • G06F12/0238Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72Details relating to flash memory management
    • G06F2212/7206Reconfiguration of flash memory system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72Details relating to flash memory management
    • G06F2212/7207Details relating to flash memory management management of metadata or control data

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

【課題】半導体記憶装置に記憶されたデータを好適に読み出すことの可能な電子機器及びデータ読み出し方法を提供することを課題とする。
【解決手段】電子機器(1)は、記憶装置(12)からデータを読み出す電子機器(11)であって、ブロック(21)内のデータが書き込まれているページ(22)のうち、最後のページから先頭のページに向けて順にデータを読み出す読み出し手段であって、ページのデータを読み出すとき、冗長領域(24)をデータ領域(23)より先に読み出す読み出し手段と、前記読み出し手段が、前記冗長領域の順番情報を読み出したとき、既に読み出されているページのデータの順番情報と一致するか否かを判別する判別手段と、前記判別手段が一致すると判別したとき、一致すると判別されたページのデータ領域よりデータの読み出しを行わないように読み出し手段を制御する読み出し制御手段と、を具備する。
【選択図】図6

Description

本発明の実施形態は電子機器およびデータ読み出し方法に関する。
近年、技術開発によって半導体記憶装置の大容量化、長寿命化が進んでいる。例えばNANDフラッシュメモリのような半導体記憶装置内には、データの消去可能な単位であるブロックという単位が存在する。このブロックにおけるデータの消去回数には上限があり、所定回数以上データを消去するとこのブロックは劣化によって、不良ブロックになってしまう場合がある。つまりデータの書き換えを繰り返すことによって、ブロックの残りの消去可能回数が少なくなってしまう(寿命が短くなる)。
半導体記憶装置の長寿命化技術として、既にデータが格納されているブロックに、格納されているデータと一部異なるデータを書き込む際に書き込み方に工夫を施し、ブロックにおけるデータの消去回数を削減しようとする技術が存在する。
特開2007−280108号公報
上述のようにデータ書き込みを行ったデータを読み出す際における、効率的な読み出し処理の実現が望まれている。
本発明は上記に鑑みてなされたものであって、半導体記憶装置に記憶されたデータを好適に読み出すことの可能な電子機器及びデータ読み出し方法を提供することを課題とする。
実施形態における電子機器は、データの消去可能な単位であるブロックを有する記憶装置であって、前記ブロックはデータの読み出し・書き込みの可能な単位であるページを有し、前記ページはデータ領域と冗長領域を有しており、前記冗長領域には前記ページの前記データ領域に書き込まれたデータの順番情報が書き込まれている記憶装置からデータを読み出す電子機器であって、前記ブロック内のデータが書き込まれている前記ページのうち、最後のページから先頭のページに向けて順にデータを読み出す読み出し手段であって、ページのデータを読み出すとき、前記冗長領域を前記データ領域より先に読み出す読み出し手段と、前記読み出し手段が、前記冗長領域の順番情報を読み出したとき、既に読み出されているページのデータの順番情報と一致するか否かを判別する判別手段と、前記判別手段が一致すると判別したとき、一致すると判別されたページのデータ領域よりデータの読み出しを行わないように読み出し手段を制御する読み出し制御手段と、を具備する。
本発明の実施形態における電子機器の内部構成の一例を示すブロック図。 本発明の実施形態におけるフラッシュメモリの内部構成の一部を示す概念図。 本発明の実施形態におけるデータ書き込み処理の一例を示す概念図。 本発明の実施形態におけるフラッシュメモリへの書き込み処理の一例を示すフロー図。 本発明の実施形態における特徴的な書き込み処理を行った後のブロックに対するデータ読み出し処理の一例を示す概念図。 本発明の実施形態における読み出し処理の一例を示すフロー図。
本発明の実施の形態を図面を参照しながら説明する。
図1は本実施形態における電子機器1の内部構成の一例を示すブロック図である。図1には電子機器1、制御部11、フラッシュメモリ12、RAM13、およびバス14が示されている。
電子機器1は、例えばパーソナルコンピュータ(Personal Computer)であり、各種計算処理を行う機能を有している。本実施形態において、電子機器の一例としてパーソナルコンピュータを示すがこれに限定されず、例えばデジタルテレビ、携帯電話、さらにはマイコン(Microcomputer)を搭載した家電等の電子機器において本発明を適用するとしてもよい。
制御部11は電子機器1全体を制御する中央演算処理装置(CPU:Central Processing Unit)である。プログラムを実行し、そのプログラムに応じた所定の処理を実行する機能を有している。また、各種記憶媒体からの情報の読み出し、および各種記憶媒体への情報の書き込みを行うことができる。
フラッシュメモリ12は、例えばNANDフラッシュメモリ等の半導体メモリによって構成される不揮発性半導体記憶装置である。本実施形態においてフラッシュメモリ12はCPU11が電子機器1のブート時や各種プログラム実行時等に使用するデータを格納している。また、このフラッシュメモリ12はデータの書き込みも可能である。このフラッシュメモリ12の詳細構成は図2を用いて後述にて説明を行う。
RAM13は例えばSDRAM(Synchronous DRAM)等の、半導体メモリによって構成されるアドレス指定を用いたランダムな読み出しが可能な揮発性の記憶媒体(Random Access Memory)である。RAM13はCPU11が各種情報処理を行う際のデータの展開領域等に使用される。
バス14はバス14に接続される各モジュールをそれぞれ通信可能に接続する機能を有している。
図2は本実施形態におけるフラッシュメモリ12の内部構成の一部を示す概念図である。
フラッシュメモリ12は、書き込まれているデータを消去可能な単位である複数のブロック21によって構成されている。
ブロック21は更に複数のページ22によって構成されている。ページ22はフラッシュメモリ12におけるデータの読み出し/書き込み可能な単位である。
ページ22はデータ領域23と冗長領域24によって構成されている。データ領域23は、電子機器がフラッシュメモリ12に保存しようとするデータを書き込む領域である。また、冗長領域24はデータ領域23に関するメタデータ等のデータを書き込むための領域である。
本実施形態では、フラッシュメモリ12は1つのページ22の容量が528バイトであり、1つのブロック21は32ページによって構成されているものと例示する。しかし、これに限定されずページ22の容量やブロック21を構成するページ22の数は他の値であってよい。
例えば、NANDフラッシュメモリのような半導体記憶装置は、既にデータが書き込まれているページに対して、そのままデータの上書きを行うことができない。このため、ブロック21中の、あるページ22に対してのみデータの上書きを行いたい場合であっても、このブロック21のデータ全てに消去処理を行ってから、上書きをしたいデータを書き込む必要がある。また、NANDフラッシュメモリのような半導体記憶装置はデータの消去や書き込み処理によって劣化が発生してしまうため、消去可能回数及び上書き可能回数には上限が存在する(寿命が存在する)。ブロック21内のあるページ22のみに対してデータを書き込みたい場合、ブロック21内のすべてのデータを消した後にデータの書き込み行うと、データ消去及び書き込み回数が多くなってしまい、フラッシュメモリ12の寿命低下を招くこととなる。
そこで、本実施形態では上述の書き込み処理とは一部異なる方法によってフラッシュメモリ12中へのデータを書き込む。次に、本実施形態におけるデータ書き込みの処理について説明する。
図3は本実施形態におけるデータ書き込み処理の一例を示す概念図である。
まず、図3(A)に示されるようにフラッシュメモリ12の所定のブロックにデータ32が格納されており、ここにデータ32と一部異なるデータである書き換えデータ31を書き込む場合を考える。
まず、図3(A)右図に示されるデータの書き換え対象のブロック33に関する説明を行う。
データ32は書き換え対象のブロック33に格納されており、本実施形態においては4つのページ22にまたがって書き込まれる連続したデータである。ここではデータ32の先頭ページに書き込まれたデータをA、次のページに書き込まれたデータをB、さらに次のページに書き込まれたデータをC、最後のページに書き込まれたデータをDと呼ぶこととする。データ領域23にデータA乃至データDが書き込まれた、ページ22の冗長領域24には所定の場所にデータ32中でのデータの順番情報が書き込まれている。すなわち、データ領域23にデータAを格納しているページ22の冗長領域24には1番という順番情報が書き込まれており、次のページ22からは昇順に番号情報が書き込まれている。
ここで、データ32が書き込まれているブロック33は、データDが書き込まれているページの次のページにデータが書き込まれていない未使用ページ34を有する。この未使用ページ34に対しては、ブロック33ごとのデータの消去を行う必要なく、データの書き込みを行うことが可能である。
図3(A)左図に示される書き換えデータ31はデータ32と一部異なるデータである。書き換えデータ31とデータ32はデータBにあたる個所のデータ(データB´)が一部異なっており、データA、データC及びデータDに関しては同じ値である。
このとき、本実施形態の特徴的な書き込み方法を用いずにデータ32を書き換えデータ31に書き込もうとすると、データ32が格納されているブロック33のデータを全て消去した後にデータ31を書き込む必要があり、これによってブロック33の寿命が短くなってしまう。
本実施形態における特徴的なデータの書き込み方法の概念図を図3(B)に示す。
書き換えデータ31のうちデータA、データC及びデータDに関しては同じ値であるためデータの書き換えを行う必要がなく、データの読み出しの際に既にデータ32としてブロック33に格納されているデータを利用すればよい。しかしデータB´は書き換え前にはブロック33にデータが格納されていないため、書き込みを行う必要がある。そこで、制御部11(またはフラッシュメモリ13のコントローラでもよい)は、書き換えデータ31のデータB´をブロック33中のデータDが書き込まれているページに続く未使用ページ34に対して書き込む。さらにこのとき、制御部11は冗長領域24にデータB及びデータB´に対応する順番情報を書き込む。これによって書き換えデータ31を構成するためのデータはすべてブロック33内に格納されたこととなる。また、データ32は全てブロック33に残っており読み出すことは可能である。
次に書き込み処理の流れについて説明を行う。
図4は本実施形態におけるフラッシュメモリ12への書き込み処理の一例を示すフロー図である。
制御部11はフラッシュメモリ12に格納されているデータの書き換えを行う場合に、書き換え対象のブロック33の中で、書き込まれているデータが書き換えデータと異なるデータとなっており、データの書き換えを行う必要のあるページ数を検出する。そして、このページ数が書き換え対象のブロック33内の未使用ページ34数より多いか否かの判別を行う(ステップS41)。
ステップS41で書き換え要のページ数が書き換え対象のブロック33内の未使用ページ34数より多くなると判別したとき(ステップS41:Yes)、制御部11はまず書き換え対象のブロック33に書き込まれているデータを消去し(ステップS42)、後に書き換え対象のブロック33に書き換えデータ31を書き込む(ステップS43)。
ステップS41で書き換え要のページ数が書き換え対象のブロック33内の未使用ページ34数と同じ、または少ないと判別したとき(ステップS41:No)、制御部11は未使用ページに対して、書き換え対象のブロック33に書き込まれているデータと異なるデータの書き込みを行い(ステップS44)、書き込んだページの冗長領域24に書き込んだデータに対応する順番情報を書き込む(ステップS45)。
ステップS43及びステップS45が終了すると一連の書き込み処理フローは終了となる。
次に本実施形態における読み出し処理について説明を行う。
図5は本実施形態における特徴的な書き込み処理を行った後のブロックに対するデータ読み出し処理の一例を示す概念図である。
本実施形態において読み出し対象のブロック51からデータを読み出すとき、制御部11は読み出し対象のブロック51にデータの書き込まれている最終ページからページの降順のデータを読み出す。その際、ページ22の内、データ領域23と冗長領域24の内冗長領域24を先に読み出し、次にデータ領域23を読み出す。
データ読み出し時、制御部11はまず最終ページの冗長領域24を読み出して、ページ22の順番情報を取得する。次に制御部11はデータ領域23に書き込まれているデータを読み出し、読み出したデータを取得した順番情報に基づいて並べる作業を行う。
あるページのデータの読み出しが完了すると、1つ番号の低いページを読み出していき、この読み出し動作を、先頭ページを読み出すまで行う。この時、あるページの冗長領域24に書き込まれている順番情報が、これまでに読み出したページの順番情報と同じであった場合にはこのデータ領域23のデータの読み出しは行わない。これによって、書き換え前のデータの読み出し動作を行うことなく、書き換えた後のデータを生成することができる。
次に本実施形態における読み出し処理の例を示す。
図6は本実施形態における読み出し処理の一例を示すフロー図である。
本実施形態において制御部11は読み出し手段としてフラッシュメモリ12よりデータを読み出す。フラッシュメモリ12からデータの読み出し処理を実行するとき、まず制御部11は読み出したデータを格納する先としてRAM13の領域を確保する(ステップS601)。
次に、制御部11は読み出し対象のブロック中のデータが書き込まれているページのうち、最終のページを読み出し対象に設定する(ステップS602)。
読み出し対象を設定すると、制御部11はそのページがブロックのうちの先頭ページ出あるか否かを判別する(ステップS603)。
読み出し対象のページが先頭ページでないとき(ステップS603:No)、制御部11は読み出し対象のページの冗長領域のデータを読み出す(ステップS604)。
次に制御部11は、ステップS604で読み出した冗長領域のデータの中からこのページのデータ領域に書き込まれたデータの順番情報を検出し、判別手段としてこの順番情報が既に読み出したデータ(読み出してRAMに格納されているデータ)の順番情報と一致するか否かの判別を行う(ステップS605)。
既に読み出したデータと順番情報が一致するとき(ステップS605:Yes)、制御部11は読み出し制御手段として読み出しを制御して、このデータ領域のデータの読み出しを行わない(ステップS606)。これにより、制御部11はデータを読み出す際に、書き換え後のデータのうち最新のデータ以外のデータを読み出すことがなくなり、読み出し処理量の低減、読み出し処理の高速化を図ることができる。さらに制御部11は読み出し処理の際に別途作成したテーブル等を参照することなく、高速に少ない処理量で処理を行うことができる。また、テーブルの作成、利用等にリソースを奪われることもない。
ステップS605において、既に読み出したデータと順番情報が一致しないとき(ステップS605:No)、制御部11はこのページのデータ領域に書き込まれたデータを読み出す(ステップS607)。
ステップS607でデータを読み出す時、制御部11は読み出すデータが正しく読み出されたか否かを判別する(ステップS608)。
ステップS608でデータが正しく読み出されたと判別するとき(ステップS608:Yes)、制御部11は読み出したデータをRAM13にコピーする(ステップS609)。この時、制御部11はページの冗長領域に格納された順序情報に基づいて読み出されたデータを並べる。
ステップS606終了後、ステップS608においてデータが正しく読み出せなかった場合(ステップS608:No)、およびステップS609終了後に処理ステップはステップS610に進む。ステップS601では、制御部11は読み出し対象として設定しているページのページ番号に−1を行い、ひとつ若いページ番号のページを読み出し対象のページとして設定する(ステップS610)。
ステップS608においてデータが正しく読み出せなかった場合(ステップS608:No)としては、例えば書き込み処理中に何らかのエラーが発生し正しく書き込まれなかった場合や、書き込んでいたデータ自体に欠陥があり正しく読み出せない場合が考えられる。例えばこのデータが書き換えによって未使用ページに追加されたデータ(図5:データB´)であるときは、書き換え前のデータ(図5:データB)は従来の状態で残っているため、こちらが読み出されることとなる。このように本実施形態では書き換え前のデータ(図5:データB)を無効としたり、消去したりしないため書き換えによって未使用ページに追加されたデータ(図5:データB´)に欠陥が生じている場合には書き換え前のデータを読み出しの際に自動的に復元することが可能となる。本実施形態においては、ステップS607によるデータ領域の読み出し処理時にデータが正しく読み出せたか否かを判別するが、これに限定されず、例えばステップS604による冗長領域の読み出し時についても判別を行うとしてもよい。データの書き込み処理の際に失敗が生じている場合には冗長領域のデータが正しく書き込まれていない場合や、順番情報自体が書き込まれていない場合も考えられる。ステップS604でデータが正しく書き込まれていないと判別される場合にも、処理はステップS606に進む。
ステップS610が完了すると処理フローはステップS603に戻る。読み出し対象のページが先頭ページであると判別されるとき(ステップS603:Yes)、制御部11はデータの読み出し処理を終了する。
上記の処理によって書き換えられたデータを正しく読み出すことができる。
本実施形態における電子機器1はフラッシュメモリ12のような不揮発性記憶装置に記憶されたデータを効率的に読み出すことができる。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具現化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
1…電子機器1…制御部、12…フラッシュメモリ、13…RAM、21…ブロック、22…ページ、23…データ領域、24…冗長領域、31…書き換えデータ、32…データ、33…書き換え対象ブロック、34…未使用ページ。

Claims (5)

  1. データの消去可能な単位であるブロックを有する記憶装置であって、前記ブロックはデータの読み出し・書き込みの可能な単位であるページを有し、前記ページはデータ領域と冗長領域を有しており、前記冗長領域には前記ページの前記データ領域に書き込まれたデータの順番情報が書き込まれている記憶装置からデータを読み出す電子機器であって、
    前記ブロック内のデータが書き込まれている前記ページのうち、最後のページから先頭のページに向けて順にデータを読み出す読み出し手段であって、ページのデータを読み出すとき、前記冗長領域を前記データ領域より先に読み出す読み出し手段と、
    前記読み出し手段が、前記冗長領域の順番情報を読み出したとき、既に読み出されているページのデータの順番情報と一致するか否かを判別する判別手段と、
    前記判別手段が一致すると判別したとき、一致すると判別されたページのデータ領域よりデータの読み出しを行わないように読み出し手段を制御する読み出し制御手段と、
    を具備する電子機器。
  2. 前記読み出し手段は、所定のページからの読み出しに失敗したとき、前記所定のページの読み出しを行なわない請求項1記載の電子機器。
  3. データの読み出し先の前記記憶装置は冗長領域に同じ順番情報を有する複数のページを有することを特徴とする請求項1記載の電子機器。
  4. 前記記憶装置より読み出したデータを格納する、ランダムな読み出しが可能な記憶媒体を更に具備する請求項1記載の電子機器。
  5. データの消去可能な単位であるブロックを有する記憶装置であって、前記ブロックはデータの読み出し・書き込みの可能な単位であるページを有し、前記ページはデータ領域と冗長領域を有しており、前記冗長領域には前記ページの前記データ領域に書き込まれたデータの順番情報が書き込まれている記憶装置からデータを読み出す読み出し方法であって、
    前記ブロック内のデータが書き込まれている前記ページのうち、最後のページから先頭のページに向けて順にデータを読み出し、
    それぞれのページからデータを読み出すとき、前記冗長領域を前記データ領域より先に読み出し、
    前記冗長領域の順番情報を読み出したとき、既に読み出されているページのデータの順番情報と一致するか否かを判別し、
    一致すると判別したとき、一致すると判別されたページのデータ領域よりデータの読み出しを行わない読み出し方法。
JP2010172742A 2010-07-30 2010-07-30 電子機器およびデータ読み出し方法 Expired - Fee Related JP4818453B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010172742A JP4818453B1 (ja) 2010-07-30 2010-07-30 電子機器およびデータ読み出し方法
US13/094,694 US8503241B2 (en) 2010-07-30 2011-04-26 Electronic apparatus and data reading method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010172742A JP4818453B1 (ja) 2010-07-30 2010-07-30 電子機器およびデータ読み出し方法

Publications (2)

Publication Number Publication Date
JP4818453B1 true JP4818453B1 (ja) 2011-11-16
JP2012033045A JP2012033045A (ja) 2012-02-16

Family

ID=45327036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010172742A Expired - Fee Related JP4818453B1 (ja) 2010-07-30 2010-07-30 電子機器およびデータ読み出し方法

Country Status (2)

Country Link
US (1) US8503241B2 (ja)
JP (1) JP4818453B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2513172A (en) * 2013-04-18 2014-10-22 Nupharm Lab Ltd Liquid dosage form and delivery system
CN113051184B (zh) * 2019-12-27 2024-02-20 兆易创新科技集团股份有限公司 一种数据读取的方法、装置、电子设备及存储介质

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6732125B1 (en) * 2000-09-08 2004-05-04 Storage Technology Corporation Self archiving log structured volume with intrinsic data protection
US6763424B2 (en) * 2001-01-19 2004-07-13 Sandisk Corporation Partial block data programming and reading operations in a non-volatile memory
JP2004078902A (ja) 2002-06-19 2004-03-11 Tokyo Electron Device Ltd 記憶装置、メモリ管理方法及びプログラム
JP3766396B2 (ja) 2003-04-21 2006-04-12 株式会社東芝 メモリ制御装置およびメモリ制御方法
JP4005000B2 (ja) * 2003-07-04 2007-11-07 株式会社東芝 半導体記憶装置及びデータ書き込み方法。
JP4751163B2 (ja) * 2005-09-29 2011-08-17 株式会社東芝 メモリシステム
JP4999325B2 (ja) * 2005-12-21 2012-08-15 ルネサスエレクトロニクス株式会社 フラッシュメモリ
JP2007280108A (ja) * 2006-04-07 2007-10-25 Sony Corp 記憶媒体制御装置、記憶媒体制御方法、プログラム
JP5087347B2 (ja) * 2007-09-06 2012-12-05 株式会社日立製作所 半導体記憶装置及び半導体記憶装置の制御方法

Also Published As

Publication number Publication date
US8503241B2 (en) 2013-08-06
US20120026795A1 (en) 2012-02-02
JP2012033045A (ja) 2012-02-16

Similar Documents

Publication Publication Date Title
JP4844639B2 (ja) メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
US8086787B2 (en) Wear leveling method, and storage system and controller using the same
US10168940B2 (en) Data storage using SLC and TLC memory banks and data maintenance method thereof
US9239785B2 (en) Stochastic block allocation for improved wear leveling
JP4373943B2 (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
JP4666081B2 (ja) メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
TWI358021B (en) Method for managing defect blocks in non-volatile
JP5592478B2 (ja) 不揮発性記憶装置及びメモリコントローラ
JP4177360B2 (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
JP4158526B2 (ja) メモリカード及びメモリへのデータ書き込み方法
JP5494086B2 (ja) 不揮発性記憶装置および不揮発性メモリコントローラ
JP4818453B1 (ja) 電子機器およびデータ読み出し方法
CN107193485B (zh) 储存装置、其控制单元、及可用于储存装置的数据储存方法
JP4636005B2 (ja) メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
JP4513786B2 (ja) メモリコントローラ、メモリシステム及びメモリ制御方法
JP6832448B2 (ja) プログラムの更新方法および装置
JP4332132B2 (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
JP3934659B1 (ja) メモリコントローラ及びフラッシュメモリシステム
JP2009276883A (ja) 半導体補助記憶装置
JP4332108B2 (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
JP7291640B2 (ja) 半導体記憶装置及び半導体記憶装置のリフレッシュ方法
JP2009211202A (ja) メモリシステム
JP2011138364A (ja) メモリシステム
JP4304167B2 (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
JP2006048746A (ja) メモリカード

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees