JPH103434A - 半導体ディスク装置及びその書き込み方式 - Google Patents

半導体ディスク装置及びその書き込み方式

Info

Publication number
JPH103434A
JPH103434A JP8175619A JP17561996A JPH103434A JP H103434 A JPH103434 A JP H103434A JP 8175619 A JP8175619 A JP 8175619A JP 17561996 A JP17561996 A JP 17561996A JP H103434 A JPH103434 A JP H103434A
Authority
JP
Japan
Prior art keywords
disk device
data
semiconductor disk
writing
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8175619A
Other languages
English (en)
Inventor
Seiichi Morikami
清一 森神
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8175619A priority Critical patent/JPH103434A/ja
Publication of JPH103434A publication Critical patent/JPH103434A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】 【課題】データの書込み中に電源の切断が生じても、書
込み中のデータを保証できるようにした半導体ディスク
装置の提供。 【解決手段】書込みデータ、書込み先アドレス、書込み
中であることを示すフラグを記憶するための不揮発性レ
ジスタ19を設け、書込みデータは、バッファメモリ2
5に書込むと同時に不揮発性レジスタ19にも書込み、
不揮発性レジスタ19への書込みが終了した時点で、半
導体ディスク装置がビジー状態であることを示すフラグ
を解除し、フラッシュメモリアレイ28への書込み動作
中に電源の切断が生じても、不揮発性レジスタ19によ
り、書込みデータの保証が可能となる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体メモリを用
いた半導体ディスク装置に関し、特に半導体ディスク装
置の書き込み方式に関する。
【0002】
【従来の技術】近年、システムの高速化に伴い、外部記
憶装置の処理の高速化が要求されており、磁気ディスク
装置に比べて約数十倍も高速アクセスが可能な半導体デ
ィスク装置が提供されている。
【0003】この半導体ディスク装置においては、DR
AM(ダイナミックランダムアクセスメモリ)あるいは
SRAM(スタティックランダムアクセスメモリ)とい
った揮発性の半導体メモリを用いた半導体ディスク装置
が多く用いられているが、揮発性メモリのため電源が遮
断されると記憶データが消滅する。このため、この種の
半導体ディスク装置には、バックアップ電源(電池)が
内蔵されている。
【0004】しかしながら、バックアップ電源を内蔵す
ることは、半導体ディスク装置のコストアップになるた
め、近年、これらの揮発性メモリの代わりに、バックア
ップ電源が不要なフラッシュメモリ(一括消去型の電気
的に消去及び書き込み可能な読み出し専用メモリ)とい
う不揮発性メモリが注目されている。
【0005】図2は、従来のフラッシュメモリを用いた
半導体ディスク装置の構成をブロック図にて示したもの
である。図2において、21は外部装置30との間の入
出力制御を行う入出力制御部、22は半導体ディスク装
置を制御するCPU、23はCPU22が実行するため
のプログラムを格納するROM(読み出し専用メモ
リ)、24はCPU22の作業領域用のRAM、25
は、外部装置30からの書き込みデータあるいはフラッ
シュメモリアレイ28からの読み出しデータを一旦格納
するためのバッファメモリ、26は外部装置20Aとバ
ッファメモリ25間のデータ転送及びバッファメモリ2
5とフラッシュメモリアレイ28間のデータ転送を制御
するバッファ制御部、27はフラッシュメモリアレイ2
8の入出力制御部である。
【0006】次に、図2に示した従来の半導体ディスク
装置20Aの動作について説明する。まず、外部装置3
0から半導体ディスク装置への書き込み動作について説
明する。外部装置30からの書き込みデータは、入出力
制御部21を介して一度バッファメモリ25へ書き込ま
れる(外部からの書き込みデータに誤り訂正符号(EC
Cコード)を付加するために一度バッファメモリへ書き
込む)。
【0007】半導体ディスク装置20Aは、外部装置3
0からバッファメモリ25へデータの書き込みが開始さ
れると、ビジー状態を示すフラグをオンに設定して外部
からのアクセスを禁止する。バッファメモリ25への書
き込みが終了すると、次にバッファメモリ25からフラ
ッシュメモリ入出力制御部27を介してフラッシュメモ
リアレイ28へのデータの書き込みが行われ、フラッシ
ュメモリアレイ28への書き込みが終了した時点で、ビ
ジー状態を示すフラグを解除し、外部装置30からのア
クセスを可能とする。
【0008】次に、外部装置30から半導体ディスク装
置20Aの読み出し動作について説明する。
【0009】外部装置30から読み出し要求があると、
半導体ディスク装置20A内では、フラッシュメモリア
レイ28からフラッシュメモリ入出力制御部27を介し
てバッファメモリ25にデータの書き込みが行われる。
また、半導体ディスク装置20A内で読み出し動作が開
始すると、ビジーを示すフラグをオンとして外部装置3
0からのアクセスを禁止する。その後、バッファメモリ
25から入出力制御部21を介して外部装置30にデー
タが読み出される。
【0010】以上説明した動作にて半導体ディスク装置
へ20Aの読み出し/書き込み動作が行われる。
【0011】また、上記した従来の書き込み動作時にお
いて、フラッシュメモリアレイ28への書き込み動作
は、非常に長い時間(書き込み済み領域への再書き込み
動作は約1s)を要するため、書き込みが終了するまで
非常に長い期間、外部装置30は他の処理が実行できな
い。
【0012】この問題を解決する手法として、外部装置
30からバッファメモリ25への書き込みが終了した時
点で、ビジー状態を示すフラグを解除し、外部装置30
に対して、見かけ上の書き込み時間を短く見せ、半導体
ディスク装置20A内部ではバッファメモリ25からフ
ラッシュメモリアレイ28への書き込み動作を行う方法
も試みられている。
【0013】
【発明が解決しようとする課題】ところで、フラッシュ
メモリへの書き込みは、消去済み領域への書き込み時間
は10us程度であり、さほど問題とはならないが、書
き込み済み領域への再書き込みは消去動作が伴うため、
書き込み時間は1s程度となる。
【0014】このため、上記従来の半導体ディスク装置
においては、フラッシュメモリアレイ28への書き込み
が終了するまで、外部装置30に対して半導体ディスク
装置20Aがビジー状態であることを示し続けることに
なり、書き込みが終了するまで外部装置は、長い期間、
半導体ディスク装置20Aに対して他の処理ができなく
なるという問題点がある。
【0015】また、この書き込み時間を見かけ上短くす
るために、バッファメモリ25への書き込みが終了した
時点でビジーを示すフラグを解除する方法においては、
半導体ディスク装置20A内部ではバッファメモリ25
からフラッシュメモリアレイ28への書き込み動作中で
あるにも拘らず、外部装置30に対してはビジーを示す
フラグを解除し、これにより、見かけ上書き込みが終了
したことを示しているものであるため、半導体ディスク
装置20A内部で書き込み動作中に外部から電源が切断
されることがあり、書き込みデータが保証できないとい
う問題点を有している。
【0016】従って、本発明は、上記事情に鑑みてなさ
れたものであって、その目的は、データの書込み中に電
源の切断が生じても、書込み中のデータを保証できる半
導体ディスク装置を提供することにある。
【0017】
【課題を解決するための手段】前記目的を達成するた
め、本発明の半導体ディスク装置は、半導体メモリを用
いた半導体ディスク装置において、書き込みデータ、及
び書き込み先アドレスを記憶し、且つ、データを書き込
み中であることを示す書き込みフラグを記憶する不揮発
性型のレジスタを備えることを特徴とする。
【0018】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して以下に説明する。
【0019】図1は、本発明の実施の形態に係る半導体
ディスク装置の構成をブロック図にて示したものであ
る。図1を参照すると、本発明の実施の形態は、外部装
置30との入出力を制御する入出力制御部21と、半導
体ディスク装置を制御するCPU22と、CPU22が
実行するためのプログラムを格納するROM23と、C
PU22の作業領域用のRAM(ランダムアクセスメモ
リ)24と、外部装置30からのデータあるいはフラッ
シュメモリアレイ28からのデータを一旦格納するため
のバッファメモリ25と、外部装置30とバッファメモ
リ25間のデータ転送及びバッファメモリ25とフラッ
シュメモリアレイ28間のデータ転送を制御するバッフ
ァ制御部26と、フラッシュメモリアレイ28の入出力
制御部27と、不揮発性レジスタ19と、を備えて構成
されている。
【0020】次に、本発明の実施の形態に係る半導体デ
ィスク装置20の動作について説明する。まず、外部装
置30から半導体ディスク装置20への書き込み動作に
ついて説明する。
【0021】外部装置30からの書き込みデータは、入
出力制御部21を介してバッファメモリ25へ書き込ま
れると同時に、この書き込みデータ及び書き込み先のア
ドレス、書き込み中であることを示すフラグを不揮発性
レジスタ19に書き込む。
【0022】半導体ディスク装置20は、外部装置30
からデータの書き込みが開始されるとビジー状態(BS
Y)を示すフラグをオンとして、不揮発性レジスタ19
への書き込みが終了するまで外部からのアクセスを禁止
する。そして、不揮発性レジスタ19への書き込みが終
了した時点で、ビジー状態を解除し、外部装置30から
のアクセスを可能とする。
【0023】その後、半導体ディスク装置20内におい
ては、バッファメモリ25からフラッシュメモリ入出力
制御部27を介してフラッシュメモリアレイ28にデー
タの書き込みが行われる。また、フラッシュメモリアレ
イ28にデータの書き込みが終了した時点で、不揮発性
レジスタ19の書き込み中であることを示すフラグを解
除するようにする。
【0024】このように、不揮発性レジスタ19への書
き込みが終了した時点で、ビジーを示すフラグを解除す
ることにより、従来の方式に比べて、見かけ上の書き込
み時間の短縮が可能となる。
【0025】次に、半導体ディスク装置20内部でバッ
ファメモリ25からフラッシュメモリアレイ28への書
き込み動作中に、電源の切断が生じた場合の動作につい
て説明する。
【0026】電源の切断が生じるのは、ビジーであるこ
とを示すフラグの解除後に生じるので、上述したよう
に、書き込みデータ、書き込み先アドレス、書き込み中
であることを示すフラグは、不揮発性レジスタ19に既
に書き込み済みである。
【0027】これにより、ビジーを示すフラグを解除し
た後、バッファメモリ25からフラッシュメモリアレイ
28に書き込み動作中に電源が切断された場合には、次
に半導体ディスク装置20に電源が投入された時、半導
体ディスク装置20内部の自己診断(なお、この種の半
導体ディスク装置は、通常、電源投入時に半導体ディス
ク装置内部の自己診断を行うように構成されている)期
間を利用して、不揮発性レジスタ19の、書き込み中で
あることを示すフラグを読み出すようにする。
【0028】不揮発性レジスタ19に、この書き込み中
であることを示すフラグが立っていない場合は、電源切
断前までに生じた書き込み動作が正常に終了したことを
示しているため、通常の自己診断動作を行う。
【0029】一方、書き込み動作中であることを示すフ
ラグが立っている場合には、電源切断前までに生じた書
き込み動作が電源の切断により途中で中断されたことを
示しているので、この場合は、不揮発性レジスタ19内
の書き込みデータ、書き込み先アドレスを検出し、自己
診断期間中に不揮発性レジスタ19内の書き込み先アド
レスが示すアドレス及び書き込みデータに従って、フラ
ッシュメモリアレイ28への書き込みを行うようにす
る。
【0030】自己診断期間は概ね30s程度とされ、自
己診断期間中でのフラッシュメモリアレイ28への書き
込み動作は、それほど問題とはならない。
【0031】半導体ディスク装置20から外部装置30
への読み出し動作については、上記した従来技術と同様
な動作とされており、説明は省略する。
【0032】
【発明の効果】以上説明したように、本発明の半導体デ
ィスク装置によれば、書き込みデータ、書き込み先アド
レス、書き込み中であることを示すフラグを記憶する不
揮発性レジスタを備え、外部装置からの書き込み動作に
おいては、半導体ディスク装置内の不揮発性レジスタへ
の書き込みが終了した時点でビジーを示すフラグを解除
するため、従来の半導体ディスク装置と比較して、見か
け上の書き込み時間が短縮できるという効果を奏するも
のである。
【0033】また、本発明によれば、ビジー状態を示す
フラグを解除した後、半導体ディスク装置内部において
書き込み動作中に電源の切断が生じても、不揮発性レジ
スタに書き込みデータ、書き込み先アドレス、書き込み
中であることを示すフラグを記憶しているので、次の電
源投入時の自己診断期間中に、書き込みを行うようにす
ることにより、電源断による書き込みデータの破壊を防
止できるという利点を有している。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る半導体ディスク装置
の構成を示すブロック図である。
【図2】従来の半導体ディスク装置の構成を示すブロッ
ク図である。
【符号の説明】
19 不揮発性レジスタ 20、20A 半導体ディスク装置 21 入出力制御部 22 CPU 23 プログラム格納用ROM 24 作業用RAM 25 バッファメモリ 26 バッファ制御部 27 フラッシュメモリ入出力制御部 28 フラッシュメモリアレイ 30 外部装置

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】半導体メモリを用いた半導体ディスク装置
    において、 書き込みデータ、及び書き込み先アドレスを記憶し、且
    つ、データを書き込み中であることを示す書き込みフラ
    グを記憶する不揮発性型のレジスタを備えることを特徴
    とする半導体ディスク装置。
  2. 【請求項2】半導体メモリを用いた半導体ディスク装置
    の書き込み方式において、 不揮発性型のレジスタを備え、 外部からの書き込みデータをバッファメモリに書き込む
    と共に、前記不揮発性型のレジスタに書き込みデータ、
    書き込み先アドレス、及び書き込みフラグを書き込むこ
    とを特徴とする半導体ディスク装置の書き込み方式。
  3. 【請求項3】前記不揮発性型のレジスタへの書き込みデ
    ータの書き込みが終了した時点で、外部装置へビジー状
    態を示すフラグを解除することを特徴とする請求項2記
    載の半導体ディスク方式。
JP8175619A 1996-06-14 1996-06-14 半導体ディスク装置及びその書き込み方式 Pending JPH103434A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8175619A JPH103434A (ja) 1996-06-14 1996-06-14 半導体ディスク装置及びその書き込み方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8175619A JPH103434A (ja) 1996-06-14 1996-06-14 半導体ディスク装置及びその書き込み方式

Publications (1)

Publication Number Publication Date
JPH103434A true JPH103434A (ja) 1998-01-06

Family

ID=15999262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8175619A Pending JPH103434A (ja) 1996-06-14 1996-06-14 半導体ディスク装置及びその書き込み方式

Country Status (1)

Country Link
JP (1) JPH103434A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001357000A (ja) * 2000-06-13 2001-12-26 Hitachi Telecom Technol Ltd 記憶装置
JP2009157756A (ja) * 2007-12-27 2009-07-16 Toshiba Corp 情報処理装置およびデータ復旧方法
JP2009169747A (ja) * 2008-01-17 2009-07-30 Toshiba Corp 情報処理装置およびデータ復旧方法
JP2009187079A (ja) * 2008-02-04 2009-08-20 Toshiba Corp 情報処理装置およびデータ復旧方法
JP2017162095A (ja) * 2016-03-08 2017-09-14 株式会社リコー 情報処理装置、情報処理方法、情報処理プログラム
CN112684983A (zh) * 2020-12-28 2021-04-20 北京三快在线科技有限公司 数据存储方法、装置、电子设备及可读存储介质

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001357000A (ja) * 2000-06-13 2001-12-26 Hitachi Telecom Technol Ltd 記憶装置
JP2009157756A (ja) * 2007-12-27 2009-07-16 Toshiba Corp 情報処理装置およびデータ復旧方法
JP2009169747A (ja) * 2008-01-17 2009-07-30 Toshiba Corp 情報処理装置およびデータ復旧方法
JP2009187079A (ja) * 2008-02-04 2009-08-20 Toshiba Corp 情報処理装置およびデータ復旧方法
JP2017162095A (ja) * 2016-03-08 2017-09-14 株式会社リコー 情報処理装置、情報処理方法、情報処理プログラム
CN112684983A (zh) * 2020-12-28 2021-04-20 北京三快在线科技有限公司 数据存储方法、装置、电子设备及可读存储介质

Similar Documents

Publication Publication Date Title
US20010053090A1 (en) Semiconductor storage device
JPH07114497A (ja) 半導体集積回路装置
JP2001250388A (ja) 消去動作情報を記憶する不揮発性メモリ
US5307470A (en) Microcomputer having EEPROM provided with detector for detecting data write request issued before data write operation responsive to preceding data write request is completed
JP2009054275A (ja) マルチビット及びシングルビット方式でデータを格納するフラッシュメモリ装置及びそのプログラム方法とこれを用いたメモリシステム
JPH10161988A (ja) フラッシュeeprom内蔵マイクロコンピュータ
JP2009536423A (ja) 不揮発性メモリをリフレッシュする方法
JP2007034581A (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
JPH103434A (ja) 半導体ディスク装置及びその書き込み方式
JP2002288999A (ja) 半導体メモリ
JP2003051195A (ja) 半導体記憶装置
JPH0675836A (ja) 補助記憶装置
JP2000276461A (ja) マイクロコンピュータ
JPH09146767A (ja) プログラム書き換え方法
JPH09146774A (ja) パーソナルコンピュータシステム
JP3028567B2 (ja) Eeprom内蔵マイクロコンピュータ
JP2833621B2 (ja) 不揮発性記憶装置
JP2004030849A (ja) データの一部書き換え機能を有する半導体不揮発性メモリ
JPH1021693A (ja) 半導体記憶装置
JP4547490B2 (ja) 不揮発性記憶装置およびその制御方法
JPWO2004092962A1 (ja) 半導体装置、リセット制御システム及びメモリリセット方法
JPH11242889A (ja) 不揮発性半導体記憶装置及びその消去方法
JP2000090643A (ja) 記憶装置
JP3510780B2 (ja) マイクロコンピュータ
JPH04291644A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19981110