JPH10161988A - フラッシュｅｅｐｒｏｍ内蔵マイクロコンピュータ - Google Patents
フラッシュｅｅｐｒｏｍ内蔵マイクロコンピュータInfo
- Publication number
- JPH10161988A JPH10161988A JP31750096A JP31750096A JPH10161988A JP H10161988 A JPH10161988 A JP H10161988A JP 31750096 A JP31750096 A JP 31750096A JP 31750096 A JP31750096 A JP 31750096A JP H10161988 A JPH10161988 A JP H10161988A
- Authority
- JP
- Japan
- Prior art keywords
- block
- area
- program
- stored
- blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【課題】 ユーザー側において、プログラミングを行え
るフラッシュＥＥＰＲＯＭを含むマイクロコンピュータ
において、ユーザーによって使用されるブートプログラ
ム及びアプリケーションプログラムを迅速に格納できる
マイクロコンピュータを提供することである。 【解決手段】 ユーザープログラムの書換に必要なブー
トプログラムをフラッシュＥＥＰＲＯＭ内に格納してお
き、ブートプログラムの格納領域以外の領域を一括して
消去できるブロック選択回路を設け、ブートプログラム
格納領域以外の領域を迅速に消去でき、以後、アプリケ
ーションプログラムを迅速に、ブートプログラム格納領
域以外の領域に格納できる。消去の際、ブートプログラ
ムの転送等を必要としないため、消去動作も簡単であ
る。
るフラッシュＥＥＰＲＯＭを含むマイクロコンピュータ
において、ユーザーによって使用されるブートプログラ
ム及びアプリケーションプログラムを迅速に格納できる
マイクロコンピュータを提供することである。 【解決手段】 ユーザープログラムの書換に必要なブー
トプログラムをフラッシュＥＥＰＲＯＭ内に格納してお
き、ブートプログラムの格納領域以外の領域を一括して
消去できるブロック選択回路を設け、ブートプログラム
格納領域以外の領域を迅速に消去でき、以後、アプリケ
ーションプログラムを迅速に、ブートプログラム格納領
域以外の領域に格納できる。消去の際、ブートプログラ
ムの転送等を必要としないため、消去動作も簡単であ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、メモリセルの内容
を書換、消去可能な半導体メモリを内蔵したマイクロコ
ンピュータに関し、特に、電気的に書換、消去できるフ
ラッシュＥＥＰＲＯＭを内蔵したマイクロコンピュー
タ、及び、フラッシュＥＥＰＲＯＭの消去方法に関す
る。
を書換、消去可能な半導体メモリを内蔵したマイクロコ
ンピュータに関し、特に、電気的に書換、消去できるフ
ラッシュＥＥＰＲＯＭを内蔵したマイクロコンピュー
タ、及び、フラッシュＥＥＰＲＯＭの消去方法に関す
る。
【０００２】
【従来の技術】一般に、この種のマイクロコンピュータ
には、アプリケーションプログラムのようなユーザープ
ログラムを書き換え可能なフラッシュＥＥＰＲＯＭを備
えたものがある。
には、アプリケーションプログラムのようなユーザープ
ログラムを書き換え可能なフラッシュＥＥＰＲＯＭを備
えたものがある。
【０００３】従来、この種のマイクロコンピュータとし
て、特開平５−２６６２１９号公報（以下、引用例１と
呼ぶ）では、マイクロコンピュータを実装基板等に実装
した状態で、ユーザー自身で、フラッシュＥＥＰＲＯＭ
の記憶内容を他のプログラムに書き換えることができ
る、所謂、セルフプログラミング方式のシステムが提案
されている。
て、特開平５−２６６２１９号公報（以下、引用例１と
呼ぶ）では、マイクロコンピュータを実装基板等に実装
した状態で、ユーザー自身で、フラッシュＥＥＰＲＯＭ
の記憶内容を他のプログラムに書き換えることができ
る、所謂、セルフプログラミング方式のシステムが提案
されている。
【０００４】このように、フラッシュＥＥＰＲＯＭのプ
ログラム等をユーザーによって書換えるモードとして、
引用例１では、汎用ＰＲＯＭライターからのプログラム
をフラッシュＥＥＰＲＯＭに直接、プログラムを書込む
モードと、マイクロコンピュータ内部に設けられた中央
処理装置（ＣＰＵ）の制御によって、プログラム等を書
込むモードとが開示されている。汎用ＰＲＯＭライター
からのプログラムを使用した場合には、マイクロコンピ
ュータ内部のＣＰＵ等をフラッシュＥＥＰＲＯＭから切
り離し、汎用ＰＲＭライターの制御の下に、直接、フラ
ッシュＥＥＰＲＯＭのプログラムを書換えることができ
る。
ログラム等をユーザーによって書換えるモードとして、
引用例１では、汎用ＰＲＯＭライターからのプログラム
をフラッシュＥＥＰＲＯＭに直接、プログラムを書込む
モードと、マイクロコンピュータ内部に設けられた中央
処理装置（ＣＰＵ）の制御によって、プログラム等を書
込むモードとが開示されている。汎用ＰＲＯＭライター
からのプログラムを使用した場合には、マイクロコンピ
ュータ内部のＣＰＵ等をフラッシュＥＥＰＲＯＭから切
り離し、汎用ＰＲＭライターの制御の下に、直接、フラ
ッシュＥＥＰＲＯＭのプログラムを書換えることができ
る。
【０００５】他方、ＣＰＵの制御の下に、フラッシュＥ
ＥＰＲＯＭのプログラム等を書換える場合、書換えるべ
きプログラムのほかに、フラッシュＥＥＰＲＯＭに対し
てプログラムの書換制御を行うための書換制御プログラ
ムを用意しておく必要がある。このため、上記した引用
例１では、書換制御プログラムはフラッシュＥＥＰＲＯ
Ｍ、或いは、マスクＲＯＭ等に格納している。
ＥＰＲＯＭのプログラム等を書換える場合、書換えるべ
きプログラムのほかに、フラッシュＥＥＰＲＯＭに対し
てプログラムの書換制御を行うための書換制御プログラ
ムを用意しておく必要がある。このため、上記した引用
例１では、書換制御プログラムはフラッシュＥＥＰＲＯ
Ｍ、或いは、マスクＲＯＭ等に格納している。
【０００６】このうち、フラッシュＥＥＰＲＯＭに書換
制御プログラムが格納されている場合には、一旦、フラ
ッシュＥＥＰＲＯＭに格納された書換制御プログラムを
転送制御プログラムと共に、ＲＡＭに転送した後、ＲＡ
Ｍに格納された書換制御プログラムにしたがって、フラ
ッシュＥＥＰＲＯＭ内に新たなプログラム等を書き込ん
でいる。また、マスクＲＯＭに書換制御プログラムが格
納されている場合には、マスクＲＯＭ内の書換制御プロ
グラムにしたがって、フラッシュＥＥＰＲＯＭの書換が
行われている。
制御プログラムが格納されている場合には、一旦、フラ
ッシュＥＥＰＲＯＭに格納された書換制御プログラムを
転送制御プログラムと共に、ＲＡＭに転送した後、ＲＡ
Ｍに格納された書換制御プログラムにしたがって、フラ
ッシュＥＥＰＲＯＭ内に新たなプログラム等を書き込ん
でいる。また、マスクＲＯＭに書換制御プログラムが格
納されている場合には、マスクＲＯＭ内の書換制御プロ
グラムにしたがって、フラッシュＥＥＰＲＯＭの書換が
行われている。
【０００７】いずれにしても、フラッシュＥＥＰＲＯＭ
の記憶内容を書換えるためには、フラッシュＥＥＰＲＯ
Ｍを一旦、消去状態にする必要がある。このように、フ
ラッシュＥＥＰＲＯＭの記憶内容を消去する方法とし
て、複数のメモリセルを含むメモリ領域全体を一括して
消去する方法と、メモリ領域を複数のブロックに分割し
て、ブロック毎に消去する場合とが知られている。
の記憶内容を書換えるためには、フラッシュＥＥＰＲＯ
Ｍを一旦、消去状態にする必要がある。このように、フ
ラッシュＥＥＰＲＯＭの記憶内容を消去する方法とし
て、複数のメモリセルを含むメモリ領域全体を一括して
消去する方法と、メモリ領域を複数のブロックに分割し
て、ブロック毎に消去する場合とが知られている。
【０００８】
【発明が解決しようとする課題】このうち、一括消去す
る方法では、短時間でフラッシュＥＥＰＲＯＭ内の全て
のデータ乃至プログラムを消去できる反面、プログラム
の書換の際には、全てのデータ、プログラムを書換える
必要があるため、書換に時間を要すると言う欠点があ
る。
る方法では、短時間でフラッシュＥＥＰＲＯＭ内の全て
のデータ乃至プログラムを消去できる反面、プログラム
の書換の際には、全てのデータ、プログラムを書換える
必要があるため、書換に時間を要すると言う欠点があ
る。
【０００９】また、フラッシュＥＥＰＲＯＭの記憶領域
を複数のブロックに分割した場合、個々のブロック毎に
消去動作を行うことができるが、ブロックの数が多くな
ると、各ブロックを消去するために、２秒程度要するた
め、消去に時間がかかってしまうと言う欠点がある。
を複数のブロックに分割した場合、個々のブロック毎に
消去動作を行うことができるが、ブロックの数が多くな
ると、各ブロックを消去するために、２秒程度要するた
め、消去に時間がかかってしまうと言う欠点がある。
【００１０】従来、フラッシュＥＥＰＲＯＭの消去方法
として、特開平５−３２５５７６号公報（引用例２と呼
ぶ）には、フラッシュＥＥＰＲＯＭのブロックに対応し
てラッチを設けておき、ラッチによって消去されるべき
ブロックを指定し、ラッチによって指定されたブロック
の記憶内容を消去する方法が開示されている。この消去
方法を採用した場合、任意のブロックにおける記憶内容
を消去できる反面、ブロック数の増加に応じて、ラッチ
の数を増加させる必要があり、且つ、消去すべきブロッ
クに対応したラッチを指定する手段も必要である。
として、特開平５−３２５５７６号公報（引用例２と呼
ぶ）には、フラッシュＥＥＰＲＯＭのブロックに対応し
てラッチを設けておき、ラッチによって消去されるべき
ブロックを指定し、ラッチによって指定されたブロック
の記憶内容を消去する方法が開示されている。この消去
方法を採用した場合、任意のブロックにおける記憶内容
を消去できる反面、ブロック数の増加に応じて、ラッチ
の数を増加させる必要があり、且つ、消去すべきブロッ
クに対応したラッチを指定する手段も必要である。
【００１１】更に、特開平７−９８９９１号公報（引用
例３）には、複数のアドレス信号を複数の対応した消去
ブロックとしてラッチでき、これによって、一度に種々
の組み合わせでブロックの記憶内容を消去できる不揮発
性半導体記憶装置が開示されている。この構成では、ア
ドレス信号数とブロック数とが等しくなければならない
という制限があり、したがって、ブロック数の増加と共
に、ラッチも増加させる必要がある。
例３）には、複数のアドレス信号を複数の対応した消去
ブロックとしてラッチでき、これによって、一度に種々
の組み合わせでブロックの記憶内容を消去できる不揮発
性半導体記憶装置が開示されている。この構成では、ア
ドレス信号数とブロック数とが等しくなければならない
という制限があり、したがって、ブロック数の増加と共
に、ラッチも増加させる必要がある。
【００１２】一方、最近、個々のユーザーに必要なプロ
グラムを格納して、各ユーザー毎にカスタマイズされた
マイクロコンピュータに対するユーザーの要求も高まっ
ている。このような要求に応えるためには、単に、アプ
リケーション操作を行うユーザープログラムだけでな
く、ユーザープログラム書換用のプログラム（以下、ブ
ートプログラムと呼ぶ）をも、個々のユーザーによって
異なり、且つ、ブートプログラムを格納するのに必要な
ブロックも、使用されるブートプログラム毎に相違して
いることを考慮しておかなければならない。
グラムを格納して、各ユーザー毎にカスタマイズされた
マイクロコンピュータに対するユーザーの要求も高まっ
ている。このような要求に応えるためには、単に、アプ
リケーション操作を行うユーザープログラムだけでな
く、ユーザープログラム書換用のプログラム（以下、ブ
ートプログラムと呼ぶ）をも、個々のユーザーによって
異なり、且つ、ブートプログラムを格納するのに必要な
ブロックも、使用されるブートプログラム毎に相違して
いることを考慮しておかなければならない。
【００１３】この場合、バグ等の発生を考えると、ユー
ザープログラム自体、書換可能であることが望ましい
が、ブートプログラム自体は、ユーザー固有に使用され
ることが多いため、書き換えられることは、非常にまれ
である。
ザープログラム自体、書換可能であることが望ましい
が、ブートプログラム自体は、ユーザー固有に使用され
ることが多いため、書き換えられることは、非常にまれ
である。
【００１４】上記したユーザーの要求に応じて、ユーザ
ープログラム及びブートプログラムの双方をフラッシュ
ＥＥＰＲＯＭに格納し、且つ、その消去のため、引用例
１〜３の技術を適用することも、考えられるかも知れな
い。
ープログラム及びブートプログラムの双方をフラッシュ
ＥＥＰＲＯＭに格納し、且つ、その消去のため、引用例
１〜３の技術を適用することも、考えられるかも知れな
い。
【００１５】しかしながら、引用例１〜３は、ユーザー
プログラムとブートプログラムとを区別して、フラッシ
ュＥＥＰＲＯＭに格納することについて、全く示唆して
いない。却って、引用例１では、フラッシュＥＥＰＲＯ
Ｍの書換制御プログラムをＲＡＭに一旦転送させた後、
全てのブロックの記憶内容を消去している。また、引用
例２及び３は、消去すべきブロックをラッチを用いて指
定することを開示しているが、上記したユーザープログ
ラム及びブートプログラムと、消去ブロックとの関係、
並びに、ユーザープログラム及びブートプログラムとを
フラッシュＥＥＰＲＯＭに格納した場合における消去回
路及び消去方法について、全く示唆していない。例え
ば、ユーザープログラムが多数のブロックに亘って格納
されている場合、ブロック毎に記憶内容を消去したので
は、消去に長時間を要することになってしまうし、ま
た、引用例２及び３のように、消去すべきブロックに対
応してラッチを設ける構成では、ラッチの制御が難しい
と言う欠点がある。
プログラムとブートプログラムとを区別して、フラッシ
ュＥＥＰＲＯＭに格納することについて、全く示唆して
いない。却って、引用例１では、フラッシュＥＥＰＲＯ
Ｍの書換制御プログラムをＲＡＭに一旦転送させた後、
全てのブロックの記憶内容を消去している。また、引用
例２及び３は、消去すべきブロックをラッチを用いて指
定することを開示しているが、上記したユーザープログ
ラム及びブートプログラムと、消去ブロックとの関係、
並びに、ユーザープログラム及びブートプログラムとを
フラッシュＥＥＰＲＯＭに格納した場合における消去回
路及び消去方法について、全く示唆していない。例え
ば、ユーザープログラムが多数のブロックに亘って格納
されている場合、ブロック毎に記憶内容を消去したので
は、消去に長時間を要することになってしまうし、ま
た、引用例２及び３のように、消去すべきブロックに対
応してラッチを設ける構成では、ラッチの制御が難しい
と言う欠点がある。
【００１６】本発明の目的は、ブートプログラムとユー
ザープログラムとをフラッシュＥＥＰＲＯＭに格納した
マイクロコンピュータを提供することである。
ザープログラムとをフラッシュＥＥＰＲＯＭに格納した
マイクロコンピュータを提供することである。
【００１７】本発明の他の目的は、ブートプログラムと
ユーザープログラムとの双方を格納したフラッシュＥＥ
ＰＲＯＭに適した消去回路を備えたマイクロコンピュー
タを提供することである。
ユーザープログラムとの双方を格納したフラッシュＥＥ
ＰＲＯＭに適した消去回路を備えたマイクロコンピュー
タを提供することである。
【００１８】本発明の更に他の目的は、ブートプログラ
ム及びユーザープログラムが多数のブロックに分割して
格納されている場合、迅速にユーザープログラムだけを
消去できる消去回路を備えたマイクロコンピュータを提
供することである。
ム及びユーザープログラムが多数のブロックに分割して
格納されている場合、迅速にユーザープログラムだけを
消去できる消去回路を備えたマイクロコンピュータを提
供することである。
【００１９】本発明の他の目的は、ブートプログラムの
格納される領域の変化にも対応でき、したがって、ユー
ザー毎に、異なるブートプログラムを使用できるマイク
ロコンピュータを提供することである。
格納される領域の変化にも対応でき、したがって、ユー
ザー毎に、異なるブートプログラムを使用できるマイク
ロコンピュータを提供することである。
【００２０】本発明の他の目的は、フラッシュＥＥＰＲ
ＯＭの記憶内容を転送等を行うことなく、部分的に消去
する消去方法を提供することである。
ＯＭの記憶内容を転送等を行うことなく、部分的に消去
する消去方法を提供することである。
【００２１】本発明の更に他の目的は、ブロック毎に個
々に消去できるモードと、ブートプログラムを残して、
それ以外のプログラムの領域を消去できるモードとを選
択できる消去方法を提供することである。
々に消去できるモードと、ブートプログラムを残して、
それ以外のプログラムの領域を消去できるモードとを選
択できる消去方法を提供することである。
【００２２】
【課題を解決するための手段】本発明の一形態によれ
ば、予め定められたプログラムを格納する第１の領域
と、前記第１の領域を除いた第２の領域とを備えた書換
可能なメモリと、前記第１の領域を除く第２の領域を識
別して、前記第１の領域を除く前記第２の領域だけを消
去するための選択消去手段とを有しているマイクロコン
ピュータが得られる。ここで、第１の領域に格納された
予め定められたプログラムはブートプログラムであり、
第２の領域に格納されるプログラムはユーザープログラ
ムであることが望ましい。
ば、予め定められたプログラムを格納する第１の領域
と、前記第１の領域を除いた第２の領域とを備えた書換
可能なメモリと、前記第１の領域を除く第２の領域を識
別して、前記第１の領域を除く前記第２の領域だけを消
去するための選択消去手段とを有しているマイクロコン
ピュータが得られる。ここで、第１の領域に格納された
予め定められたプログラムはブートプログラムであり、
第２の領域に格納されるプログラムはユーザープログラ
ムであることが望ましい。
【００２３】本発明の他の形態によれば、第１の領域を
残して、第２の領域だけを、ブロック毎に消去するので
はなく、一括して消去するため、消去に要する時間を短
縮できるフラッシュＥＥＰＲＯＭの消去方法が得られ
る。
残して、第２の領域だけを、ブロック毎に消去するので
はなく、一括して消去するため、消去に要する時間を短
縮できるフラッシュＥＥＰＲＯＭの消去方法が得られ
る。
【００２４】
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態を説明する。
実施の形態を説明する。
【００２５】図１及び図２を参照して、本発明の一実施
の形態に係るマイクロコンピュータにおけるフラッシュ
ＥＥＰＲＯＭ１０の消去動作を概略的に説明する。図示
されたフラッシュＥＥＰＲＯＭ１０は４つのブロック０
〜３に分割されており、各ブロック０〜３は互いに等し
いアドレス数を備え、且つ、その記憶容量も等しいもの
として説明するが、これらブロック０〜３は互いに異な
る記憶容量を有していても良いし、更に、多数のブロッ
クに分けられても良い。
の形態に係るマイクロコンピュータにおけるフラッシュ
ＥＥＰＲＯＭ１０の消去動作を概略的に説明する。図示
されたフラッシュＥＥＰＲＯＭ１０は４つのブロック０
〜３に分割されており、各ブロック０〜３は互いに等し
いアドレス数を備え、且つ、その記憶容量も等しいもの
として説明するが、これらブロック０〜３は互いに異な
る記憶容量を有していても良いし、更に、多数のブロッ
クに分けられても良い。
【００２６】図示された例では、ブロック０には、当該
マイクロコンピュータのユーザーに応じたブートプログ
ラムが格納されており、他のブロック１〜３には、ユー
ザーアプリケーションプログラムが格納されているもの
とする。また、この例の場合、書換制御プログラムはフ
ァームウェアの形で、ＲＯＭ１５に格納されているもの
とする。
マイクロコンピュータのユーザーに応じたブートプログ
ラムが格納されており、他のブロック１〜３には、ユー
ザーアプリケーションプログラムが格納されているもの
とする。また、この例の場合、書換制御プログラムはフ
ァームウェアの形で、ＲＯＭ１５に格納されているもの
とする。
【００２７】図１において、ユーザーの起動操作によ
り、ブロック０に格納されたブートプログラムが動作し
て、ＲＯＭ１５に格納されている書換制御プログラムに
対して、ブロック消去指定命令が送出される。ブロック
消去指定命令が与えられると、ＲＯＭ１５は、図２に示
すように、書換制御プログラムにしたがって、消去すべ
きブロックを選択するブロック指定信号がブロック選択
回路１７からブロック０〜３に出力される。
り、ブロック０に格納されたブートプログラムが動作し
て、ＲＯＭ１５に格納されている書換制御プログラムに
対して、ブロック消去指定命令が送出される。ブロック
消去指定命令が与えられると、ＲＯＭ１５は、図２に示
すように、書換制御プログラムにしたがって、消去すべ
きブロックを選択するブロック指定信号がブロック選択
回路１７からブロック０〜３に出力される。
【００２８】図２に示された例では、各ブロック０〜３
に、フラッシュＥＥＰＲＯＭ制御回路１９が接続されて
おり、フラッシュＥＥＰＲＯＭ制御回路１９の制御の下
に、ブロック選択回路１７で選択されたブロック０〜３
の消去動作が行なわれる。図２に示されているように、
ブロック０〜３は、ブロック指定信号、、、及
び、によって個々に指定され、フラッシュＥＥＰＲＯ
Ｍ制御回路１９の制御の下に、個々に、且つ、排他的
に、各ブロックの記憶内容を消去できる。更に、図２に
示されているように、ブロック指定信号は、ブロック
選択回路１７からブロック１、２、及び３に供給されて
おり、この結果として、ブロック０以外のブロック１、
２、３を同時的に消去できる。同様に、ブロック指定信
号は、ブロック２及び３に与えられており、これら両
ブロック２及び３を同時的に消去できる。また、ブロッ
ク指定信号はブロック３にのみ与えられており、ブロ
ック指定信号と同様に、ブロック３のみを消去するた
めに使用される。上記したブロック指定信号、、及
びの消去領域は、図１からも明らかである。これらブ
ロック指定信号のうち、特に、ブロック指定信号は、
ブートプログラムを格納したブロック０以外の領域を同
時的に消去できるため、ブロック１〜３にユーザープロ
グラムが格納されている場合には、ブロック０に格納さ
れたブートプログラムを消去することなく、ユーザープ
ログラムを一括消去できる。
に、フラッシュＥＥＰＲＯＭ制御回路１９が接続されて
おり、フラッシュＥＥＰＲＯＭ制御回路１９の制御の下
に、ブロック選択回路１７で選択されたブロック０〜３
の消去動作が行なわれる。図２に示されているように、
ブロック０〜３は、ブロック指定信号、、、及
び、によって個々に指定され、フラッシュＥＥＰＲＯ
Ｍ制御回路１９の制御の下に、個々に、且つ、排他的
に、各ブロックの記憶内容を消去できる。更に、図２に
示されているように、ブロック指定信号は、ブロック
選択回路１７からブロック１、２、及び３に供給されて
おり、この結果として、ブロック０以外のブロック１、
２、３を同時的に消去できる。同様に、ブロック指定信
号は、ブロック２及び３に与えられており、これら両
ブロック２及び３を同時的に消去できる。また、ブロッ
ク指定信号はブロック３にのみ与えられており、ブロ
ック指定信号と同様に、ブロック３のみを消去するた
めに使用される。上記したブロック指定信号、、及
びの消去領域は、図１からも明らかである。これらブ
ロック指定信号のうち、特に、ブロック指定信号は、
ブートプログラムを格納したブロック０以外の領域を同
時的に消去できるため、ブロック１〜３にユーザープロ
グラムが格納されている場合には、ブロック０に格納さ
れたブートプログラムを消去することなく、ユーザープ
ログラムを一括消去できる。
【００２９】したがって、この構成では、ブートプログ
ラム以外のユーザープログラムを迅速に消去できる。
ラム以外のユーザープログラムを迅速に消去できる。
【００３０】図３を参照すると、本発明に係るマイクロ
コンピュータの構成例が示されており、この例では、図
１及び図２に示されたフラッシュＥＥＰＲＯＭ１０、Ｒ
ＯＭ１５、ブロック選択回路１７、及び、フラッシュＥ
ＥＰＲＯＭ制御回路１９の接続関係がより具体的に示さ
れている。図３に示されたマイクロコンピュータは、ア
ドレスバス２１及び周辺バス２２とを備え、両バス２１
及び２２は図示されないＣＰＵに接続されている。
コンピュータの構成例が示されており、この例では、図
１及び図２に示されたフラッシュＥＥＰＲＯＭ１０、Ｒ
ＯＭ１５、ブロック選択回路１７、及び、フラッシュＥ
ＥＰＲＯＭ制御回路１９の接続関係がより具体的に示さ
れている。図３に示されたマイクロコンピュータは、ア
ドレスバス２１及び周辺バス２２とを備え、両バス２１
及び２２は図示されないＣＰＵに接続されている。
【００３１】図３に示されたフラッシュＥＥＰＲＯＭ１
０は、図２と同様に、フラッシュＥＥＰＲＯＭ制御回路
１９に接続されると共に、フラッシュＥＥＰＲＯＭ１０
対する書込データを書込むためのフラッシュ書込回路２
５に接続され、且つ、フラッシュＥＥＰＲＯＭ１０から
読出データを読み出すための読出回路２６にも接続され
ている。図示されたフラッシュ書込回路２５はフラッシ
ュ書込バッファＦＬＷＢによって構成されており、他
方、読出回路２６はフラッシュ読出バッファＦＬＲＢを
備えている。
０は、図２と同様に、フラッシュＥＥＰＲＯＭ制御回路
１９に接続されると共に、フラッシュＥＥＰＲＯＭ１０
対する書込データを書込むためのフラッシュ書込回路２
５に接続され、且つ、フラッシュＥＥＰＲＯＭ１０から
読出データを読み出すための読出回路２６にも接続され
ている。図示されたフラッシュ書込回路２５はフラッシ
ュ書込バッファＦＬＷＢによって構成されており、他
方、読出回路２６はフラッシュ読出バッファＦＬＲＢを
備えている。
【００３２】また、フラッシュＥＥＰＲＯＭ制御回路１
９は、フラッシュモード制御レジスタ（ＦＬＭＣ）１９
１及びデコーダ１９２とを有し、ＦＬＭＣ１９１は周辺
バス２２を介して、命令及びデータの送受を行う。デコ
ーダ１９２はＦＬＭＣ１９１からの命令を解読して、フ
ラッシュＥＥＰＲＯＭ１０を消去、書込、及び、読出を
行うためのフラッシュ制御信号を出力する。ここで、図
示されたＦＭＰＭＣ２８では、フラッシュＥＥＰＲＯＭ
１０に対するセルフプログラミングモードをあらわすセ
ルフプログラミングモード信号ＳＰをも出力する。
９は、フラッシュモード制御レジスタ（ＦＬＭＣ）１９
１及びデコーダ１９２とを有し、ＦＬＭＣ１９１は周辺
バス２２を介して、命令及びデータの送受を行う。デコ
ーダ１９２はＦＬＭＣ１９１からの命令を解読して、フ
ラッシュＥＥＰＲＯＭ１０を消去、書込、及び、読出を
行うためのフラッシュ制御信号を出力する。ここで、図
示されたＦＭＰＭＣ２８では、フラッシュＥＥＰＲＯＭ
１０に対するセルフプログラミングモードをあらわすセ
ルフプログラミングモード信号ＳＰをも出力する。
【００３３】図示されたブロック選択回路１７は、アド
レスバス２１、フラッシュアドレスポインター（ＦＬＡ
Ｐ）２７、及び、フラッシュプログラミングコントロー
ルレジスタ（ＦＬＰＭＣ）２８とに接続されている。
レスバス２１、フラッシュアドレスポインター（ＦＬＡ
Ｐ）２７、及び、フラッシュプログラミングコントロー
ルレジスタ（ＦＬＰＭＣ）２８とに接続されている。
【００３４】このうち、ＦＬＡＰ２７はブロック選択回
路１７に対して書込、読出、及び、消去の対象となる領
域の先頭アドレスを指示し、他方、ＦＬＰＭＣ２８は、
通常モードとセルフプログラミングモードとを識別する
と共に、図１及び図２を参照して説明したように、ブー
トプログラムを格納した領域（ブロック０）以外の領域
（ブロック１〜３）を一括して消去するモードを指示す
るブート外ブロック消去ビットを含んでいる。更に、Ｆ
ＬＰＭＣ２８は命令フェッチ先切換回路２９に接続され
ており、ＦＬＰＭＣ２８に格納されたモードに応じて、
切換回路３１にスイッチ信号を出力する。
路１７に対して書込、読出、及び、消去の対象となる領
域の先頭アドレスを指示し、他方、ＦＬＰＭＣ２８は、
通常モードとセルフプログラミングモードとを識別する
と共に、図１及び図２を参照して説明したように、ブー
トプログラムを格納した領域（ブロック０）以外の領域
（ブロック１〜３）を一括して消去するモードを指示す
るブート外ブロック消去ビットを含んでいる。更に、Ｆ
ＬＰＭＣ２８は命令フェッチ先切換回路２９に接続され
ており、ＦＬＰＭＣ２８に格納されたモードに応じて、
切換回路３１にスイッチ信号を出力する。
【００３５】切換回路３１は、書込制御プログラムをフ
ァームウェアとして格納したＲＯＭ１５と、フラッシュ
ＥＥＰＲＯＭ１０から読み出された命令を保持する読出
回路２６とに接続されており、通常モードがＦＬＰＭＣ
２８に設定されている場合には、読出回路２６を選択し
た状態にある。この状態では、フラッシュＥＥＰＲＯＭ
１０からの命令等が切換回路３１を介して周辺バス２２
上に送出される。
ァームウェアとして格納したＲＯＭ１５と、フラッシュ
ＥＥＰＲＯＭ１０から読み出された命令を保持する読出
回路２６とに接続されており、通常モードがＦＬＰＭＣ
２８に設定されている場合には、読出回路２６を選択し
た状態にある。この状態では、フラッシュＥＥＰＲＯＭ
１０からの命令等が切換回路３１を介して周辺バス２２
上に送出される。
【００３６】他方、ＦＬＰＭＣ２８によって、セルフプ
ログラミングモードが指定されている場合、切換回路３
１はＲＯＭ１５を選択しており、フラッシュＥＥＰＲＯ
Ｍ制御回路１９及びＦＬＷＢ２５等が動作し、フラッシ
ュＥＥＲＰＯＭ１５の書込、消去がＲＯＭ１５に格納さ
れたファームウェアにしたがって行われる。
ログラミングモードが指定されている場合、切換回路３
１はＲＯＭ１５を選択しており、フラッシュＥＥＰＲＯ
Ｍ制御回路１９及びＦＬＷＢ２５等が動作し、フラッシ
ュＥＥＲＰＯＭ１５の書込、消去がＲＯＭ１５に格納さ
れたファームウェアにしたがって行われる。
【００３７】次に、ＲＯＭ１５のファームウェアにした
がって行われるフラッシュＥＥＰＲＯＭ１０の消去動作
について説明しておく。この場合、フラッシュＥＥＰＲ
ＯＭ１０は、ブロック毎に消去動作を行うことができる
と共に、図１及び図２に示したように、ブートプログラ
ムを格納した領域以外を一括して消去できる。ここで
は、フラッシュＥＥＰＲＯＭ１０には、ブートプログラ
ムが、ユーザーによって図１に示すように、ブロック０
に格納されているものとする。
がって行われるフラッシュＥＥＰＲＯＭ１０の消去動作
について説明しておく。この場合、フラッシュＥＥＰＲ
ＯＭ１０は、ブロック毎に消去動作を行うことができる
と共に、図１及び図２に示したように、ブートプログラ
ムを格納した領域以外を一括して消去できる。ここで
は、フラッシュＥＥＰＲＯＭ１０には、ブートプログラ
ムが、ユーザーによって図１に示すように、ブロック０
に格納されているものとする。
【００３８】より具体的に言えば、ブロック選択回路１
７は、ＦＬＡＰ２７から与えられるアドレスに対して、
ＦＬＰＭＣ２８に保持されたブート外ブロック消去ビッ
トが論理”１”であれば、与えられたアドレスとブート
外ブロック消去ビットとを論理演算して、ブートプログ
ラムを格納したブロック０以外のブロックを一括消去す
る。尚、この例の場合、ブートプログラムの格納された
領域は、予めユーザーによって確認されており、アドレ
ス信号の上位ビットによって識別されるものとする。
７は、ＦＬＡＰ２７から与えられるアドレスに対して、
ＦＬＰＭＣ２８に保持されたブート外ブロック消去ビッ
トが論理”１”であれば、与えられたアドレスとブート
外ブロック消去ビットとを論理演算して、ブートプログ
ラムを格納したブロック０以外のブロックを一括消去す
る。尚、この例の場合、ブートプログラムの格納された
領域は、予めユーザーによって確認されており、アドレ
ス信号の上位ビットによって識別されるものとする。
【００３９】図４及び図５を図３と共に参照すると、ブ
ロック選択回路１７には、アドレス信号として、上位に
配置された２ビット（１６ビットのうち、第１４番目及
び第１５番目のビット）が与えられているものとする。
図４に示されたブロック選択回路１７は４つの論理ゲー
ト１７１〜１７４と、インクリメント回路１７５とによ
り構成されている。
ロック選択回路１７には、アドレス信号として、上位に
配置された２ビット（１６ビットのうち、第１４番目及
び第１５番目のビット）が与えられているものとする。
図４に示されたブロック選択回路１７は４つの論理ゲー
ト１７１〜１７４と、インクリメント回路１７５とによ
り構成されている。
【００４０】まず、ブート外ブロック消去ビットが論
理”０”のとき、第１５番目及び第１４番目ビットの状
態が”００”であれば、図５に示すように、論理ゲート
（ＯＲゲート）１７１の出力のみが論理”０”となり、
他の論理ゲート１７２〜１７４の出力は論理”１”とな
る。この状態では、ブロック０だけが選択された状態に
なり、ブロック０だけが消去、書込可能な状態になる。
以下同様に、ブート外ブロック消去ビットが論理”０”
のとき、第１５及び第１４番目のビットが、それぞ
れ、”０１”、”１０”、及び、”１１”になると、図
５に示すように、それぞれブロック１、２、及び３に対
応した論理ゲート１７２、１７３、及び１７４が論理”
０”となって、ブロック１、２、及び３が選択状態とな
る。
理”０”のとき、第１５番目及び第１４番目ビットの状
態が”００”であれば、図５に示すように、論理ゲート
（ＯＲゲート）１７１の出力のみが論理”０”となり、
他の論理ゲート１７２〜１７４の出力は論理”１”とな
る。この状態では、ブロック０だけが選択された状態に
なり、ブロック０だけが消去、書込可能な状態になる。
以下同様に、ブート外ブロック消去ビットが論理”０”
のとき、第１５及び第１４番目のビットが、それぞ
れ、”０１”、”１０”、及び、”１１”になると、図
５に示すように、それぞれブロック１、２、及び３に対
応した論理ゲート１７２、１７３、及び１７４が論理”
０”となって、ブロック１、２、及び３が選択状態とな
る。
【００４１】一方、アドレス信号の第１５及び第１４番
目ビットが”００”の状態で、ブート外ブロック消去ビ
ットとして、論理”１”が与えられると、インクリメン
ト回路１７５によって、ブロック１、２、３、及び４に
対応した出力”０１１１”に”１”が加算されて、図５
の下段に示されるように、”１０００”になる。このこ
とは、ブロック０だけが非選択状態になり、他のブロッ
ク１、２、及び３が品卓状態になったことを意味してい
る。したがって、ブートプログラムを格納したブロック
０以外のブロック１、２、及び、３は選択状態となっ
て、一括して消去され得る状態になる。
目ビットが”００”の状態で、ブート外ブロック消去ビ
ットとして、論理”１”が与えられると、インクリメン
ト回路１７５によって、ブロック１、２、３、及び４に
対応した出力”０１１１”に”１”が加算されて、図５
の下段に示されるように、”１０００”になる。このこ
とは、ブロック０だけが非選択状態になり、他のブロッ
ク１、２、及び３が品卓状態になったことを意味してい
る。したがって、ブートプログラムを格納したブロック
０以外のブロック１、２、及び、３は選択状態となっ
て、一括して消去され得る状態になる。
【００４２】また、アドレス信号の第１５及び第１４番
目のビットが”０１”であり、論理ゲート１７１〜１７
４の出力が”１０１１”であるとき、ブート外ブロック
消去ビットが論理”１”になると、インクリメント回路
１７５は、論理ゲート１７１〜１７４の出力に論理”
１”を加算し、結果として、”１１００”を出力する。
この出力によってブロック２及び３が選択状態になるこ
とが分かる。同様に、論理ゲート１７１〜１７４の出力
が”１１０１”のとき、ブート外ブロック消去ビットが
論理”１”になると、インクリメント回路１７５の出力
は”１１１０”となり、また、”１１１０”のとき、ブ
ート外消去ビットが論理”１”になると、インクリメン
ト回路１７５の出力は”１１１１”となる。
目のビットが”０１”であり、論理ゲート１７１〜１７
４の出力が”１０１１”であるとき、ブート外ブロック
消去ビットが論理”１”になると、インクリメント回路
１７５は、論理ゲート１７１〜１７４の出力に論理”
１”を加算し、結果として、”１１００”を出力する。
この出力によってブロック２及び３が選択状態になるこ
とが分かる。同様に、論理ゲート１７１〜１７４の出力
が”１１０１”のとき、ブート外ブロック消去ビットが
論理”１”になると、インクリメント回路１７５の出力
は”１１１０”となり、また、”１１１０”のとき、ブ
ート外消去ビットが論理”１”になると、インクリメン
ト回路１７５の出力は”１１１１”となる。
【００４３】上記したインクリメント回路１７５はハー
フアダーを組み合わせることによって容易に構成できる
から、ここでは、説明を省略する。
フアダーを組み合わせることによって容易に構成できる
から、ここでは、説明を省略する。
【００４４】上記した実施の形態では、ブロックの数が
４つの場合に限って説明したが、ブロックの数は４つの
場合に限らないことは明らかである。また、本発明で
は、ブロックに対応してラッチ等のハードウェアを設け
るのではなく、フラッシュＥＥＰＲＯＭを任意の大きさ
に対応して分割しておき、アドレス信号のビット位置を
各ブロックに対応して定めることによって、サイズの異
なるブロックを個々に選択状態にできると共に、ブート
プログラム領域以外の領域を一括消去できると言う利点
がある。
４つの場合に限って説明したが、ブロックの数は４つの
場合に限らないことは明らかである。また、本発明で
は、ブロックに対応してラッチ等のハードウェアを設け
るのではなく、フラッシュＥＥＰＲＯＭを任意の大きさ
に対応して分割しておき、アドレス信号のビット位置を
各ブロックに対応して定めることによって、サイズの異
なるブロックを個々に選択状態にできると共に、ブート
プログラム領域以外の領域を一括消去できると言う利点
がある。
【００４５】
【発明の効果】本発明によれば、ユーザーによって使用
されるブートプログラムを格納したフラッシュＥＥＰＲ
ＯＭを備えたマイクロコンピュータにおいて、ブートプ
ログラムの格納領域以外の領域を一括して消去できるた
め、ブートプログラムの転送等を要せず、且つ、ブロッ
ク毎に消去する場合に比較して、迅速に、ブートプログ
ラムの格納領域以外の領域を消去できる。
されるブートプログラムを格納したフラッシュＥＥＰＲ
ＯＭを備えたマイクロコンピュータにおいて、ブートプ
ログラムの格納領域以外の領域を一括して消去できるた
め、ブートプログラムの転送等を要せず、且つ、ブロッ
ク毎に消去する場合に比較して、迅速に、ブートプログ
ラムの格納領域以外の領域を消去できる。
【図１】本発明の一実施の形態に係るブロック消去動作
を説明するための図である。
を説明するための図である。
【図２】図１に説明したブロック消去動作を実行する部
分を示すブロック図である。
分を示すブロック図である。
【図３】本発明の一実施の形態に係るマイクロプロセッ
サをより具体的に説明するためのブロック図である。
サをより具体的に説明するためのブロック図である。
【図４】図３に示されたマイクロプロセッサに使用され
る回路をより詳細に説明するためのブロック図である。
る回路をより詳細に説明するためのブロック図である。
【図５】図４に示された回路の動作を説明するための真
理値表である。
理値表である。
１０ フラッシュＥＥ
ＰＲＯＭ １５ ＲＯＭ １７ ブロック選択回
路 １９ フラッシュＥＥ
ＰＲＯＭ制御回路 ２５ 書込回路（ＦＬ
ＷＢ） ２６ 読出回路 ２７ ＦＬＡＰ ２９ 命令フェッチ先
切換回路 ３１ 切換回路 １７１〜１７４ 論理回路 １７５ インクリメント
回路
ＰＲＯＭ １５ ＲＯＭ １７ ブロック選択回
路 １９ フラッシュＥＥ
ＰＲＯＭ制御回路 ２５ 書込回路（ＦＬ
ＷＢ） ２６ 読出回路 ２７ ＦＬＡＰ ２９ 命令フェッチ先
切換回路 ３１ 切換回路 １７１〜１７４ 論理回路 １７５ インクリメント
回路
Claims (9)
- 【請求項１】 予め定められたプログラムを格納する第
１の領域と、前記第１の領域を除いた第２の領域とを備
えた書換可能なメモリと、前記第１の領域を除く第２の
領域を識別して、前記第１の領域を除く前記第２の領域
だけを消去するための選択消去手段とを有していること
を特徴とするマイクロコンピュータ。 - 【請求項２】 請求項１において、前記書換可能なメモ
リは、フラッシュＥＥＰＲＯＭであることを特徴とする
マイクロコンピュータ。 - 【請求項３】 請求項２において、前記フラッシュＥＥ
ＰＲＯＭは複数のブロックに区分されており、前記消去
手段は各ブロック毎に消去できることを特徴とするマイ
クロコンピュータ。 - 【請求項４】 請求項３において、前記選択消去手段は
前記フラッシュＥＥＰＲＯＭの前記第１の領域を除く、
第２の領域を構成するブロックを一括消去する回路を有
していることを特徴とするマイクロコンピュータ。 - 【請求項５】 請求項４において、前記第１の領域に
は、ユーザーによって書き込まれたブートプログラムが
前記予め定められたプログラムとして格納されているこ
とを特徴とするマイクロコンピュータ。 - 【請求項６】 請求項５において、前記ブートプログラ
ムにしたがって、前記第２の領域にアプリケーションプ
ログラムを書き込み制御するためのプログラムを格納し
たファームウェアを更に備えていることを特徴とするマ
イクロコンピュータ。 - 【請求項７】 複数の領域に区分された書換可能なメモ
リのデータ消去方法において、予め定められた領域だけ
を残し、それ以外の領域を一括消去することを特徴とす
るメモリの消去方法。 - 【請求項８】 請求項７において、前記予め定められた
領域には、ユーザーによって書き込まれたブートプログ
ラムが格納されており、それ以外の領域には、ユーザー
のアプリケーションプログラムが格納されており、前記
ブートプログラムを除く、当該アプリケーションプログ
ラムを一括して消去することを特徴とするメモリの消去
方法。 - 【請求項９】 請求項８において、前記書換可能なメモ
リはフラッシュＥＥＰＲＯＭであり、該フラッシュＥＥ
ＰＲＯＭは複数のブロックに区分されており、前記ブー
トプログラムを格納した領域以外の領域は、ブロック毎
にも消去できることを特徴とするメモリの消去方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31750096A JP3773607B2 (ja) | 1996-11-28 | 1996-11-28 | フラッシュｅｅｐｒｏｍ内蔵マイクロコンピュータ |
| EP97120780A EP0845786A3 (en) | 1996-11-28 | 1997-11-26 | Microcomputer comprising flash EEPROM |
| KR1019970063230A KR100265266B1 (ko) | 1996-11-28 | 1997-11-26 | 플래쉬 eeprom 을 구비하는 마이크로컴퓨터및 플래쉬 eeprom 의 소거방법 |
| EP03013243A EP1349175A1 (en) | 1996-11-28 | 1997-11-26 | Microcomputer comprising flash EEPROM |
| US08/979,151 US6073207A (en) | 1996-11-28 | 1997-11-26 | Microcomputer comprising flash EEPROM |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31750096A JP3773607B2 (ja) | 1996-11-28 | 1996-11-28 | フラッシュｅｅｐｒｏｍ内蔵マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10161988A true JPH10161988A (ja) | 1998-06-19 |
| JP3773607B2 JP3773607B2 (ja) | 2006-05-10 |
Family
ID=18088932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31750096A Expired - Fee Related JP3773607B2 (ja) | 1996-11-28 | 1996-11-28 | フラッシュｅｅｐｒｏｍ内蔵マイクロコンピュータ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6073207A (ja) |
| EP (2) | EP0845786A3 (ja) |
| JP (1) | JP3773607B2 (ja) |
| KR (1) | KR100265266B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100658135B1 (ko) * | 2001-03-08 | 2006-12-15 | 미쓰비시덴키 가부시키가이샤 | 프로그래밍할 수 있는 비휘발성 메모리를 내장한 마이크로컴퓨터 |
| JP2008186476A (ja) * | 2008-03-10 | 2008-08-14 | Renesas Technology Corp | マイクロコンピュータ |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6493788B1 (en) | 1996-10-28 | 2002-12-10 | Macronix International Co., Ltd. | Processor with embedded in-circuit programming structures |
| US6842820B2 (en) | 1997-10-03 | 2005-01-11 | Macronix International Co., Ltd. | Processor with embedded in-circuit programming structures |
| US6282675B1 (en) | 1997-08-06 | 2001-08-28 | Macronix International Co., Ltd. | Fault-tolerant architecture for in-circuit programming |
| KR19980067505A (ko) * | 1997-02-05 | 1998-10-15 | 김광호 | 플레쉬 메모리를 이용한 프로그램 저장 제어장치 |
| JP3727485B2 (ja) * | 1999-04-02 | 2005-12-14 | シャープ株式会社 | 不揮発性メモリ内蔵マイクロコンピュータ |
| US6640334B1 (en) * | 1999-09-27 | 2003-10-28 | Nortel Networks Limited | Method and apparatus of remotely updating firmware of a communication device |
| US6834331B1 (en) | 2000-10-24 | 2004-12-21 | Starfish Software, Inc. | System and method for improving flash memory data integrity |
| TWI233040B (en) * | 2000-11-10 | 2005-05-21 | Sanyo Electric Co | Microcomputer and controlling method thereof |
| US7165137B2 (en) * | 2001-08-06 | 2007-01-16 | Sandisk Corporation | System and method for booting from a non-volatile application and file storage device |
| US6529409B1 (en) * | 2001-09-10 | 2003-03-04 | Silicon Storage Technology, Inc. | Integrated circuit for concurrent flash memory with uneven array architecture |
| US7082525B2 (en) * | 2002-10-02 | 2006-07-25 | Sandisk Corporation | Booting from non-linear memory |
| JP4229712B2 (ja) * | 2003-01-27 | 2009-02-25 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
| US20050010811A1 (en) * | 2003-06-16 | 2005-01-13 | Zimmer Vincent J. | Method and system to support network port authentication from out-of-band firmware |
| US7594135B2 (en) * | 2003-12-31 | 2009-09-22 | Sandisk Corporation | Flash memory system startup operation |
| JP4229896B2 (ja) * | 2004-10-14 | 2009-02-25 | シャープ株式会社 | 書き換え可能な不揮発性メモリ、電子機器、書き換え可能な不揮発性メモリの書き換え方法、及び書き換えプログラム |
| KR100652715B1 (ko) * | 2005-02-28 | 2006-12-01 | 엘지전자 주식회사 | 휴대단말기의 프로그램 다이나믹 로드장치 및 방법 |
| US9348730B2 (en) * | 2007-01-31 | 2016-05-24 | Standard Microsystems Corporation | Firmware ROM patch method |
| US9658788B2 (en) * | 2014-05-28 | 2017-05-23 | Sandisk Technologies Llc | Systems and methods for immediate physical erasure of data stored in a memory system in response to a user command |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01298600A (ja) * | 1988-05-26 | 1989-12-01 | Toshiba Corp | 半導体記憶装置 |
| JPH0289555A (ja) * | 1988-09-23 | 1990-03-29 | Honda Motor Co Ltd | 低圧鋳造装置 |
| US5594903A (en) * | 1991-02-26 | 1997-01-14 | Lynx Real-Time Systems, Inc. | Operating System architecture with reserved memory space resident program code identified in file system name space |
| US5197034A (en) * | 1991-05-10 | 1993-03-23 | Intel Corporation | Floating gate non-volatile memory with deep power down and write lock-out |
| US5471674A (en) * | 1992-02-07 | 1995-11-28 | Dell Usa, L.P. | Computer system with plug-in override of system ROM |
| JP2667617B2 (ja) * | 1992-03-05 | 1997-10-27 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JPH05266219A (ja) * | 1992-03-17 | 1993-10-15 | Hitachi Ltd | マイクロコンピュータ |
| TW231343B (ja) * | 1992-03-17 | 1994-10-01 | Hitachi Seisakusyo Kk | |
| US5740349A (en) * | 1993-02-19 | 1998-04-14 | Intel Corporation | Method and apparatus for reliably storing defect information in flash disk memories |
| JPH0798991A (ja) * | 1993-09-29 | 1995-04-11 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
| US5715423A (en) * | 1994-04-18 | 1998-02-03 | Intel Corporation | Memory device with an internal data transfer circuit |
| US5544312A (en) * | 1994-04-29 | 1996-08-06 | Intel Corporation | Method of detecting loss of power during block erasure and while writing sector data to a solid state disk |
| US5701492A (en) * | 1996-03-29 | 1997-12-23 | Canon Kabushiki Kaisha | Fail-safe flashing of EPROM |
-
1996
- 1996-11-28 JP JP31750096A patent/JP3773607B2/ja not_active Expired - Fee Related
-
1997
- 1997-11-26 KR KR1019970063230A patent/KR100265266B1/ko not_active IP Right Cessation
- 1997-11-26 US US08/979,151 patent/US6073207A/en not_active Expired - Lifetime
- 1997-11-26 EP EP97120780A patent/EP0845786A3/en not_active Withdrawn
- 1997-11-26 EP EP03013243A patent/EP1349175A1/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100658135B1 (ko) * | 2001-03-08 | 2006-12-15 | 미쓰비시덴키 가부시키가이샤 | 프로그래밍할 수 있는 비휘발성 메모리를 내장한 마이크로컴퓨터 |
| JP2008186476A (ja) * | 2008-03-10 | 2008-08-14 | Renesas Technology Corp | マイクロコンピュータ |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0845786A3 (en) | 1999-05-26 |
| KR19980042796A (ko) | 1998-08-17 |
| US6073207A (en) | 2000-06-06 |
| KR100265266B1 (ko) | 2000-10-02 |
| EP0845786A2 (en) | 1998-06-03 |
| JP3773607B2 (ja) | 2006-05-10 |
| EP1349175A1 (en) | 2003-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10161988A (ja) | フラッシュｅｅｐｒｏｍ内蔵マイクロコンピュータ | |
| EP0931289B1 (en) | Nonvolatile writeable memory with program suspend command | |
| US6556504B2 (en) | Nonvolatile semiconductor memory device and data input/output control method thereof | |
| US6154808A (en) | Method and apparatus for controlling data erase operations of a non-volatile memory device | |
| JP4563715B2 (ja) | パーシャルコピーバック動作モードを有するフラッシュメモリ装置 | |
| JP2001209543A (ja) | フラッシュ・マイコンにおけるプログラム書き換え方法 | |
| KR20060002664A (ko) | 내장 시스템의 메모리 어드레스의 매핑을 제어하는 장치와방법 | |
| JP4619367B2 (ja) | 不揮発性記憶装置 | |
| US6442068B1 (en) | Non-volatile memory with functional capability of burst mode read and page mode read during suspension of an operation of electrical alteration | |
| JPH06275084A (ja) | 不揮発性半導体記憶装置及びそれを用いたデータ処理装置 | |
| JP4289026B2 (ja) | 半導体記憶装置 | |
| US6549482B2 (en) | Method and apparatus to provide real-time access to flash memory features | |
| JPH07153284A (ja) | 不揮発性半導体記憶装置及びその制御方法 | |
| JPH10333898A (ja) | マイクロコンピュータ | |
| JPH09146767A (ja) | プログラム書き換え方法 | |
| JPS58208994A (ja) | 不揮発性半導体記憶装置 | |
| JP2000276461A (ja) | マイクロコンピュータ | |
| JPH11259357A (ja) | 半導体集積装置及び不揮発性メモリ書き込み方式 | |
| JP2000276883A (ja) | 不揮発性メモリの書き込み回路 | |
| JPH1050086A (ja) | Ｅｅｐｒｏｍを有するマイクロコンピュータ及びその書換方法 | |
| JPH06202937A (ja) | 不揮発性半導体記憶装置 | |
| JPS646600B2 (ja) | ||
| JPH1139222A (ja) | マイクロコンピュータ | |
| JPH0261896A (ja) | 電気的消去可能なプログラマブル読出し専用メモリ | |
| JP2000276880A (ja) | 不揮発性メモリの書き込み回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020605 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060215 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110224 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110224 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140224 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |