JP2001209543A - フラッシュ・マイコンにおけるプログラム書き換え方法 - Google Patents
フラッシュ・マイコンにおけるプログラム書き換え方法Info
- Publication number
- JP2001209543A JP2001209543A JP2000019997A JP2000019997A JP2001209543A JP 2001209543 A JP2001209543 A JP 2001209543A JP 2000019997 A JP2000019997 A JP 2000019997A JP 2000019997 A JP2000019997 A JP 2000019997A JP 2001209543 A JP2001209543 A JP 2001209543A
- Authority
- JP
- Japan
- Prior art keywords
- boot program
- block
- memory
- memory block
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】
【課題】メモリ装置に格納されているブートプログラム
を書き換える際に、一のメモリブロックから他のメモリ
ブロックにブートプログラムを書き換える必要をなく
す。 【解決手段】第一及び第二のメモリブロック２６、２８
を有するメモリ装置においてブートプログラムを書き換
える際に、新しいブートプログラムを書き込む第二のメ
モリブロック２８に保存されている内容を消去する第一
の過程（Ｂ）と、第二のメモリブロック２８に新しいブ
ートプログラムを書き込む第二の過程（Ｃ）と、第二の
メモリブロックがブートブロックであると認識すること
ができるように第二のメモリブロック２８のアドレスを
変更する第三の過程と、第一のメモリブロック２６に保
存されている元のブートプログラムを消去する第四の過
程（Ｄ）と、を実行する。
を書き換える際に、一のメモリブロックから他のメモリ
ブロックにブートプログラムを書き換える必要をなく
す。 【解決手段】第一及び第二のメモリブロック２６、２８
を有するメモリ装置においてブートプログラムを書き換
える際に、新しいブートプログラムを書き込む第二のメ
モリブロック２８に保存されている内容を消去する第一
の過程（Ｂ）と、第二のメモリブロック２８に新しいブ
ートプログラムを書き込む第二の過程（Ｃ）と、第二の
メモリブロックがブートブロックであると認識すること
ができるように第二のメモリブロック２８のアドレスを
変更する第三の過程と、第一のメモリブロック２６に保
存されている元のブートプログラムを消去する第四の過
程（Ｄ）と、を実行する。
Description
【０００１】
【発明の属する技術分野】本発明は、メモリ装置に記憶
されているブートプログラムを新たなブートプログラム
に書き換える方法、装置及びその方法を実行するための
プログラムを格納した記憶媒体に関する。
されているブートプログラムを新たなブートプログラム
に書き換える方法、装置及びその方法を実行するための
プログラムを格納した記憶媒体に関する。
【０００２】
【従来の技術】これまでに、メモリ装置、特に、フラッ
シュ型メモリ装置においてプログラムを書き換える方法
は数多く提案されている。
シュ型メモリ装置においてプログラムを書き換える方法
は数多く提案されている。
【０００３】例えば、特開平１１−９６７７９号公報
は、フラッシュ型メモリ装置におけるプログラムの書き
換え回数を低減することができるプログラム書き換え方
法を提案している。
は、フラッシュ型メモリ装置におけるプログラムの書き
換え回数を低減することができるプログラム書き換え方
法を提案している。
【０００４】この方法においては、フラッシュ型メモリ
側の物理アドレスにおいては、各ブロック毎にヘッダエ
リア及びプログラム・データエリアを配置し、プロセッ
サ側の論理アドレス上においては、各ブロックのヘッダ
エリア及びプログラム・データエリアを連続して配置す
る。プログラム・データエリアＮに含まれるデータを書
き換える場合には、プログラム・データエリアＮのブロ
ックと、それに対応するヘッダエリアのブロックきを書
き換える必要があるが、フラッシュ型メモリの物理アド
レス上においては、プログラム・データエリアＮは、該
当するヘッダエリアとともに同一ブロック内にある。こ
のため、そのブロックのみが書き換えられる。
側の物理アドレスにおいては、各ブロック毎にヘッダエ
リア及びプログラム・データエリアを配置し、プロセッ
サ側の論理アドレス上においては、各ブロックのヘッダ
エリア及びプログラム・データエリアを連続して配置す
る。プログラム・データエリアＮに含まれるデータを書
き換える場合には、プログラム・データエリアＮのブロ
ックと、それに対応するヘッダエリアのブロックきを書
き換える必要があるが、フラッシュ型メモリの物理アド
レス上においては、プログラム・データエリアＮは、該
当するヘッダエリアとともに同一ブロック内にある。こ
のため、そのブロックのみが書き換えられる。
【０００５】特開平１１−３１６６８７号公報は、起動
プロセス中に発生するシステム・エラーを回復させる装
置を提案している。
プロセス中に発生するシステム・エラーを回復させる装
置を提案している。
【０００６】この装置は、ＲＯＭと、不揮発性ＲＡＭ
と、ＣＰＵとを備えている。ＲＯＭは、複数のブート可
能なフラッシュ・イメージを格納するとともに、プログ
ラム不可能なブート・ブロックを有している。不揮発性
ＲＡＭは、どのフラッシュ・イメージが選択されたかを
示すステータス情報を格納している。ＣＰＵは、選択さ
れたフラッシュ・イメージの完全性をテストし、完全で
ある場合には、そのフラッシュ・イメージを実行し、不
完全である場合には、他のフラッシュ・イメージを新た
に選択する。ＣＰＵは、この新たに選択されたフラッシ
ュ・イメージに対しても完全性をテストし、完全である
場合にのみ、そのフラッシュ・イメージを実行する。こ
のように、不完全なフラッシュ・イメージは実行されな
くなるため、システムを自動的に回復させることが可能
になる。
と、ＣＰＵとを備えている。ＲＯＭは、複数のブート可
能なフラッシュ・イメージを格納するとともに、プログ
ラム不可能なブート・ブロックを有している。不揮発性
ＲＡＭは、どのフラッシュ・イメージが選択されたかを
示すステータス情報を格納している。ＣＰＵは、選択さ
れたフラッシュ・イメージの完全性をテストし、完全で
ある場合には、そのフラッシュ・イメージを実行し、不
完全である場合には、他のフラッシュ・イメージを新た
に選択する。ＣＰＵは、この新たに選択されたフラッシ
ュ・イメージに対しても完全性をテストし、完全である
場合にのみ、そのフラッシュ・イメージを実行する。こ
のように、不完全なフラッシュ・イメージは実行されな
くなるため、システムを自動的に回復させることが可能
になる。
【０００７】特開平６−２６６５５２号公報は、不揮発
性メモリ装置に記憶されているコード／データの一部
を、コンピュータシステムからカバーその他の部品を取
り外すことなく、動的に修正または更新することが可能
なコンピュータシステムを提案している。
性メモリ装置に記憶されているコード／データの一部
を、コンピュータシステムからカバーその他の部品を取
り外すことなく、動的に修正または更新することが可能
なコンピュータシステムを提案している。
【０００８】具体的には、このコンピュータシステム
は、処理論理を実行するプロセッサと、このプロセッサ
に結合し、オペレーティングシステム処理論理及びデー
タを記憶している不揮発性メモリ装置と、プロセッサに
結合し、不揮発性メモリ装置の内容を読み取る手段と、
プロセッサに結合し、不揮発性メモリ装置の内容を消去
する手段と、プロセッサに結合し、不揮発性メモリをプ
ログラミングする手段と、オペレーティングシステム処
理論理の実行中にオペレーティングシステム処理論理を
更新する手段と、を備えている。
は、処理論理を実行するプロセッサと、このプロセッサ
に結合し、オペレーティングシステム処理論理及びデー
タを記憶している不揮発性メモリ装置と、プロセッサに
結合し、不揮発性メモリ装置の内容を読み取る手段と、
プロセッサに結合し、不揮発性メモリ装置の内容を消去
する手段と、プロセッサに結合し、不揮発性メモリをプ
ログラミングする手段と、オペレーティングシステム処
理論理の実行中にオペレーティングシステム処理論理を
更新する手段と、を備えている。
【０００９】特開平１０−１７７５２７号公報は、デー
タ更新中に電源断になっても、データが失われたり、あ
るいは、元のデータと異なる内容にならないようにす
る、フラッシュメモリにおけるデータ更新方法を提案し
ている。
タ更新中に電源断になっても、データが失われたり、あ
るいは、元のデータと異なる内容にならないようにす
る、フラッシュメモリにおけるデータ更新方法を提案し
ている。
【００１０】具体的には、この方法は、ブロック毎に消
去でき、バイト毎に書き込むことができるフラッシュメ
モリのデータ更新方法であって、フラッシュメモリを二
つのブロックに分割し、一つの記憶すべきデータ単位を
フラッシュメモリの二つのブロックに交互に書き込み、
データを読み出すときに、二つのブロックに格納された
データ単位のうち、正常に書き込みが行われた最新のデ
ータ単位を読み出すものである。
去でき、バイト毎に書き込むことができるフラッシュメ
モリのデータ更新方法であって、フラッシュメモリを二
つのブロックに分割し、一つの記憶すべきデータ単位を
フラッシュメモリの二つのブロックに交互に書き込み、
データを読み出すときに、二つのブロックに格納された
データ単位のうち、正常に書き込みが行われた最新のデ
ータ単位を読み出すものである。
【００１１】特開平８−２８０６７９号公報は、プログ
ラムの書き換えを容易に行うことができるプログラムメ
モリ装置を提案している。
ラムの書き換えを容易に行うことができるプログラムメ
モリ装置を提案している。
【００１２】このプログラムメモリ装置は、動作や演算
の各種プログラムを格納し、電気的に書き込み及び消去
が可能な複数の領域を有するフラッシュメモリと、プロ
グラムにより動作する装置本体の外部に設けられ、書き
換え用のプログラムを格納する書き換え用メモリと装置
本体とを電気的に接続する接続手段と、フラッシュメモ
リのプログラムと書き換え用メモリのプログラムとを選
択して切り換える切り換え手段と、書き換え用プログラ
ムをフラッシュメモリの未使用の領域に記憶し、この書
き換え用プログラムに実行可能なアドレスを付与するプ
ログラム実行手段と、このプログラム実行手段で実行す
るためのアドレスをフラッシュメモリのプログラムのア
ドレスに変換するデータ、フラッシュメモリの使用状況
データ及びフラッシュメモリの書き換え累積回数データ
を格納する管理用メモリと、を備えている。
の各種プログラムを格納し、電気的に書き込み及び消去
が可能な複数の領域を有するフラッシュメモリと、プロ
グラムにより動作する装置本体の外部に設けられ、書き
換え用のプログラムを格納する書き換え用メモリと装置
本体とを電気的に接続する接続手段と、フラッシュメモ
リのプログラムと書き換え用メモリのプログラムとを選
択して切り換える切り換え手段と、書き換え用プログラ
ムをフラッシュメモリの未使用の領域に記憶し、この書
き換え用プログラムに実行可能なアドレスを付与するプ
ログラム実行手段と、このプログラム実行手段で実行す
るためのアドレスをフラッシュメモリのプログラムのア
ドレスに変換するデータ、フラッシュメモリの使用状況
データ及びフラッシュメモリの書き換え累積回数データ
を格納する管理用メモリと、を備えている。
【００１３】また、コンピュータに格納されているブー
トプログラムを書き換える際、書き換え作業中にコンピ
ュータに電源断のトラブルが発生した場合、二度とその
コンピュータにおけるブートプログラムを起動させるこ
とはできなくなる。
トプログラムを書き換える際、書き換え作業中にコンピ
ュータに電源断のトラブルが発生した場合、二度とその
コンピュータにおけるブートプログラムを起動させるこ
とはできなくなる。
【００１４】このような状態を回避する方法が特開平８
−２５５０８４号公報に記載されている。
−２５５０８４号公報に記載されている。
【００１５】図１１及び図１２は同公報に記載されてい
る方法のフローチャートである。
る方法のフローチャートである。
【００１６】以下、主ブートブロック０に格納されてい
るブートプログラムを新しいブートプログラムに書き換
える場合を例として、同公報に記載されている方法を説
明する。
るブートプログラムを新しいブートプログラムに書き換
える場合を例として、同公報に記載されている方法を説
明する。
【００１７】当初の状態では、図１２（Ａ）に示すよう
に、主ブートブロック０にはブートプログラムが格納さ
れ、代替ブロック１にはデータが保存されている。
に、主ブートブロック０にはブートプログラムが格納さ
れ、代替ブロック１にはデータが保存されている。
【００１８】先ず、図１２（Ｂ）に示すように、代替ブ
ロック１に保存されているデータを消去する（図１１の
ステップ３００）。
ロック１に保存されているデータを消去する（図１１の
ステップ３００）。
【００１９】次いで、図１２（ｃ）に示すように、主ブ
ートブロック０に書き込まれているブートプログラムを
代替ブロック１にコピーする（図１１のステップ３１
０）。
ートブロック０に書き込まれているブートプログラムを
代替ブロック１にコピーする（図１１のステップ３１
０）。
【００２０】次いで、代替ブロック１がブートブロック
であると認識されるように、不揮発性メモリブロック回
路（図示せず）により、代替ブロック１のアドレスを変
更する（図１１のステップ３２０）。
であると認識されるように、不揮発性メモリブロック回
路（図示せず）により、代替ブロック１のアドレスを変
更する（図１１のステップ３２０）。
【００２１】その後、図１２（Ｄ）に示すように、主ブ
ートブロック０に格納されていたブートプログラムを消
去する（図１１のステップ３３０）。
ートブロック０に格納されていたブートプログラムを消
去する（図１１のステップ３３０）。
【００２２】次いで、図１２（Ｅ）に示すように、主ブ
ートブロック０に新しいブートプログラムを書き込む
（図１１のステップ３４０）。
ートブロック０に新しいブートプログラムを書き込む
（図１１のステップ３４０）。
【００２３】次いで、新しいブートプログラムを格納し
た主ブートブロック０がブートブロックであると認識さ
れるように、不揮発性メモリブロック回路により、主ブ
ートブロック０のアドレスを変更する（図１１のステッ
プ３５０）。
た主ブートブロック０がブートブロックであると認識さ
れるように、不揮発性メモリブロック回路により、主ブ
ートブロック０のアドレスを変更する（図１１のステッ
プ３５０）。
【００２４】次いで、図１２（Ｆ）に示すように、元の
ブートプログラムをコピーしておいた代替ブロック１か
らブートプログラムを消去する（図１１のステップ３６
０）。
ブートプログラムをコピーしておいた代替ブロック１か
らブートプログラムを消去する（図１１のステップ３６
０）。
【００２５】次いで、図１２（Ｇ）に示すように、空に
なった代替ブロック１はデータ領域として使用される。
すなわち、代替ブロック１にはデータが保存される。
なった代替ブロック１はデータ領域として使用される。
すなわち、代替ブロック１にはデータが保存される。
【００２６】
【発明が解決しようとする課題】正常にブートプログラ
ムの書き換え作業が終了すると、図１２（Ｆ）に示すよ
うに、主ブートブロック０が必ずブート領域となる。こ
のため、正常にブートプログラムの書き換え作業が終了
したかどうかの判断は、主ブートブロック０がブート領
域になっているか否かを判定することにより行われる。
このため、上記の手順のように、元のブートプログラム
を主ブートブロック０から代替ブロック１にコピーしな
ければならず、代替ブロック１のフラッシュメモリに対
して余計なストレスを与えていた。
ムの書き換え作業が終了すると、図１２（Ｆ）に示すよ
うに、主ブートブロック０が必ずブート領域となる。こ
のため、正常にブートプログラムの書き換え作業が終了
したかどうかの判断は、主ブートブロック０がブート領
域になっているか否かを判定することにより行われる。
このため、上記の手順のように、元のブートプログラム
を主ブートブロック０から代替ブロック１にコピーしな
ければならず、代替ブロック１のフラッシュメモリに対
して余計なストレスを与えていた。
【００２７】さらに、図１１及び図１２に示す従来の方
法においては、主ブートブロック０に書き込まれている
元のブートプログラムを代替ブロック１にコピーして待
避させておく必要があるとともに、代替ブロック１にコ
ピーしたブートプログラムを再度消去して、代替ブロッ
ク１をデータ領域として使用するため、代替ブロック１
に対する消去／書き込みの一連の動作を２回行う必要が
あった。
法においては、主ブートブロック０に書き込まれている
元のブートプログラムを代替ブロック１にコピーして待
避させておく必要があるとともに、代替ブロック１にコ
ピーしたブートプログラムを再度消去して、代替ブロッ
ク１をデータ領域として使用するため、代替ブロック１
に対する消去／書き込みの一連の動作を２回行う必要が
あった。
【００２８】すなわち、図１２（Ｂ）に示す状態から図
１２（Ｃ）に示す状態に移行する際に、第１回目の書き
換えが行われ、図１２（Ｆ）に示す状態から図１２
（Ｇ）に示す状態に移行する際に、第２回目の書き換え
が行われる。
１２（Ｃ）に示す状態に移行する際に、第１回目の書き
換えが行われ、図１２（Ｆ）に示す状態から図１２
（Ｇ）に示す状態に移行する際に、第２回目の書き換え
が行われる。
【００２９】また、上記の特開平１１−９６７７９号公
報、特開平１１−３１６６８７号公報、特開平６−２６
６５５２号公報、特開平１０−１７７５２７号公報及び
特開平８−２８０６７９号公報に記載されている方法ま
たは装置においても、代替ブロックとなるメモリブロッ
クにプログラムをコピーする過程を備えており、代替ブ
ロックとなるメモリブロックのフラッシュメモリに対し
て余計なストレスを与える原因となっていた。
報、特開平１１−３１６６８７号公報、特開平６−２６
６５５２号公報、特開平１０−１７７５２７号公報及び
特開平８−２８０６７９号公報に記載されている方法ま
たは装置においても、代替ブロックとなるメモリブロッ
クにプログラムをコピーする過程を備えており、代替ブ
ロックとなるメモリブロックのフラッシュメモリに対し
て余計なストレスを与える原因となっていた。
【００３０】本発明は、以上のような従来のメモリ装置
における問題点に鑑みてなされたものであり、メモリ装
置に格納されているブートプログラムを書き換える際
に、一のメモリブロックから他のメモリブロックにブー
トプログラムを書き換える必要をなくしたブートプログ
ラム書き換え方法を提供することを目的とする。
における問題点に鑑みてなされたものであり、メモリ装
置に格納されているブートプログラムを書き換える際
に、一のメモリブロックから他のメモリブロックにブー
トプログラムを書き換える必要をなくしたブートプログ
ラム書き換え方法を提供することを目的とする。
【００３１】
【課題を解決するための手段】この目的を達成するた
め、本発明のうち、請求項１は、ブートプログラムを電
気的に書き込み、または、消去することが可能である少
なくとも第一及び第二のメモリブロックを有するメモリ
装置においてブートプログラムを書き換える方法であっ
て、新しいブートプログラムを書き込む前記第一のメモ
リブロックに保存されている内容を消去する第一の過程
と、前記第一のメモリブロックに新しいブートプログラ
ムを書き込む第二の過程と、前記第一のメモリブロック
がブートブロックであると認識することができるように
前記第一のメモリブロックのアドレスを変更する第三の
過程と、前記第二のメモリブロックに保存されている元
のブートプログラムを消去する第四の過程と、を備える
ブートプログラム書き換え方法を提供する。
め、本発明のうち、請求項１は、ブートプログラムを電
気的に書き込み、または、消去することが可能である少
なくとも第一及び第二のメモリブロックを有するメモリ
装置においてブートプログラムを書き換える方法であっ
て、新しいブートプログラムを書き込む前記第一のメモ
リブロックに保存されている内容を消去する第一の過程
と、前記第一のメモリブロックに新しいブートプログラ
ムを書き込む第二の過程と、前記第一のメモリブロック
がブートブロックであると認識することができるように
前記第一のメモリブロックのアドレスを変更する第三の
過程と、前記第二のメモリブロックに保存されている元
のブートプログラムを消去する第四の過程と、を備える
ブートプログラム書き換え方法を提供する。
【００３２】本請求項に係るブートプログラム書き換え
方法によれば、従来のプログラム書き換え方法とは異な
り、一のメモリブロック（第二のメモリブロックに相当
するメモリブロック）に書き込まれている元のブートプ
ログラムを代替ブロックとなる他の一のメモリブロック
（第一のメモリブロックに相当するメモリブロック）に
コピーし、待避させておく必要がなく、直接、代替ブロ
ックとなる第一のメモリブロックに新しいブートプログ
ラムを書き込むことが可能である。このため、代替ブロ
ックとしての第一のメモリブロックに対するブートプロ
グラムの消去／書き込みの一連の動作は１回で済む。こ
のように、本請求項に係るプログラム書き換え方法によ
れば、代替ブロックとしての第一のメモリブロックに対
するブートプログラムの消去／書き込みの回数を減らす
ことができるので、代替ブロックとしての第一のメモリ
ブロックのフラッシュメモリに対するストレスが半減
し、フラッシュメモリの寿命を伸ばすことが可能とな
る。
方法によれば、従来のプログラム書き換え方法とは異な
り、一のメモリブロック（第二のメモリブロックに相当
するメモリブロック）に書き込まれている元のブートプ
ログラムを代替ブロックとなる他の一のメモリブロック
（第一のメモリブロックに相当するメモリブロック）に
コピーし、待避させておく必要がなく、直接、代替ブロ
ックとなる第一のメモリブロックに新しいブートプログ
ラムを書き込むことが可能である。このため、代替ブロ
ックとしての第一のメモリブロックに対するブートプロ
グラムの消去／書き込みの一連の動作は１回で済む。こ
のように、本請求項に係るプログラム書き換え方法によ
れば、代替ブロックとしての第一のメモリブロックに対
するブートプログラムの消去／書き込みの回数を減らす
ことができるので、代替ブロックとしての第一のメモリ
ブロックのフラッシュメモリに対するストレスが半減
し、フラッシュメモリの寿命を伸ばすことが可能とな
る。
【００３３】請求項２に記載されているように、本ブー
トプログラム書き換え方法は、前記第一のメモリブロッ
クに対応するブートプログラム情報格納領域に、新たに
書き込んだブートプログラムの情報を設定する第五の過
程をさらに備えることが好ましい。
トプログラム書き換え方法は、前記第一のメモリブロッ
クに対応するブートプログラム情報格納領域に、新たに
書き込んだブートプログラムの情報を設定する第五の過
程をさらに備えることが好ましい。
【００３４】この第五の過程によって、第一のメモリブ
ロックがブートブロック領域であることが認識されるこ
とが可能になる。
ロックがブートブロック領域であることが認識されるこ
とが可能になる。
【００３５】請求項３に記載されているように、本ブー
トプログラム書き換え方法は、前記第一及び第二のメモ
リブロックの双方に前記ブートプログラムが存在してい
る場合には、プログラムの書き換えが正常に行われなか
ったものと判断する過程をさらに備えることが好まし
い。
トプログラム書き換え方法は、前記第一及び第二のメモ
リブロックの双方に前記ブートプログラムが存在してい
る場合には、プログラムの書き換えが正常に行われなか
ったものと判断する過程をさらに備えることが好まし
い。
【００３６】あるいは、請求項４に記載されているよう
に、前記第一及び第二のメモリブロックに対応する双方
のブートプログラム情報格納領域に前記ブートプログラ
ムの情報がセットされている場合には、プログラムの書
き換えが正常に行われなかったものと判断する過程をさ
らに備えることが好ましい。
に、前記第一及び第二のメモリブロックに対応する双方
のブートプログラム情報格納領域に前記ブートプログラ
ムの情報がセットされている場合には、プログラムの書
き換えが正常に行われなかったものと判断する過程をさ
らに備えることが好ましい。
【００３７】請求項５に記載されているように、前記メ
モリ装置は３以上のメモリブロックを備えており、本ブ
ートプログラム書き換え方法においては、そのうちの任
意の二つのメモリブロックを用いることが好ましい。
モリ装置は３以上のメモリブロックを備えており、本ブ
ートプログラム書き換え方法においては、そのうちの任
意の二つのメモリブロックを用いることが好ましい。
【００３８】本ブートプログラム書き換え方法は、二個
のメモリブロックを有するメモリ装置のみならず、三個
以上のメモリブロックを有するメモリ装置に対しても適
用することが可能である。メモリブロックの個数が多い
ほど、メモリ装置全体としての寿命を延ばすことができ
る。
のメモリブロックを有するメモリ装置のみならず、三個
以上のメモリブロックを有するメモリ装置に対しても適
用することが可能である。メモリブロックの個数が多い
ほど、メモリ装置全体としての寿命を延ばすことができ
る。
【００３９】請求項６または７に記載されているよう
に、前記メモリ装置としては、フラッシュメモリまたは
ＲＯＭを選択することができる。
に、前記メモリ装置としては、フラッシュメモリまたは
ＲＯＭを選択することができる。
【００４０】請求項８は、少なくとも２つのメモリブロ
ックを有するメモリ装置と、前記メモリブロックへのブ
ートプログラムの書き込み及び前記メモリブロックから
のブートプログラムの消去を制御する制御回路と、前記
メモリブロックのアドレスを変更するアドレス変更回路
と、からなるコンピュータ装置であって、前記制御回路
は、前記メモリブロックのうちの第一のメモリブロック
に保存されている内容を消去し、次いで、前記第一のメ
モリブロックに新しいブートプログラムを書き込むとと
もに、前記メモリブロックのうちの第二のメモリブロッ
クに保存されている元のブートプログラムを消去するも
のであり、前記アドレス変更回路は、前記第一のメモリ
ブロックがブートブロックであると認識することができ
るように前記第一のメモリブロックのアドレスを変更す
るものであるコンピュータ装置を提供する。
ックを有するメモリ装置と、前記メモリブロックへのブ
ートプログラムの書き込み及び前記メモリブロックから
のブートプログラムの消去を制御する制御回路と、前記
メモリブロックのアドレスを変更するアドレス変更回路
と、からなるコンピュータ装置であって、前記制御回路
は、前記メモリブロックのうちの第一のメモリブロック
に保存されている内容を消去し、次いで、前記第一のメ
モリブロックに新しいブートプログラムを書き込むとと
もに、前記メモリブロックのうちの第二のメモリブロッ
クに保存されている元のブートプログラムを消去するも
のであり、前記アドレス変更回路は、前記第一のメモリ
ブロックがブートブロックであると認識することができ
るように前記第一のメモリブロックのアドレスを変更す
るものであるコンピュータ装置を提供する。
【００４１】本コンピュータ装置によれば、請求項１と
同様に、一のメモリブロック（第二のメモリブロックに
相当するメモリブロック）に書き込まれている元のブー
トプログラムを代替ブロックとなる他の一のメモリブロ
ック（第一のメモリブロックに相当するメモリブロッ
ク）にコピーし、待避させておく必要がなく、直接、代
替ブロックとなる第一のメモリブロックに新しいブート
プログラムを書き込むことが可能である。このため、代
替ブロックとしての第一のメモリブロックに対するブー
トプログラムの消去／書き込みの一連の動作は１回で済
む。このように、本請求項に係るコンピュータ装置によ
れば、代替ブロックとしての第一のメモリブロックに対
するブートプログラムの消去／書き込みの回数を減らす
ことができるので、代替ブロックとしての第一のメモリ
ブロックのフラッシュメモリに対するストレスが半減
し、フラッシュメモリの寿命を伸ばすことが可能とな
る。
同様に、一のメモリブロック（第二のメモリブロックに
相当するメモリブロック）に書き込まれている元のブー
トプログラムを代替ブロックとなる他の一のメモリブロ
ック（第一のメモリブロックに相当するメモリブロッ
ク）にコピーし、待避させておく必要がなく、直接、代
替ブロックとなる第一のメモリブロックに新しいブート
プログラムを書き込むことが可能である。このため、代
替ブロックとしての第一のメモリブロックに対するブー
トプログラムの消去／書き込みの一連の動作は１回で済
む。このように、本請求項に係るコンピュータ装置によ
れば、代替ブロックとしての第一のメモリブロックに対
するブートプログラムの消去／書き込みの回数を減らす
ことができるので、代替ブロックとしての第一のメモリ
ブロックのフラッシュメモリに対するストレスが半減
し、フラッシュメモリの寿命を伸ばすことが可能とな
る。
【００４２】請求項９に記載されているように、前記制
御回路は、前記第一のメモリブロックに対応するブート
プログラム情報格納領域に、新たに書き込んだブートプ
ログラムの情報を設定するものであることが好ましい。
御回路は、前記第一のメモリブロックに対応するブート
プログラム情報格納領域に、新たに書き込んだブートプ
ログラムの情報を設定するものであることが好ましい。
【００４３】制御回路のこのような動作により、第一の
メモリブロックがブートブロック領域として認識される
ことが可能になる。
メモリブロックがブートブロック領域として認識される
ことが可能になる。
【００４４】請求項１０または１１に記載されているよ
うに、前記メモリ装置としては、フラッシュメモリまた
はＲＯＭを用いることができる。
うに、前記メモリ装置としては、フラッシュメモリまた
はＲＯＭを用いることができる。
【００４５】請求項１２乃至１５は、前述のプログラム
書き換え方法をコンピュータに実行させるためのプログ
ラムを記憶したコンピュータ読み取り可能な記憶媒体を
提供する。
書き換え方法をコンピュータに実行させるためのプログ
ラムを記憶したコンピュータ読み取り可能な記憶媒体を
提供する。
【００４６】請求項１２は、コンピュータに、ブートプ
ログラムを電気的に書き込み、または、消去することが
可能である少なくとも第一及び第二のメモリブロックを
有するメモリ装置において、新しいブートプログラムを
書き込む前記第一のメモリブロックに保存されている内
容を消去する第一の過程と、前記第一のメモリブロック
に新しいブートプログラムを書き込む第二の過程と、前
記第一のメモリブロックがブートブロックであると認識
することができるように前記第一のメモリブロックのア
ドレスを変更する第三の過程と、前記第二のメモリブロ
ックに保存されている元のブートプログラムを消去する
第四の過程と、を実行させるためのプログラムを記憶し
たコンピュータ読み取り可能な記憶媒体を提供する。
ログラムを電気的に書き込み、または、消去することが
可能である少なくとも第一及び第二のメモリブロックを
有するメモリ装置において、新しいブートプログラムを
書き込む前記第一のメモリブロックに保存されている内
容を消去する第一の過程と、前記第一のメモリブロック
に新しいブートプログラムを書き込む第二の過程と、前
記第一のメモリブロックがブートブロックであると認識
することができるように前記第一のメモリブロックのア
ドレスを変更する第三の過程と、前記第二のメモリブロ
ックに保存されている元のブートプログラムを消去する
第四の過程と、を実行させるためのプログラムを記憶し
たコンピュータ読み取り可能な記憶媒体を提供する。
【００４７】請求項１３に記載されているように、前記
プログラムは、前記コンピュータに、前記第一のメモリ
ブロックに対応するブートプログラム情報格納領域に、
新たに書き込んだブートプログラムの情報を設定する第
五の過程をさらに実行させるものであることが好まし
い。
プログラムは、前記コンピュータに、前記第一のメモリ
ブロックに対応するブートプログラム情報格納領域に、
新たに書き込んだブートプログラムの情報を設定する第
五の過程をさらに実行させるものであることが好まし
い。
【００４８】請求項１４または１５に記載されているよ
うに、前記メモリ装置としては、フラッシュメモリまた
はＲＯＭを用いることができる。
うに、前記メモリ装置としては、フラッシュメモリまた
はＲＯＭを用いることができる。
【００４９】
【発明の実施の形態】図１は、本発明の一実施形態にか
かるプログラム書き換え方法が実施されるフラッシュ・
マイコンのブロック図である。
かるプログラム書き換え方法が実施されるフラッシュ・
マイコンのブロック図である。
【００５０】このフラッシュ・マイコン１０は、ブート
プログラムを電気的に書き込み、または、消去可能な第
一乃至第四のフラッシュメモリブロック（０）〜（ｎ）
２６、２８、３０、３２、及び、各フラッシュメモリブ
ロックに付随するブートプログラム情報格納領域（０）
〜（ｎ）２７、２９、３１、３３を有するフラッシュメ
モリ２０と、フラッシュメモリ２０へのブートプログラ
ムの消去および書き込みを制御するフラッシュメモリ消
去書き込み制御プログラムを格納したメモリ２２と、メ
モリ２２に格納されたフラッシュメモリ消去書き込み制
御プログラムに従って、フラッシュメモリ２０へのブー
トプログラムの消去および書き込みを実行するフラッシ
ュメモリ制御回路２３と、第一乃至第四のフラッシュメ
モリブロック（０）〜（ｎ）２６、２８、３０、３２の
アドレスを変換するアドレス変換回路２４と、ＲＡＭ２
５と、メモリ２２に格納されたフラッシュメモリ消去書
き込み制御プログラムに従って作動し、ＲＡＭ２５及び
アドレス変換回路２４を制御するＣＰＵ２１と、から構
成されている。
プログラムを電気的に書き込み、または、消去可能な第
一乃至第四のフラッシュメモリブロック（０）〜（ｎ）
２６、２８、３０、３２、及び、各フラッシュメモリブ
ロックに付随するブートプログラム情報格納領域（０）
〜（ｎ）２７、２９、３１、３３を有するフラッシュメ
モリ２０と、フラッシュメモリ２０へのブートプログラ
ムの消去および書き込みを制御するフラッシュメモリ消
去書き込み制御プログラムを格納したメモリ２２と、メ
モリ２２に格納されたフラッシュメモリ消去書き込み制
御プログラムに従って、フラッシュメモリ２０へのブー
トプログラムの消去および書き込みを実行するフラッシ
ュメモリ制御回路２３と、第一乃至第四のフラッシュメ
モリブロック（０）〜（ｎ）２６、２８、３０、３２の
アドレスを変換するアドレス変換回路２４と、ＲＡＭ２
５と、メモリ２２に格納されたフラッシュメモリ消去書
き込み制御プログラムに従って作動し、ＲＡＭ２５及び
アドレス変換回路２４を制御するＣＰＵ２１と、から構
成されている。
【００５１】図２及び図３は、図１に示したフラッシュ
・マイコン１０の動作を示すフローチャートである。以
下、図２及び図３を参照して、フラッシュ・マイコン１
０の動作を説明する。
・マイコン１０の動作を示すフローチャートである。以
下、図２及び図３を参照して、フラッシュ・マイコン１
０の動作を説明する。
【００５２】本実施形態においては、新しいブートプロ
グラムを書き込む代替ブロックとして第二のフラッシュ
メモリブロック（１）２８を使用し、第一のフラッシュ
メモリブロック（０）２６に既に書き込まれているブー
トプログラムを書き換えるものとする。
グラムを書き込む代替ブロックとして第二のフラッシュ
メモリブロック（１）２８を使用し、第一のフラッシュ
メモリブロック（０）２６に既に書き込まれているブー
トプログラムを書き換えるものとする。
【００５３】書き換え以前の状態においては、図３
（Ａ）に示すように、第一のフラッシュメモリブロック
（０）２６にはブートプログラムが書き込まれており、
第二のフラッシュメモリブロック（１）２８にはデータ
が保存されている。
（Ａ）に示すように、第一のフラッシュメモリブロック
（０）２６にはブートプログラムが書き込まれており、
第二のフラッシュメモリブロック（１）２８にはデータ
が保存されている。
【００５４】先ず、図３（Ｂ）に示すように、新しいブ
ートプログラムを書き込む代替ブロックとしての第二の
フラッシュメモリブロック（１）２８に保存されている
データを消去する（図２のステップ１００）。
ートプログラムを書き込む代替ブロックとしての第二の
フラッシュメモリブロック（１）２８に保存されている
データを消去する（図２のステップ１００）。
【００５５】この時点における第一のフラッシュメモリ
ブロック（０）２６及び第二のフラッシュメモリブロッ
ク（１）２８の状態は図４に示す通りである。第一のフ
ラッシュメモリブロック（０）２６には元のブートプロ
グラムが書き込まれたままであり、第二のフラッシュメ
モリブロック（１）２８は空の状態である。
ブロック（０）２６及び第二のフラッシュメモリブロッ
ク（１）２８の状態は図４に示す通りである。第一のフ
ラッシュメモリブロック（０）２６には元のブートプロ
グラムが書き込まれたままであり、第二のフラッシュメ
モリブロック（１）２８は空の状態である。
【００５６】第一のフラッシュメモリブロック（０）２
６に対応するブートプログラム情報格納領域（０）２７
には、そのフラッシュメモリブロックにはブートプログ
ラムが格納されていることを示すプログラム情報００ｈ
が格納されており、第二のフラッシュメモリブロック
（１）２８に対応するブートプログラム情報格納領域
（１）２９には、そのフラッシュメモリブロックが空で
あることを示すプログラム情報ＦＦｈが格納されてい
る。
６に対応するブートプログラム情報格納領域（０）２７
には、そのフラッシュメモリブロックにはブートプログ
ラムが格納されていることを示すプログラム情報００ｈ
が格納されており、第二のフラッシュメモリブロック
（１）２８に対応するブートプログラム情報格納領域
（１）２９には、そのフラッシュメモリブロックが空で
あることを示すプログラム情報ＦＦｈが格納されてい
る。
【００５７】次いで、図３（Ｃ）に示すように、代替ブ
ロックとしての第二のフラッシュメモリブロック（１）
２８に新しいブートプログラムを書き込む（図２のステ
ップ１１０）。
ロックとしての第二のフラッシュメモリブロック（１）
２８に新しいブートプログラムを書き込む（図２のステ
ップ１１０）。
【００５８】この時点における第一のフラッシュメモリ
ブロック（０）２６及び第二のフラッシュメモリブロッ
ク（１）２８の状態は図５に示す通りである。第一のフ
ラッシュメモリブロック（０）２６には元のブートプロ
グラムが書き込まれたままであり、第二のフラッシュメ
モリブロック（１）２８には新しいブートプログラムが
格納されている。
ブロック（０）２６及び第二のフラッシュメモリブロッ
ク（１）２８の状態は図５に示す通りである。第一のフ
ラッシュメモリブロック（０）２６には元のブートプロ
グラムが書き込まれたままであり、第二のフラッシュメ
モリブロック（１）２８には新しいブートプログラムが
格納されている。
【００５９】第一のフラッシュメモリブロック（０）２
６に対応するブートプログラム情報格納領域（０）２７
には、そのフラッシュメモリブロックにはブートプログ
ラムが格納されていることを示すプログラム情報００ｈ
が格納されており、第二のフラッシュメモリブロック
（１）２８に対応するブートプログラム情報格納領域
（１）２９には、そのフラッシュメモリブロックが空で
あることを示すプログラム情報ＦＦｈが未だ格納された
ままになっている。
６に対応するブートプログラム情報格納領域（０）２７
には、そのフラッシュメモリブロックにはブートプログ
ラムが格納されていることを示すプログラム情報００ｈ
が格納されており、第二のフラッシュメモリブロック
（１）２８に対応するブートプログラム情報格納領域
（１）２９には、そのフラッシュメモリブロックが空で
あることを示すプログラム情報ＦＦｈが未だ格納された
ままになっている。
【００６０】次いで、新しいブートプログラムを書き込
んだ第二のフラッシュメモリブロック（１）２８に付随
するブートプログラム情報格納領域（１）２９にプログ
ラム情報をセットする（図２のステップ１２０）。
んだ第二のフラッシュメモリブロック（１）２８に付随
するブートプログラム情報格納領域（１）２９にプログ
ラム情報をセットする（図２のステップ１２０）。
【００６１】この時点における第一のフラッシュメモリ
ブロック（０）２６及び第二のフラッシュメモリブロッ
ク（１）２８の状態は図６に示す通りである。第一のフ
ラッシュメモリブロック（０）２６には元のブートプロ
グラムが書き込まれたままであり、第二のフラッシュメ
モリブロック（１）２８には新しいブートプログラムが
格納されている。
ブロック（０）２６及び第二のフラッシュメモリブロッ
ク（１）２８の状態は図６に示す通りである。第一のフ
ラッシュメモリブロック（０）２６には元のブートプロ
グラムが書き込まれたままであり、第二のフラッシュメ
モリブロック（１）２８には新しいブートプログラムが
格納されている。
【００６２】第一のフラッシュメモリブロック（０）２
６に対応するブートプログラム情報格納領域（０）２７
には、そのフラッシュメモリブロックにはブートプログ
ラムが格納されていることを示すプログラム情報００ｈ
が格納されており、第二のフラッシュメモリブロック
（１）２８に対応するブートプログラム情報格納領域
（１）２９には、そのフラッシュメモリブロックには他
のブートプログラムが格納されていることを示すプログ
ラム情報０１ｈが格納されている。
６に対応するブートプログラム情報格納領域（０）２７
には、そのフラッシュメモリブロックにはブートプログ
ラムが格納されていることを示すプログラム情報００ｈ
が格納されており、第二のフラッシュメモリブロック
（１）２８に対応するブートプログラム情報格納領域
（１）２９には、そのフラッシュメモリブロックには他
のブートプログラムが格納されていることを示すプログ
ラム情報０１ｈが格納されている。
【００６３】次いで、ＣＰＵ２１が、新しいブートプロ
グラムを書き込んだ第二のフラッシュメモリブロック
（１）２８をブートブロックとして認識できるように、
アドレス変換回路２４を介して、第二のフラッシュメモ
リブロック（１）２８のアドレスを変更する（図２のス
テップ１３０）。
グラムを書き込んだ第二のフラッシュメモリブロック
（１）２８をブートブロックとして認識できるように、
アドレス変換回路２４を介して、第二のフラッシュメモ
リブロック（１）２８のアドレスを変更する（図２のス
テップ１３０）。
【００６４】この時点における第一のフラッシュメモリ
ブロック（０）２６及び第二のフラッシュメモリブロッ
ク（１）２８の状態は図７に示す通りである。図６と同
様に、第一のフラッシュメモリブロック（０）２６には
元のブートプログラムが書き込まれたままであり、第二
のフラッシュメモリブロック（１）２８には新しいブー
トプログラムが格納されている。
ブロック（０）２６及び第二のフラッシュメモリブロッ
ク（１）２８の状態は図７に示す通りである。図６と同
様に、第一のフラッシュメモリブロック（０）２６には
元のブートプログラムが書き込まれたままであり、第二
のフラッシュメモリブロック（１）２８には新しいブー
トプログラムが格納されている。
【００６５】ただし、図７に示す状態においては、図６
に示した状態とは異なり、新しいブートプログラムを書
き込んだ第二のフラッシュメモリブロック（１）２８の
アドレスは「４００００ｈ−７ＦＦＦＦｈ」から「００
０００ｈ−３ＦＦＦｈ」に変更されており、このアドレ
スの変更により、新しいブートプログラムを書き込んだ
第二のフラッシュメモリブロック（１）２８はＣＰＵ２
１によってブートブロックとして認識される。逆に、元
のブートプログラムが書き込まれたままの第一のフラッ
シュメモリブロック（０）２６のアドレスは「００００
０ｈ−３ＦＦＦｈ」から「４００００ｈ−７ＦＦＦＦ
ｈ」に変更されている。このアドレスの変更により、第
一のフラッシュメモリブロック（０）２６がＣＰＵ２１
によってブートブロックとして認識されることはない。
に示した状態とは異なり、新しいブートプログラムを書
き込んだ第二のフラッシュメモリブロック（１）２８の
アドレスは「４００００ｈ−７ＦＦＦＦｈ」から「００
０００ｈ−３ＦＦＦｈ」に変更されており、このアドレ
スの変更により、新しいブートプログラムを書き込んだ
第二のフラッシュメモリブロック（１）２８はＣＰＵ２
１によってブートブロックとして認識される。逆に、元
のブートプログラムが書き込まれたままの第一のフラッ
シュメモリブロック（０）２６のアドレスは「００００
０ｈ−３ＦＦＦｈ」から「４００００ｈ−７ＦＦＦＦ
ｈ」に変更されている。このアドレスの変更により、第
一のフラッシュメモリブロック（０）２６がＣＰＵ２１
によってブートブロックとして認識されることはない。
【００６６】次いで、図３（Ｄ）に示すように、第一の
フラッシュメモリブロック（０）２６に書き込まれてい
る元のブートプログラムを消去する（図２のステップ１
４０）。
フラッシュメモリブロック（０）２６に書き込まれてい
る元のブートプログラムを消去する（図２のステップ１
４０）。
【００６７】この時点における第一のフラッシュメモリ
ブロック（０）２６及び第二のフラッシュメモリブロッ
ク（１）２８の状態は図８に示す通りである。第一のフ
ラッシュメモリブロック（０）２６は空の状態であり、
第二のフラッシュメモリブロック（１）２８には新しい
ブートプログラムが書き込まれている。
ブロック（０）２６及び第二のフラッシュメモリブロッ
ク（１）２８の状態は図８に示す通りである。第一のフ
ラッシュメモリブロック（０）２６は空の状態であり、
第二のフラッシュメモリブロック（１）２８には新しい
ブートプログラムが書き込まれている。
【００６８】第一のフラッシュメモリブロック（０）２
６に対応するブートプログラム情報格納領域（０）２７
には、そのフラッシュメモリブロックが空であることを
示すプログラム情報ＦＦｈが格納されており、第二のフ
ラッシュメモリブロック（１）２８に対応するブートプ
ログラム情報格納領域（１）２９には、そのフラッシュ
メモリブロックにはブートプログラムが格納されている
ことを示すプログラム情報０１ｈが格納されている。
６に対応するブートプログラム情報格納領域（０）２７
には、そのフラッシュメモリブロックが空であることを
示すプログラム情報ＦＦｈが格納されており、第二のフ
ラッシュメモリブロック（１）２８に対応するブートプ
ログラム情報格納領域（１）２９には、そのフラッシュ
メモリブロックにはブートプログラムが格納されている
ことを示すプログラム情報０１ｈが格納されている。
【００６９】次いで、図３（Ｅ）に示すように、空とな
った第一のフラッシュメモリブロック（０）２６にデー
タが保存される。
った第一のフラッシュメモリブロック（０）２６にデー
タが保存される。
【００７０】以上によって、フラッシュ・マイコン１０
におけるブートプログラムの書き換えの一連の動作が完
了する。
におけるブートプログラムの書き換えの一連の動作が完
了する。
【００７１】ここで、仮に、図６に示した状態、すなわ
ち、第一のフラッシュメモリブロック（０）２６には元
のブートプログラムが書き込まれ、第二のフラッシュメ
モリブロック（１）２８には新しいブートプログラムが
書き込まれている状態のときに、電源断のトラブルが発
生した場合を想定する。
ち、第一のフラッシュメモリブロック（０）２６には元
のブートプログラムが書き込まれ、第二のフラッシュメ
モリブロック（１）２８には新しいブートプログラムが
書き込まれている状態のときに、電源断のトラブルが発
生した場合を想定する。
【００７２】この場合、フラッシュ・マイコン１０の次
回の起動時には、２つのブートプログラムが存在するこ
とになる。すなわち、ブートプログラム情報格納領域
（１）２９とブートプログラム情報格納領域（０）２７
の両方にプログラム情報がセットされている状態とな
り、これに基づいて、ブートプログラムの書き換え動作
が正常に完了しなかったことを判断することができる。
このように、フラッシュ・マイコン１０それ自体による
リカバリー処理が必要であるとの判断を行うことが可能
になる。
回の起動時には、２つのブートプログラムが存在するこ
とになる。すなわち、ブートプログラム情報格納領域
（１）２９とブートプログラム情報格納領域（０）２７
の両方にプログラム情報がセットされている状態とな
り、これに基づいて、ブートプログラムの書き換え動作
が正常に完了しなかったことを判断することができる。
このように、フラッシュ・マイコン１０それ自体による
リカバリー処理が必要であるとの判断を行うことが可能
になる。
【００７３】本実施形態におけるアドレス変換回路２４
によってブートブロックメモリアドレス操作を表したシ
ステムブロックの例を図９及び図１０に示す。
によってブートブロックメモリアドレス操作を表したシ
ステムブロックの例を図９及び図１０に示す。
【００７４】図９においては、第一のフラッシュメモリ
ブロック（０）２６からブートを可能にするための通常
のメモリアドレス指定が示されており、図１０において
は、第二のフラッシュメモリブロック（１）２８からブ
ートを可能にするためのメモリアドレス指定が示されて
いる。
ブロック（０）２６からブートを可能にするための通常
のメモリアドレス指定が示されており、図１０において
は、第二のフラッシュメモリブロック（１）２８からブ
ートを可能にするためのメモリアドレス指定が示されて
いる。
【００７５】ブートブロック指定レジスタ４４はビット
単位でセット及びリセットを行うことができるレジスタ
である。
単位でセット及びリセットを行うことができるレジスタ
である。
【００７６】図９はこのブートブロック指定レジスタ４
４がリセット状態の場合を示しており、ＸＯＲゲート４
２の入力が、上位アドレスビットライン４３が反転され
ないように、セットされる。下位アドレスビットライン
４１は、メモリ４０のアドレス指定にとって通常のやり
方でメモリ４０の指定を行う。
４がリセット状態の場合を示しており、ＸＯＲゲート４
２の入力が、上位アドレスビットライン４３が反転され
ないように、セットされる。下位アドレスビットライン
４１は、メモリ４０のアドレス指定にとって通常のやり
方でメモリ４０の指定を行う。
【００７７】図１０はブートブロック指定レジスタ４４
がセット状態の場合を示している。ＸＯＲゲート４２の
入力が、上位アドレスビットライン４３が反転されるよ
うに、セットされる。このため、第二のフラッシュメモ
リブロック（１）２８がブートブロック空間であると認
識される。
がセット状態の場合を示している。ＸＯＲゲート４２の
入力が、上位アドレスビットライン４３が反転されるよ
うに、セットされる。このため、第二のフラッシュメモ
リブロック（１）２８がブートブロック空間であると認
識される。
【００７８】図１１及び図１２に示した従来のプログラ
ム書き換え方法においては、図１２（Ｃ）に示したよう
に、主ブートブロック０に書き込まれている元のブート
プログラムを代替ブロック１にコピーして待避しておく
必要があるとともに、図１２（Ｆ）に示したように、代
替ブロック１にコピーしたブートプログラムを再度消去
し、データ領域として使用する（図１２（Ｇ））ため
に、代替ブロック１に対して消去／書き込みの一連の動
作を２回行う必要があった。
ム書き換え方法においては、図１２（Ｃ）に示したよう
に、主ブートブロック０に書き込まれている元のブート
プログラムを代替ブロック１にコピーして待避しておく
必要があるとともに、図１２（Ｆ）に示したように、代
替ブロック１にコピーしたブートプログラムを再度消去
し、データ領域として使用する（図１２（Ｇ））ため
に、代替ブロック１に対して消去／書き込みの一連の動
作を２回行う必要があった。
【００７９】これに対して、本実施形態に係るプログラ
ム書き換え方法によれば、上述の従来のプログラム書き
換え方法とは異なり、主ブートブロック０（上記の実施
形態における第一のフラッシュメモリブロック（０）２
６）に書き込まれている元のブートプログラムを代替ブ
ロックとして使用されている第二のフラッシュメモリブ
ロック（１）２８にコピーし、待避させておく必要はな
くなる。本実施形態においては、ブートプログラムのコ
ピーに代えて、直接、代替ブロックとしての第二のフラ
ッシュメモリブロック（１）２８に新しいブートプログ
ラムを書き込むことが可能であり、代替ブロックとして
の第二のフラッシュメモリブロック（１）２８に対する
プログラムの消去／書き込みの一連の動作は、図３
（Ｃ）に示すように、１回で済む。
ム書き換え方法によれば、上述の従来のプログラム書き
換え方法とは異なり、主ブートブロック０（上記の実施
形態における第一のフラッシュメモリブロック（０）２
６）に書き込まれている元のブートプログラムを代替ブ
ロックとして使用されている第二のフラッシュメモリブ
ロック（１）２８にコピーし、待避させておく必要はな
くなる。本実施形態においては、ブートプログラムのコ
ピーに代えて、直接、代替ブロックとしての第二のフラ
ッシュメモリブロック（１）２８に新しいブートプログ
ラムを書き込むことが可能であり、代替ブロックとして
の第二のフラッシュメモリブロック（１）２８に対する
プログラムの消去／書き込みの一連の動作は、図３
（Ｃ）に示すように、１回で済む。
【００８０】このため、代替ブロックとしての第二のフ
ラッシュメモリブロック（１）２８に対するプログラム
の消去／書き込みの回数が減ることにより、第二のフラ
ッシュメモリブロック（１）２８のフラッシュメモリへ
のストレスが半減し、フラッシュメモリの寿命を伸ばす
ことが可能になる。
ラッシュメモリブロック（１）２８に対するプログラム
の消去／書き込みの回数が減ることにより、第二のフラ
ッシュメモリブロック（１）２８のフラッシュメモリへ
のストレスが半減し、フラッシュメモリの寿命を伸ばす
ことが可能になる。
【００８１】なお、上記の実施形態においては、以下に
述べるように、種々の変更が可能である。
述べるように、種々の変更が可能である。
【００８２】例えば、上記の実施形態においては、２つ
のフラッシュメモリブロックを使ったプログラム書き換
え動作を説明したが、３つ以上のフラッシュメモリブロ
ックを有するフラッシュメモリにおいても、本発明に係
るプログラム書き換え方法を適用することは可能であ
る。フラッシュメモリブロックの個数が多いほど、フラ
ッシュメモリ全体としての寿命を伸ばすという効果があ
る。
のフラッシュメモリブロックを使ったプログラム書き換
え動作を説明したが、３つ以上のフラッシュメモリブロ
ックを有するフラッシュメモリにおいても、本発明に係
るプログラム書き換え方法を適用することは可能であ
る。フラッシュメモリブロックの個数が多いほど、フラ
ッシュメモリ全体としての寿命を伸ばすという効果があ
る。
【００８３】また、上記の実施形態においては、フラッ
シュメモリを例として、ブートプログラムの書き換え方
法を説明してきたが、本発明の適用範囲はフラッシュメ
モリに限定されるものではなく、本発明は、プログラム
を書き換える必要がある他の全ての用途に対しても適用
可能である。
シュメモリを例として、ブートプログラムの書き換え方
法を説明してきたが、本発明の適用範囲はフラッシュメ
モリに限定されるものではなく、本発明は、プログラム
を書き換える必要がある他の全ての用途に対しても適用
可能である。
【００８４】また、フラッシュメモリの他に、例えば、
ＥＥＰＲＯＭその他のＲＯＭを使用することも可能であ
る。
ＥＥＰＲＯＭその他のＲＯＭを使用することも可能であ
る。
【００８５】また、上記の実施形態においては、図１に
示したように、ブートプログラム情報格納領域としてユ
ーザ領域とは別の専用の領域２７、２９、３１、３３を
設け、その領域２７、２９、３１、３３としてフラッシ
ュメモリ２０を用いているが、この領域２７、２９、３
１、３３はユーザ領域内に設けることも可能であり、ユ
ーザ領域とは別の専用領域である必要は必ずしもない。
示したように、ブートプログラム情報格納領域としてユ
ーザ領域とは別の専用の領域２７、２９、３１、３３を
設け、その領域２７、２９、３１、３３としてフラッシ
ュメモリ２０を用いているが、この領域２７、２９、３
１、３３はユーザ領域内に設けることも可能であり、ユ
ーザ領域とは別の専用領域である必要は必ずしもない。
【００８６】また、上記の実施形態においては、ブート
プログラム情報格納領域として専用の領域２７、２９、
３１、３３を設けているが、この領域２７、２９、３
１、３３は容量を増やすことにより、他の情報を格納す
ることも可能である。例えば、各フラッシュメモリブロ
ック単位のプログラム書き換え回数を管理する回数管理
領域として使用することも可能である。
プログラム情報格納領域として専用の領域２７、２９、
３１、３３を設けているが、この領域２７、２９、３
１、３３は容量を増やすことにより、他の情報を格納す
ることも可能である。例えば、各フラッシュメモリブロ
ック単位のプログラム書き換え回数を管理する回数管理
領域として使用することも可能である。
【００８７】次いで、上述の実施形態に係るプログラム
書き換え方法を実施するためのプログラムを格納した記
憶媒体について以下に説明する。
書き換え方法を実施するためのプログラムを格納した記
憶媒体について以下に説明する。
【００８８】この記憶媒体は、コンピュータが読み取り
可能なプログラム用言語を用いて上述のプログラム書き
換え方法の各過程を記述し、そのプログラムをプログラ
ムの記録が可能な媒体に記録することにより、作成する
ことができる。
可能なプログラム用言語を用いて上述のプログラム書き
換え方法の各過程を記述し、そのプログラムをプログラ
ムの記録が可能な媒体に記録することにより、作成する
ことができる。
【００８９】プログラムの記録が可能な媒体としては、
ＣＤ−ＲＯＭ、フロッピーディスク、磁気テープなどを
用いることができる。
ＣＤ−ＲＯＭ、フロッピーディスク、磁気テープなどを
用いることができる。
【００９０】あるいは、記憶媒体として、サーバーに備
え付けられたハードディスクを用いることも可能であ
る。
え付けられたハードディスクを用いることも可能であ
る。
【００９１】また、本発明に係る記憶媒体は、上述のコ
ンピュータプログラムを上記のような記憶媒体に格納
し、ネットワークを介して、そのコンピュータプログラ
ムを他のコンピュータにより読み取ることによっても、
作成可能である。
ンピュータプログラムを上記のような記憶媒体に格納
し、ネットワークを介して、そのコンピュータプログラ
ムを他のコンピュータにより読み取ることによっても、
作成可能である。
【００９２】
【発明の効果】本発明に係るブートプログラム書き換え
方法、コンピュータ装置またはブートプログラムを記憶
した記憶媒体によれば、従来のプログラム書き換え方法
とは異なり、一のメモリブロック（第二のメモリブロッ
クに相当するメモリブロック）に書き込まれている元の
ブートプログラムを代替ブロックとなる他の一のメモリ
ブロック（第一のメモリブロックに相当するメモリブロ
ック）にコピーし、待避させておく必要はもはやない。
直接、代替ブロックとなる第一のメモリブロックに新し
いブートプログラムを書き込むことが可能である。この
ため、代替ブロックとしての第一のメモリブロックに対
するブートプログラムの消去／書き込みの一連の動作は
１回で済む。このように、本発明によれば、代替ブロッ
クとしての第一のメモリブロックに対するブートプログ
ラムの消去／書き込みの回数を減らすことができるの
で、代替ブロックとしての第一のメモリブロックのフラ
ッシュメモリに対するストレスを半減させることがで
き、ひいては、フラッシュメモリの寿命を伸ばすことが
できる。
方法、コンピュータ装置またはブートプログラムを記憶
した記憶媒体によれば、従来のプログラム書き換え方法
とは異なり、一のメモリブロック（第二のメモリブロッ
クに相当するメモリブロック）に書き込まれている元の
ブートプログラムを代替ブロックとなる他の一のメモリ
ブロック（第一のメモリブロックに相当するメモリブロ
ック）にコピーし、待避させておく必要はもはやない。
直接、代替ブロックとなる第一のメモリブロックに新し
いブートプログラムを書き込むことが可能である。この
ため、代替ブロックとしての第一のメモリブロックに対
するブートプログラムの消去／書き込みの一連の動作は
１回で済む。このように、本発明によれば、代替ブロッ
クとしての第一のメモリブロックに対するブートプログ
ラムの消去／書き込みの回数を減らすことができるの
で、代替ブロックとしての第一のメモリブロックのフラ
ッシュメモリに対するストレスを半減させることがで
き、ひいては、フラッシュメモリの寿命を伸ばすことが
できる。
【図１】本発明の一実施形態に係るプログラム書き換え
方法を実施するためのフラッシュ・マイコンのブロック
図である。
方法を実施するためのフラッシュ・マイコンのブロック
図である。
【図２】図１に示したフラッシュ・マイコンの動作を示
すフローチャートである。
すフローチャートである。
【図３】図１に示したフラッシュ・マイコンにおけるフ
ラッシュメモリの二つのフラッシュメモリブロックの記
憶内容の変化を示したフローチャートである。
ラッシュメモリの二つのフラッシュメモリブロックの記
憶内容の変化を示したフローチャートである。
【図４】プログラム書き換え時における第一及び第二の
フラッシュメモリブロックの個々の段階を表したブロッ
ク図である。
フラッシュメモリブロックの個々の段階を表したブロッ
ク図である。
【図５】プログラム書き換え時における第一及び第二の
フラッシュメモリブロックの個々の段階を表したブロッ
ク図である。
フラッシュメモリブロックの個々の段階を表したブロッ
ク図である。
【図６】プログラム書き換え時における第一及び第二の
フラッシュメモリブロックの個々の段階を表したブロッ
ク図である。
フラッシュメモリブロックの個々の段階を表したブロッ
ク図である。
【図７】プログラム書き換え時における第一及び第二の
フラッシュメモリブロックの個々の段階を表したブロッ
ク図である。
フラッシュメモリブロックの個々の段階を表したブロッ
ク図である。
【図８】プログラム書き換え時における第一及び第二の
フラッシュメモリブロックの個々の段階を表したブロッ
ク図である。
フラッシュメモリブロックの個々の段階を表したブロッ
ク図である。
【図９】図１に示したフラッシュマイコンにおけるアド
レス変換回路の回路構成例を示すブロック図である。
レス変換回路の回路構成例を示すブロック図である。
【図１０】図１に示したフラッシュマイコンにおけるア
ドレス変換回路の回路構成例を示すブロック図である。
ドレス変換回路の回路構成例を示すブロック図である。
【図１１】従来のプログラム書き換え方法の各過程を示
すフローチャートである。
すフローチャートである。
【図１２】図１１に示した従来のプログラム書き換え方
法における主ブートブロックと代替ブロックの記憶内容
の変化を示したフローチャートである。
法における主ブートブロックと代替ブロックの記憶内容
の変化を示したフローチャートである。
１０ フラッシュマイコン ２０ フラッシュメモリ ２１ ＣＰＵ ２２ メモリ ２３ フラッシュメモリ制御回路 ２４ アドレス変換回路 ２５ ＲＡＭ ２６、２８、３０、３２ 第一乃至第四のフラッシュメ
モリブロック ２７、２９、３１、３３ ブートプログラム情報格納領
域 ４０ メモリ ４１ 下位アドレスビットライン ４２ ＸＯＲゲート ４３ 上位アドレスビットライン ４４ ブートブロック指定レジスタ
モリブロック ２７、２９、３１、３３ ブートプログラム情報格納領
域 ４０ メモリ ４１ 下位アドレスビットライン ４２ ＸＯＲゲート ４３ 上位アドレスビットライン ４４ ブートブロック指定レジスタ
Claims (15)
- 【請求項１】 ブートプログラムを電気的に書き込み、
または、消去することが可能である少なくとも第一及び
第二のメモリブロックを有するメモリ装置においてブー
トプログラムを書き換える方法であって、 新しいブートプログラムを書き込む前記第一のメモリブ
ロックに保存されている内容を消去する第一の過程と、 前記第一のメモリブロックに新しいブートプログラムを
書き込む第二の過程と、 前記第一のメモリブロックがブートブロックであると認
識することができるように前記第一のメモリブロックの
アドレスを変更する第三の過程と、 前記第二のメモリブロックに保存されている元のブート
プログラムを消去する第四の過程と、 を備えるブートプログラム書き換え方法。 - 【請求項２】 前記第一のメモリブロックに対応するブ
ートプログラム情報格納領域に、新たに書き込んだブー
トプログラムの情報を設定する第五の過程をさらに備え
ることを特徴とする請求項１に記載のブートプログラム
書き換え方法。 - 【請求項３】 前記第一及び第二のメモリブロックの双
方に前記ブートプログラムが存在している場合には、プ
ログラムの書き換えが正常に行われなかったものと判断
する過程を備える請求項１または２に記載のブートプロ
グラム書き換え方法。 - 【請求項４】 前記第一及び第二のメモリブロックに対
応する双方のブートプログラム情報格納領域に前記ブー
トプログラムの情報がセットされている場合には、プロ
グラムの書き換えが正常に行われなかったものと判断す
る過程を備える請求項１または２に記載のブートプログ
ラム書き換え方法。 - 【請求項５】 前記メモリ装置は３以上のメモリブロッ
クを備えており、そのうちの任意の二つのメモリブロッ
クを用いることを特徴とする請求項１乃至４の何れか一
項に記載のブートプログラム書き換え方法。 - 【請求項６】 前記メモリ装置はフラッシュメモリであ
ることを特徴とする請求項１乃至５の何れか一項に記載
のブートプログラム書き換え方法。 - 【請求項７】 前記メモリ装置はＲＯＭであることを特
徴とする請求項１乃至５の何れか一項に記載のブートプ
ログラム書き換え方法。 - 【請求項８】 少なくとも２つのメモリブロックを有す
るメモリ装置と、 前記メモリブロックへのブートプログラムの書き込み及
び前記メモリブロックからのブートプログラムの消去を
制御する制御回路と、 前記メモリブロックのアドレスを変更するアドレス変更
回路と、 からなるコンピュータ装置であって、 前記制御回路は、前記メモリブロックのうちの第一のメ
モリブロックに保存されている内容を消去し、次いで、
前記第一のメモリブロックに新しいブートプログラムを
書き込むとともに、前記メモリブロックのうちの第二の
メモリブロックに保存されている元のブートプログラム
を消去するものであり、 前記アドレス変更回路は、前記第一のメモリブロックが
ブートブロックであると認識することができるように前
記第一のメモリブロックのアドレスを変更するものであ
るコンピュータ装置。 - 【請求項９】 前記制御回路は、前記第一のメモリブロ
ックに対応するブートプログラム情報格納領域に、新た
に書き込んだブートプログラムの情報を設定するもので
あることを特徴とする請求項８に記載のコンピュータ装
置。 - 【請求項１０】 前記メモリ装置はフラッシュメモリで
あることを特徴とする請求項８または９に記載のコンピ
ュータ装置。 - 【請求項１１】 前記メモリ装置はＲＯＭであることを
特徴とする請求項８または９に記載のコンピュータ装
置。 - 【請求項１２】 コンピュータに、 ブートプログラムを電気的に書き込み、または、消去す
ることが可能である少なくとも第一及び第二のメモリブ
ロックを有するメモリ装置において、新しいブートプロ
グラムを書き込む前記第一のメモリブロックに保存され
ている内容を消去する第一の過程と、 前記第一のメモリブロックに新しいブートプログラムを
書き込む第二の過程と、 前記第一のメモリブロックがブートブロックであると認
識することができるように前記第一のメモリブロックの
アドレスを変更する第三の過程と、 前記第二のメモリブロックに保存されている元のブート
プログラムを消去する第四の過程と、 を実行させるためのプログラムを記憶したコンピュータ
読み取り可能な記憶媒体。 - 【請求項１３】 前記プログラムは、前記コンピュータ
に、前記第一のメモリブロックに対応するブートプログ
ラム情報格納領域に、新たに書き込んだブートプログラ
ムの情報を設定する第五の過程をさらに実行させるもの
であることを特徴とする請求項１２に記載のコンピュー
タ読み取り可能な記憶媒体。 - 【請求項１４】 前記メモリ装置はフラッシュメモリで
あることを特徴とする請求項１２または１３に記載のコ
ンピュータ読み取り可能な記憶媒体。 - 【請求項１５】 前記メモリ装置はＲＯＭであることを
特徴とする請求項１２または１３に記載のコンピュータ
読み取り可能な記憶媒体。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000019997A JP2001209543A (ja) | 2000-01-28 | 2000-01-28 | フラッシュ・マイコンにおけるプログラム書き換え方法 |
| EP01101820A EP1120709A2 (en) | 2000-01-28 | 2001-01-26 | Method of rewriting a boot program in a flash micro-computer |
| KR10-2001-0003902A KR100408872B1 (ko) | 2000-01-28 | 2001-01-27 | 플래시 마이크로컴퓨터의 프로그램 재기록 방법 |
| US09/770,459 US6789158B2 (en) | 2000-01-28 | 2001-01-29 | Method of rewriting program in a flash microcomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000019997A JP2001209543A (ja) | 2000-01-28 | 2000-01-28 | フラッシュ・マイコンにおけるプログラム書き換え方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001209543A true JP2001209543A (ja) | 2001-08-03 |
Family
ID=18546623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000019997A Pending JP2001209543A (ja) | 2000-01-28 | 2000-01-28 | フラッシュ・マイコンにおけるプログラム書き換え方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6789158B2 (ja) |
| EP (1) | EP1120709A2 (ja) |
| JP (1) | JP2001209543A (ja) |
| KR (1) | KR100408872B1 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005250882A (ja) * | 2004-03-04 | 2005-09-15 | Fuji Xerox Co Ltd | 情報処理装置およびプログラムの書き換え方法 |
| JP2007193596A (ja) * | 2006-01-19 | 2007-08-02 | Nec Corp | ファームウェア更新回路およびファームウェア更新方法 |
| JP2007528071A (ja) * | 2004-03-10 | 2007-10-04 | ソニー エリクソン モバイル コミュニケーションズ， エービー | ファームウェアアップグレードにおける自動バックアップストア |
| US7383431B2 (en) | 2002-06-11 | 2008-06-03 | Seiko Epson Corporation | Control system and method for rewriting data in a flash memory and a data storage medium in which a program is stored for rewriting data in a flash memory |
| JP2012008575A (ja) * | 2011-07-08 | 2012-01-12 | Seiko Epson Corp | 画像表示装置、画像表示装置の起動制御方法、起動制御プログラム、および、当該起動制御プログラムをコンピュータ読取可能に記録した記録媒体 |
| JP2013045285A (ja) * | 2011-08-24 | 2013-03-04 | Fuji Xerox Co Ltd | 情報処理装置、画像形成装置およびプログラム |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001209543A (ja) * | 2000-01-28 | 2001-08-03 | Nec Ic Microcomput Syst Ltd | フラッシュ・マイコンにおけるプログラム書き換え方法 |
| KR100389867B1 (ko) * | 2001-06-04 | 2003-07-04 | 삼성전자주식회사 | 플래시 메모리 관리방법 |
| KR100440950B1 (ko) * | 2001-06-30 | 2004-07-21 | 삼성전자주식회사 | 네트워크 환경에 있어서 소프트웨어 업그레이드 방법 및그에 따른 네트워크 디바이스 |
| JP2003022191A (ja) * | 2001-07-09 | 2003-01-24 | Topcon Corp | 測定装置 |
| US7143275B2 (en) * | 2002-08-01 | 2006-11-28 | Hewlett-Packard Development Company, L.P. | System firmware back-up using a BIOS-accessible pre-boot partition |
| DE60314979T2 (de) * | 2003-04-11 | 2008-04-10 | Em Microelectronic-Marin S.A. | Verfahren zur Aktualisierung eines nichtflüchtigen Speichers |
| KR20060008338A (ko) * | 2003-06-24 | 2006-01-26 | 바이에리셰 모토렌 베르케 악티엔게젤샤프트 | 프로그래밍 가능한 읽기 전용 메모리의 부트 섹터에소프트웨어를 부팅 업 하는 방법 |
| US20060248172A1 (en) * | 2003-06-24 | 2006-11-02 | Thomas Zurawka | Method for updating software of an electronic control device by flash programming via a serial interface and corresponding automatic state machine |
| US7797693B1 (en) * | 2003-12-12 | 2010-09-14 | Hewlett-Packard Development Company, L.P. | NAND mobile devices capable of updating firmware or software in a manner analogous to NOR mobile devices |
| WO2005085997A2 (en) * | 2004-03-10 | 2005-09-15 | Sony Ericsson Mobile Communications Ab | Automatic backup store in firmware upgrades |
| US8578359B2 (en) | 2004-03-15 | 2013-11-05 | Red Bend Ltd. | Method and apparatus for reliable in-place update |
| US7904895B1 (en) | 2004-04-21 | 2011-03-08 | Hewlett-Packard Develpment Company, L.P. | Firmware update in electronic devices employing update agent in a flash memory card |
| US8526940B1 (en) | 2004-08-17 | 2013-09-03 | Palm, Inc. | Centralized rules repository for smart phone customer care |
| US7398381B2 (en) | 2004-12-10 | 2008-07-08 | Intel Corporation | Utilizing paging to support dynamic code updates |
| ATE381061T1 (de) * | 2005-03-08 | 2007-12-15 | Bosch Gmbh Robert | Verfahren und vorrichtung zum wiederbeschreiben eines sektors mit bootloader-software in einem sektor-löschbaren nichtflüchtigen halbleiterspeicher |
| JP2007025821A (ja) * | 2005-07-12 | 2007-02-01 | Seiko Epson Corp | 情報処理装置及び情報処理装置の制御方法 |
| CN100470504C (zh) * | 2006-03-30 | 2009-03-18 | 亚洲光学股份有限公司 | 存储器存取方法 |
| WO2007146710A2 (en) | 2006-06-08 | 2007-12-21 | Hewlett-Packard Development Company, L.P. | Device management in a network |
| JP2008009919A (ja) | 2006-06-30 | 2008-01-17 | Toshiba Corp | カードコントローラ |
| US8752044B2 (en) | 2006-07-27 | 2014-06-10 | Qualcomm Incorporated | User experience and dependency management in a mobile device |
| TW200825915A (en) * | 2006-12-07 | 2008-06-16 | Wistron Corp | Computer system and related method for preventing from failing to update BIOS program |
| CN102089753B (zh) * | 2008-07-11 | 2014-04-16 | 惠普开发有限公司 | 用于在网络上安全地更新瘦客户机操作系统的系统和方法 |
| US8386757B1 (en) * | 2009-02-13 | 2013-02-26 | Unidesk Corporation | Managed desktop system |
| US20100318720A1 (en) * | 2009-06-16 | 2010-12-16 | Saranyan Rajagopalan | Multi-Bank Non-Volatile Memory System with Satellite File System |
| JP5383516B2 (ja) * | 2010-01-06 | 2014-01-08 | キヤノン株式会社 | 画像形成装置及びそのファームウェア更新方法、並びにプログラム |
| WO2011114476A1 (ja) * | 2010-03-17 | 2011-09-22 | 富士通株式会社 | マルチコアプロセッサシステム、通知プログラム、および通知方法 |
| KR101305562B1 (ko) * | 2010-11-30 | 2013-09-09 | 주식회사 현대케피코 | 이이피롬의 데이터 기록 방법 및 이를 이용한 반도체 메모리 장치 |
| JP2012203443A (ja) * | 2011-03-23 | 2012-10-22 | Toshiba Corp | メモリシステムおよびメモリシステムの制御方法 |
| US8595716B2 (en) | 2011-04-06 | 2013-11-26 | Robert Bosch Gmbh | Failsafe firmware updates |
| DE102011122344A1 (de) * | 2011-12-23 | 2013-06-27 | Valeo Schalter Und Sensoren Gmbh | Verfahren zum Verwalten von Daten in einem Flash-Speicher, Fahrerassistenzeinrichtung und Kraftfahrzeug |
| US9990255B2 (en) | 2013-04-23 | 2018-06-05 | Hewlett-Packard Development Company, L.P. | Repairing compromised system data in a non-volatile memory |
| US9880908B2 (en) * | 2013-04-23 | 2018-01-30 | Hewlett-Packard Development Company, L.P. | Recovering from compromised system boot code |
| US10733288B2 (en) | 2013-04-23 | 2020-08-04 | Hewlett-Packard Development Company, L.P. | Verifying controller code and system boot code |
| KR102256472B1 (ko) * | 2015-09-24 | 2021-05-26 | 한화테크윈 주식회사 | 부트 프로그램을 실행 및 갱신하는 방법 |
| KR101886176B1 (ko) * | 2016-10-25 | 2018-08-08 | 시큐리티플랫폼 주식회사 | 소유자만 기록 가능한 부트영역을 포함하는 저장장치 |
| US11418335B2 (en) | 2019-02-01 | 2022-08-16 | Hewlett-Packard Development Company, L.P. | Security credential derivation |
| US11520662B2 (en) | 2019-02-11 | 2022-12-06 | Hewlett-Packard Development Company, L.P. | Recovery from corruption |
| JP7128763B2 (ja) * | 2019-03-18 | 2022-08-31 | 日立Astemo株式会社 | 電子制御装置及び制御データの設定方法 |
| US11281454B2 (en) * | 2020-01-31 | 2022-03-22 | Dell Products L.P. | Microcode update system |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1254937B (it) | 1991-05-06 | 1995-10-11 | Aggiornamento dinamico di memoria non volatile in un sistema informatico | |
| JPH0869376A (ja) | 1994-08-31 | 1996-03-12 | Hitachi Ltd | Ｂｉｏｓの書き換え制御回路 |
| JPH08227359A (ja) | 1994-12-09 | 1996-09-03 | Olympus Optical Co Ltd | ワンチップマイコンが組み込まれた電子システム装置 |
| US5568641A (en) * | 1995-01-18 | 1996-10-22 | Hewlett-Packard Company | Powerfail durable flash EEPROM upgrade |
| JPH08280679A (ja) | 1995-04-20 | 1996-10-29 | Hitachi Medical Corp | プログラムメモリ装置及びこれを備えた超音波診断装置 |
| JPH08328845A (ja) * | 1995-06-02 | 1996-12-13 | Hioki Ee Corp | Ｒｏｍの制御プログラム書替え方法 |
| KR100198382B1 (ko) * | 1996-05-07 | 1999-06-15 | 윤종용 | 멀티-부팅 기능을 갖는 컴퓨터 장치 |
| JPH1097427A (ja) | 1996-09-20 | 1998-04-14 | Fujitsu Ltd | プログラム転送システム |
| JP3497066B2 (ja) | 1996-10-16 | 2004-02-16 | 富士通株式会社 | フラッシュメモリにおけるデータ書き込み／読み出し方法およびフラッシュメモリを用いた記憶装置 |
| JPH10149282A (ja) * | 1996-11-20 | 1998-06-02 | Denso Corp | 電子装置のメモリ書換システム |
| JP3552490B2 (ja) | 1997-09-17 | 2004-08-11 | 日本ビクター株式会社 | フラッシュ型メモリを備えた記憶装置，フラッシュ型メモリの管理方法 |
| JP2914360B2 (ja) * | 1997-09-30 | 1999-06-28 | ソニー株式会社 | 外部記憶装置及びデータ処理方法 |
| JP3667958B2 (ja) * | 1997-10-09 | 2005-07-06 | 東芝テック株式会社 | 情報処理装置 |
| JPH11175330A (ja) | 1997-12-17 | 1999-07-02 | Canon Inc | カメラのメモリ改変システム |
| US6167532A (en) | 1998-02-05 | 2000-12-26 | Compaq Computer Corporation | Automatic system recovery |
| JPH11306007A (ja) * | 1998-04-24 | 1999-11-05 | Nec Corp | Ｂｉｏｓ書き換え方法及び方式 |
| US6275931B1 (en) * | 1998-06-22 | 2001-08-14 | Elsag International N.V. | Method and apparatus for upgrading firmware boot and main codes in a programmable memory |
| US6205548B1 (en) * | 1998-07-31 | 2001-03-20 | Intel Corporation | Methods and apparatus for updating a nonvolatile memory |
| US6308265B1 (en) * | 1998-09-30 | 2001-10-23 | Phoenix Technologies Ltd. | Protection of boot block code while allowing write accesses to the boot block |
| JP2001209543A (ja) * | 2000-01-28 | 2001-08-03 | Nec Ic Microcomput Syst Ltd | フラッシュ・マイコンにおけるプログラム書き換え方法 |
| US20020178352A1 (en) * | 2001-05-22 | 2002-11-28 | Lambino John P. | Firmware upgrade using address conversion |
-
2000
- 2000-01-28 JP JP2000019997A patent/JP2001209543A/ja active Pending
-
2001
- 2001-01-26 EP EP01101820A patent/EP1120709A2/en not_active Withdrawn
- 2001-01-27 KR KR10-2001-0003902A patent/KR100408872B1/ko not_active IP Right Cessation
- 2001-01-29 US US09/770,459 patent/US6789158B2/en not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7383431B2 (en) | 2002-06-11 | 2008-06-03 | Seiko Epson Corporation | Control system and method for rewriting data in a flash memory and a data storage medium in which a program is stored for rewriting data in a flash memory |
| JP2005250882A (ja) * | 2004-03-04 | 2005-09-15 | Fuji Xerox Co Ltd | 情報処理装置およびプログラムの書き換え方法 |
| JP2007528071A (ja) * | 2004-03-10 | 2007-10-04 | ソニー エリクソン モバイル コミュニケーションズ， エービー | ファームウェアアップグレードにおける自動バックアップストア |
| JP4801041B2 (ja) * | 2004-03-10 | 2011-10-26 | ソニー エリクソン モバイル コミュニケーションズ， エービー | ファームウェアアップグレードにおける自動バックアップストア |
| JP2007193596A (ja) * | 2006-01-19 | 2007-08-02 | Nec Corp | ファームウェア更新回路およびファームウェア更新方法 |
| JP2012008575A (ja) * | 2011-07-08 | 2012-01-12 | Seiko Epson Corp | 画像表示装置、画像表示装置の起動制御方法、起動制御プログラム、および、当該起動制御プログラムをコンピュータ読取可能に記録した記録媒体 |
| JP2013045285A (ja) * | 2011-08-24 | 2013-03-04 | Fuji Xerox Co Ltd | 情報処理装置、画像形成装置およびプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1120709A2 (en) | 2001-08-01 |
| KR100408872B1 (ko) | 2003-12-11 |
| KR20010086352A (ko) | 2001-09-10 |
| US6789158B2 (en) | 2004-09-07 |
| US20020002652A1 (en) | 2002-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001209543A (ja) | フラッシュ・マイコンにおけるプログラム書き換え方法 | |
| US8364887B2 (en) | Managing memory data recovery upon power loss | |
| US6745278B2 (en) | Computer capable of rewriting an area of a non-volatile memory with a boot program during self mode operation of the computer | |
| US20040139310A1 (en) | Information processing apparatus, memory management apparatus, memory management method, and information processing method | |
| KR920022093A (ko) | 복구가능한 베이식 펌웨어를 가진 컴퓨터시스템 동작방법 | |
| JP3268130B2 (ja) | フラッシュｅｅｐｒｏｍを用いたデータ処理装置 | |
| JP2006323751A (ja) | 情報処理装置、寿命監視方法およびプログラム | |
| JPH10161988A (ja) | フラッシュｅｅｐｒｏｍ内蔵マイクロコンピュータ | |
| JP3830867B2 (ja) | シングルチップマイクロコンピュータおよびそのブート領域切り替え方法 | |
| JP5057887B2 (ja) | データ更新装置及びデータ更新方法及びデータ更新プログラム | |
| KR20080066381A (ko) | 소프트웨어의 업그레이드 방법 | |
| JP4826232B2 (ja) | 情報処理装置およびブートプログラムの書き換え方法 | |
| US20050149493A1 (en) | Data recording apparatus and data recording method | |
| JP2001101071A (ja) | フラッシュ型メモリを用いたデータ記憶装置及びフラッシュ型メモリのデータ管理方法 | |
| JP2004013536A (ja) | フラッシュメモリ書き換え制御システム、フラッシュメモリ書き換え制御方法、フラッシュメモリ書き換え制御方法の各工程を実行させるプログラムおよび情報記録媒体 | |
| JP2000035919A (ja) | フラッシュ型メモリ、その管理装置、その管理方法 | |
| JP4572205B2 (ja) | フラッシュメモリドライブ装置、その制御方法及びそのプログラム | |
| JP4031693B2 (ja) | 不揮発性メモリおよびこれを有したデータ記憶装置 | |
| JP4710274B2 (ja) | メモリ装置、メモリ装置の制御方法およびデータ処理システム | |
| JP2002007152A (ja) | ダウンロード方法および装置 | |
| JP2003288213A (ja) | ブートプログラム記憶装置、電子機器のブートプログラム記憶方法 | |
| JP2005222531A (ja) | データ記録装置及びデータ記録方法 | |
| JP2000330850A (ja) | フラッシュメモリ制御方法 | |
| JP2009211152A (ja) | 情報処理装置、メモリシステムおよびその制御方法 | |
| JP2001297589A (ja) | フラッシュメモリ書換え制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060307 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060417 |