JPS646600B2 - - Google Patents
Info
- Publication number
- JPS646600B2 JPS646600B2 JP8545479A JP8545479A JPS646600B2 JP S646600 B2 JPS646600 B2 JP S646600B2 JP 8545479 A JP8545479 A JP 8545479A JP 8545479 A JP8545479 A JP 8545479A JP S646600 B2 JPS646600 B2 JP S646600B2
- Authority
- JP
- Japan
- Prior art keywords
- station information
- eprom
- storage
- read
- station
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 4
- 102100035108 High affinity nerve growth factor receptor Human genes 0.000 description 8
- 101000596894 Homo sapiens High affinity nerve growth factor receptor Proteins 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- YVWNECBAHBJBSI-HZOWPXDZSA-N (2E,4E)-2,4,6-trimethyldeca-2,4-dienamide Chemical compound CCCCC(C)\C=C(/C)\C=C(/C)C(N)=O YVWNECBAHBJBSI-HZOWPXDZSA-N 0.000 description 2
- 230000004308 accommodation Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 102100035080 BDNF/NT-3 growth factors receptor Human genes 0.000 description 1
- 101000596896 Homo sapiens BDNF/NT-3 growth factors receptor Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
- H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
- H04Q3/54508—Configuration, initialisation
- H04Q3/54533—Configuration data, translation, passwords, databases
Landscapes
- Engineering & Computer Science (AREA)
- Databases & Information Systems (AREA)
- Computer Networks & Wireless Communication (AREA)
- Exchange Systems With Centralized Control (AREA)
Description
【発明の詳細な説明】
本発明は電話交換方式に於ける局状により異な
る情報を記憶する局情報記憶方式に関するもので
ある。
る情報を記憶する局情報記憶方式に関するもので
ある。
電話交換機の制御を電子計算機的処理方式を取
る中央処理装置により行なうような電予交換機に
於て電話交換の処理を行なう場合の記憶装置に集
積度が高く、しかも価格的には安くなつている半
導体集積回路が用いられるようになつてきた。し
かも半導体集積回路の秀れている点は他の記憶素
子が磁性材を用いているため、周辺の回路（アド
レス設定、書込制御回路及び読出し増巾回路等）
が非常に複雑でしかも高価なものになつているの
に比べ記憶素子自体とその周辺回路も同じ半導体
集積回路で同じチツプに集積回路として組み込ま
れているため新たに周辺に持つ必要がないことに
ある。これは非常に装置が小形化になりしかも経
済的になつていることは言うまでもない。
る中央処理装置により行なうような電予交換機に
於て電話交換の処理を行なう場合の記憶装置に集
積度が高く、しかも価格的には安くなつている半
導体集積回路が用いられるようになつてきた。し
かも半導体集積回路の秀れている点は他の記憶素
子が磁性材を用いているため、周辺の回路（アド
レス設定、書込制御回路及び読出し増巾回路等）
が非常に複雑でしかも高価なものになつているの
に比べ記憶素子自体とその周辺回路も同じ半導体
集積回路で同じチツプに集積回路として組み込ま
れているため新たに周辺に持つ必要がないことに
ある。これは非常に装置が小形化になりしかも経
済的になつていることは言うまでもない。
本発明は記憶装置として主に半導体集積回路で
構成される電子交換機の記憶装置に実施した場合
のものである。
構成される電子交換機の記憶装置に実施した場合
のものである。
以下、図面により本発明の実施例を詳細に説明
する。
する。
第１図は本発明の電子交換機の一実施例のブロ
ツク構成図である。図に於て加入者SUBA又は
SUBBは、主リンクMLを介し他局であればトラ
ンクTRKAを、また自局内であればTRKBの経
路で接続される。これらの経路の接続制御は電子
交換の基礎となる電話番号を中央処理装置CPU
が各記憶素子PAM，ROM，EPROMに記憶され
ている命令又はデータを読み書き演算処理等を行
ない、しかもスイツチ制御装置SCを経て主リン
クMLを駆動することにより行なうものである。
ツク構成図である。図に於て加入者SUBA又は
SUBBは、主リンクMLを介し他局であればトラ
ンクTRKAを、また自局内であればTRKBの経
路で接続される。これらの経路の接続制御は電子
交換の基礎となる電話番号を中央処理装置CPU
が各記憶素子PAM，ROM，EPROMに記憶され
ている命令又はデータを読み書き演算処理等を行
ない、しかもスイツチ制御装置SCを経て主リン
クMLを駆動することにより行なうものである。
一般に記憶素子の使い方としては命令を記憶す
る読み出し専用の記憶素子ROMと一時一時変化
する制御状態を変化記憶出来る一時記憶素子
RAMから構成される。ROMは制御プログラム
を記憶する点一旦命令を記憶したら変更がない。
その他電源断等によつても消滅しない等の理由で
一担ROMに命令を記憶させたら変更が出来ない
ものである。またRAMは随時いつでも書き込
み、変更可能な記憶素子であり、もちろん電源断
により記憶していた内容は消滅してしまうもので
ある。これら記憶素子RAM，ROMを使つて電
話交換機を組むことは可能であるが、一般に電話
交換機はその設置場所及び条件により構成が変る
のが常である。例えば、電話番号と加入者の対応
トランクの主リンクへの収容方法及びその数量、
さらには加入者の主リンクへの収容位置等が各局
でそれぞれ異なつている。したがつてこれらの条
件が違うため制御に必要な局情報を記憶装置から
読み出し、その局状に合つた制御を実行し電話交
換を行なう必要がある。この場合ROMのような
ものに局情報を記憶させてしまうと設置条件の違
い、あるいは変更が生じたときに対処できないこ
とになる。またRAMを使用したときは障害時の
電源断等が起ると、記憶内容が消滅してしまい電
源再投入時に直ちに正常な制御が出来なくなる問
題がある。書き込むにしても非常に多くの局情報
を直ちに書き込ませることができず、即座の正常
運転が不可能である。このようなことから本発明
は局情報を記憶素子に記憶せしめる場合、電気的
に消去及び書き込みが可能な読み出し専用の半導
体集積回路記憶素子EPROMに記憶せしめ、しか
もこの記憶せしめる動作をシステム構成そのまま
のオンライン状態で実行出来るように構成したこ
とにある。一般にEPROMの消去及び書き込み処
理としては従来の手法により一旦システムから消
去あるいは書きかえしようとする記憶素子を外
し、オンライン状態にて専用の書き込み装置によ
り消去あるいは書き換えを行ない再びシステムに
戻すことにより局情報の変更等を可能とするもの
である。しかし本方式を取る場合は消去あるいは
書き換えのためにEPROMをシステムより外す場
合外しているときもシステムの運転が継続出来る
ようにするためにはEPROMと同等の記憶容量を
持つ記憶素子をシステム側に用意するか又は
EPROMそのものの２重化等の記憶素子が多く必
要になり高価なものになる。しかもEPROMを外
したり戻したりする場合は当然電源を断にして作
業を行なう必要があり、その時も他の部門は問題
なく動作を行なえるような電源系統の配慮が必要
になつてくる。かかる点も大きな欠点である。
る読み出し専用の記憶素子ROMと一時一時変化
する制御状態を変化記憶出来る一時記憶素子
RAMから構成される。ROMは制御プログラム
を記憶する点一旦命令を記憶したら変更がない。
その他電源断等によつても消滅しない等の理由で
一担ROMに命令を記憶させたら変更が出来ない
ものである。またRAMは随時いつでも書き込
み、変更可能な記憶素子であり、もちろん電源断
により記憶していた内容は消滅してしまうもので
ある。これら記憶素子RAM，ROMを使つて電
話交換機を組むことは可能であるが、一般に電話
交換機はその設置場所及び条件により構成が変る
のが常である。例えば、電話番号と加入者の対応
トランクの主リンクへの収容方法及びその数量、
さらには加入者の主リンクへの収容位置等が各局
でそれぞれ異なつている。したがつてこれらの条
件が違うため制御に必要な局情報を記憶装置から
読み出し、その局状に合つた制御を実行し電話交
換を行なう必要がある。この場合ROMのような
ものに局情報を記憶させてしまうと設置条件の違
い、あるいは変更が生じたときに対処できないこ
とになる。またRAMを使用したときは障害時の
電源断等が起ると、記憶内容が消滅してしまい電
源再投入時に直ちに正常な制御が出来なくなる問
題がある。書き込むにしても非常に多くの局情報
を直ちに書き込ませることができず、即座の正常
運転が不可能である。このようなことから本発明
は局情報を記憶素子に記憶せしめる場合、電気的
に消去及び書き込みが可能な読み出し専用の半導
体集積回路記憶素子EPROMに記憶せしめ、しか
もこの記憶せしめる動作をシステム構成そのまま
のオンライン状態で実行出来るように構成したこ
とにある。一般にEPROMの消去及び書き込み処
理としては従来の手法により一旦システムから消
去あるいは書きかえしようとする記憶素子を外
し、オンライン状態にて専用の書き込み装置によ
り消去あるいは書き換えを行ない再びシステムに
戻すことにより局情報の変更等を可能とするもの
である。しかし本方式を取る場合は消去あるいは
書き換えのためにEPROMをシステムより外す場
合外しているときもシステムの運転が継続出来る
ようにするためにはEPROMと同等の記憶容量を
持つ記憶素子をシステム側に用意するか又は
EPROMそのものの２重化等の記憶素子が多く必
要になり高価なものになる。しかもEPROMを外
したり戻したりする場合は当然電源を断にして作
業を行なう必要があり、その時も他の部門は問題
なく動作を行なえるような電源系統の配慮が必要
になつてくる。かかる点も大きな欠点である。
ここで本発明のオンラインで局情報を書き換え
る場合の一例としてトランクTRKAを主リンク
MLの収容位置のある位置SW―Ａから別の位置
SW―Ｂへ収容変えする場合の局情報変更につい
て説明する。現在、トランクTRKAは、SW―Ａ
の収容位置にて空，話中の状態を監視されながら
中央処理装置CPUに選択されている。今トラン
クTRKAを変更するために、オンラインプログ
ラムの中に組み込まれている局情報処理プログラ
ムにより入出力装置Ｉ／Ｏ（図示されない）から
収容位置変更のコマンドを受け取ると、中央処理
装置CPUは、RAM上にある空，話中監視ビツト
を話中にし、本トランクTRKAの選択を禁止す
る。本トランクTRKAが選択されるのを禁止さ
れた後、中央処理装置CPUは局情報が記憶され
ているEPROMのトランクTRKAに対応したア
ドレスで示されるメモリの内容、すなわち収容位
置SW―Ａを変更したい収容位置SW―Ｂに通常
のRAMの書込み処理と同様な処理で書き換え
る。局情報変更終了およびハード上の変更が終了
し生かされる状態になると収容位置変更の終了コ
マンドが入出力装置Ｉ／Ｏから入力され、これに
より先に話中にされていた監視ビツトを空にし、
通常の選択が開始され、一般のサービスに供され
る。また、選択ビツトにより使用中禁止等の処置
を取れない局情報などで１ビツト，１ワードまた
は数ビツト，数ワードとかの少量の変更の場合
は、局情報処理プログラムによりEPROMの該当
ビツトをアドレスし新しい内容を前の内容にかえ
てかきこむ。EPROMの該当ビツトからみれば通
常のRAMと同様に旧情報で読み出され、新規情
報が書き込まれ、その後、新規情報にて読み出さ
れるというように、そのままのアドレス、ビツト
位置でサービスに供したままで書き換えが行われ
る。また、局情報の一連の変更が多岐に渡り時間
を要する場合は、変更処理中EPROMの変更に係
わる最小限のメモリを一時RAM領域に移設し本
RAM領域にて処理を行い、その間にEPROMの
書き換えを行い終了によりRAMからEPROMの
新局情報に切換える。
る場合の一例としてトランクTRKAを主リンク
MLの収容位置のある位置SW―Ａから別の位置
SW―Ｂへ収容変えする場合の局情報変更につい
て説明する。現在、トランクTRKAは、SW―Ａ
の収容位置にて空，話中の状態を監視されながら
中央処理装置CPUに選択されている。今トラン
クTRKAを変更するために、オンラインプログ
ラムの中に組み込まれている局情報処理プログラ
ムにより入出力装置Ｉ／Ｏ（図示されない）から
収容位置変更のコマンドを受け取ると、中央処理
装置CPUは、RAM上にある空，話中監視ビツト
を話中にし、本トランクTRKAの選択を禁止す
る。本トランクTRKAが選択されるのを禁止さ
れた後、中央処理装置CPUは局情報が記憶され
ているEPROMのトランクTRKAに対応したア
ドレスで示されるメモリの内容、すなわち収容位
置SW―Ａを変更したい収容位置SW―Ｂに通常
のRAMの書込み処理と同様な処理で書き換え
る。局情報変更終了およびハード上の変更が終了
し生かされる状態になると収容位置変更の終了コ
マンドが入出力装置Ｉ／Ｏから入力され、これに
より先に話中にされていた監視ビツトを空にし、
通常の選択が開始され、一般のサービスに供され
る。また、選択ビツトにより使用中禁止等の処置
を取れない局情報などで１ビツト，１ワードまた
は数ビツト，数ワードとかの少量の変更の場合
は、局情報処理プログラムによりEPROMの該当
ビツトをアドレスし新しい内容を前の内容にかえ
てかきこむ。EPROMの該当ビツトからみれば通
常のRAMと同様に旧情報で読み出され、新規情
報が書き込まれ、その後、新規情報にて読み出さ
れるというように、そのままのアドレス、ビツト
位置でサービスに供したままで書き換えが行われ
る。また、局情報の一連の変更が多岐に渡り時間
を要する場合は、変更処理中EPROMの変更に係
わる最小限のメモリを一時RAM領域に移設し本
RAM領域にて処理を行い、その間にEPROMの
書き換えを行い終了によりRAMからEPROMの
新局情報に切換える。
以上のように本発明のようにオンラインのまま
でEPROMの内容が消去及び書き換え可能であれ
ば書き換え中の与備記憶素子も設ける必要がなく
電源断等の配慮も行なう必要がない。しかも
EPROM書き込み専用装置も置く必要がなく極め
て経済的な局情報記憶方式を構成することが出来
る。
でEPROMの内容が消去及び書き換え可能であれ
ば書き換え中の与備記憶素子も設ける必要がなく
電源断等の配慮も行なう必要がない。しかも
EPROM書き込み専用装置も置く必要がなく極め
て経済的な局情報記憶方式を構成することが出来
る。
第１図は本発明による局情報記憶方式のブロツ
ク構成図である。 ML：主リンク、SC：スイツチ制御装置、
SUBA，Ｂ：加入者、TRKA，Ｂ：トランク、
CPU：中央処理装置、RAM：一時記憶素子、
ROM：読み出し専用記憶素子、EPROM：電気
的消去及び書き込み可能な読み出し専用の半導体
集積回路記憶素子。
ク構成図である。 ML：主リンク、SC：スイツチ制御装置、
SUBA，Ｂ：加入者、TRKA，Ｂ：トランク、
CPU：中央処理装置、RAM：一時記憶素子、
ROM：読み出し専用記憶素子、EPROM：電気
的消去及び書き込み可能な読み出し専用の半導体
集積回路記憶素子。
Claims (1)
- １ 電話交換方式に於て局状により異なる情報を
半導体集積回路により構成される電気的消去及び
書き込み可能な読み出し専用記憶素子に記憶せし
め該記憶素子の消去、書き込み、読み出しをオン
ラインにて制御し電話交換接続時に必要な局情報
を読み出し使用するようにしたことを特徴とする
局情報記憶方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8545479A JPS5610791A (en) | 1979-07-05 | 1979-07-05 | Storage system for office information |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8545479A JPS5610791A (en) | 1979-07-05 | 1979-07-05 | Storage system for office information |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5610791A JPS5610791A (en) | 1981-02-03 |
| JPS646600B2 true JPS646600B2 (ja) | 1989-02-03 |
Family
ID=13859321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8545479A Granted JPS5610791A (en) | 1979-07-05 | 1979-07-05 | Storage system for office information |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5610791A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6124093A (ja) * | 1984-07-12 | 1986-02-01 | Toppan Printing Co Ltd | Ｐ−ｒｏｍライタ− |
| JP2625023B2 (ja) * | 1989-12-18 | 1997-06-25 | 沖電気工業株式会社 | プログラム書き替え方式 |
| WO2016031691A1 (ja) | 2014-08-29 | 2016-03-03 | 株式会社村田製作所 | 多層回路基板の製造方法および多層回路基板 |
-
1979
- 1979-07-05 JP JP8545479A patent/JPS5610791A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5610791A (en) | 1981-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6154808A (en) | Method and apparatus for controlling data erase operations of a non-volatile memory device | |
| JPH0574178A (ja) | 不揮発性ｉｃメモリ | |
| US20010053090A1 (en) | Semiconductor storage device | |
| JP3251968B2 (ja) | 半導体記憶装置 | |
| KR100265266B1 (ko) | 플래쉬 eeprom 을 구비하는 마이크로컴퓨터및 플래쉬 eeprom 의 소거방법 | |
| JP2001283594A (ja) | 不揮発性半導体記憶装置 | |
| JP3580929B2 (ja) | 記憶装置 | |
| US20050251615A1 (en) | Microcomputer | |
| US5724544A (en) | IC memory card utilizing dual eeproms for image and management data | |
| EP0483978B1 (en) | I.C. card | |
| US4122531A (en) | Memory and control circuit for the memory | |
| JPH07121444A (ja) | 補助記憶装置 | |
| JPS646600B2 (ja) | ||
| JPH07153284A (ja) | 不揮発性半導体記憶装置及びその制御方法 | |
| JP2865807B2 (ja) | 半導体記憶システム | |
| US5862075A (en) | Device for protection after a page-write operation in an electrically programmable memory | |
| JP3792435B2 (ja) | 半導体記憶装置 | |
| JPH10188584A (ja) | 記憶制御装置 | |
| JPH07111092A (ja) | 不揮発性半導体記憶装置の制御方法 | |
| JP2659979B2 (ja) | コンピュータシステム | |
| JP4146581B2 (ja) | フラッシュメモリ | |
| JPH06202937A (ja) | 不揮発性半導体記憶装置 | |
| JPH06150673A (ja) | 不揮発メモリのアクセス制御装置 | |
| JPH08161224A (ja) | 半導体ファイル装置 | |
| JPH05120891A (ja) | 半導体記憶装置 |