JPH06202937A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置Info
- Publication number
- JPH06202937A JPH06202937A JP34771992A JP34771992A JPH06202937A JP H06202937 A JPH06202937 A JP H06202937A JP 34771992 A JP34771992 A JP 34771992A JP 34771992 A JP34771992 A JP 34771992A JP H06202937 A JPH06202937 A JP H06202937A
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory cell
- address signal
- address mapping
- decoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【目的】 特定のメモリセルにのみ書き替えが集中して
発生するような用途においても、不揮発性半導体記憶装
置の耐用年数を延長する。 【構成】 アドレス信号Ａ0 ，Ａ1 ，Ａ2 を、デコーダ
部１０に供給する前に、マッピング変更部１２によって
アドレス信号Ａのビット配列を変更する。このマッピン
グ変更部１２は、セレクタ１４を含んでおり、このセレ
クタ１４はアドレスマッピング変更用メモリセル１６の
出力信号に応じてアドレスを選択して出力する。従っ
て、所定期間毎にこのアドレスマッピング変更用メモリ
セル１６に記憶されている値を反転させることによりア
ドレスのマッピングを変更することが可能である。その
結果特定のメモリセルにのみ書き替えが集中することを
防止し、メモリセルの寿命を伸ばし不揮発性半導体記憶
装置の寿命を伸ばすことが可能である。
発生するような用途においても、不揮発性半導体記憶装
置の耐用年数を延長する。 【構成】 アドレス信号Ａ0 ，Ａ1 ，Ａ2 を、デコーダ
部１０に供給する前に、マッピング変更部１２によって
アドレス信号Ａのビット配列を変更する。このマッピン
グ変更部１２は、セレクタ１４を含んでおり、このセレ
クタ１４はアドレスマッピング変更用メモリセル１６の
出力信号に応じてアドレスを選択して出力する。従っ
て、所定期間毎にこのアドレスマッピング変更用メモリ
セル１６に記憶されている値を反転させることによりア
ドレスのマッピングを変更することが可能である。その
結果特定のメモリセルにのみ書き替えが集中することを
防止し、メモリセルの寿命を伸ばし不揮発性半導体記憶
装置の寿命を伸ばすことが可能である。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置、
特に、不揮発性半導体集積回路装置に関する。
特に、不揮発性半導体集積回路装置に関する。
【０００２】
【従来の技術】半導体記憶装置は、様々な機器に用いら
れ、極めて重要な意義を有している。このような半導体
記憶装置は、一般に揮発性半導体記憶装置と、不揮発性
半導体記憶装置とに分けられる。この不揮発性半導体記
憶装置は一般にＲＯＭと呼ばれ、電源電圧を印加してい
ない状態でも情報を保持しているので、プログラムや、
一定の値のパラメータ等を記憶させておくのに幅広く用
いられている。
れ、極めて重要な意義を有している。このような半導体
記憶装置は、一般に揮発性半導体記憶装置と、不揮発性
半導体記憶装置とに分けられる。この不揮発性半導体記
憶装置は一般にＲＯＭと呼ばれ、電源電圧を印加してい
ない状態でも情報を保持しているので、プログラムや、
一定の値のパラメータ等を記憶させておくのに幅広く用
いられている。
【０００３】この不揮発性半導体記憶装置は、そのデー
タを蓄える手法として、ＳｉＯ2 、Ｓｉ3 Ｎ4 とＳｉＯ
2 の界面等に電荷を蓄積する手法が幅広く用いられてい
る。このような形式の不揮発性半導体記憶装置は、１ビ
ット毎に保持されているデータを消去し、１ビット毎に
書き替え可能である。一般にこのような不揮発性半導体
記憶装置はＥＥＰＲＯＭ（電気的消去可能な読み出し専
用メモリ）と呼ばれている。そして、このＥＥＰＲＯＭ
においてはその書き替え可能な回数が１０4 〜１０6 回
程度である。
タを蓄える手法として、ＳｉＯ2 、Ｓｉ3 Ｎ4 とＳｉＯ
2 の界面等に電荷を蓄積する手法が幅広く用いられてい
る。このような形式の不揮発性半導体記憶装置は、１ビ
ット毎に保持されているデータを消去し、１ビット毎に
書き替え可能である。一般にこのような不揮発性半導体
記憶装置はＥＥＰＲＯＭ（電気的消去可能な読み出し専
用メモリ）と呼ばれている。そして、このＥＥＰＲＯＭ
においてはその書き替え可能な回数が１０4 〜１０6 回
程度である。
【０００４】
【発明が解決しようとする課題】このように、従来のＥ
ＥＰＲＯＭにおいては、その書き替え可能な回数は上述
したように１０4 〜１０6 回程度であるため、通常の使
用においてはその寿命を考慮する必要はほとんどない。
ＥＰＲＯＭにおいては、その書き替え可能な回数は上述
したように１０4 〜１０6 回程度であるため、通常の使
用においてはその寿命を考慮する必要はほとんどない。
【０００５】しかしながら、その用途によっては、特定
のアドレスにのみ集中的にデータの書き替えが行われる
場合がある。前述したようにこのＥＥＰＲＯＭは１ビッ
ト毎に書き替えが可能であるため、操作者により入力さ
れたパラメータ等を保持したり、あるいは頻繁に更新さ
れるデータを保持するのに用いられるが、その頻度が特
定のアドレスに集中した場合には、その書き替えが行わ
れているメモリセルのみが上記書き替え可能回数を越え
てしまい寿命となってしまう場合がある。このような場
合には、集中的にアクセスが行われているメモリセル以
外の部分は正常な動作を行っていても、そのＥＥＰＲＯ
Ｍ全体が使用不可能となる。
のアドレスにのみ集中的にデータの書き替えが行われる
場合がある。前述したようにこのＥＥＰＲＯＭは１ビッ
ト毎に書き替えが可能であるため、操作者により入力さ
れたパラメータ等を保持したり、あるいは頻繁に更新さ
れるデータを保持するのに用いられるが、その頻度が特
定のアドレスに集中した場合には、その書き替えが行わ
れているメモリセルのみが上記書き替え可能回数を越え
てしまい寿命となってしまう場合がある。このような場
合には、集中的にアクセスが行われているメモリセル以
外の部分は正常な動作を行っていても、そのＥＥＰＲＯ
Ｍ全体が使用不可能となる。
【０００６】本発明は、上記課題に鑑みなされたもので
あり、その目的は、特定のメモリセルにのみ局所的にア
クセスが集中するのを防止し、その不揮発性半導体記憶
装置の実質的な耐用年数を伸ばすことである。
あり、その目的は、特定のメモリセルにのみ局所的にア
クセスが集中するのを防止し、その不揮発性半導体記憶
装置の実質的な耐用年数を伸ばすことである。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、第一の本発明は、入力されるアドレス信号をデコー
ドするデコード手段と、前記デコード手段によるデコー
ド結果によって指定されるメモリセルと、を備え、前記
アドレス信号により指令された前記メモリセルに保持さ
れているデータを読み出す不揮発性半導体記憶装置にお
いて、前記アドレス信号のビットの配置を入れ替えるア
ドレスマッピング変更手段と、外部からの指令により、
前記アドレスマッピング変更手段にビットの入れ替えを
指示する指示手段と、を含み、前記デコード手段は、前
記アドレスマッピング変更手段によってビットの配置が
入れ替えられたアドレス信号を、デコードすることを特
徴とする不揮発性半導体記憶装置である。
に、第一の本発明は、入力されるアドレス信号をデコー
ドするデコード手段と、前記デコード手段によるデコー
ド結果によって指定されるメモリセルと、を備え、前記
アドレス信号により指令された前記メモリセルに保持さ
れているデータを読み出す不揮発性半導体記憶装置にお
いて、前記アドレス信号のビットの配置を入れ替えるア
ドレスマッピング変更手段と、外部からの指令により、
前記アドレスマッピング変更手段にビットの入れ替えを
指示する指示手段と、を含み、前記デコード手段は、前
記アドレスマッピング変更手段によってビットの配置が
入れ替えられたアドレス信号を、デコードすることを特
徴とする不揮発性半導体記憶装置である。
【０００８】上記課題を解決するために、第二の本発明
は、入力されるアドレス信号をデコードするデコード手
段と、前記デコード手段によるデコード結果によって指
定されるメモリセルと、を備え、前記アドレス信号によ
り指令された前記メモリセルに保持されているデータを
読み出す不揮発性半導体記憶装置において、前記アドレ
ス信号のビットの配置を入れ替えるアドレスマッピング
変更手段と、外部からの記憶データ一括消去指令によ
り、前記アドレスマッピング変更手段にビットの入れ替
えを指示する指示手段と、を含み、前記デコード手段
は、前記アドレスマッピング変更手段によってビットの
配置が入れ替えられたアドレス信号を、デコードするこ
とを特徴とする不揮発性半導体記憶装置である。
は、入力されるアドレス信号をデコードするデコード手
段と、前記デコード手段によるデコード結果によって指
定されるメモリセルと、を備え、前記アドレス信号によ
り指令された前記メモリセルに保持されているデータを
読み出す不揮発性半導体記憶装置において、前記アドレ
ス信号のビットの配置を入れ替えるアドレスマッピング
変更手段と、外部からの記憶データ一括消去指令によ
り、前記アドレスマッピング変更手段にビットの入れ替
えを指示する指示手段と、を含み、前記デコード手段
は、前記アドレスマッピング変更手段によってビットの
配置が入れ替えられたアドレス信号を、デコードするこ
とを特徴とする不揮発性半導体記憶装置である。
【０００９】
【作用】第１の本発明におけるアドレスマッピング変更
手段は、外部からの指令によりアドレス信号のビット配
置を変更してから、デコード手段にこの変更後のアドレ
ス信号を供給する。従って、デコード手段はこの変更後
のアドレス信号に基づきデコード結果を出力する。従っ
て、入力されるアドレス信号が同一であっても、そのア
ドレスによってアクセスされる実際のメモリセルは異な
ったものとなる。第２の本発明におけるアドレスマッピ
ング変更手段は、外部からの一括消去指令が入力される
ごとに、アドレス信号のビット配置を入れ替える。従っ
て、記憶データ一括消去指令により、全てのデータを消
去した後では、同一のアドレスでも、アクセスされる実
際のメモリセルは異なったものとなる。
手段は、外部からの指令によりアドレス信号のビット配
置を変更してから、デコード手段にこの変更後のアドレ
ス信号を供給する。従って、デコード手段はこの変更後
のアドレス信号に基づきデコード結果を出力する。従っ
て、入力されるアドレス信号が同一であっても、そのア
ドレスによってアクセスされる実際のメモリセルは異な
ったものとなる。第２の本発明におけるアドレスマッピ
ング変更手段は、外部からの一括消去指令が入力される
ごとに、アドレス信号のビット配置を入れ替える。従っ
て、記憶データ一括消去指令により、全てのデータを消
去した後では、同一のアドレスでも、アクセスされる実
際のメモリセルは異なったものとなる。
【００１０】
【実施例】以下、本発明の好適な実施例を図面に基づい
て説明する。
て説明する。
【００１１】図１には本発明の好適な実施例であるＥＥ
ＰＲＯＭのデコーダ部１０を含む部分回路図が示されて
いる。外部からこのＥＥＰＲＯＭに供給されるアドレス
信号Ａ0 〜Ａn は、このデコーダ部１０に供給されるわ
けであるが、アドレス信号の中の下位の３ビットすなわ
ちＡ0 ，Ａ1 ，Ａ2 は、マッピング変更部１２を介し
て、前記デコーダ部１０に供給されている。このマッピ
ング変更部１２は、アドレス信号Ａ0 ，Ａ1 ，Ａ2 ごと
に備えられている３個のセレクタ１４−０，１４−１，
１４−２を含んでいる。これらのセレクタ１４は、アド
レスマッピング変更用メモリセル１６からの出力信号に
よって、いずれかのアドレス信号を選択して出力する。
そして、この選択されたアドレス信号が上述したデコー
ダ部１０に供給され、デコーダ部１０において、下位の
３ビットに応じた８個のデコード信号が生成される。な
お、図１においてはこの８個のデコード信号のうち４個
を省略し、最初の４個のみ図示している。
ＰＲＯＭのデコーダ部１０を含む部分回路図が示されて
いる。外部からこのＥＥＰＲＯＭに供給されるアドレス
信号Ａ0 〜Ａn は、このデコーダ部１０に供給されるわ
けであるが、アドレス信号の中の下位の３ビットすなわ
ちＡ0 ，Ａ1 ，Ａ2 は、マッピング変更部１２を介し
て、前記デコーダ部１０に供給されている。このマッピ
ング変更部１２は、アドレス信号Ａ0 ，Ａ1 ，Ａ2 ごと
に備えられている３個のセレクタ１４−０，１４−１，
１４−２を含んでいる。これらのセレクタ１４は、アド
レスマッピング変更用メモリセル１６からの出力信号に
よって、いずれかのアドレス信号を選択して出力する。
そして、この選択されたアドレス信号が上述したデコー
ダ部１０に供給され、デコーダ部１０において、下位の
３ビットに応じた８個のデコード信号が生成される。な
お、図１においてはこの８個のデコード信号のうち４個
を省略し、最初の４個のみ図示している。
【００１２】本実施例において特徴的なことは、アドレ
スマッピング変更用メモリセル１６の値が書き替わるこ
とにより、デコーダ部１０に印加されるアドレス信号の
ビット配列が変更されることである。従って、変更前と
変更後においては同じアドレス信号が印加された場合で
もそれによってアクセスされるメモリセルは物理的に異
なったものとなる。従って、ある特定のメモリセルにの
み頻繁に書き替えが行われるような用途においても、一
定期間毎にアドレス信号と、それに対応する物理的なメ
モリセルとの対応を変えることにより、ある特定のメモ
リセルだけが寿命となってしまうことを防止することが
可能である。
スマッピング変更用メモリセル１６の値が書き替わるこ
とにより、デコーダ部１０に印加されるアドレス信号の
ビット配列が変更されることである。従って、変更前と
変更後においては同じアドレス信号が印加された場合で
もそれによってアクセスされるメモリセルは物理的に異
なったものとなる。従って、ある特定のメモリセルにの
み頻繁に書き替えが行われるような用途においても、一
定期間毎にアドレス信号と、それに対応する物理的なメ
モリセルとの対応を変えることにより、ある特定のメモ
リセルだけが寿命となってしまうことを防止することが
可能である。
【００１３】次に、本実施例のＥＥＰＲＯＭの動作につ
いて説明する。図２には、本実施例におけるＥＥＰＲＯ
Ｍにおいて、アドレスマッピングが変更される際の動作
を表すフローチャートである。
いて説明する。図２には、本実施例におけるＥＥＰＲＯ
Ｍにおいて、アドレスマッピングが変更される際の動作
を表すフローチャートである。
【００１４】まず、アドレスマッピングの変更に先立っ
て、図２のステップＳＴ２−１において、本実施例のＥ
ＥＰＲＯＭに記憶されているデータが他の記憶装置（例
えば、ＲＡＭや固定ディスク装置等）に一旦退避され
る。
て、図２のステップＳＴ２−１において、本実施例のＥ
ＥＰＲＯＭに記憶されているデータが他の記憶装置（例
えば、ＲＡＭや固定ディスク装置等）に一旦退避され
る。
【００１５】次に、ステップＳＴ２−２において、この
ＥＥＰＲＯＭに対して消去信号が印加される。これによ
って、本実施例に係るＥＥＰＲＯＭ内部のデータは消去
される。
ＥＥＰＲＯＭに対して消去信号が印加される。これによ
って、本実施例に係るＥＥＰＲＯＭ内部のデータは消去
される。
【００１６】そして、ステップＳＴ２−３において、図
１におけるアドレスマッピング変更用メモリセル１６に
現在とは異なる値を書き込む。本実施例におけるＥＥＰ
ＲＯＭは、このアドレスマッピング変更用メモリセル１
６に対する書き込みを行うための所定の書き込み回路が
含まれている。この書き込み回路は図１には示されてい
ないが、このＥＥＰＲＯＭのチップセレクトＣＳ等をコ
ントロールすることにより、アドレスマッピング変更用
メモリセル１６への書き込みを制御するのが好適であ
る。例えば、変更前において各セレクタ１４は、図１の
上方向のアドレスを選択して出力している。すなわち、
セレクタ１４−０はアドレス信号Ａ0 を選択し出力して
いる。そして、セレクタ１４−１はアドレス信号Ａ1 を
選択し、セレクタ１４−２はアドレス信号Ａ2 を選択し
ている。
１におけるアドレスマッピング変更用メモリセル１６に
現在とは異なる値を書き込む。本実施例におけるＥＥＰ
ＲＯＭは、このアドレスマッピング変更用メモリセル１
６に対する書き込みを行うための所定の書き込み回路が
含まれている。この書き込み回路は図１には示されてい
ないが、このＥＥＰＲＯＭのチップセレクトＣＳ等をコ
ントロールすることにより、アドレスマッピング変更用
メモリセル１６への書き込みを制御するのが好適であ
る。例えば、変更前において各セレクタ１４は、図１の
上方向のアドレスを選択して出力している。すなわち、
セレクタ１４−０はアドレス信号Ａ0 を選択し出力して
いる。そして、セレクタ１４−１はアドレス信号Ａ1 を
選択し、セレクタ１４−２はアドレス信号Ａ2 を選択し
ている。
【００１７】変更前において例えばアドレスマッピング
変更用メモリセル１６が「０」を出力しているとすれ
ば、図２におけるステップＳＴ２−３においてこのアド
レスマッピング変更用メモリセル１６には新たに「１」
の信号が書き込まれる。
変更用メモリセル１６が「０」を出力しているとすれ
ば、図２におけるステップＳＴ２−３においてこのアド
レスマッピング変更用メモリセル１６には新たに「１」
の信号が書き込まれる。
【００１８】そしてこの書き込みによって、アドレスマ
ッピング変更用メモリセル１６から各セレクタ１４に供
給される信号が反転する。その結果、セレクタ１４−０
はアドレス信号Ａ0 から新たにＡ2 を選択して出力す
る。そして、セレクタ１４−１はＡ1 から新たにＡ0 を
選択して出力し、セレクタ１４−２はアドレス信号Ａ2
から新たにＡ1 を選択して出力する。
ッピング変更用メモリセル１６から各セレクタ１４に供
給される信号が反転する。その結果、セレクタ１４−０
はアドレス信号Ａ0 から新たにＡ2 を選択して出力す
る。そして、セレクタ１４−１はＡ1 から新たにＡ0 を
選択して出力し、セレクタ１４−２はアドレス信号Ａ2
から新たにＡ1 を選択して出力する。
【００１９】このようにセレクタ１４がそれぞれ切り替
わることにより、デコーダ部１０に供給されるアドレス
信号のビット配置が変更される。例えば図１に示されて
いるように、変更前においてＡ0 Ａ1 Ａ2 ＝「０１１」
を表すデコード信号は、変更後においてはＡ0 Ａ1 Ａ2
＝「１１０」を表すデコード信号となる。また、変更前
においてＡ0 Ａ1 Ａ2 ＝「１０１」を表していたデコー
ド信号は、変更後においてはＡ0 Ａ1 Ａ2 ＝「０１１」
を表すデコード信号となる。このように、ビット配列が
変更されることにより、それぞれのデコード信号の意味
は変更される。但し、ビット配列の変更によってデコー
ド信号の意味を変えているので、例えばアドレス信号が
全て「１１１」を表す場合とアドレス信号が全て「００
０」を表す場合は、ビット配列がどのように変更されて
もこれらに対するデコード信号の意味は変更されない。
わることにより、デコーダ部１０に供給されるアドレス
信号のビット配置が変更される。例えば図１に示されて
いるように、変更前においてＡ0 Ａ1 Ａ2 ＝「０１１」
を表すデコード信号は、変更後においてはＡ0 Ａ1 Ａ2
＝「１１０」を表すデコード信号となる。また、変更前
においてＡ0 Ａ1 Ａ2 ＝「１０１」を表していたデコー
ド信号は、変更後においてはＡ0 Ａ1 Ａ2 ＝「０１１」
を表すデコード信号となる。このように、ビット配列が
変更されることにより、それぞれのデコード信号の意味
は変更される。但し、ビット配列の変更によってデコー
ド信号の意味を変えているので、例えばアドレス信号が
全て「１１１」を表す場合とアドレス信号が全て「００
０」を表す場合は、ビット配列がどのように変更されて
もこれらに対するデコード信号の意味は変更されない。
【００２０】このようにして入力されたアドレス信号に
対する実際にアクセスされるメモリセルの物理的な位置
が変更された後で、ステップＳＴ２−４において外部に
退避されていたデータがこのＥＥＰＲＯＭに書き戻され
る。すなわち、他の記憶装置（例えばＲＡＭや、固定デ
ィスク装置等）から上述したステップＳＴ２−１におい
て退避していたデータを、ＥＥＰＲＯＭに書き戻す。こ
の結果、変更後のアドレスマッピングに従って、新たな
物理位置のメモリセルにデータが格納し直される。
対する実際にアクセスされるメモリセルの物理的な位置
が変更された後で、ステップＳＴ２−４において外部に
退避されていたデータがこのＥＥＰＲＯＭに書き戻され
る。すなわち、他の記憶装置（例えばＲＡＭや、固定デ
ィスク装置等）から上述したステップＳＴ２−１におい
て退避していたデータを、ＥＥＰＲＯＭに書き戻す。こ
の結果、変更後のアドレスマッピングに従って、新たな
物理位置のメモリセルにデータが格納し直される。
【００２１】以上述べたように本実施例によればアドレ
スマッピング変更用メモリセル１６に書き込む値を変更
させることにより、アドレス信号のビット配列が変更さ
れてデコーダ部１０に供給される。従って、用途やアプ
リケーションによって特定のメモリセルのみ書き替えが
行われる場合においても、一定期間毎に（例えば１ヶ月
毎に）アドレスマッピング変更用メモリセル１６の値を
書き替えることにより、集中的に書き替えが行われるメ
モリセルを分散させることが可能である。その結果、所
定のメモリセルにのみ書き替えが集中的に行われること
を防止することができ、書き替えが集中するような用途
やアプリケーションにおいても、寿命の長いＥＥＰＲＯ
Ｍを得ることが可能である。
スマッピング変更用メモリセル１６に書き込む値を変更
させることにより、アドレス信号のビット配列が変更さ
れてデコーダ部１０に供給される。従って、用途やアプ
リケーションによって特定のメモリセルのみ書き替えが
行われる場合においても、一定期間毎に（例えば１ヶ月
毎に）アドレスマッピング変更用メモリセル１６の値を
書き替えることにより、集中的に書き替えが行われるメ
モリセルを分散させることが可能である。その結果、所
定のメモリセルにのみ書き替えが集中的に行われること
を防止することができ、書き替えが集中するような用途
やアプリケーションにおいても、寿命の長いＥＥＰＲＯ
Ｍを得ることが可能である。
【００２２】なお、本実施例においてはＥＥＰＲＯＭの
例について示したが、フラッシュメモリ（電気的に一括
消去可能な読み出し専用メモリ）に適用しても好適であ
る。すなわち、このフラッシュメモリにおいても図１と
同様の回路を設けることにより外部からアドレスマッピ
ング変更用メモリセル１６に所定の値を書き込むことに
より、アドレスのマッピングを変更することが可能であ
る。
例について示したが、フラッシュメモリ（電気的に一括
消去可能な読み出し専用メモリ）に適用しても好適であ
る。すなわち、このフラッシュメモリにおいても図１と
同様の回路を設けることにより外部からアドレスマッピ
ング変更用メモリセル１６に所定の値を書き込むことに
より、アドレスのマッピングを変更することが可能であ
る。
【００２３】更に、このフラッシュメモリにおいては、
外部からの消去信号により一括してデータが消去される
ため、この外部から供給される消去信号によってアドレ
スマッピング変更用メモリセル１６の値が変更するよう
な回路構成にしておくことも好適である。これによって
図２に示されているステップＳＴ２−２とステップＳＴ
２−３の処理とを一度に行うことが可能となる。つま
り、外部からフラッシュメモリに消去信号を供給するこ
とによりデータが一括して消去され、それと共にアドレ
スマッピング変更用メモリセル１６の値が反転するので
ある。これによってデータの消去と、マッピングの変更
とが同時に行われる。なお、ここではフラッシュメモリ
について説明したが、紫外線光によって一括消去するＵ
ＶＥＰＲＯＭに適用することも好適である。この場合に
は、外部から紫外線光が照射される度にアドレスマッピ
ング変更用メモリセル１６の値が反転するように構成し
ておけばよい。
外部からの消去信号により一括してデータが消去される
ため、この外部から供給される消去信号によってアドレ
スマッピング変更用メモリセル１６の値が変更するよう
な回路構成にしておくことも好適である。これによって
図２に示されているステップＳＴ２−２とステップＳＴ
２−３の処理とを一度に行うことが可能となる。つま
り、外部からフラッシュメモリに消去信号を供給するこ
とによりデータが一括して消去され、それと共にアドレ
スマッピング変更用メモリセル１６の値が反転するので
ある。これによってデータの消去と、マッピングの変更
とが同時に行われる。なお、ここではフラッシュメモリ
について説明したが、紫外線光によって一括消去するＵ
ＶＥＰＲＯＭに適用することも好適である。この場合に
は、外部から紫外線光が照射される度にアドレスマッピ
ング変更用メモリセル１６の値が反転するように構成し
ておけばよい。
【００２４】このように、フラッシュメモリ等に本発明
を適用すれば、データの消去毎に自動的にアドレスのマ
ッピングが変更されるＲＯＭが得られる。従って、本実
施例によれば、自動的にアドレスのマッピングが変更さ
れることにより、特定のメモリセルにのみ集中して書き
込みが行なわれるような用途やアプリケーションにおい
ても、アクセスの集中化を防止することができ、ＲＯＭ
の寿命を伸ばすことが可能である。
を適用すれば、データの消去毎に自動的にアドレスのマ
ッピングが変更されるＲＯＭが得られる。従って、本実
施例によれば、自動的にアドレスのマッピングが変更さ
れることにより、特定のメモリセルにのみ集中して書き
込みが行なわれるような用途やアプリケーションにおい
ても、アクセスの集中化を防止することができ、ＲＯＭ
の寿命を伸ばすことが可能である。
【００２５】
【発明の効果】以上述べたように、第１の本発明によれ
ば外部からの指令によりアドレスマッピングを変更する
ことができる不揮発性半導体記憶装置が得られる。その
結果特定のアドレスにのみ集中して書き替えが行なわれ
るような用途においても、アドレスと実際のメモリセル
との関係を変更することにより特定のメモリセルの書き
替えの集中を防止することが可能である。このため、本
発明によれば特定のメモリセルにのみ書き替えが集中す
る用途においてもメモリセルの寿命を伸ばすことがで
き、結果として不揮発性半導体記憶装置の寿命を伸ばす
ことが可能となる。第２の本発明によれば、不揮発性半
導体記憶装置に保持されているデータを一括消去するご
とに、アドレスのマッピングを変更する不揮発性半導体
記憶装置が得られる。従って、アドレスのマッピングを
変更するのに、そのために特別の指令を外部から与える
必要がない。その結果、本発明によれば従来の不揮発性
半導体記憶装置と全く同様の使用方法において、自動的
にアドレスのマッピングを変更することが可能となる。
その結果、従来の不揮発性半導体記憶装置と同様の使用
方法のままで、寿命の長い不揮発性半導体記憶装置が得
られる。
ば外部からの指令によりアドレスマッピングを変更する
ことができる不揮発性半導体記憶装置が得られる。その
結果特定のアドレスにのみ集中して書き替えが行なわれ
るような用途においても、アドレスと実際のメモリセル
との関係を変更することにより特定のメモリセルの書き
替えの集中を防止することが可能である。このため、本
発明によれば特定のメモリセルにのみ書き替えが集中す
る用途においてもメモリセルの寿命を伸ばすことがで
き、結果として不揮発性半導体記憶装置の寿命を伸ばす
ことが可能となる。第２の本発明によれば、不揮発性半
導体記憶装置に保持されているデータを一括消去するご
とに、アドレスのマッピングを変更する不揮発性半導体
記憶装置が得られる。従って、アドレスのマッピングを
変更するのに、そのために特別の指令を外部から与える
必要がない。その結果、本発明によれば従来の不揮発性
半導体記憶装置と全く同様の使用方法において、自動的
にアドレスのマッピングを変更することが可能となる。
その結果、従来の不揮発性半導体記憶装置と同様の使用
方法のままで、寿命の長い不揮発性半導体記憶装置が得
られる。
【図１】本発明の好適な実施例であるＥＥＰＲＯＭのデ
コーダ部の部分回路図である。
コーダ部の部分回路図である。
【図２】図１に示されているＥＥＰＲＯＭの動作を説明
するフローチャートである。
するフローチャートである。
１０ デコーダ部 １２ マッピング変更部 １４ セレクタ １６ アドレスマッピング変更用メモリセル
Claims (2)
- 【請求項１】 入力されるアドレス信号をデコードする
デコード手段と、 前記デコード手段によるデコード結果によって指定され
るメモリセルと、を備え、前記アドレス信号により指令
された前記メモリセルに保持されているデータを読み出
す不揮発性半導体記憶装置において、 前記アドレス信号のビットの配置を入れ替えるアドレス
マッピング変更手段と、 外部からの指令により、前記アドレスマッピング変更手
段にビットの入れ替えを指示する指示手段と、を含み、
前記デコード手段は、前記アドレスマッピング変更手段
によってビットの配置が入れ替えられたアドレス信号
を、デコードすることを特徴とする不揮発性半導体記憶
装置。 - 【請求項２】 入力されるアドレス信号をデコードする
デコード手段と、 前記デコード手段によるデコード結果によって指定され
るメモリセルと、を備え、前記アドレス信号により指令
された前記メモリセルに保持されているデータを読み出
す不揮発性半導体記憶装置において、 前記アドレス信号のビットの配置を入れ替えるアドレス
マッピング変更手段と、 外部からの記憶データ一括消去指令により、前記アドレ
スマッピング変更手段にビットの入れ替えを指示する指
示手段と、を含み、前記デコード手段は、前記アドレス
マッピング変更手段によってビットの配置が入れ替えら
れたアドレス信号を、デコードすることを特徴とする不
揮発性半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34771992A JPH06202937A (ja) | 1992-12-28 | 1992-12-28 | 不揮発性半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34771992A JPH06202937A (ja) | 1992-12-28 | 1992-12-28 | 不揮発性半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06202937A true JPH06202937A (ja) | 1994-07-22 |
Family
ID=18392125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34771992A Pending JPH06202937A (ja) | 1992-12-28 | 1992-12-28 | 不揮発性半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06202937A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007184072A (ja) * | 2005-12-29 | 2007-07-19 | Samsung Electronics Co Ltd | 半導体装置のアドレス変換器及び半導体メモリ装置 |
| JP2011524063A (ja) * | 2008-06-12 | 2011-08-25 | マイクロン テクノロジー， インク． | フラッシュメモリデバイスにデータを格納する方法 |
| JP2011203114A (ja) * | 2010-03-25 | 2011-10-13 | Sysmex Corp | 試料分析装置および試料分析方法 |
-
1992
- 1992-12-28 JP JP34771992A patent/JPH06202937A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007184072A (ja) * | 2005-12-29 | 2007-07-19 | Samsung Electronics Co Ltd | 半導体装置のアドレス変換器及び半導体メモリ装置 |
| JP2011524063A (ja) * | 2008-06-12 | 2011-08-25 | マイクロン テクノロジー， インク． | フラッシュメモリデバイスにデータを格納する方法 |
| US8595423B2 (en) | 2008-06-12 | 2013-11-26 | Micron Technology, Inc. | Method of storing data on a flash memory device |
| US9230658B2 (en) | 2008-06-12 | 2016-01-05 | Micron Technology, Inc. | Method of storing data on a flash memory device |
| JP2011203114A (ja) * | 2010-03-25 | 2011-10-13 | Sysmex Corp | 試料分析装置および試料分析方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7016228B2 (en) | Semiconductor storage device having page copying function | |
| JP3251968B2 (ja) | 半導体記憶装置 | |
| US20020188814A1 (en) | Non-volatile storage device and rewrite control method thereof | |
| KR100265266B1 (ko) | 플래쉬 eeprom 을 구비하는 마이크로컴퓨터및 플래쉬 eeprom 의 소거방법 | |
| KR960005355B1 (ko) | 불휘발성 반도체기억장치 및 이를 이용한 기억시스템 | |
| US5229972A (en) | Nonvolatile semiconductor memory system | |
| JPH06202937A (ja) | 不揮発性半導体記憶装置 | |
| US5226015A (en) | Semiconductor memory system | |
| JP2023034496A (ja) | 半導体記憶装置 | |
| JPH11273368A (ja) | 不揮発性半導体メモリ | |
| JPS58208994A (ja) | 不揮発性半導体記憶装置 | |
| JP2005316793A (ja) | フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
| JP2020160871A (ja) | 半導体記憶装置 | |
| KR960000771Y1 (ko) | 뱅크절환기능을 갖춘 불휘발성 반도체 기억장치 | |
| JPH10134559A (ja) | 半導体記憶装置 | |
| JP3796063B2 (ja) | 不揮発性メモリの書き込み回路 | |
| JPH05134928A (ja) | メモリ装置 | |
| JPH06150678A (ja) | 不揮発性半導体記憶装置 | |
| JP2009093388A (ja) | 半導体集積回路装置及び半導体集積回路装置の制御方法 | |
| JPH06150673A (ja) | 不揮発メモリのアクセス制御装置 | |
| JP2006190370A (ja) | 半導体装置 | |
| JPH05290586A (ja) | 半導体メモリ装置 | |
| JP2000222891A (ja) | マイクロコンピュータのメモリ書き換え装置および方法 | |
| JP2000276885A (ja) | 不揮発性メモリの書き込み回路 | |
| JPH07182879A (ja) | 半導体メモリ装置 |