KR960000771Y1 - 뱅크절환기능을 갖춘 불휘발성 반도체 기억장치 - Google Patents

뱅크절환기능을 갖춘 불휘발성 반도체 기억장치 Download PDF

Info

Publication number
KR960000771Y1
KR960000771Y1 KR2019950028108U KR19950028108U KR960000771Y1 KR 960000771 Y1 KR960000771 Y1 KR 960000771Y1 KR 2019950028108 U KR2019950028108 U KR 2019950028108U KR 19950028108 U KR19950028108 U KR 19950028108U KR 960000771 Y1 KR960000771 Y1 KR 960000771Y1
Authority
KR
South Korea
Prior art keywords
eprom
register
write
data
bank
Prior art date
Application number
KR2019950028108U
Other languages
English (en)
Inventor
히토시 곤도
데츠야 야마모토
유키히로 사에키
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP957590A external-priority patent/JP2654215B2/ja
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Priority to KR2019950028108U priority Critical patent/KR960000771Y1/ko
Application granted granted Critical
Publication of KR960000771Y1 publication Critical patent/KR960000771Y1/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/102External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/08Address circuits; Decoders; Word-line control circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/26Sensing or reading circuits; Data output circuits

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음.

Description

뱅크절환기능을 갖춘 불휘발성 반도체 기억장치
제 1 도는 본 고안의 제 1 실시예에 따른 뱅크절환기능을 갖춘 불휘발성 반도체 기억장치를 나타낸 블럭도
제 2 도는 종래의 EPROM 시스템의 일례를 나타낸 블럭도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : EPROM 11 : 데이터기록회로
12 : 기록전압공급회로 13 : 기록데이터입력버퍼
14 : 뱅크절환제어회로 16 : 인코더
17 : 어드레스버퍼 18 : 기록횟수갱신회로
WR : 기록횟수레지스터 RR : 독출레지스터
[산업상의 이용분야]
본 고안은 반도체메모리시스템, 특히 EPROM(Electrically Programmable Read Only Memory)의 사용시에 뱅크절환제어를 행하는 뱅크절환기능을 갖춘 불휘발성 반도체 기억장치에 관한 것이다.
[종래의 기술 및 그 문제점]
임의의 어드레스에 임의의 순서로 억세스하는 것을 허용하는 것 중, 독출을 주로 또는 유일한 동작으로 하는 ROM(Read Only Memory)은 데이터를 기롤(프로그램)하는 방법에 따라 다음의 3종류로 대별된다.
① 마스크 ROM은 데이터의 기록을 웨이퍼프로세스중에서 행한다.
② EPROM은 사용자가 전기적 수단으로 데이터를 기록하지만, 다시 기록하기 위해- 이전의 데이터를 소거할 때에는 자외선조사처리가 필요하게 되거나, 혹은 다시 기록하는 것이 불가능하다.
③ EEPROM(Electrically Erasable and Programmable ROM)은 사용자가 전기적 수단으로 데이터의 기록 및 소거를 행할 수가 있다.
그런데, 상기 ②, ③과 같이 사용자가 전기적으로 데이터를 기록하는 ROM중 EPROM은 전기적인 기록 및 소거가 가능하기 때문에 SRAM(Static Random Access Memory)과 같은 사용방법이 가능하고, 더욱이 데이터보존을 위한 배터리백업이 불필요하다는 고부가가치(高附加價値)를 제공할 수 있지만 가격이 비싸므로 염가의 시스템을 구축하고자 할 경우에는 그 사용이 곤란하다.
이에 대해, 목적으로 하는 시스템의 동작중에 ROM데이터를 바꾸어 기록할 필요가 없는 경우, 혹은 데이터의 기록이 한번 이외에는 필요없는 경우에는 EEPROM에 비해 염가인 EPROM을 사용하는 것이 바람직하다.
제 2 도는 종래의 EPROM시스템의 블럭구성의 일례를 나타낸 것으로, 도면중 메모리셀어레이(21)는 8비트 길이의 데이터(워드)를 8192(8k)워드분 기억할 수 있는 65536(64k)비트분의 기억용량을 갖는다. 어드레스버퍼(22)는 13비트의 어드레스입력신호(A0~A12)를 입력받아 상위 8비트의 행어드레스신호를 행디코더(23)로 입력시키고, 하위 5비트의 열어드레스신호를 열디코더(24)에 입력시킨다. 상기 행디코더(23)는 8비트의 행어드레스신호를 디코드하여, 메모리셀어레이(21)의 256개의 행선을 선택제어한다. 열디코더(24)는 5비트의 열어드레스신호를 디코드하여, 메모리셀어레이(21)의 32개의 열선에 대응하여 접속되어 있는 32개의 열게이트(25)를 선택제어한다. 열게이트(25)의 출력측에는 8비트분의 출력버퍼(26)가 접속되어 있다. 기록/독출제어회로(27)는 통상의 전원전압(Vcc)과 접지전위(GND)외에, 기록전압(Vpp: 프로그램전압), 로우레벨 활성화 칩인 에이블신호(/CE), 로우레벨활성화 프로그램신호(/PGM) 및 로우레벨 활성화 출력인에이블신호(/OE)를 입력받아 EPROM의 동작모드에 대응하여 각 회로부에 필요한 동작전압 및 제어신호를 공급한다. 즉, 칩인에이블신호(/CE)가 활성화되면 상기 어드레스버퍼(22), 행디코더(23) 및 열디코더(24)를 활성화시켜 프로그램신호(/PGM)가 활성화되는 기록모드시에는 필요로 하는 회로부에 기록전압(Vpp)을 공급하고, 프로그램신호(/PGM)가 비활성화되는 독출모드시에는 출력인에이블신호(/OE)가 활성화되면 출력버퍼(26)를 활성화시킨다.
상기 EPROM에 있어서, 데이터의 독출동작때에는 칩인에이블신호(/CE)를 로우레벨 "L", 프로그램신호(/PGM)를 하이레벨 "H"로 한 상태에서 어드레스입력신호(A0~12)에 의해 독출어드레스를 결정한 후, 출력인에이블신호(/OE)를 "H"레벨에서 "L"레벨로 변화시킴으로써 메모리셀어레이(21)로 부터 열게이트(25), 출력버퍼(26)를 매개하여 출력단자(O0~07)에 8비트 길이의 출력데이터를 출력한다. 또, 데이터의 기록은 자외선조사에 의한 데이터의 일괄소거를 행한 후, 칩인에이블신호(/CE)를 "L"레벨, 출력인에이블신호(/OE)를 "H"레벨로 한 상태에서 어드레스입력신호(A0~A12)에 의해 기록어드레스를 결정함과 더불어 출력단자(O0~07)에 인가하는 기록데이터를 결정한 후, 프로그램신호(/PGM)를 "H"레벨에서 "L"레벨로 변화시킴으로써 열게이트(25)를 매개하여 메모리셀어레이(21)에 8비트 길이에 데이터를 전지적으로 기록한다.
또한, 데이터기록이 한번 밖에 필요없는 경우에는 EPROM패키지의 투명창을 생략하여 코스트를 낮게 한 OTPROM(One Time PROM)을 사용할 수 있다. 이 OTPROM시스템의 구성은 상기 EPROM시스템의 구성과 동일하지만, 집적회로패키지에 자외선조사용의 투명창이 없으므로 사용자에 의한 데이터의 소거가 불가능하여, 사용자에 의한 데이터의 기록은 1회만으로 한정된다.
상기한 바와 같은 EPROM시스템에 대한 데이터의 기록변경시에는 통상, EPROM 탑재보드로부터 EPROM 집적회로를 일단 빼내어 EPROM 패키지의 투명창으로 부터 EPROM침에 자외선을 조사하여 데이터를 소거한 후, 전용의 EPROM데이터 라이터(writer)를 사용하여 다시 기록하게 된다.
그리고, 이와 같은 EPROM을 프로그램, 메모리로서 설치한 시스템에 있어서는 시스템적으로 완성한 프로그램이 1회만의 기록으로 끝나지만, 시스템에 프로그램에 의한 기능 추가를 하고 싶은 경우나 시스템이 불완전한 경우에는 수회의 기록변경이 필요하게 된다. 또 EPROM의 다른 용도로서 기계제어의 미세조정용 데이터 메모리나 시스템의 보호용 비밀번호등록메모리로서 사용될 수가 있으므로, 기계제어의 미세조정용 데이터의 경우는 기계의 조립/조정공정 중에 1회~수회, 시스템보호용 비밀번호의 경우도 초기의 비밀번호등록시와, 그후 어떤 원인에 의해 비밀번호를 변경할 필요가 있을 때 수회의 기록변경을 행할 수 있는 것이 요구되게 된다.
상기한 바와 같이 수회의 기록이 필요한 경우에는 집적회로패키지에 데이터의 소거를 위한 자외선조사용의 투명창이 있는 EPROM을 이용하든지 또는 전기적 소거/기록이 가능한 EPROM을 이용하게 되지만, 투명창이 있는 패키지는 고가이고 또 EPROM은 집적회로칩 자체가 고가이기 때문에, 결과적으로 실현하고 싶은 시스템이 고가인 것으로 되어 버린다.
상기한 바와 같이 종래의 EPROM시스템은, 복수회의 기록이 필요한 경우에는 통상 기록시마다 EPROM탐 재보드로 부터 EPROM집적회로를 일단 빼내어 자외선조사용 투명창으로부터 EPROM칩에 자외선을 조사하여 데이터를 소거할 필요가 있고, 더욱이 집적회로패키지에 데이터소거를 위한 자외선조사용 투명창이 있는 고가의 EPROM을 사용하여야 하므로, 코스트면과 취급면에 있어 불리하다는 문제가 있다.
[고안의 목적]
본 고안은 상기한 점을 감안하여 고안된 것으로, EPROM에 대하여 복수회의 기록이 필요한 경우에도 각 기록시마다 EPROM탑재보드로부터 EPROM집적회로를 일단 빼낸 후, 자외선조사에 의해 데이터를 소거하지 않고서도 데이터의 기록 변경이 가능하고, 또 집적회로패키지에 데이터소거를 위한 자외선조사용 투명창이 있는 고가의 EPROM을 반드시 사용할 필요가 없게 되어 코스트면이나 취급면에서 현저히 유리한 뱅크절환기능을 갖춘 불휘발성 반도체 기억장치를 제공함에 그 목적이 있다.
[고안의 구성]
상기 목적을 달성하기 위한 본 고안에 따른 뱅크절환기능을 갖춘 불휘발성 반도체 기억장치는, 기억된 프로그램용량 이상의 소정의 기억용량을 단위영역으로 하는 뱅크를 복수개 갖추고, 이 뱅크단위로 데이터 기록동작을 수행하는 EPROM과; 이 EPROM내에 설치되고, 이 EPROM에 대한 프로그램 기록횟수를 기억하는 기록횟수레지스터; 이 기록횟수레지스터의 내용을 독출해서 유지하는 독출레지스터; 이 독출레지스터로부터 출력된 어드레스를 바이너리코드로 변환하는 인코더; 외부로부터의 입력어드레스 및 상기 인코더로부터의 출력을 받고, 상기 인코더로부터의 출력을 외부로부터의 입력어드레스에 인가하여 부가한 결과를 상기 EPROM에 어드레스 신호로서 출력하며, 상기 EPROM에 대한 데이터독출모드시에는 상기 기록횟수 레지스터의 내용에 따라 상기 EPROM내의 기록완료의 뱅크를 어드레스지정하는 어드레시버퍼 및; 소정의 기억용량을 단위영역으로 하는 뱅크로의 데이터기록 종료후에 상기 기록횟수레지스터의 내용을 갱신시키는 제어신호를 상기 EPROM에 대해 출력하는 기록횟수변경회로를 구비하여 구성된 것을 특징으로 한다.
[작용]
상기와 같이 구성된 본 고안은, 자외선조사에 의해 데이터를 소거하고 나서 재기록을 행하는 것이 아니고, 한번 기록을 행한 EPROM내의 메모리셀어레이영역(뱅크)은 2번 이상은 사용하지 않고 기록때에만 억세스하는 뱅크를 절환한다.
[실시예]
이하, 예시도면을 참조하여 본 고안의 1 실시예를 상세히 설명한다.
제 1 도에 도시한 반도체 메모리시스템에서, EPROM(10)은 기억시키고 싶은 프로그램용량 이상의 임의의 기억용량을 단위영역으로 하는 뱅크를 복수개 갖고 있는 것이 이용된다. 여기서, 1뱅크의 기억용량을 예컨데 1024(1k)워드로 하고, 예컨데 8뱅크분의 기억용량(1k워더×8개)을 갖고 있는 것으로 하면, 제 2 도를 참조하여 상기한 종래예와 마찬가지의 구성으로 8192(8k)워드×8비트의 기억용량을 갖는 EPROM을 사용할 수가 있다. 단, 본 실시예에서는 상기 EPROM이 패키지에 데이터소거를 위한 자외선조사용 투명창이 없어도 좋고 있어도 좋지만, 투명창이 없는 것이 싼 가격으로 구입할 수가 있다.
상기 EPROM(10)은 통상의 전원전압(Vcc)과 접지전위(GND) 외에 기록전압(Vpp), 저레벨활성화 칩인 에이블신호(/CE), 저레벨활성화 프로그램신호(/PGM), 저레벨활성화 출력인에이블신호(/OE), 13비트의 어드레스신호(A0~A12)가 입력된다. 단, 이 반도체 기억장치에 공급되는 어드레스신호는 1뱅크분의 1024(1k)위드를 지정함에 필요한 10비트의 어드레스신호(A0~A9)이고, 상위 3비트분의 어드레스신호(A10~A12)는 후술하는 바와 같이 시스템내부에서 발생된다. 그리고, 본 실시예에서는 상기 EPROM의 특정 1워드(통상은 최종어드레스의 1워드)를 기록횟수를 기억하기 위한 기록횟수레지스터(WR)로서 확보해 두고, 후술하는 바와 같이 각 기록시마다 8비트중 기록상태의 데이터수를 차례를 증가시킨다.
데이터기록회로(11)는 프로그램신호(/PGM)입력이 활성화되면, 전원전압(Vcc)입력을 승압시켜 기록전압(Vpp)을 생성하여 상기 EPROM에 공급하기 위한 기록전압공급회로(12)와, 8비트의 기록데이터입력버퍼(13)를 갖추고 있다.
또, 뱅크절환제어회로(14)는 상기 EPROM(10)에 대한 프로그램기록횟수에 따라 EPROM(10)의 기록/독출을 행하는 뱅크를 절환제어하는 기능을 갖고 있다. 즉, 칩인에이블신호(/CE)가 활성화된 후에 프로그램신호(/PGM)가 활성화되는 데이터기록모드시에는 기록횟수레지스터(WR)이 내용에 대응하여 EPROM(10)내의 미기록뱅크를 어드레스지정하고 데이터기록후에 상기 기록횟수레지스터(WR)의 내용을 갱신하며, 칩인에이블신호(/CE)가 활성화된 후에 출력인에이블신호(/OE)가 활성화되는 데이터독출모드시에는 상기 기록횟수레지스터(WR)의 내용에 대응하여 상기 EPROM(10)내의 뱅크를 어드레스지정하도록 제어한다.
구체적으로 칩인에이블신호(/CE)가 활성화되면 상기 기록횟수레지스터(WR)로 부터의 8비트의 내용을 독출하여 독출레지스터(RR)에 격납하는 독출회로와, 상기 독출레지스터(RR)의 8비트의 내용을 3비트의 바이너리코드로 변환시키는 인코더(16), 시스템에 공급되는 10비트의 어드레스입력신호(A0~A9)의 상위에 어드레스신호(A10~A12)로서 상기 인코더(16)의 3비트의 출력을 부가하는 어드레스버퍼(17), 데이터기록모드시에는 EPROM에 대한 데이터기록후에 상기 기록횟수레지스터(WR)의 내용을 갱신하는 기록횟수갱신회로(18)를 갖추고 있다.
다음으로, 상기 실시예의 메모리시스템에 대한 EPROM뱅크의 절환동작, 특히 뱅크절환제어회로(14)의 동작을 설명한다.
본 시스템의 초기상태에서는 제조단계에서 EPROM칩에 자외선을 조사하여 데이터를 소거상태(예컨대 "0")로 해두는 것으로 하면, 기록횟수레지스터(WR)의 내용은 00000000이다.
1회째의 기록동작은 개시시에 기록횟수레지스터(WR)로부터 독출한 00000000을 독출레지스터(RR)에 격납하고, 시스템에 인가되는 독출어드레스(A0~A9)의 상위에 인코더(16)의 3비트의 출력(A10~A12; 값은 000)을 부가하므로, 어드레스(0000H~03FFH)의 1024워드의 범위내에서 기록이 행해진다. 그리고, 이 1 회째의 데이터기록후에 기록횟수레지스터(WR)의 8비트중 기록상태의 데이터의 수를 하나 증가시켜, 예컨대 00000001로 갱신한다. 또한, 기록횟수레지스터(WR)의 내용이 00000000일 때(초기상태인 때)에 독출동작을 행하는 경우는 어드레스(0000H~03FFH)의 1024워드의 범위내에서 독출이 행해지고, 기록횟수레지스터(WR)의 내용은 갱신하지 않는다.
또 1회째의 기록후에 독출동작을 행하는 경우에는 개시시에 기록횟수레지스터(WR)로부터 독출된 00000001을 독출레지스터(RR)에 격납하고, 시스템에 인가되는 독출어드레스(A0~A9)의 상위에 인코더(16)의 3비트의 출력(A10~A12; 값은 001)을 부가하므로 어드레스(0400H~07FFH)의 1024워드의 범위내에서 독출이 행해지고 기록횟수레지스터(WR)의 내용은 갱신되지 않는다.
2회째의 기록동작은 개시시에 기록횟수레지스터(WR)로부터 독출한 00000001을 독출레지스터(RR)에 격납하고, 시스템에 인가되는 독출어드레스(A0~A9)의 상위의 인코더(16)의 3비트의 출력(A10~A12; 값은 001)을 부가하므로, 어드레스(0400H~07FFH)의 1024워드의 범위내에서 기록이 행해진다. 그리고, 이 2회째인 데이터기록후에 기록횟수레지스터(WR)의 8비트중 기록상태인 데이터의 수를 또 하나 증가시켜, 예컨대 00000011로 갱신한다. 이와같이, 2회째의 기록을 행한 후에 독출동작을 행하는 경우에는 상기한 바와 같이 0400H~07FFH의 범위내에서 독출어드레스가 EPROM에 공급되므로, 1회째에 기록을 행한 어드레스(0000H~03FFH)의 영역에는 억세스하지 않게 된다.
3회째의 기록동작은 어드레스(0800H~0BFFH)의 1024워드의 범위내에서 행해지고, 이와 마찬가지로 하여 8회째(어드레스 1C00H~1FFFH)까지 뱅크를 절환하여 기록/독출을 행할 수가 있다.
또한, 상기 실시예에서는 기록횟수레지스터(WR)로서 EPROM(10)의 메모리셀의 일부를 이용하였지만, EPROM(10)과는 별도로 형성된 불휘발성 기억소자[예컨대, EPROM 소자나 또는 전류에 의해 용단(溶斷)제어되는 폴리실리콘퓨즈 등]를 이용하여도 무방하다.
또, 상기 뱅크절환제어회로(14) 및 데이터기록회로(11)를 EPROM(10)과 동일한 집적회로칩상에 형성하도록 하여도 좋지만, EPROM(10)과는 별도의 집적회로칩에 형성해도 무방하고 상기 뱅크절환제어회로(14)를 형성하는 칩상에 기록횟수레지스터(WR)용의 불휘발성 기억소자를 형성하도록 하여도 좋다.
한편, 본원 청구범위의 각 구성요소에 병기한 도면 참조부호는 본원 고안의 이해를 용이하게 하기 위한 것으로, 본원 고안의 기술적 범위를 도면에 도시한 실시예로 한정할 의도로 병기한 것은 아니다.
[고안의 효과]
이상 설명한 바와 같이 본 고안에 따르면, EPROM에 대해 복수회의 기록이 필요한 경우에도 각 기록시마다 EPROM 탑재보드로부터 EPROM 집적회로를 일단 빼내어 자외선조사를 함으로써 데이터를 소거하지 않고서도 기록변경이 가능하게 되며, 또 집적회로패키지에 데이터소거를 위한 자외선조사용의 투명창이 있는 고가의 EPROM을 반드시 이용할 필요가 없게 되어, 코스트면이나 취급면에서 현저히 유리한 반도체 기억장치를 실현할 수가 있다.

Claims (6)

  1. 기억된 프로그램용량 이상의 소정의 기억용량을 단위영역으로 하는 뱅크를 복수개 갖추고, 이 뱅크단위로 데이터 기록동작을 수행하는 EPROM(10)과;
    이 EPROM(10)내에 설치되고, 이 EPROM(10)에 대한 프로그램 기록횟수를 기억하는 기록횟수레지스터(WR);
    이 기록횟수레지스터(WR)의 내용을 독출해서 유지하는 독출레지스터(PR); 이 독출레지스터(PR)로 부터 출력된 어드레스를 바이너리코드(A10~A12)로 변환하는 인코더(16);
    외부로부터의 입력어드레스(A0~A9) 및 상기 인코더(16)로부터의 출력을 받고, 상기 인코더(16)로부터의 출력(A10~A12)을 외부로부터의 입력어드레스에 인가하여 부가한 결과를 상기 EPROM(10)에 어드레스신호로서 출력하며, 상기 EPROM(10)에 대한 데이터기록모드시에는 상기 기록횟수레지스터(WR)의 내용에 따라 상기 EPROM(10)내의 미기록 뱅크를 어드레스 지정하고, 상기 EPROM(10)에 대한 데이터독출모드시에는 상기 기록횟수레지스터(WR)의 내용에 따라 상기 EPROM(10)내의 기록완료의 뱅크를 어드레스지정하는 어드레스버퍼(17) 및;
    소정의 기억용량을 단위영역으로하는 뱅크로의 데이터기록 종료후에 상기 기록횟수레지스터(WR)의 내용을 갱신시키는 제어신호를 상기 EPROM(10)에 대해 출력하는 기록횟수변경회로(18)를 구비하여 구성된 것을 특징으로 하는 뱅크절환기능을 갖춘 불휘발성 반도체 기억장치.
  2. 제 1 항에 있어서, 상기 EPROM(10)의 패키지에는 데이터소거용의 자외선조사창이 형성되어 있지 않는 것을 특징으로 하는 뱅크절환기능을 갖춘 불휘발성 반도체 기억장치.
  3. 제 1 항에 있어서, 상기 기록횟수레지스터(WR)는 상기 EPROM(10)의 메모리셀의 일부가 이용되고 있는 것을 특징으로 하는 뱅크절환기능을 갖춘 불휘발성 반도체 기억장치.
  4. 제 1 항에 있어서, 상기 기록횟수레지스터(WR)는 상기 EPROM(10)과는 별도로 형성된 불휘발성 기억소자가 이용되고 있는 것을 특징으로 하는 뱅크절환기능을 갖춘 불휘발성 반도체 기억장치.
  5. 제 1 항에 있어서, 상기 독출레지스터(PR)와, 상기 인코더(16), 상기 어드레스버퍼(17) 및, 상기 기록횟수갱신회로(18)는 상기 EPROM(10)과 동일한 집적회로칩상에 형성되어 있는 것을 특징으로 하는 뱅크절환기능을 갖춘 불휘발성 반도체 기억장치.
  6. 제 1 항에 있어서, 상기 독출레지스터(PR)와, 상기 인코더(16), 상기 어드레스버퍼(17) 및 상기 기록횟수 갱신회로(18)는 상기 EPROM(10)과는 별도의 집적회로칩상에 형성되어 있는 것을 특징으로 하는 뱅크절환기능을 갖춘 불휘발성 반도체 기억장치.
KR2019950028108U 1990-01-19 1995-10-09 뱅크절환기능을 갖춘 불휘발성 반도체 기억장치 KR960000771Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019950028108U KR960000771Y1 (ko) 1990-01-19 1995-10-09 뱅크절환기능을 갖춘 불휘발성 반도체 기억장치

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP957590A JP2654215B2 (ja) 1990-01-19 1990-01-19 半導体メモリシステム
JP90-009575 1990-01-19
KR1019910000880A KR910014813A (ko) 1990-01-19 1991-01-19 반도체메모리시스템
KR2019950028108U KR960000771Y1 (ko) 1990-01-19 1995-10-09 뱅크절환기능을 갖춘 불휘발성 반도체 기억장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019910000880A Division KR910014813A (ko) 1990-01-19 1991-01-19 반도체메모리시스템

Publications (1)

Publication Number Publication Date
KR960000771Y1 true KR960000771Y1 (ko) 1996-01-25

Family

ID=27278551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019950028108U KR960000771Y1 (ko) 1990-01-19 1995-10-09 뱅크절환기능을 갖춘 불휘발성 반도체 기억장치

Country Status (1)

Country Link
KR (1) KR960000771Y1 (ko)

Similar Documents

Publication Publication Date Title
US5574879A (en) Addressing modes for a dynamic single bit per cell to multiple bit per cell memory
KR100616345B1 (ko) 반도체 기억 장치
US5233566A (en) Address detector of a redundancy memory cell
US5046046A (en) Redundancy CAM using word line from memory
EP0806773B1 (en) Electrically erasable and programmable non-volatile memory device with testable redundancy circuits
US5796653A (en) Circuit for the selection of redundant memory elements and flash EEPROM memory comprising said circuit
US8443131B2 (en) Non-volatile memory device
US6108236A (en) Smart card comprising integrated circuitry including EPROM and error check and correction system
US8023341B2 (en) Method and apparatus for address allotting and verification in a semiconductor device
KR930014612A (ko) 불 휘발성 반도체 메모리 장치
US5854764A (en) Sectorized electrically erasable and programmable non-volatile memory device with redundancy
JP2654215B2 (ja) 半導体メモリシステム
US5383161A (en) IC card with decoder for selective control for memory storage
US5265048A (en) Semiconductor storage device and method of accessing the same
US5986965A (en) Method and device for writing data in non-volatile memory circuit
JP3542637B2 (ja) 電流測定方法及びマイクロコントローラシステム
US4530108A (en) Counter for non-volatile storage
KR960000771Y1 (ko) 뱅크절환기능을 갖춘 불휘발성 반도체 기억장치
JPS63165934A (ja) 消去及び再書き込み可能なrom用保護装置
US5226015A (en) Semiconductor memory system
KR100309463B1 (ko) 특정 어드레스의 메모리 블록 프로텍션 회로
KR100551933B1 (ko) 커맨드의 암호화를 가능하게 한 비휘발성 메모리
JPH06202937A (ja) 不揮発性半導体記憶装置
KR100641081B1 (ko) 플레쉬 메모리의 리페어회로
JPH05134928A (ja) メモリ装置

Legal Events

Date Code Title Description
A201 Request for examination
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20021231

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee