JPH0574178A - 不揮発性ｉｃメモリ - Google Patents
不揮発性ｉｃメモリInfo
- Publication number
- JPH0574178A JPH0574178A JP25960591A JP25960591A JPH0574178A JP H0574178 A JPH0574178 A JP H0574178A JP 25960591 A JP25960591 A JP 25960591A JP 25960591 A JP25960591 A JP 25960591A JP H0574178 A JPH0574178 A JP H0574178A
- Authority
- JP
- Japan
- Prior art keywords
- address
- block
- data
- control means
- latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
- G11C16/105—Circuits or methods for updating contents of nonvolatile memory, especially with 'security' features to ensure reliable replacement, i.e. preventing that old data is lost before new data is reliably written
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
Abstract
(57)【要約】
【目的】本来ブロック単位でしか消去更新ができない不
揮発性ＩＣメモリを改良し、ワード単位で更新可能で、
あたかもＲＡＭの如く使用できる大容量の不揮発性ＩＣ
メモリを実現する。 【構成】ＰＲＯＭ領域１の他に、ブロック相当のＲＡＭ
領域２を設け、アドレスＡに対応するブロックをＲＡＭ
領域２へ一旦読出し、これの該当個所をデータＤで更新
した後、ＰＲＯＭ領域１の対応するブロックへ書き戻す
ことで、ワード単位での書き換えを可能とする。
揮発性ＩＣメモリを改良し、ワード単位で更新可能で、
あたかもＲＡＭの如く使用できる大容量の不揮発性ＩＣ
メモリを実現する。 【構成】ＰＲＯＭ領域１の他に、ブロック相当のＲＡＭ
領域２を設け、アドレスＡに対応するブロックをＲＡＭ
領域２へ一旦読出し、これの該当個所をデータＤで更新
した後、ＰＲＯＭ領域１の対応するブロックへ書き戻す
ことで、ワード単位での書き換えを可能とする。
Description
【０００１】
【産業上の利用分野】この発明は、不揮発性ＩＣメモリ
に関し、詳しくは、フラッシュメモリ等の大容量で書き
換え可能な不揮発性メモリでありながら、データの消去
がブロック単位でなければならないために、それを使用
する側への負担の大きいメモリＩＣの改良に関する。
に関し、詳しくは、フラッシュメモリ等の大容量で書き
換え可能な不揮発性メモリでありながら、データの消去
がブロック単位でなければならないために、それを使用
する側への負担の大きいメモリＩＣの改良に関する。
【０００２】
【従来の技術】不揮発性メモリには、書き換え不可能な
マスクＲＯＭと、書き換え可能なＰＲＯＭとがあり、そ
のＰＲＯＭには、消去して書き換え得るＥＰＲＯＭ、さ
らに、電気的に消去して書き換え得るＥＥＰＲＯＭがあ
ることは周知である。このＥＥＰＲＯＭの特徴として
は、比較的多数回（１０〜１０００００程度）の書き換
えに耐えうること、オンボードでの書き換えが可能であ
ること等の長所があり、マイコンを中心とする回路等に
多用されている。
マスクＲＯＭと、書き換え可能なＰＲＯＭとがあり、そ
のＰＲＯＭには、消去して書き換え得るＥＰＲＯＭ、さ
らに、電気的に消去して書き換え得るＥＥＰＲＯＭがあ
ることは周知である。このＥＥＰＲＯＭの特徴として
は、比較的多数回（１０〜１０００００程度）の書き換
えに耐えうること、オンボードでの書き換えが可能であ
ること等の長所があり、マイコンを中心とする回路等に
多用されている。
【０００３】しかし、従来から普及しているＥＥＰＲＯ
Ｍは、複数トランジスタ／セル型のものが主流であり、
マスクＲＯＭや紫外線消去ＥＰＲＯＭ等の１トランジス
タ／セル型のものに比べ、容量の面で見劣りしていた。
これに対し、メモリの大容量化は時代の趨勢であり、こ
の短所を解決するものとして、近年、１トランジスタ／
セル型のＥＥＰＲＯＭの代表としていわゆる一括消去が
できるフラッシュメモリの開発が積極的に行われ、現
在、実用の域に至っている。
Ｍは、複数トランジスタ／セル型のものが主流であり、
マスクＲＯＭや紫外線消去ＥＰＲＯＭ等の１トランジス
タ／セル型のものに比べ、容量の面で見劣りしていた。
これに対し、メモリの大容量化は時代の趨勢であり、こ
の短所を解決するものとして、近年、１トランジスタ／
セル型のＥＥＰＲＯＭの代表としていわゆる一括消去が
できるフラッシュメモリの開発が積極的に行われ、現
在、実用の域に至っている。
【０００４】
【発明が解決しようとする課題】ところが、複数トラン
ジスタ／セル型から１トランジスタ／セル型にしたこと
で、容量の問題をクリアできるという効果は得られた
が、その裏返しとして、複数トランジスタ／セル型の構
成に当然に付随する特徴を失うこととなった。具体的に
は、選択トランジスタを持たないため、個別のセルを特
定してそのセルのデータのみを消去することが、実用的
には出来ない。つまり、再書込み等のためにデータを消
去する場合には、ＩＣ内の全メモリセル又はそれが幾つ
かに分割されたブロック毎に、消去が行われなければな
らない。
ジスタ／セル型から１トランジスタ／セル型にしたこと
で、容量の問題をクリアできるという効果は得られた
が、その裏返しとして、複数トランジスタ／セル型の構
成に当然に付随する特徴を失うこととなった。具体的に
は、選択トランジスタを持たないため、個別のセルを特
定してそのセルのデータのみを消去することが、実用的
には出来ない。つまり、再書込み等のためにデータを消
去する場合には、ＩＣ内の全メモリセル又はそれが幾つ
かに分割されたブロック毎に、消去が行われなければな
らない。
【０００５】そのため、この種の不揮発性ＩＣメモリの
データの書き換えにあっては、ビット又はワード（通常
４あるいは８ビット）単位では行えず、少なくともブロ
ック（通常数千ビット以上）単位で行わなければならな
い。このことは、不揮発性ＩＣメモリを使用する側への
新たな制約条件を付加することであり、使用する側の選
択の幅を狭めてしまうので、結果としてフラッシュメモ
リの普及の妨げとなり、好ましくない。この発明は、こ
のような従来技術の問題点を解決するものであって、オ
ンボードで多数回書き換え得る大容量のＥＥＰＲＯＭの
持つ書き換え時の制約条件を克服し、あたかも従来のＲ
ＡＭの如き使用が可能な不揮発性ＩＣメモリを実現する
ことを目的とする。
データの書き換えにあっては、ビット又はワード（通常
４あるいは８ビット）単位では行えず、少なくともブロ
ック（通常数千ビット以上）単位で行わなければならな
い。このことは、不揮発性ＩＣメモリを使用する側への
新たな制約条件を付加することであり、使用する側の選
択の幅を狭めてしまうので、結果としてフラッシュメモ
リの普及の妨げとなり、好ましくない。この発明は、こ
のような従来技術の問題点を解決するものであって、オ
ンボードで多数回書き換え得る大容量のＥＥＰＲＯＭの
持つ書き換え時の制約条件を克服し、あたかも従来のＲ
ＡＭの如き使用が可能な不揮発性ＩＣメモリを実現する
ことを目的とする。
【０００６】
【課題を解決するための手段】この目的を達成するため
のこの発明の不揮発性ＩＣメモリの構成は、ブロック単
位でデータの消去ができる再書込み可能なＰＲＯＭ領域
と、前記ＰＲＯＭ領域内のブロックの容量以上の容量の
ＲＡＭと、ブロックアドレスを受けて前記ＰＲＯＭ領域
内で前記ブロックアドレスに対応するブロックを選択す
るブロックアドレスデコーダと、ローカルアドレスを受
けて前記選択されたブロック内及び前記ＲＡＭ内で前記
ブロックアドレスに対応する該当個所を選択するローカ
ルアドレスデコーダと、外部からのアドレスを受けてそ
れをラッチし保持するアドレスラッチと、外部からのデ
ータを受けてそれをラッチし保持するデータラッチと、
アドレスコントロール手段とリードコントロール手段と
ライトコントロール手段とを有するコントローラとを備
え、前記リードコントロール手段は、前記アドレスコン
トロール手段を制御して前記アドレスラッチの保持値に
基づいて前記ＰＲＯＭ領域内の該当個所を選択し、それ
を読出し、前記ライトコントロール手段は、前記リード
コントロール手段を制御して前記ＰＲＯＭ領域内で前記
アドレスラッチの保持値に対応するブロックのデータを
読み出し、そのデータを前記ＲＡＭに記憶し、前記ＲＡ
Ｍの該当個所を前記データラッチの保持値で更新し、前
記アドレスコントロール手段を制御して前記アドレスラ
ッチの保持値に基づいて前記の読出しブロックに前記Ｒ
ＡＭのデータを再書込みするものである。
のこの発明の不揮発性ＩＣメモリの構成は、ブロック単
位でデータの消去ができる再書込み可能なＰＲＯＭ領域
と、前記ＰＲＯＭ領域内のブロックの容量以上の容量の
ＲＡＭと、ブロックアドレスを受けて前記ＰＲＯＭ領域
内で前記ブロックアドレスに対応するブロックを選択す
るブロックアドレスデコーダと、ローカルアドレスを受
けて前記選択されたブロック内及び前記ＲＡＭ内で前記
ブロックアドレスに対応する該当個所を選択するローカ
ルアドレスデコーダと、外部からのアドレスを受けてそ
れをラッチし保持するアドレスラッチと、外部からのデ
ータを受けてそれをラッチし保持するデータラッチと、
アドレスコントロール手段とリードコントロール手段と
ライトコントロール手段とを有するコントローラとを備
え、前記リードコントロール手段は、前記アドレスコン
トロール手段を制御して前記アドレスラッチの保持値に
基づいて前記ＰＲＯＭ領域内の該当個所を選択し、それ
を読出し、前記ライトコントロール手段は、前記リード
コントロール手段を制御して前記ＰＲＯＭ領域内で前記
アドレスラッチの保持値に対応するブロックのデータを
読み出し、そのデータを前記ＲＡＭに記憶し、前記ＲＡ
Ｍの該当個所を前記データラッチの保持値で更新し、前
記アドレスコントロール手段を制御して前記アドレスラ
ッチの保持値に基づいて前記の読出しブロックに前記Ｒ
ＡＭのデータを再書込みするものである。
【０００７】また、この発明の不揮発性ＩＣメモリの構
成は、ブロック単位でデータの消去ができる再書込み可
能なＰＲＯＭ領域と、前記ＰＲＯＭ領域内のブロックの
容量以上の容量のＲＡＭと、ブロックアドレスを受けて
前記ＰＲＯＭ領域内で前記ブロックアドレスに対応する
ブロックを選択するブロックアドレスデコーダと、ロー
カルアドレスを受けて前記選択されたブロック内及び前
記ＲＡＭ内で前記ローカルアドレスに対応する該当個所
を選択するローカルアドレスデコーダと、外部からのア
ドレスを受けてそれをラッチし保持するアドレスラッチ
と、前記アドレスラッチの保持値からのブロックアドレ
ス相当分を受けてそれをラッチし保持するブロックアド
レスラッチと、外部からのデータを受けてそれをラッチ
し保持するデータラッチと、アドレスコントロール手段
とリードコントロール手段とライトコントロール手段と
を有するコントローラとを備え、前記リードコントロー
ル手段は、前記アドレスコントロール手段を制御して前
記ブロックアドレスラッチと前記アドレスラッチの保持
値に基づいて前記ＰＲＯＭ領域内の該当個所を選択し、
それを読出し、前記ライトコントロール手段は、前記リ
ードコントロール手段を制御して前記ＰＲＯＭ領域内で
前記ブロックアドレスラッチの保持値に対応するブロッ
クのデータを読み出し、そのデータを前記ＲＡＭに記憶
し、前記ＲＡＭの該当個所を前記データラッチの保持値
で更新し、さらに前記の読出しブロック内への外部から
の書込みデータが有ればそれに応じて前記更新を行い、
前記アドレスコントロール手段を制御して前記ブロック
アドレスラッチと前記アドレスラッチの保持値に基づい
て前記の読出しブロックに前記ＲＡＭのデータを再書込
みするものである。
成は、ブロック単位でデータの消去ができる再書込み可
能なＰＲＯＭ領域と、前記ＰＲＯＭ領域内のブロックの
容量以上の容量のＲＡＭと、ブロックアドレスを受けて
前記ＰＲＯＭ領域内で前記ブロックアドレスに対応する
ブロックを選択するブロックアドレスデコーダと、ロー
カルアドレスを受けて前記選択されたブロック内及び前
記ＲＡＭ内で前記ローカルアドレスに対応する該当個所
を選択するローカルアドレスデコーダと、外部からのア
ドレスを受けてそれをラッチし保持するアドレスラッチ
と、前記アドレスラッチの保持値からのブロックアドレ
ス相当分を受けてそれをラッチし保持するブロックアド
レスラッチと、外部からのデータを受けてそれをラッチ
し保持するデータラッチと、アドレスコントロール手段
とリードコントロール手段とライトコントロール手段と
を有するコントローラとを備え、前記リードコントロー
ル手段は、前記アドレスコントロール手段を制御して前
記ブロックアドレスラッチと前記アドレスラッチの保持
値に基づいて前記ＰＲＯＭ領域内の該当個所を選択し、
それを読出し、前記ライトコントロール手段は、前記リ
ードコントロール手段を制御して前記ＰＲＯＭ領域内で
前記ブロックアドレスラッチの保持値に対応するブロッ
クのデータを読み出し、そのデータを前記ＲＡＭに記憶
し、前記ＲＡＭの該当個所を前記データラッチの保持値
で更新し、さらに前記の読出しブロック内への外部から
の書込みデータが有ればそれに応じて前記更新を行い、
前記アドレスコントロール手段を制御して前記ブロック
アドレスラッチと前記アドレスラッチの保持値に基づい
て前記の読出しブロックに前記ＲＡＭのデータを再書込
みするものである。
【０００８】
【作用】このような構成の不揮発性ＩＣメモリにあって
は、ＩＣ内の書き換え対象のＰＲＯＭ領域部が、データ
の書き換えをブロック単位でしかできないので、ワード
単位での書き換えが直接には行えないことは従来通りで
ある。しかし一方では、アドレスラッチとデータラッチ
とを設けたことにより、外部とのアドレスやデータのや
り取りは、あたかも従来のＲＡＭ如く行える。そして、
外部からアドレスとデータを受けた後は、コントローラ
が、該当アドレスに対応するブロックのデータをＲＡＭ
へ読出し、このＲＡＭ上で該当個所を更新し、その後、
ＲＡＭのデータを該当ブロックへ書き戻す。
は、ＩＣ内の書き換え対象のＰＲＯＭ領域部が、データ
の書き換えをブロック単位でしかできないので、ワード
単位での書き換えが直接には行えないことは従来通りで
ある。しかし一方では、アドレスラッチとデータラッチ
とを設けたことにより、外部とのアドレスやデータのや
り取りは、あたかも従来のＲＡＭ如く行える。そして、
外部からアドレスとデータを受けた後は、コントローラ
が、該当アドレスに対応するブロックのデータをＲＡＭ
へ読出し、このＲＡＭ上で該当個所を更新し、その後、
ＲＡＭのデータを該当ブロックへ書き戻す。
【０００９】そうすると、ＲＡＭ上で更新された該当個
所以外は従前のデータを保持するから、その結果とし
て、ＰＲＯＭ領域内の対応する該当個所のみが書き換え
られたことと等価となる。よって、外部からビット又は
ワード単位での書き換えができるので、この不揮発性Ｉ
Ｃメモリは、使用に際して、単にサイクルタイムが長い
ということを除き、不揮発性ＲＡＭの如く扱い得る。
所以外は従前のデータを保持するから、その結果とし
て、ＰＲＯＭ領域内の対応する該当個所のみが書き換え
られたことと等価となる。よって、外部からビット又は
ワード単位での書き換えができるので、この不揮発性Ｉ
Ｃメモリは、使用に際して、単にサイクルタイムが長い
ということを除き、不揮発性ＲＡＭの如く扱い得る。
【００１０】また、アドレスラッチとデータラッチに加
えブロックアドレスラッチをも設けた構成の不揮発性Ｉ
Ｃメモリにあっては、ＩＣ内の書き換え対象のＰＲＯＭ
領域部がブロック単位でのデータ更新しかできないこと
はやはり従来通りであるが、やはり一方では、アドレス
ラッチとデータラッチとを設けたことにより、外部との
アドレスやデータのやり取りは、あたかも従来のＲＡＭ
如く行える。そして、外部からアドレスとデータを受け
た後は、コントローラが、該当アドレスに対応するブロ
ックのデータをＲＡＭへ読出し、このＲＡＭ上で該当個
所を更新する。ここで、ブロックアドレスラッチが該当
するブロックのブロックアドレスを保持するので、外部
から次のアドレスとデータを受けることができ、それが
同一ブロック内の更新であれば引き続きＲＡＭ上で高速
に処理できる。
えブロックアドレスラッチをも設けた構成の不揮発性Ｉ
Ｃメモリにあっては、ＩＣ内の書き換え対象のＰＲＯＭ
領域部がブロック単位でのデータ更新しかできないこと
はやはり従来通りであるが、やはり一方では、アドレス
ラッチとデータラッチとを設けたことにより、外部との
アドレスやデータのやり取りは、あたかも従来のＲＡＭ
如く行える。そして、外部からアドレスとデータを受け
た後は、コントローラが、該当アドレスに対応するブロ
ックのデータをＲＡＭへ読出し、このＲＡＭ上で該当個
所を更新する。ここで、ブロックアドレスラッチが該当
するブロックのブロックアドレスを保持するので、外部
から次のアドレスとデータを受けることができ、それが
同一ブロック内の更新であれば引き続きＲＡＭ上で高速
に処理できる。
【００１１】その後、ＲＡＭのデータを該当ブロックへ
書き戻す。そうすると、ＲＡＭ上で更新された該当個所
以外は従前のデータを保持するから、その結果として、
ＰＲＯＭ領域内の対応する該当個所のみが書き換えられ
たことと等価となる。よって、外部からビット又はワー
ド単位での書き換えができ、しかも、同一ブロック内で
あればそれが高速にできるので、ほとんどの場合サイク
ルタイムが気になることもなく、この不揮発性ＩＣメモ
リは、使用に際して、あたかも不揮発性ＲＡＭの如く扱
い得る。
書き戻す。そうすると、ＲＡＭ上で更新された該当個所
以外は従前のデータを保持するから、その結果として、
ＰＲＯＭ領域内の対応する該当個所のみが書き換えられ
たことと等価となる。よって、外部からビット又はワー
ド単位での書き換えができ、しかも、同一ブロック内で
あればそれが高速にできるので、ほとんどの場合サイク
ルタイムが気になることもなく、この不揮発性ＩＣメモ
リは、使用に際して、あたかも不揮発性ＲＡＭの如く扱
い得る。
【００１２】
【実施例】以下、この発明の一実施例について図面を参
照して詳細に説明する。図１は、この発明の不揮発性Ｉ
Ｃメモリの構成を示すブロック図である。この不揮発性
ＩＣメモリ１０は、ＰＲＯＭ領域１、ＲＡＭ領域２、ロ
ーカルアドレスデコーダ３、ブロックアドレスデコーダ
４、コントローラ５、リードコントロール６、イレース
コントロール７、アドレスコントール８、アドレスラッ
チ８ａ、ライトコントロール９を備えるものである。
照して詳細に説明する。図１は、この発明の不揮発性Ｉ
Ｃメモリの構成を示すブロック図である。この不揮発性
ＩＣメモリ１０は、ＰＲＯＭ領域１、ＲＡＭ領域２、ロ
ーカルアドレスデコーダ３、ブロックアドレスデコーダ
４、コントローラ５、リードコントロール６、イレース
コントロール７、アドレスコントール８、アドレスラッ
チ８ａ、ライトコントロール９を備えるものである。
【００１３】ＰＲＯＭ領域１には、具体例として、ブロ
ック単位でデータの消去ができてその後そこに再書込み
ができる大容量のメモリセルが、配置されている。ＲＡ
Ｍ領域２には、ＰＲＯＭ領域１内の最大のブロックの容
量以上の容量のＲＡＭが、各ブロック内のローカルアド
レスに対応する形で、配置されている。ブロックアドレ
スデコーダ４は、ブロックアドレスＢＡを受けて、ＰＲ
ＯＭ領域１内の対応するブロックを選択する。
ック単位でデータの消去ができてその後そこに再書込み
ができる大容量のメモリセルが、配置されている。ＲＡ
Ｍ領域２には、ＰＲＯＭ領域１内の最大のブロックの容
量以上の容量のＲＡＭが、各ブロック内のローカルアド
レスに対応する形で、配置されている。ブロックアドレ
スデコーダ４は、ブロックアドレスＢＡを受けて、ＰＲ
ＯＭ領域１内の対応するブロックを選択する。
【００１４】ローカルアドレスデコーダ３は、ローカル
アドレスＬＡを受けて、ブロックアドレスデコーダ４の
選択したブロック内及びＲＡＭ領域２内であって、ロー
カルアドレスＬＡに対応する該当個所を選択する。アド
レスラッチ８ａは、ＩＣ１０の複数の端子を介して外部
からのアドレスＡを受け、そのアドレスＡをライトイネ
ーブルＷＥのタイミングに従ってラッチし、その値を保
持する。データラッチ９ａは、ＩＣ１０の端子を介して
外部からのデータＤをを受け、そのデータＤをライトイ
ネーブルＷＥのタイミングに従ってラッチし、その値を
保持する。
アドレスＬＡを受けて、ブロックアドレスデコーダ４の
選択したブロック内及びＲＡＭ領域２内であって、ロー
カルアドレスＬＡに対応する該当個所を選択する。アド
レスラッチ８ａは、ＩＣ１０の複数の端子を介して外部
からのアドレスＡを受け、そのアドレスＡをライトイネ
ーブルＷＥのタイミングに従ってラッチし、その値を保
持する。データラッチ９ａは、ＩＣ１０の端子を介して
外部からのデータＤをを受け、そのデータＤをライトイ
ネーブルＷＥのタイミングに従ってラッチし、その値を
保持する。
【００１５】コントローラ５は、ＩＣ１０の端子を介し
て、チップイネーブルＣＥとライトイネーブルＷＥを受
け、出力信号ＲＢにレディ又はビジーを出力して、外部
とのやり取りをＲＡＭの如く行うためのタイミングを図
る。コントローラ５は、さらに、リードコントロール
６、イレースコントロール７、アドレスコントロール
８、ライトコントロール９を有して、ＰＲＯＭ領域１内
であってアドレスラッチ８ａの保持するアドレスＡに対
する該当個所を、データラッチ９ａの保持するデータＤ
により更新するが、この手順を図２のフローチャートを
参照しながら、詳しく説明する。
て、チップイネーブルＣＥとライトイネーブルＷＥを受
け、出力信号ＲＢにレディ又はビジーを出力して、外部
とのやり取りをＲＡＭの如く行うためのタイミングを図
る。コントローラ５は、さらに、リードコントロール
６、イレースコントロール７、アドレスコントロール
８、ライトコントロール９を有して、ＰＲＯＭ領域１内
であってアドレスラッチ８ａの保持するアドレスＡに対
する該当個所を、データラッチ９ａの保持するデータＤ
により更新するが、この手順を図２のフローチャートを
参照しながら、詳しく説明する。
【００１６】先ず、電源が投入されるとコントローラ５
は作動を開始する（ステップ１０１）が、この状態では
コントローラ５は未だ処理すべきことがないので、出力
信号ＲＢをレディにして待ち状態であることを示し（ス
テップ１０２）、チップイネーブルＣＥを監視すること
で外部からのアクセスを待つ（ステップ１０３）。そし
て、チップイネーブルＣＥを受けると、書き換えの場合
には、さらにライトイネーブルＷＥが送られてくるの
で、そのライトイネーブルＷＥの始端でアドレスＡをア
ドレスラッチ８ａがラッチし、その終端でデータＤをデ
ータラッチ９ａがラッチすることで、外部から書き換え
の情報を受け取る。一方、この情報の処理が終了するま
で、次の情報が送られて来ないように、出力信号ＲＢを
ビジーにしておく（ステップ１０４）。
は作動を開始する（ステップ１０１）が、この状態では
コントローラ５は未だ処理すべきことがないので、出力
信号ＲＢをレディにして待ち状態であることを示し（ス
テップ１０２）、チップイネーブルＣＥを監視すること
で外部からのアクセスを待つ（ステップ１０３）。そし
て、チップイネーブルＣＥを受けると、書き換えの場合
には、さらにライトイネーブルＷＥが送られてくるの
で、そのライトイネーブルＷＥの始端でアドレスＡをア
ドレスラッチ８ａがラッチし、その終端でデータＤをデ
ータラッチ９ａがラッチすることで、外部から書き換え
の情報を受け取る。一方、この情報の処理が終了するま
で、次の情報が送られて来ないように、出力信号ＲＢを
ビジーにしておく（ステップ１０４）。
【００１７】次に、リードコントロール６が起動され、
ＰＲＯＭ領域１内のブロックで、アドレスＡに対応する
ブロックのデータを読み出して、ＲＡＭ領域２へ複写
し、以後の消去と再書込みに備える（ステップ１０
５）。準備ができたところで、イレースコントロール７
が起動されて、前記の該当ブロックのデータを消去する
（ステップ１０６）。このとき処理効率を上げるため
に、できるだけ平行に、ライトコントロール９が働い
て、ＲＡＭ領域２内でのアドレスＡへの該当個所の内容
を、データＤで更新する（ステップ１０７）。
ＰＲＯＭ領域１内のブロックで、アドレスＡに対応する
ブロックのデータを読み出して、ＲＡＭ領域２へ複写
し、以後の消去と再書込みに備える（ステップ１０
５）。準備ができたところで、イレースコントロール７
が起動されて、前記の該当ブロックのデータを消去する
（ステップ１０６）。このとき処理効率を上げるため
に、できるだけ平行に、ライトコントロール９が働い
て、ＲＡＭ領域２内でのアドレスＡへの該当個所の内容
を、データＤで更新する（ステップ１０７）。
【００１８】その後、ライトコントロール９が働いて、
ＲＡＭ領域２のデータで、前記の該当ブロックのデータ
を更新する（ステップ１０８）。以上の処理により、Ｐ
ＲＯＭ領域１内でのアドレスＡへの該当個所の内容のみ
が、データＤで更新されたので、次の情報を受けるため
にステップ１０２から繰り返す。このように、不揮発性
ＩＣメモリ１０の内部では、複雑な動作を行っている
が、外部からは、従来のＲＡＭにおける標準の信号Ｃ
Ｅ，ＷＥ，ＲＢを用いて、アドレスＡとデータＤを送り
付けるだけで、ワード単位の書き換えができるので、あ
たかもＲＡＭ如く取り扱うことができる。
ＲＡＭ領域２のデータで、前記の該当ブロックのデータ
を更新する（ステップ１０８）。以上の処理により、Ｐ
ＲＯＭ領域１内でのアドレスＡへの該当個所の内容のみ
が、データＤで更新されたので、次の情報を受けるため
にステップ１０２から繰り返す。このように、不揮発性
ＩＣメモリ１０の内部では、複雑な動作を行っている
が、外部からは、従来のＲＡＭにおける標準の信号Ｃ
Ｅ，ＷＥ，ＲＢを用いて、アドレスＡとデータＤを送り
付けるだけで、ワード単位の書き換えができるので、あ
たかもＲＡＭ如く取り扱うことができる。
【００１９】また、上述の実施例の構成に加えて、アド
レスラッチ８ａからブロックアドレスＢＡに相当する部
分を受けてこれをラッチし保持するブロックアドレスラ
ッチ８ｂをも有する構成の他の実施例の動作を、図３の
フローチャートを参照しながら、詳しく説明する。ここ
で、電源の投入（ステップ１０１）から、該当ブロック
のデータのＲＡＭ領域２への複写（ステップ１０５、但
し、図３ではステップ２０５の後半のみ）までは、既に
詳述したので、ここではその説明を割愛する。ただし、
この実施例では、（ステップ２０５の前半において、）
アドレスラッチ８ａが保持するアドレスＡを、ブロック
アドレスラッチ８ｂにも保持させている。
レスラッチ８ａからブロックアドレスＢＡに相当する部
分を受けてこれをラッチし保持するブロックアドレスラ
ッチ８ｂをも有する構成の他の実施例の動作を、図３の
フローチャートを参照しながら、詳しく説明する。ここ
で、電源の投入（ステップ１０１）から、該当ブロック
のデータのＲＡＭ領域２への複写（ステップ１０５、但
し、図３ではステップ２０５の後半のみ）までは、既に
詳述したので、ここではその説明を割愛する。ただし、
この実施例では、（ステップ２０５の前半において、）
アドレスラッチ８ａが保持するアドレスＡを、ブロック
アドレスラッチ８ｂにも保持させている。
【００２０】そして、準備ができたところで、イレース
コントロール７が働いて、前記の該当ブロックのデータ
を消去する（ステップ１０６）とともに、ライトコント
ロール９が働いて、ＲＡＭ領域２内でのアドレスＡへの
該当個所の内容を、データＤで更新する（ステップ１０
７）。さらに、引き続きチップイネーブルＣＥを受けて
いる場合には（ステップ２１７）、外部からの他の書き
換え情報があるので、コントローラ５は、出力信号ＲＢ
をレディにして外部へ次の情報を要求し、次のライトイ
ネーブルＷＥの始端及び終端で次のアドレス及びデータ
をアドレスラッチ８ａ及びデータラッチ９ａにラッチさ
せる（ステップ２２７）。
コントロール７が働いて、前記の該当ブロックのデータ
を消去する（ステップ１０６）とともに、ライトコント
ロール９が働いて、ＲＡＭ領域２内でのアドレスＡへの
該当個所の内容を、データＤで更新する（ステップ１０
７）。さらに、引き続きチップイネーブルＣＥを受けて
いる場合には（ステップ２１７）、外部からの他の書き
換え情報があるので、コントローラ５は、出力信号ＲＢ
をレディにして外部へ次の情報を要求し、次のライトイ
ネーブルＷＥの始端及び終端で次のアドレス及びデータ
をアドレスラッチ８ａ及びデータラッチ９ａにラッチさ
せる（ステップ２２７）。
【００２１】このとき、ブロックアドレスラッチ８ｂに
は前のアドレスＡが待避されているので、アドレスラッ
チ８ａの保持する次のアドレスと前のアドレスＡとの比
較が可能であり、これらのブロックアドレス部分を比較
することで、同一ブロックに対する更新かどうかが区別
できる（ステップ２３７）。同一ブロックを対象とする
場合には、既に、ＲＡＭ領域２上に準備ができているの
で、（ステップ１０７から繰り返すことで、）高速にデ
ータ更新を繰り返し行う。
は前のアドレスＡが待避されているので、アドレスラッ
チ８ａの保持する次のアドレスと前のアドレスＡとの比
較が可能であり、これらのブロックアドレス部分を比較
することで、同一ブロックに対する更新かどうかが区別
できる（ステップ２３７）。同一ブロックを対象とする
場合には、既に、ＲＡＭ領域２上に準備ができているの
で、（ステップ１０７から繰り返すことで、）高速にデ
ータ更新を繰り返し行う。
【００２２】異なるブロックを対象とする場合には、次
の情報が送られて来ないように、出力信号ＲＢをビジー
にしておく（ステップ２４７）。その後、ライトコント
ロール９が働いて、ＲＡＭ領域２のデータで、前記の該
当ブロックの全データを再書込みにより更新する（ステ
ップ１０８）。以上の処理により、ＰＲＯＭ領域１内で
の該当個所の内容のみが更新されたのであるが、次の情
報を既に受け取っているかどうかに応じて、受け取って
いる場合はそれの処理を継続するためにステップ２０５
から繰り返し、受け取っていない場合には次の情報を受
けるためにステップ１０２から繰り返す。このように、
ブロックアドレスラッチをも有する構成の不揮発性ＩＣ
メモリでは、近接したアドレスに対する書き換えは、通
常のＲＡＭと同等の速度で処理される。
の情報が送られて来ないように、出力信号ＲＢをビジー
にしておく（ステップ２４７）。その後、ライトコント
ロール９が働いて、ＲＡＭ領域２のデータで、前記の該
当ブロックの全データを再書込みにより更新する（ステ
ップ１０８）。以上の処理により、ＰＲＯＭ領域１内で
の該当個所の内容のみが更新されたのであるが、次の情
報を既に受け取っているかどうかに応じて、受け取って
いる場合はそれの処理を継続するためにステップ２０５
から繰り返し、受け取っていない場合には次の情報を受
けるためにステップ１０２から繰り返す。このように、
ブロックアドレスラッチをも有する構成の不揮発性ＩＣ
メモリでは、近接したアドレスに対する書き換えは、通
常のＲＡＭと同等の速度で処理される。
【００２３】なお、データの単なる読出しに関しては、
構成、処理手順ともに、従来例と同様であるので、その
説明は、割愛する。ところで、実施例では、イレースコ
ントロール手段を設けているが、そのわけは、“０”及
び“１”のいづれか一方の値しか書き込めないため予め
一括消去によりブロック内の全データを“０”及び
“１”のいづれか他方の値に揃えてから書込みを行うタ
イプのメモリが普及しているので、これを具体例として
採用したためである。したがって、ブロック単位で上書
き処理のできるタイプのメモリの場合には、イレースコ
ントロール手段は無くてもよい。また、この実施例では
各ブロックのサイズが等しい場合を具体例として説明し
ているが、ブロックのサイズが異なる場合には、ＲＡＭ
の容量が、最大のブロックの容量以上であればよい。
構成、処理手順ともに、従来例と同様であるので、その
説明は、割愛する。ところで、実施例では、イレースコ
ントロール手段を設けているが、そのわけは、“０”及
び“１”のいづれか一方の値しか書き込めないため予め
一括消去によりブロック内の全データを“０”及び
“１”のいづれか他方の値に揃えてから書込みを行うタ
イプのメモリが普及しているので、これを具体例として
採用したためである。したがって、ブロック単位で上書
き処理のできるタイプのメモリの場合には、イレースコ
ントロール手段は無くてもよい。また、この実施例では
各ブロックのサイズが等しい場合を具体例として説明し
ているが、ブロックのサイズが異なる場合には、ＲＡＭ
の容量が、最大のブロックの容量以上であればよい。
【００２４】
【発明の効果】以上の説明から理解できるように、この
発明の不揮発性ＩＣメモリにあっては、内部のＰＲＯＭ
部分の持つ制約条件が外部仕様に与える影響を、ブロッ
ク相当の容量のＲＡＭを介して再書込みを行うことによ
り、ＩＣの内部で吸収することができる。したがって、
ＲＡＭを使用するが如く容易に使用できてオンボードで
多数回書き換え得る大容量の不揮発性ＩＣメモリを実現
することができるという効果がある。
発明の不揮発性ＩＣメモリにあっては、内部のＰＲＯＭ
部分の持つ制約条件が外部仕様に与える影響を、ブロッ
ク相当の容量のＲＡＭを介して再書込みを行うことによ
り、ＩＣの内部で吸収することができる。したがって、
ＲＡＭを使用するが如く容易に使用できてオンボードで
多数回書き換え得る大容量の不揮発性ＩＣメモリを実現
することができるという効果がある。
【図１】この発明の不揮発性ＩＣメモリの構成を示すブ
ロック図。
ロック図。
【図２】この発明の一実施例の不揮発性ＩＣメモリにお
ける処理手順を示す。
ける処理手順を示す。
【図３】この発明の他の実施例の不揮発性ＩＣメモリに
おける処理手順を示す。
おける処理手順を示す。
１…ＰＲＯＭ領域、 ２…ＲＡＭ領域、 ３…ローカルアドレスデコーダ、 ４…ブロックアドレスデコーダ、 ５…コントローラ、 ６…リードコントロール、 ７…イレースコントロール、 ８…アドレスコントール、 ８ａ…アドレスラッチ、 ８ｂ…ブロックアドレスラッチ、 ９…ライトコントロール、 １０…不揮発性ＩＣメモリ、 １０１…電源投入、 １０２…処理、 １０３…判断、 １０４，１０５，１０６，１０７，１０８…処理、 ２０５，２２７，２４７…処理、 ２０８，２１７，２３７…判断。
Claims (2)
- 【請求項１】ブロック単位でデータの消去ができる再書
込み可能なＰＲＯＭ領域を有する不揮発性ＩＣメモリに
おいて、 前記ＰＲＯＭ領域内のブロックの容量以上の容量のＲＡ
Ｍと、ブロックアドレスを受けて前記ＰＲＯＭ領域内の
対応するブロックを選択するブロックアドレスデコーダ
と、ローカルアドレスを受けて前記選択されたブロック
内及び前記ＲＡＭ内の対応する該当個所を選択するロー
カルアドレスデコーダと、外部からのアドレスを受けて
ラッチするアドレスラッチと、外部からのデータを受け
てラッチするデータラッチと、アドレスコントロール手
段とリードコントロール手段とライトコントロール手段
とを有するコントローラとを備え、 前記リードコントロール手段は、前記アドレスコントロ
ール手段を制御して前記アドレスラッチの保持値に基づ
いて前記ＰＲＯＭ領域内の該当個所を選択し、それを読
出し、 前記ライトコントロール手段は、前記リードコントロー
ル手段を制御して前記ＰＲＯＭ領域内で前記アドレスラ
ッチの保持値に対応するブロックのデータを読み出し、
そのデータを前記ＲＡＭに記憶し、前記ＲＡＭの該当個
所を前記データラッチの保持値で更新し、前記アドレス
コントロール手段を制御して前記アドレスラッチの保持
値に基づいて前記の読出しブロックに前記ＲＡＭのデー
タを再書込みすることを特徴とする不揮発性ＩＣメモ
リ。 - 【請求項２】ブロック単位でデータの消去ができる再書
込み可能なＰＲＯＭ領域を有する不揮発性ＩＣメモリに
おいて、 前記ＰＲＯＭ領域内のブロックの容量以上の容量のＲＡ
Ｍと、ブロックアドレスを受けて前記ＰＲＯＭ領域内の
対応するブロックを選択するブロックアドレスデコーダ
と、ローカルアドレスを受けて前記選択されたブロック
内及び前記ＲＡＭ内の対応する該当個所を選択するロー
カルアドレスデコーダと、外部からのアドレスを受けて
ラッチするアドレスラッチと、前記アドレスラッチの保
持値からのブロックアドレス相当分を受けてラッチする
ブロックアドレスラッチと、外部からのデータを受けて
ラッチするデータラッチと、アドレスコントロール手段
とリードコントロール手段とライトコントロール手段と
を有するコントローラとを備え、 前記リードコントロール手段は、前記アドレスコントロ
ール手段を制御して前記ブロックアドレスラッチと前記
アドレスラッチの保持値に基づいて前記ＰＲＯＭ領域内
の該当個所を選択し、それを読出し、 前記ライトコントロール手段は、前記リードコントロー
ル手段を制御して前記ＰＲＯＭ領域内で前記ブロックア
ドレスラッチの保持値に対応するブロックのデータを読
み出し、そのデータを前記ＲＡＭに記憶し、前記ＲＡＭ
の該当個所を前記データラッチの保持値で更新し、さら
に前記の読出しブロック内への外部からの書込みデータ
が有ればそれに応じて前記更新を行い、前記アドレスコ
ントロール手段を制御して前記ブロックアドレスラッチ
と前記アドレスラッチの保持値に基づいて前記の読出し
ブロックに前記ＲＡＭのデータを再書込みすることを特
徴とする不揮発性ＩＣメモリ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25960591A JP3229345B2 (ja) | 1991-09-11 | 1991-09-11 | 不揮発性ｉｃメモリ |
| US07/943,559 US5305276A (en) | 1991-09-11 | 1992-09-11 | Non-volatile IC memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25960591A JP3229345B2 (ja) | 1991-09-11 | 1991-09-11 | 不揮発性ｉｃメモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0574178A true JPH0574178A (ja) | 1993-03-26 |
| JP3229345B2 JP3229345B2 (ja) | 2001-11-19 |
Family
ID=17336415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25960591A Expired - Fee Related JP3229345B2 (ja) | 1991-09-11 | 1991-09-11 | 不揮発性ｉｃメモリ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5305276A (ja) |
| JP (1) | JP3229345B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07244992A (ja) * | 1994-03-02 | 1995-09-19 | Oki Electric Ind Co Ltd | 半導体記憶装置とメモリ制御方法 |
| JP2004318933A (ja) * | 2003-04-11 | 2004-11-11 | Renesas Technology Corp | 半導体記憶装置 |
| JP2017097576A (ja) * | 2015-11-23 | 2017-06-01 | 株式会社デンソー | 書換システム |
Families Citing this family (89)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5687345A (en) * | 1992-03-17 | 1997-11-11 | Hitachi, Ltd. | Microcomputer having CPU and built-in flash memory that is rewritable under control of the CPU analyzing a command supplied from an external device |
| US7057937B1 (en) | 1992-03-17 | 2006-06-06 | Renesas Technology Corp. | Data processing apparatus having a flash memory built-in which is rewritable by use of external device |
| US6414878B2 (en) | 1992-03-17 | 2002-07-02 | Hitachi, Ltd. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
| TW231343B (ja) * | 1992-03-17 | 1994-10-01 | Hitachi Seisakusyo Kk | |
| KR0137105B1 (ko) * | 1993-06-17 | 1998-04-29 | 모리시다 요이치 | 데이터 전송회로, 데이터선 구동회로, 증폭회로, 반도체 집적회로 및 반도체 기억장치 |
| KR0168896B1 (ko) * | 1993-09-20 | 1999-02-01 | 세키자와 다다시 | 패리티에 의해 에러를 수정할 수 있는 반도체 메모리장치 |
| GB2283342B (en) * | 1993-10-26 | 1998-08-12 | Intel Corp | Programmable code store circuitry for a nonvolatile semiconductor memory device |
| ATE149709T1 (de) * | 1994-09-30 | 1997-03-15 | Sel Alcatel Ag | Verfahren zur speicherverwaltung eines flash- speichers |
| DE4442127A1 (de) * | 1994-09-30 | 1996-04-04 | Sel Alcatel Ag | Verfahren zur Speicherverwaltung eines Flash-Speichers |
| US6978342B1 (en) | 1995-07-31 | 2005-12-20 | Lexar Media, Inc. | Moving sectors within a block of information in a flash memory mass storage architecture |
| US8171203B2 (en) * | 1995-07-31 | 2012-05-01 | Micron Technology, Inc. | Faster write operations to nonvolatile memory using FSInfo sector manipulation |
| US6728851B1 (en) * | 1995-07-31 | 2004-04-27 | Lexar Media, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
| US5845313A (en) | 1995-07-31 | 1998-12-01 | Lexar | Direct logical block addressing flash memory mass storage architecture |
| US6094704A (en) | 1997-06-17 | 2000-07-25 | Micron Technology, Inc. | Memory device with pipelined address path |
| US6005823A (en) * | 1997-06-20 | 1999-12-21 | Micron Technology, Inc. | Memory device with pipelined column address path |
| DE19738712C2 (de) * | 1997-09-04 | 2001-09-20 | Siemens Ag | Nichtflüchtiger Speicher mit zu Subblöcken zusammengefaßten Speicherzellen |
| US6040997A (en) * | 1998-03-25 | 2000-03-21 | Lexar Media, Inc. | Flash memory leveling architecture having no external latch |
| US7102671B1 (en) | 2000-02-08 | 2006-09-05 | Lexar Media, Inc. | Enhanced compact flash memory card |
| US7295443B2 (en) * | 2000-07-06 | 2007-11-13 | Onspec Electronic, Inc. | Smartconnect universal flash media card adapters |
| US7167944B1 (en) | 2000-07-21 | 2007-01-23 | Lexar Media, Inc. | Block management for mass storage |
| JP4564215B2 (ja) * | 2001-09-26 | 2010-10-20 | 株式会社東芝 | フラッシュメモリ書き替え回路、ｉｃカード用ｌｓｉ、ｉｃカード及びフラッシュメモリ書き替え方法 |
| GB0123417D0 (en) * | 2001-09-28 | 2001-11-21 | Memquest Ltd | Improved data processing |
| GB0123419D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Data handling system |
| GB0123416D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Non-volatile memory control |
| GB0123410D0 (en) * | 2001-09-28 | 2001-11-21 | Memquest Ltd | Memory system for data storage and retrieval |
| GB0123421D0 (en) * | 2001-09-28 | 2001-11-21 | Memquest Ltd | Power management system |
| GB0123415D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Method of writing data to non-volatile memory |
| JP2003196142A (ja) * | 2001-12-25 | 2003-07-11 | Sony Corp | ライトワンス型メモリ装置及びファイル管理方法 |
| US6950918B1 (en) | 2002-01-18 | 2005-09-27 | Lexar Media, Inc. | File management of one-time-programmable nonvolatile memory devices |
| US6957295B1 (en) | 2002-01-18 | 2005-10-18 | Lexar Media, Inc. | File management of one-time-programmable nonvolatile memory devices |
| US7231643B1 (en) | 2002-02-22 | 2007-06-12 | Lexar Media, Inc. | Image rescue system including direct communication between an application program and a device driver |
| US6973519B1 (en) | 2003-06-03 | 2005-12-06 | Lexar Media, Inc. | Card identification compatibility |
| JP2007515024A (ja) | 2003-12-17 | 2007-06-07 | レクサー メディア， インコーポレイテッド | 盗難を避けるための電子装置の販売場所におけるアクティブ化 |
| US7607177B2 (en) * | 2004-02-23 | 2009-10-20 | Micron Technology, Inc. | Secure compact flash |
| JP2005285190A (ja) * | 2004-03-29 | 2005-10-13 | Sanyo Electric Co Ltd | メモリ |
| US7725628B1 (en) | 2004-04-20 | 2010-05-25 | Lexar Media, Inc. | Direct secondary device interface by a host |
| US7370166B1 (en) | 2004-04-30 | 2008-05-06 | Lexar Media, Inc. | Secure portable storage device |
| US7464306B1 (en) | 2004-08-27 | 2008-12-09 | Lexar Media, Inc. | Status of overall health of nonvolatile memory |
| US7594063B1 (en) * | 2004-08-27 | 2009-09-22 | Lexar Media, Inc. | Storage capacity status |
| US8365040B2 (en) | 2007-09-20 | 2013-01-29 | Densbits Technologies Ltd. | Systems and methods for handling immediate data errors in flash memory |
| US8694715B2 (en) | 2007-10-22 | 2014-04-08 | Densbits Technologies Ltd. | Methods for adaptively programming flash memory devices and flash memory systems incorporating same |
| WO2009072104A2 (en) * | 2007-12-05 | 2009-06-11 | Densbits Technologies Ltd. | Flash memory device with physical cell value deterioration accommodation and methods useful in conjunction therewith |
| US8359516B2 (en) | 2007-12-12 | 2013-01-22 | Densbits Technologies Ltd. | Systems and methods for error correction and decoding on multi-level physical media |
| WO2009118720A2 (en) | 2008-03-25 | 2009-10-01 | Densbits Technologies Ltd. | Apparatus and methods for hardware-efficient unbiased rounding |
| US8819385B2 (en) | 2009-04-06 | 2014-08-26 | Densbits Technologies Ltd. | Device and method for managing a flash memory |
| US8458574B2 (en) * | 2009-04-06 | 2013-06-04 | Densbits Technologies Ltd. | Compact chien-search based decoding apparatus and method |
| US8995197B1 (en) | 2009-08-26 | 2015-03-31 | Densbits Technologies Ltd. | System and methods for dynamic erase and program control for flash memory device memories |
| US9330767B1 (en) | 2009-08-26 | 2016-05-03 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Flash memory module and method for programming a page of flash memory cells |
| US8730729B2 (en) | 2009-10-15 | 2014-05-20 | Densbits Technologies Ltd. | Systems and methods for averaging error rates in non-volatile devices and storage systems |
| US8724387B2 (en) | 2009-10-22 | 2014-05-13 | Densbits Technologies Ltd. | Method, system, and computer readable medium for reading and programming flash memory cells using multiple bias voltages |
| US9037777B2 (en) * | 2009-12-22 | 2015-05-19 | Densbits Technologies Ltd. | Device, system, and method for reducing program/read disturb in flash arrays |
| US8745317B2 (en) | 2010-04-07 | 2014-06-03 | Densbits Technologies Ltd. | System and method for storing information in a multi-level cell memory |
| US8621321B2 (en) | 2010-07-01 | 2013-12-31 | Densbits Technologies Ltd. | System and method for multi-dimensional encoding and decoding |
| US8964464B2 (en) | 2010-08-24 | 2015-02-24 | Densbits Technologies Ltd. | System and method for accelerated sampling |
| US9063878B2 (en) | 2010-11-03 | 2015-06-23 | Densbits Technologies Ltd. | Method, system and computer readable medium for copy back |
| US8850100B2 (en) | 2010-12-07 | 2014-09-30 | Densbits Technologies Ltd. | Interleaving codeword portions between multiple planes and/or dies of a flash memory device |
| JP2012178194A (ja) * | 2011-02-25 | 2012-09-13 | Renesas Electronics Corp | 不揮発性半導体記憶装置 |
| US8990665B1 (en) | 2011-04-06 | 2015-03-24 | Densbits Technologies Ltd. | System, method and computer program product for joint search of a read threshold and soft decoding |
| US9396106B2 (en) | 2011-05-12 | 2016-07-19 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Advanced management of a non-volatile memory |
| US9501392B1 (en) | 2011-05-12 | 2016-11-22 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Management of a non-volatile memory module |
| US9195592B1 (en) | 2011-05-12 | 2015-11-24 | Densbits Technologies Ltd. | Advanced management of a non-volatile memory |
| US8996790B1 (en) | 2011-05-12 | 2015-03-31 | Densbits Technologies Ltd. | System and method for flash memory management |
| US9110785B1 (en) | 2011-05-12 | 2015-08-18 | Densbits Technologies Ltd. | Ordered merge of data sectors that belong to memory space portions |
| US9372792B1 (en) | 2011-05-12 | 2016-06-21 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Advanced management of a non-volatile memory |
| US8947941B2 (en) | 2012-02-09 | 2015-02-03 | Densbits Technologies Ltd. | State responsive operations relating to flash memory cells |
| US8996788B2 (en) * | 2012-02-09 | 2015-03-31 | Densbits Technologies Ltd. | Configurable flash interface |
| US8996793B1 (en) | 2012-04-24 | 2015-03-31 | Densbits Technologies Ltd. | System, method and computer readable medium for generating soft information |
| US8838937B1 (en) | 2012-05-23 | 2014-09-16 | Densbits Technologies Ltd. | Methods, systems and computer readable medium for writing and reading data |
| US8879325B1 (en) | 2012-05-30 | 2014-11-04 | Densbits Technologies Ltd. | System, method and computer program product for processing read threshold information and for reading a flash memory module |
| US9921954B1 (en) | 2012-08-27 | 2018-03-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Method and system for split flash memory management between host and storage controller |
| US9368225B1 (en) | 2012-11-21 | 2016-06-14 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Determining read thresholds based upon read error direction statistics |
| US9069659B1 (en) | 2013-01-03 | 2015-06-30 | Densbits Technologies Ltd. | Read threshold determination using reference read threshold |
| US9136876B1 (en) | 2013-06-13 | 2015-09-15 | Densbits Technologies Ltd. | Size limited multi-dimensional decoding |
| US9413491B1 (en) | 2013-10-08 | 2016-08-09 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System and method for multiple dimension decoding and encoding a message |
| US9397706B1 (en) | 2013-10-09 | 2016-07-19 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System and method for irregular multiple dimension decoding and encoding |
| US9348694B1 (en) | 2013-10-09 | 2016-05-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Detecting and managing bad columns |
| US9786388B1 (en) | 2013-10-09 | 2017-10-10 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Detecting and managing bad columns |
| US9536612B1 (en) | 2014-01-23 | 2017-01-03 | Avago Technologies General Ip (Singapore) Pte. Ltd | Digital signaling processing for three dimensional flash memory arrays |
| US10120792B1 (en) | 2014-01-29 | 2018-11-06 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Programming an embedded flash storage device |
| US9542262B1 (en) | 2014-05-29 | 2017-01-10 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Error correction |
| US9892033B1 (en) | 2014-06-24 | 2018-02-13 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Management of memory units |
| US9584159B1 (en) | 2014-07-03 | 2017-02-28 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Interleaved encoding |
| US9972393B1 (en) | 2014-07-03 | 2018-05-15 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Accelerating programming of a flash memory module |
| US9449702B1 (en) | 2014-07-08 | 2016-09-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Power management |
| US9524211B1 (en) | 2014-11-18 | 2016-12-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Codeword management |
| US10305515B1 (en) | 2015-02-02 | 2019-05-28 | Avago Technologies International Sales Pte. Limited | System and method for encoding using multiple linear feedback shift registers |
| US10628255B1 (en) | 2015-06-11 | 2020-04-21 | Avago Technologies International Sales Pte. Limited | Multi-dimensional decoding |
| US9851921B1 (en) | 2015-07-05 | 2017-12-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Flash memory chip processing |
| US9954558B1 (en) | 2016-03-03 | 2018-04-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Fast decoding of data stored in a flash memory |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4402065A (en) * | 1981-03-11 | 1983-08-30 | Harris Corporation | Integrated RAM/EAROM memory system |
| US4575819A (en) * | 1983-08-01 | 1986-03-11 | Motorola, Inc. | Memory with RAM cells and ROM cells |
| JPS6151695A (ja) * | 1984-08-22 | 1986-03-14 | Hitachi Ltd | 半導体集積回路装置 |
| US4610000A (en) * | 1984-10-23 | 1986-09-02 | Thomson Components-Mostek Corporation | ROM/RAM/ROM patch memory circuit |
| US5130946A (en) * | 1986-02-28 | 1992-07-14 | Canon Kabushiki Kaisha | Protection of data in a memory in electronic equipment |
| JPS63143689A (ja) * | 1986-12-06 | 1988-06-15 | Tokyo Electric Co Ltd | メモリカ−ドの容量検出装置 |
| US4785425A (en) * | 1987-02-27 | 1988-11-15 | Emhart Industries, Inc. | Electronic locking system |
| US5200600A (en) * | 1988-08-29 | 1993-04-06 | Hitachi Maxell, Ltd. | IC card and method for writing information therein |
| JPH07111837B2 (ja) * | 1988-10-19 | 1995-11-29 | 株式会社東芝 | 不揮発性半導体メモリ |
-
1991
- 1991-09-11 JP JP25960591A patent/JP3229345B2/ja not_active Expired - Fee Related
-
1992
- 1992-09-11 US US07/943,559 patent/US5305276A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07244992A (ja) * | 1994-03-02 | 1995-09-19 | Oki Electric Ind Co Ltd | 半導体記憶装置とメモリ制御方法 |
| JP2004318933A (ja) * | 2003-04-11 | 2004-11-11 | Renesas Technology Corp | 半導体記憶装置 |
| JP2017097576A (ja) * | 2015-11-23 | 2017-06-01 | 株式会社デンソー | 書換システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3229345B2 (ja) | 2001-11-19 |
| US5305276A (en) | 1994-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3229345B2 (ja) | 不揮発性ｉｃメモリ | |
| US6556504B2 (en) | Nonvolatile semiconductor memory device and data input/output control method thereof | |
| JP3822081B2 (ja) | データ書込装置、データ書込制御方法及びプログラム | |
| US7787297B2 (en) | Flash memory device and flash memory system | |
| US6944060B2 (en) | Non-volatile storage device and control method thereof | |
| US8625346B2 (en) | Multiple level cell memory device with single bit per cell, re-mappable memory block | |
| US8644065B2 (en) | Memory system with user configurable density/performance option | |
| US7203791B2 (en) | Flash memory device with partial copy-back mode | |
| US5715423A (en) | Memory device with an internal data transfer circuit | |
| JP2002508862A (ja) | フラッシュメモリ内のブロックにおける移動セクタ | |
| USRE40917E1 (en) | Memory configuration of a composite memory device | |
| JP2003030993A (ja) | 半導体記憶装置 | |
| EP1052646B1 (en) | Non-volatile semiconductor memory device permitting data-read operation performed during data-write/erase operation | |
| TW201415460A (zh) | 由外部來源設定控制資訊之非揮發性記憶體裝置 | |
| JP2003263892A (ja) | 半導体記憶装置 | |
| US6510083B1 (en) | Electrically erasable and programmable memory that allows data update without prior erasure of the memory | |
| JPH07153284A (ja) | 不揮発性半導体記憶装置及びその制御方法 | |
| JPS58208994A (ja) | 不揮発性半導体記憶装置 | |
| JP2833621B2 (ja) | 不揮発性記憶装置 | |
| JP2004030849A (ja) | データの一部書き換え機能を有する半導体不揮発性メモリ | |
| KR20030038320A (ko) | 반도체 메모리 | |
| JP2004273117A (ja) | 複合化フラッシュメモリを搭載した半導体装置及び携帯用機器 | |
| JPS646600B2 (ja) | ||
| JPH06202937A (ja) | 不揮発性半導体記憶装置 | |
| JP2000322894A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070907 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |