DE19738712C2 - Nichtflüchtiger Speicher mit zu Subblöcken zusammengefaßten Speicherzellen - Google Patents

Description

Die Erfindung betrifft einen nichtflüchtigen Speicher, dessen Speicherzellen zu Subblöcken zusammengefaßt sind, und ein Verfahren zu seiner Konfigurierung.

Flashspeicher sind integrierte Speicher, bei denen die Spei­ cherzellen zwar einzeln bzw. byteweise beschreibbar sind, je­ doch nur blockweise gelöscht werden können. Es sind unsegmen­ tierte Flashspeicher bekannt, bei denen der gesamte Speicher aufgrund eines einzelnen Löschbefehls gelöscht wird. Ein Lö­ schen einzelner Abschnitte des Speichers ist bei diesen un­ segmentierten Speichern nicht möglich. Daneben sind auch seg­ mentierte Flashspeicher bekannt, deren Speicherzellen zu meh­ reren Segmenten zusammengefaßt sind, wobei diese Segmente über eine festverdrahtete Logik jeweils für sich gelöscht werden können. Bei diesen Segmenten handelt es sich bei­ spielsweise um einen sogenannten "Bootblock" zur Aufnahme ei­ nes kurzen Urladers, der sich am unteren oder oberen Ende des logischen Adreßraumes befindet, einen "Parameterblock", der beispielsweise einige Kilobyte groß ist und zur Aufnahme von Betriebsdaten oder sonstigen Parametern dient, und einen "Mainblock", der zum Speichern der eigentlichen Soft- oder Firmware dient. Es sind auch Flashspeicher mit mehreren Main­ blöcken bekannt.

Die geschilderten segmentierten Flashspeicher weisen den Nachteil auf, daß ihre Segmente eine festgelegte Anzahl und eine festgelegte Speichergröße aufweisen. Andererseits be­ steht seitens der Anwender derartiger segmentierter Flash­ speicher ein unterschiedlicher Bedarf hinsichtlich der Größe der verschiedenen Segmente, so daß in vielen Fällen der vor­ handene Speicher nicht optimal ausgenutzt werden kann.

In der EP-A2 0 741 387 ist ein nichtflüchtiger Speicher be­ schrieben, bei dem die Speicherzellen zu Sektoren und die Sektoren zu Gruppen zusammengefaßt sind. Weiterhin weist der Speicher eine Speichereinheit zum Speichern von Adressen der Sektoren jeder der Gruppen auf, wobei die Speicherzellen der Sektoren jeder der Gruppen aufgrund eines gemeinsamen Lösch­ befehls gelöscht werden. Die Speichereinheit, die für die Zu­ ordnung der Sektoren zu den Blöcken zuständig ist, speichert für jede Gruppe sämtliche Adressen der zugehörigen Sektoren. Dies hat den Nachteil, daß die Speichereinheit eine große An­ zahl von Registern enthalten muß, um für eine beliebige An­ zahl von Sektoren je Block sämtliche Adressen speichern zu können.

Der Erfindung liegt die Aufgabe zugrunde, einen segmentierten nichtflüchtigen Speicher der soeben beschriebenen Art anzuge­ ben, bei dem die Speichereinheit für die Zuordnung mehrere Subblöcke zu einem gemeinsamen Block einen niedrigen Spei­ cherbedarf aufweist.

Diese Aufgabe wird mit einem Speicher gemäß Anspruch 1 ge­ löst. Weiterbildungen und Ausführungen der Erfindung sind in abhängigen Ansprüchen gekennzeichnet.

Der erfindungsgemäße Speicher weist Subblöcke fester Größe auf, zu denen seine Speicherzellen zusammengefaßt sind. Wei­ terhin sind seine Subblöcke zu Blöcken zusammengefaßt, wobei durch eine Steuereinheit des Speichers aufgrund eines einzi­ gen Blocklöschbefehls alle Subblöcke wenigstens eines der Blöcke gelöscht werden. Zu diesem Zweck weist der Speicher eine Speichereinheit zum Speichern von Adressen der Subblöcke des entsprechenden Blockes auf. Zur Durchführung des Löschens liest die Steuereinheit aus der Speichereinheit die dort ge­ speicherten Adressen der Subblöcke des jeweils zu löschenden Blockes aus. Weiterhin ist es vorgesehen, daß die in der Speichereinheit zu speichernden Adressen der Subblöcke für wenigstens einen der Blöcke komprimiert sind.

Bei der Erfindung ist also die Zugehörigkeit zu den Blöcken abhängig vom Inhalt der Speichereinheit, in der die Adressen der Subblöcke, den Blöcken zugeordnet, gespeichert sind. Die­ se Zuordnung ist also nicht durch eine festverdrahtete Logik bewirkt, wie dies in der Beschreibungseinleitung geschildert wurde. Im Gegensatz zur EP-A2 0 741 387 werden die Adressen der Subblöcke in der Speichereinheit in komprimierter Form gespeichert. Das heißt, daß beispielsweise für einen Block, der adreßmäßig zusammenhängende Subblöcke aufweist, nicht die Adressen sämtlicher Blöcke in der Speichereinheit gespeichert werden, sondern beispielsweise nur die niedrigste und die höchste Adresse. Auf diese Weise wird der Speicherbedarf der Speichereinheit auf ein Minimum reduziert. Im Gegensatz dazu werden in der EP-A2 0 741 387 sämtliche Adressen der Sektoren einer der Gruppen für die gegenseitige Zuordnung gespeichert. Beim genannten Stand der Technik muß also eine viel größere Anzahl von Adressen gespeichert werden, so daß demgegenüber der Speicherbedarf bei der Erfindung geringer ist.

Bei einer ersten Ausführungsform der Erfindung handelt es sich bei der Speichereinheit um einen nichtlöschbaren Spei­ cher (ROM). Sein Speicherinhalt wird bereits durch den Her­ steller des Speichers, beispielsweise durch die Programmie­ rung von Laserfuses oder durch Maskenprogrammierung, einge­ stellt. Für den Hersteller ergibt sich der Vorteil, daß er zur Erzeugung unterschiedlicher Varianten des Speichers mit Blöcken unterschiedlicher Anzahl und/oder unterschiedlicher Speichergröße lediglich die Adressen der Subblöcke in der entsprechenden Zuordnung zu den Blöcken in der Speicherein­ heit speichern muß. Eine Veränderung der Verschaltung bzw. des Designs des Speichers ist hierfür nicht erforderlich.

Eine zweite besonders vorteilhafte Ausführungsform der Erfin­ dung sieht vor, daß die Anzahl der Subblöcke je Block durch eine Programmierung der Speichereinheit einstellbar ist. Bei einer solchen programmierbaren Speichereinheit kann es sich beispielsweise um ein EEPROM oder ein OTP (One Time Program­ able) handeln. Der Vorteil eines solchen Speichers mit pro­ grammierbarer Speichereinheit besteht darin, daß auch nach der Fertigstellung des Speichers die Größe der Speicherblöcke an den jeweiligen Bedarf angepaßt werden kann. Dies kann also beispielsweise direkt durch den Anwender des Speichers ge­ schehen, so daß die Speicheraufteilung für den jeweiligen An­ wendungsfall optimiert werden kann.

Eine Weiterbildung der Erfindung sieht vor, daß der Speicher eine Löschschutzeinheit aufweist zum Speichern einer Lösch­ schutzinformation für wenigstens einen der Blöcke, die ein Löschen seiner Speicherzellen über den Blocklöschbefehl ver­ hindert. Auf diese Weise wird ein unbeabsichtigtes Löschen des entsprechenden Blockes verhindert. Die Löscheinheit kann Bestandteil der Speichereinheit sein, so daß die Zuordnung der Löschschutzinformation zum jeweiligen Block, ebenso wie diejenige der Adressen der zugehörigen Subblöcke, auf einfa­ che Weise zu bewerkstelligen ist.

Die Erfindung wird im folgenden anhand der Figuren, die Aus­ führungsbeispiele der Erfindung zeigen, näher erläutert.

Fig. 1 zeigt eine Darstellung des Prinzips der Er­ findung.

Fig. 2 bis 4 zeigen drei Ausführungsbeispiele des erfin­ dungsgemäßen Speichers.

Fig. 1 zeigt einige Elemente eines erfindungsgemäßen nicht­ flüchtigen Speichers. Bei den in den Ausführungsbeispielen behandelten Speichern handelt es sich um Flashspeicher. Die wie üblich über (nicht dargestellte) Wort- und Bitleitungen selektierbaren Speicherzellen des Speichers sind zu Subblöc­ ken 3 zusammengefaßt, denen Adressen zugeordnet sind, die in Fig. 1 in Anführungszeichen in die Subblöcke 3 eingetragen wurden. Bei den Subblöcken 3 handelt es sich um Segmente des Speichers von relativ kleiner Speichergröße, beispielsweise jeweils 4 Kilobit. Jeder der Subblöcke 3 weist einen Lösch­ eingang 4 auf, über den alle seine Speicherzellen mittels ei­ nes einzigen Löschsignals gelöscht werden können. Die Sub­ blöcke 3 sind zu Blöcken 5 zusammengefaßt, auf die im folgen­ den eingegangen wird.

Zur Durchführung des Löschens der Subblöcke 3 weist der Spei­ cher in Fig. 1 eine Steuereinheit 9 auf, die beispielsweise ein Schreibcontroller sein kann, der beispielsweise aufgrund eines vorzunehmenden Schreibvorgangs und eines damit zusam­ menhängenden Löschbefehls vor dem Schreiben zunächst ein Lö­ schen einzelner der Blöcke 5 des Speichers vornehmen muß. Im vorliegenden Fall wird der Steuereinheit ein Blocklöschbefehl EB2 zugeführt, auf den weiter unten noch eingegangen wird.

Der Speicher weist außerdem eine Speichereinheit 7A; 7B auf, für die in Fig. 1 gleich zwei äquivalente, alternative Aus­ führungsbeispiele eingezeichnet wurden. Die Speichereinheit 7A; 7B dient für jeden der Blöcke 5 zum Speichern der Adres­ sen der ihm zugehörigen Subblöcke 3. Im vorliegenden Fall sind vier Blöcke 5 mit der Bezeichnung B1 bis B4 vorhanden. Dabei sind in der Speichereinheit 7A; 7B dem ersten Block B1 die Subblöcke 3 mit den Adressen 0 bis 3, dem zweiten Block B2 die Subblöcke 3 mit den Adressen 4 bis 6, dem dritten Block B3 die Subblöcke mit den Adressen 7 bis 10 und dem vierten Block B4 die Subblöcke mit den Adressen 11 bis 14 zu­ geordnet. In der linken Speichereinheit 7B in Fig. 1 sind die Adressen aller den Blöcken 5 jeweils zugehörigen Subblöc­ ke 3 einzeln gespeichert. Ein Ausführungsbeispiel der Erfin­ dung, bei dem eine derartige Speichereinheit 7B zum Einsatz kommt, wird weiter unter anhand der Fig. 3 erläutert. Die rechte Speichereinheit 7A in Fig. 1 enthält nicht sämtliche Adressen der den Blöcken 5 zugeordneten Subblöcke 3, sondern nur jeweils die obere Adreßgrenze. Hierdurch sind die zu speichernden Adressen komprimiert und die rechte Speicherein­ heit 7A hat für das Speichern derselben Information einen ge­ ringeren Speicherbedarf als die linke Speichereinheit 7B. Die rechte Speichereinheit 7A eignet sich zum Einsatz beim Aus­ führungsbeispiel gemäß Fig. 2.

Die rechte Speichereinheit 7A in Fig. 1 weist eine Lösch­ schutzeinheit 8 auf, in der für jeden Block 5 gespeichert ist, ob er gelöscht werden darf oder nicht. Im vorliegenden Fall bedeutet der Eintrag einer "1", daß der erste Block B1 löschgeschützt ist, während der Eintrag einer "0" bedeutet, daß die Blöcke B2 bis B4 gelöscht werden können.

Die Steuereinheit 9 nimmt aufgrund des anliegenden Block­ löschbefehls EB2 ein Löschen aller dem zweiten Block B2 zuge­ ordneten Subblöcke 3 vor, wobei sie sich der in der Speicher­ einheit 7A; 7B gespeicherten Informationen bedient. Anhand der Fig. 2 und 3 werden nun, ausgehend von den in Fig. 1 dargestellten, grundlegenden Komponenten der Erfindung, de­ tailliertere Ausführungsbeispiele der Erfindung erläutert.

Fig. 2 zeigt ein erstes konkretes Ausführungsbeispiel des erfindungsgemäßen Speichers. Von den Subblöcken 3 aus Fig. 1 sind jedoch nur diejenigen des zweiten Blockes B2 mit den Adressen "4" bis "6" dargestellt. Die Speichereinheit 7A weist dieselben Einträge auf, wie die rechte Speichereinheit 7A aus Fig. 1. Der erfindungsgemäße Speicher weist eine Steuereinheit 9 auf, die beispielsweise ein Microcontroller sein kann. Der Steuereinheit 9 ist ein Löschbefehl EB2 zu­ führbar. Dieser Blocklöschbefehl EB2 bewirkt ein Löschen des zweiten Blockes B2 des Speichers, wie im folgenden noch er­ läutert wird. Die Steuereinheit 9 ist mit der Speichereinheit 7A über einen Datenbus 14 und eine Lese-/Schreibsteuerleitung 15 verbunden, über welche sie Daten in der Speichereinheit 7A speichern oder aus dieser auslesen kann. Die Speichereinheit 7A ist also programmierbar, in diesem Fall ist sie ein EEPROM. Weiterhin ist die Steuereinheit 9 mit der Spei­ chereinheit 7A über einen Adreßdecoder ADEC verbunden, der eine Selektion der den Blöcken 5 zugeordneten Einträge inner­ halb der Speichereinheit 7A ermöglicht. Der Adreßdecoder ADEC ist eingangsseitig über einen Adreßbus 13 mit der Steu­ ereinheit 9 verbunden.

Der Speicher in Fig. 2 weist ferner zwei Latches L1, L2 auf, die über entsprechende Steuerleitungen 17 durch die Steuer­ einheit 9 so ansteuerbar sind, daß auf dem Datenbus 14 be­ findliche Daten aus der Speichereinheit 7 in die Latches L1, L2 übernommen werden. Die Latches L1, L2 sind mit je einem Decoder DEC1, DEC2 verbunden, von denen jeder so viele Aus­ gänge aufweist, wie Subblöcke 3 des Speichers vorhanden sind. Die Funktion der Decoder DEC1, DEC2 wird weiter unten noch erläutert. Jeweils die demselben Subblock 3 zugeordneten Aus­ gänge der beiden Decoder DEC1, DEC2 sind mit Eingängen je ei­ nes XOR-Gatters XOR (= exklusives ODER) verbunden, wobei in Fig. 2 nur eines dieser XOR-Gatter XOR dargestellt wurde (in Wirklichkeit ist also jedem Subblock 3 je ein XOR-Gatter zu­ geordnet).

Die Subblöcke 3 weisen je einen Löscheingang 4 auf, über den alle ihre Speicherzellen löschbar sind. Zum Löschen der Zel­ len eines Flashspeichers sind dem Fachmann verschiedene Mög­ lichkeiten bekannt, die u. a. von der Art der Speicherzellen abhängen. Hier haben die einzelnen Speicherzellen die Form von Speichertransistoren mit einem Floating Gate (nicht dar­ gestellt), was einer üblichen Realisierungsform von Flash­ speichern entspricht. Dann kann der Löscheingang 4 beispiels­ weise mit den Drains sämtlicher Speicherzellentransistoren des entsprechenden Subblockes 3 verbunden sein. Ein Löschen dieser Speicherzellen erfolgt mittels eines durch eine Ein­ heit 18 erzeugten Löschsignals 11 eines erhöhten Pegels. Der Ausgang der Einheit 18 zur Erzeugung des Löschsignals 11 ist über einen Schalttransistor 19 sowie Transistoren T mit je einem der Löscheingänge 4 der Subblöcke 3 verbunden. Die Aus­ gänge der XOR-Gatter sind mit je einer Steuerelektrode desje­ nigen Transistors T verbunden, der mit dem Löscheingang 4 des dem XOR-Gatter zugeordneten Subblocks 3 verbunden ist. Somit wird das Löschsignal 11 in Abhängigkeit vom Ausgangssignal der XOR-Gatter an die Löscheingänge 4 durchgeschaltet. Der Transistor 19 ist über eine Aktivierungsleitung 12 mit der Steuereinheit 9 verbunden, durch die er erst nach erfolgter Decodierung durch die Decoder DEC1, DEC2 aktivierbar ist. So­ mit wird durch den Transistor 19 das Löschsignal 11 erst zu den Transistoren T durchgeschaltet, wenn diese entsprechend den Ausgangssignalen der XOR-Gatter sicher geöffnet oder ge­ sperrt sind.

Im folgenden wird nun die Funktion des in Fig. 2 dargestell­ ten Speichers näher geschildert. Beim Anlegen des Blocklösch­ befehls EB2 an die Steuereinheit 9 liest diese über den Adreßdecoder ADEC die oberste und die untere Adreßgrenze des zu löschenden zweiten Blockes B2 aus der Speichereinheit 7. Die untere Adreßgrenze des zweiten Blockes B2 ist bei diesem Ausführungsbeispiel identisch mit der oberen Adreßgrenze des ersten Blockes B1, nämlich die Adresse "3". Die obere Adreß­ grenze des zweiten Blockes B2 ist die Adresse "6". Die untere Adreßgrenze wird nun von der Steuereinheit 9 in das erste Latch L1 geladen und die obere Adreßgrenze in das zweite Latch L2. Die beiden Adreßgrenzen werden nun durch die beiden Decoder DEC1, DEC2 jeweils nach folgendem Schema decodiert, wobei als Beispiel eine Bitbreite der Adressen von lediglich 4 Bit angenommen wurde. Es ergibt sich ein sogenannter Ther­ mometercode.

Das Schema wurde nur beispielhaft für vier der Eingänge der Decoder DEC1, DEC2 und elf ihrer Ausgänge angegeben. Wie be­ reits erwähnt, verfügen die Decoder DEC1, DEC2 jeweils über ebenso viele Ausgänge, wie Subblöcke 3 vorhanden sind. Gemäß vorstehendem Schema erfolgt eine Decodierung dergestalt, daß am jeweiligen Decoder DEC1, DEC2 alle Ausgänge bis ein­ schließlich der zu decodierenden Adreßgrenze einen Highpegel annehmen, während die übrigen Ausgänge einen Lowpegel anneh­ men. Da dies sowohl für die untere Adreßgrenze über den er­ sten Decoder DEC1 als auch für die obere Adreßgrenze über den zweiten Decoder DEC2 erfolgt und deren jeweils demselben Sub­ block 3 zugeordneten Ausgänge mit Eingängen des selben XOR- Gatters verbunden sind, ergibt sich am Ausgang der XOR-Gatter nur für diejenigen Subblöcke 3 ein Highpegel, die nicht sowohl unterhalb der unteren als auch der oberen Adreßgrenze angeordnet sind. Mithin werden nur diejenigen n-Kanal-Transi­ storen T durchgeschaltet, die denjenigen Subblöcken 3 zuge­ ordnet sind, die zum jeweils zu löschenden Block 5 gehören.

Das Löschen eines anderen der Blöcke 5 erfolgt auf analoge Weise. Die gemäß Fig. 1 optional in der Löschschutzeinheit 8 der Speichereinheit 7A gespeicherte Löschschutzinformation verhindert bei Anlegen eines entsprechenden Blocklöschbefehls an die Steuereinheit 9 ein Löschen des ersten Blockes B1, da diese Löschschutzinformation (siehe Fig. 1) durch die Steu­ ereinheit 9 vor der Durchführung des Löschvorganges auslesbar ist und bei Vorliegen eines Highpegels bzw. einer logischen "1" als Löschschutzinformation für den entsprechenden Block 5 der Löschvorgang von der Steuereinheit 9 abgebrochen wird.

Beim Ausführungsbeispiel gemäß Fig. 2 handelt es sich bei der Speichereinheit 7 um einen wiederbeschreibbaren Speicher, nämlich ein EEPROM. Dies hat zur Folge, daß die gespeicherten oberen bzw. unteren Adreßgrenzen der Blöcke 5 geändert werden können, so daß je nach Bedarf des Anwenders unterschiedliche Blockgrößen einstellbar sind. Der Fig. 2 ist auch entnehm­ bar, daß ein oberster Speicherplatz in der Speichereinheit 7 bei der derzeitigen Aufteilung der Subblöcke 3 auf die Blöcke 5 nicht benötigt wird. Bei einer erneuten Programmierung der Speichereinheit 7 kann also zusätzlich noch ein fünfter Block 5 vorgesehen sein. Das heißt, nicht nur die Anzahl der Sub­ blöcke 3 je Block 5, sondern auch die Anzahl der Blöcke 5 kann auf die erfindungsgemäße Weise frei gewählt werden.

Fig. 3 zeigt einen Ausschnitt eines zweiten Ausführungsbei­ spiels des erfindungsgemäßen Speichers. Es wurden nur die vom Ausführungsbeispiel aus Fig. 2 abweichenden Komponenten des Speichers dargestellt. Zu erkennen sind im rechten Teil der Fig. 3 wiederum die Transistoren T, die mit den Löscheingän­ gen 4 der Subblöcke 3 verbunden sind. Die Speichereinheit 7B enthält diesmal keine komprimierte Adreßinformation wie beim Ausführungsbeispiel gemäß Fig. 2, sondern die vollständigen Adressen aller Subblöcke 3 der jeweiligen Blöcke 5, wie bei der linken Speichereinheit 7B in Fig. 1 dargestellt. Der Speicher in Fig. 3 weist einen Adreßdecoder 10 auf, dessen Ausgänge mit einer Steuerelektrode je eines der Transistoren T verbunden sind. Eingänge des Adreßdecoders 10 sind mit Adreßausgängen der Steuereinheit 9 verbunden. Diese liest nacheinander aufgrund des anliegenden Blocklöschbefehls EB2 zum Löschen des zweiten Blockes B2 die Adressen der dem zwei­ ten Block B2 zugeordneten Subblöcke 3 aus der Speichereinheit 7B und gibt diese nacheinander an den Adreßdecoder 10 weiter. Alternativ kann die Steuereinheit 9 auch die Speichereinheit 7 zu einer direkten Übermittlung der Adressen an den Adreßde­ coder 10 veranlassen (gestrichelte Linie in Fig. 3). Bei dem Ausführungsbeispiel in Fig. 3 werden die einzelnen Subblöcke 3 des zu löschenden Blockes 5 aufgrund eines einzigen Block­ löschbefehls EB2 also zeitlich nacheinander, nämlich abhängig von der Decodierung des Adreßdecoders 10, der ein 1 aus n- Decoder ist, durchgeführt.

Fig. 4 zeigt ein drittes Ausführungsbeispiel des Speichers, das sich von demjenigen in Fig. 3 darin unterscheidet, daß Ausgänge der Speichereinheit 7B direkt mit den Transistoren T verbunden sind, so daß der Adreßdecoder 10 entfällt. In der Speichereinheit 7B ist für jeden der Blöcke B1 bis B4 gespei­ chert, welcher der fünfzehn Subblöcke mit den Adressen 0 bis 14 ihm zugeordnet sind (nur für diese weist jeder Block eine in der Speichereinheit 7B gespeicherte "Eins" auf, für die übrigen eine gespeicherte "Null"). Wird eine Zeile der in Fig. 4 dargestellten Speichereinheit 7B durch die Steuerein­ heit 9 adressiert, werden die zugehörigen fünfzehn Bits an deren Ausgänge gegeben. Aufgrund dessen werden alle Transi­ storen T leitend geschaltet, für die in der Speichereinheit 7B eine "Eins" (hohes Potential) gespeichert ist. Beim Gegen­ stand von Fig. 4 handelt es sich um eine schaltungstechnisch sehr einfache Ausführung der Erfindung, die mit nur wenigen Komponenten realisierbar ist.

Bei der Erfindung stellen die Subblöcke 3 die kleinste ein­ stellbare Auflösung der Blöcke 5 dar. Die Größe und die An­ zahl der Blöcke 5 kann frei gewählt werden.

Claims (5)

1. Nichtflüchtiger Speicher

• - mit Speicherzellen, die zu Subblöcken (3) zusammengefaßt sind,
• - mit Blöcken (5), zu denen die Subblöcke (3) zusammengefaßt sind,
• - mit einer Speichereinheit (7A; 7B) zum Speichern von Adres­ sen der Subblöcke (3) wenigstens eines der Blöcke (5),
• - und mit einer Steuereinheit (9) zum Löschen aller Subblöcke (3) wenigstens eines der Blöcke (5) aufgrund eines gemeinsamen Blocklöschbefehls (EB2), wobei die Steuereinheit (9) mit der Speichereinheit (7A; 7B) verbunden ist zum Auslesen der entsprechenden Adressen der zu löschenden Subblöcke (3),
• - wobei die in der Speichereinheit (7A; 7B) zu speichernden Adressen der Subblöcke (3) für wenigstens einen der Blöcke (5) komprimiert sind.

2. Nichtflüchtiger Speicher nach Anspruch 1,

• - bei dem die Subblöcke (3) adressenmäßig aufeinander folgend angeordnet sind,
• - und bei dem die in der Speichereinheit (7A; 7B) zu spei­ chernden Adressen für wenigstens einen der Blöcke (5) lediglich eine untere und eine obere Adreßgrenze umfassen.

3. Nichtflüchtiger Speicher nach Anspruch 2,

• - mit XOR-Gattern (XOR) mit je einem Ausgang, der mit je ei­ nem der Subblöcke (3) verbunden ist,
• - der einen ersten (DEC1) und einen zweiten (DEC2) Decoder aufweist zum Decodieren der in der Speichereinheit (7A; 7B) gespeicherten unteren und der oberen Adreßgrenze des jeweils zu löschenden Blockes (5),
• - wobei je ein Ausgang jedes der beiden Decoder (DEC1, DEC2) je einem der Subblöcke (3) zugeordnet ist,
• - wobei jeweils diejenigen Ausgänge der beiden Decoder (DEC1, DEC2), die demselben Subblock (3) zugeordnet sind, mit Eingängen des mit diesem Subblock (3) verbundenen XOR-Gatters (XOR) verbunden sind,
• - und wobei nach Durchführung der Decodierung für alle Subblöcke (3), deren Adresse kleiner oder gleich der jeweils zu decodierenden Adreßgrenze sind, der entsprechende Ausgang des Decoders (DEC1, DEC2) einen Pegel aufweist, der zu demjenigen an den übrigen Ausgängen der Decoder (DEC1, DEC2) komplementär ist.

4. Nichtflüchtiger Speicher nach einem der vorstehenden Ansprüche, der eine Löschschutzeinheit (8) aufweist zum Speichern einer Löschschutzinformation für wenigstens einen der Blöcke (5), die ein Löschen seiner Speicherzellen über den Blocklöschbe­ fehl (EB2) verhindert.

5. Nichtflüchtiger Speicher nach einem der vorstehenden An­ sprüche, mit einem Adreßdecoder (10), wobei Eingänge des Adreßdecoders (10) mit Adreßausgängen der Steuereinheit (9) oder der Spei­ chereinheit (7A; 7B) und Ausgänge des Adreßdecoders (10) mit je einem der Subblöcke (3) verbunden sind.