DE112008001409T5

DE112008001409T5 - Nichtflüchtiger Speicher mit hoher Zuverlässigkeit

Info

Publication number: DE112008001409T5
Application number: DE112008001409T
Authority: DE
Inventors: A. Peter San Jose Cosmin; Sorin S. San Jose Georgescu; George San Jose Smarandoiu; Adrian M. Tache
Original assignee: Semiconductor Components Industries LLC
Current assignee: Semiconductor Components Industries LLC
Priority date: 2007-05-25
Filing date: 2008-05-23
Publication date: 2010-04-22
Also published as: WO2008148065A1; CN101689397B; US20080291729A1; CN101689397A; KR20100028037A; KR101395583B1; US7830714B2; HK1139782A1

Abstract

Nichtflüchtiges Speichersystem, das umfasst:
eine Gruppe von Bitleitungen;
eine Gruppe nichtflüchtiger Speicherzellen, die jeweils mit einem gemeinsamen Source-Anschluss gekoppelt sind und jeweils enthalten:
einen nichtflüchtigen Speichertransistor mit einem Steuer-Gate-Anschluss;
einen Zugriffstransistor mit einem Gate-Anschluss, wobei der Zugriffstransistor zwischen den nichtflüchtigen Speichertransistor und eine entsprechende der Bitleitungen geschaltet ist; und
einen Source-Auswähltransistor mit einem Gate-Anschluss, wobei der Source-Auswähltransistor zwischen den nichtflüchtigen Speichertransistor und den gemeinsamen Source-Anschluss geschaltet ist;
eine Wortleitung, die mit dem Gate-Anschluss jedes Zugriffstransistors in der Gruppe nichtflüchtiger Speicherzellen gekoppelt ist;
eine Steuer-Gate-Leitung, die mit dem Steuer-Gate-Anschluss jedes nichtflüchtigen Speichertransistors in der Gruppe nichtflüchtiger Speicherzellen gekoppelt ist; und
eine Source-Auswählleitung, die mit dem Gate-Anschluss jedes Source-Auswähltransistors in der Gruppe nichtflüchtiger Speicherzellen gekoppelt ist.

Description

Verwandte Anmeldung
Die vorliegende Anmeldung bezieht sich auf die vorläufige US-Patentanmeldung, Seriennummer 60/940,376, eingereicht von A. Peter Cosmin, Sorin S. Georgescu, George Smarandoiu und Adrian M. Tache am 25. Mai 2007, und beansprucht Priorität gegenüber dieser.
Gebiet der Erfindung
Die vorliegende Erfindung betrifft einen nichtflüchtigen Speicher, der hohe Zuverlässigkeit und Lebensdauer bei wiederholten Schreibvorgängen aufweist.
Verwandte Technik
1 ist ein Schaltbild, das einen Abschnitt 10 einer herkömmlichen nichtflüchtigen Speicheranordnung darstellt, wobei dieser Abschnitt 10 ein 8-bit-Byte speichert. Der Abschnitt 10 der nichtflüchtigen Speicheranordnung enthält nichtflüchtige Speicherzellen 100–107, Bitleitungen 130–137, Byte-Auswähltransistor 140, Wortleitung 150 und eine gemeinsame Source-Leitung 160. Nichtflüchtige Speicherzellen 100–107 enthalten n-Kanal-Zugriffstransistoren 110–117 und nichtflüchtige n-Kanal-Speichertransistoren 120–127. Jeder der nichtflüchtigen Speichertransistoren 120–127 enthält ein Floating-Gate, mit dem Ladung auf dem Fachmann bekannte Weise gespeichert wird. Wenn das Floating-Gate eines nichtflüchtigen Speichertransistors eine erhebliche negative Ladung speichert, bezeichnet man den nichtflüchtigen Speichertransistor als in gelöschten Zustand befindlich. Umgekehrt bezeichnet man den nichtflüchtigen Speichertransistor, wenn das Floating-Gate eines nichtflüchtigen Speichertransistors eine neutrale oder positive Ladung speichert, als in einem programmierten Zustand befindlich. Ein nichfflüchtiger Speichertransistor in dem gelöschten Zustand hat eine höhere Schwellenspannung als ein nichtflüchtiger Speichertransistor in dem programmierten Zustand. Es versteht sich, dass die Regeln für einen gelöschten Zustand und einen programmierten Zustand in anderen Ausführungsformen umgekehrt werden können.
Die Drain-Anschlüsse von Zugriffstransistoren 110–117 sind jeweils mit Bitleitungen 130–137 gekoppelt. Die Source-Anschlüsse von Zugriffstransistoren 110–117 sind jeweils mit den Drain-Anschlüssen nichtflüchtiger Speichertransistoren 120–127 gekoppelt. Wortleitung 150 ist mit den Gate-Anschlüssen von Zugriffstransistoren 110–117 sowie mit dem Gate-Anschluss von Byte-Auswähltransistor 140 gekoppelt. Die Source-Anschlüsse nichtflüchtiger Speichertransistoren 120–127 sind mit einer gemeinsamen Source-Leitung 160 verbunden. Die Bitleitungs-Signale auf Bitleitungen 130–137 sind jeweils mit b0–b7 gekennzeichnet. Ein Byte-Auswahlsignal ESEL wird an den Source-Anschluss von Byte-Auswähltransistor 140 angelegt. Ein Wortleitungssignal (WL) und ein Signal des gemeinsamen Source-Anschlusses (CS) werden an Wortleitung 150 bzw. die gemeinsame Source-Leitung 160 angelegt.
Ein 8-bit-Datenbyte wird unter Verwendung eines Zweiphasenprozesses, der eine Löschphase enthält, auf die eine Programmierphase folgt, in nichtflüchtige Speicherzellen 100-107 geschrieben. Dieser Zweiphasenprozess wird im Folgenden beschrieben.
Zunächst werden während der Löschphase alle nichtflüchtigen Speicherzellen 100-107 anfänglich gelöscht. Die Löschphase wird wie folgt implementiert. Das Byte-Auswahlsignal ESEL und das Wortleitungssignal WL werden jeweils so gesteuert, dass sie jeweils eine hohe Spannung (beispielsweise 15 Volt) haben. Alle Bitleitungssignale b0–b7 werden so gesteuert, dass sie eine niedrige Spannung (beispielsweise 0 Volt) haben. Die gemeinsame Source-Leitung 160 wird in einem schwebenden Zustand belassen. Unter diesen Bedingungen wird Byte-Auswähltransistor 140 angeschaltet, so dass das Byte-Auswählsignal ESEL mit hoher Spannung an die Steuer-Gate-Anschlüsse nichtflüchtiger Speichertransistoren 120–127 angelegt wird. Das Wortleitungssignal WL mit hoher Spannung bewirkt, dass Zugriffstransistoren 110–117 angeschaltet werden, so dass die Drain-Anschlüsse nichtflüchtiger Speichertransistoren 120–127 auf die niedrige Bitleitungsspannung (beispielsweise 0 Volt) heruntergezogen werden. Unter diesen Bedingungen können Elektronen mittels Fowler-Nordheim-Tunnelung in die Floating-Gates nichtflüchtiger Speichertransistoren 120–127 injiziert werden. Das heißt, Elektronen werden in die Floating-Gates nichtflüchtiger Speichertransistoren 120–127 injiziert, die sich zunächst beim Beginn der Löschphase nicht in einem gelöschten Zustand befanden. Die Floating-Gates nichtflüchtiger Speichertransistoren 120–127, die sich zunächst zum Beginn der Löschphase in einem gelöschten Zustand befanden, verbleiben in dem gelöschten Zustand (da Elektronen während eines vorangegangenen Vorgangs Bytes in diese Floating-Gates injiziert wurden.
Am Ende der Löschphase befinden sich alle Floating-Gates nichtflüchtiger Speichertransistoren 120–127 in einem gelöschten Zustand, wobei jedes dieser Floating-Gates eine negati ve Ladung speichert, so dass der dazugehörige nichtflüchtige Speichertransistor eine relativ hohe Schwellenspannung aufweist. Unter diesen Umständen heißt es, dass jede der nichtflüchtigen Speicherzellen 100–107 ein Datenbit mit dem logischen Wert „1” speichert.
Nachdem alle der nichtflüchtigen Speicherzellen 100–107 gelöscht worden sind und logische „1” Werte speichern, wird die Programmierphase implementiert. Während der Programmierphase werden Elektronen von den Floating-Gates der nichtflüchtigen Speichertransistoren 120–127 entfernt, die einen logischen „0” Wert speichern. Beispielsweise würden logische „0”-Bits in nichtflüchtigen Speichertransistoren 120 und 121 wie folgt gespeichert werden. Das Wortleitungssignal WL und die Bitleitungssignale b0 und b1 werden jeweils so gesteuert, dass sie eine hohe Spannung (beispielsweise 15 Volt) haben. Das Byte-Auswahlsignal BSEL und die Bitleitungssignale b2–b7 werden so gesteuert, dass sie eine niedrige Spannung (beispielsweise 0 Volt) haben. Die gemeinsame Source-Leitung 160 wird in einem schwebenden Zustand belassen. Unter diesen Bedingungen wird Byte-Auswahltransistor 140 angeschaltet, so dass das Byte-Auswählsignal BSEL mit niedriger Spannung an die Steuer-Gate-Anschlüsse nichtflüchtiger Speichertransistoren 120–127 angelegt wird. Das Wortleitungssignal WL mit hoher Spannung bewirkt, dass Zugriffstransistoren 110–117 angeschaltet werden, so dass die Drain-Anschlüsse nichtflüchtiger Speichertransistoren 120–127 auf die dazugehörigen Bitleitungsspannungen gezogen werden. So werden die Drain-Anschlüsse nichtflüchtiger Speichertransistoren 120 und 121 auf die hohe Bitleitungsspannung (beispielsweise 15 Volt) nach oben gezogen, während die Drain-Anschlüsse nichtflüchtiger Speichertransistoren 122–124 auf die niedrige Bitleitungsspannung (beispielsweise 0 Volt) nach unten gezogen werden. Unter diesen Bedingungen werden Elektronen aus den Floating-Gates nichtflüchtiger Speichertransistoren 120 und 121 durch Fowler-Nordheim-Tunnelung entfernt. Dadurch werden die Schwellenspannungen nichtflüchtiger Speichertransistoren 120 und 121 reduziert, so dass nichtflüchtige Speicherzellen 100 und 101 effektiv programmiert werden.
Da die Steuer-Gate-Anschlüsse und Drain-Anschlüsse nichtflüchtiger Speichertransistoren 122–127 beide auf der gleichen Spannung (beispielsweise 0 Volt) gehalten werden, ändert sich die an den Floating-Gates dieser nichtflüchtigen Speichertransistoren 122–127 gespeicherte Ladung während der Programmierphase nicht. Dadurch verbleiben die dazugehörigen nichtflüchtigen Speicherzellen 102–107 in dem gelöschten Zustand (d. h. speichern Datenbits mit dem logischen Wert „1”). Fowler-Nordheim-Tunneln kann nur mit begrenzter Häufigkeit durchgeführt werden, bis die nichtflüchtigen Speichertransistoren 120–127 ausfallen (d. h. nicht mehr programmiert oder gelöscht werden können). Die Lebensdauer nichtflüchtiger Speichertransistoren 120–127 wird normalerweise anhand der Anzahl von Zugriffszyklen gemessen, die vor Ausfall durchgeführt werden können. Das oben beschriebene Verfahren zum Schreiben von Daten in nichtflüchtige Speicherzellen 100–107 erfordert unvorteilhafterweise (im Durchschnitt) eine große Anzahl von Fowler-Nordheim-Tunnelungsvorgängen, wodurch die Lebensdauer der Zellen relativ kurz ist.
Bei bestimmten Anwendungsgebieten ist es erforderlich, dass die gleichen Daten wiederholt in einen Abschnitt 10 der nichtflüchtigen Speicheranordnung geschrieben werden. Ein Überwachungssystem kann es beispielsweise erforderlich machen, dass Daten periodisch in die nichtflüchtige Speicheranordnung 10 geschrieben werden. Selbst wenn die Daten unverändert bleiben, bewirkt jeder aufeinanderfolgende Schreibvorgang „Verschleiß” der nichtflüchtigen Speicherzellen 100–107, die Daten mit dem logischen Wert „0” Speichern. Dieser Verschleiß tritt auf, da das Schreiben eines Datenelementes mit dem logischen Wert „0” in einen nichtflüchtigen Speichertransistor, der bereits ein Datenelement mit dem logischen Wert „0” speichert, einen ersten Fowler-Nordheim-Tunnelungsvorgang während der Löschphase des Schreibvorgangs und einen zweiten Fowler-Nordheim-Tunnelungsvorgang während der Programmierphase des Schreibvorgangs erfordert.
Es wäre daher wünschenswert, über ein nichtflüchtiges Speichersystem zu verfügen, das in der Lage ist, die gleichen Datenwerte wiederholt zu überschreiben, ohne die Lebensdauer des nichtflüchtigen Speichersystems zu verkürzen.
Der Abschnitt 10 der nichtflüchtigen Speicheranordnung erfordert, wie oben beschrieben, eine Steuerschaltung zum Modifizieren der Bitleitungsspannungen b0, b7 zwischen Lösch- und Programmierphasen des Schreibvorgangs. Diese Steuerschaltung muss zunächst gewährleisten, dass Bitleitungsspannungen b0, b7 während der Löschphase sämtlich niedrig sind, und anschließend die Bitleitungsspannungen b0, b7 erhöhen, die mit nichtflüchtigen Speicherzellen zusammenhängen, die während der Programmierphase programmiert werden sollen, um einen Datenelement mit dem logischen Wert „0” zu speichern. Diese Steuerschaltung verleiht dem nichtflüchtigen Speicherabschnitt 10 unvorteilhafterweise zusätzliche Komplexität. Diese Steuerschaltung kann auch die erforderliche Schreibzykluszeit des nichtflüchtigen Speicherabschnitts 10 verlängern.
Es wäre daher vorteilhaft, über ein nichtflüchtiges Speichersystem zu verfügen, das in der Lage ist, in Reaktion auf die gleichen Bitleitungsspannungen während der Lösch- und der Programmierphase eines Schreibvorgangs zu arbeiten.
Zusammenfassung
Dementsprechend schafft die vorliegende Erfindung ein nichtflüchtiges Speichersystem, das eine Vielzahl nichtflüchtiger Speicherzellen enthält. Jede dieser nichtflüchtigen Speicherzellen enthält einen nichtflüchtigen Speichertransistor, einen Zugriffstransistor, der den nichtflüchtigen Speichertransistor mit einer entsprechenden Bitleitung koppelt, und einen Source-Auswähltransistor, der den nichtflüchtigen Speichertransistor mit einer gemeinsamen Quelle koppelt. Die nichtflüchtigen Speicherzellen werden mit einem zweiphasigen Vorgang beschrieben, der eine Löschphase und eine Programmierphase einschließt. Sowohl während der Löschphase als auch während der Programmierphase werden die Zugriffstransistoren angeschaltet und koppeln so die nichtflüchtigen Speichertransistoren mit den entsprechenden Bitleitungen. Die Source-Auswähltransistoren werden sowohl während der Löschphase als auch während der Programmierphase ausgeschaltet, wobei der gemeinsame Source-Anschluss zu dieser Zeit schwebend bleibt.
Eine gemeinsame Gruppe von Bitleitungsspannungen wird sowohl während der Lösch- als auch während der Programmierphase an die Bitleitungen angelegt, so dass es nicht erforderlich ist, die Bitleitungsspannungen zwischen den Lösch- und dem Programmierphasen umzuschalten. Eine Löschspannung wird an die Steuer-Gate-Anschlüsse der nichtflüchtigen Speichertransistoren während der Löschphase angelegt, und eine Programmierspannung, die sich von der Löschspannung unterscheidet, wird an die Steuer-Gate-Anschlüsse der nichtflüchtigen Speichertransistoren während der Programmierphase angelegt. Während der Löschphase kann Fowler-Nordheim-Tunnelung in einer ersten Teilgruppe der nichtflüchtigen Speichertransistoren induziert werden. Während der Programmierphase kann Fowler-Nordheim-Tunnelung in einer zweiten Teilgruppe der nichtflüchtigen Speichertransistoren induziert werden, wobei die erste und die zweite Teilgruppe einander ausschließen. Fowler-Nordheim-Tunnelung kann in einer dritten Teilgruppe der nichtflüchtigen Speichertransistoren sowohl während der Löschphase als auch während der Programmierphase unterdrückt werden, wobei die erste, die zweite und die dritte Teilgruppe einander ausschließen und alle nichtflüchtigen Speichertransistoren einschließen, die dem zweiphasigen Vorgang unterzogen werden. Durch diesen Zweiphasen-Schreibvorgang wird die durchschnittlich erwartete Anzahl von Fowler-Nordheim-Tunnelungsvorgängen um die Hälfte verringert, wodurch die erwartete Zellenlebensdauer verlängert wird.
Die vorliegende Erfindung wird aus der folgenden Beschreibung und den Zeichnungen umfassender verständlich.
Kurze Beschreibung der Zeichnungen
1 ist ein Schaltbild eines Abschnitts einer herkömmlichen nichtflüchtigen Speicheranordnung.
2 ist ein Schaltbild eines Abschnitts einer nichtflüchtigen Speicheranordnung gemäß einer Ausführungsform der vorliegenden Erfindung.
3 ist ein Schaltbild des nichtflüchtigen Speichersystems in 2, das die Spannungen einschließt, die zum Implementieren einer Löschphase eines Schreibvorgangs gemäß einer Ausführungsform der vorliegenden Erfindung eingesetzt werden.
4 ist ein Schaltbild des nichtflüchtigen Speichersystems in 2, das die Spannungen einschließt, die zum Implementieren einer Programmierphase eines Schreibvorgangs gemäß einer Ausführungsform der vorliegenden Erfindung eingesetzt werden.
5 ist ein Schaltbild des nichtflüchtigen Speichersystems in 2, das die Spannungen einschließt, die zum Implementieren eines Lesevorgangs gemäß einer Ausführungsform der vorliegenden Erfindung eingesetzt werden.
Ausführliche Beschreibung
2 ist ein Schaltbild eines Abschnitts 20 eines nichtflüchtigen Speichersystems gemäß einer Ausführungsform der vorliegenden Erfindung, wobei dieser Abschnitt 20 ein 8-bit-Byte speichert. Der nichtflüchtige Speicherabschnitt 20 enthält nichtflüchtige Speicherzellen 200–207, Bitleitungen 240–247, Wortleitung 250, Steuer-Gate-Leitung 251, Source-Auswählleitung 252 und die gemeinsame Source-Leitung 260. Nichtflüchtige Speicherzellen 200–207 enthalten n-Kanal-Zugriffstransistoren 212–217, nichtflüchtige n-Kanal-Speichertransistoren 220–227 und n-Kanal-Source-Auswähltransistoren 230–237. Jeder der nichtflüchtigen Speichertransistoren 220–227 enthält ein Floating-Gate, mit dem Ladung auf dem Fachmann bekannte Weise gespeichert wird. Es versteht sich, dass der nichtflüchtige Speicherab schnitt 20 in anderen Ausführungsformen der vorliegenden Erfindung erweitert werden könnte, um eine Anordnung mit zusätzlichen Reihen und/oder Spalten zu schaffen.
Die Drain-Anschlüsse von Zugriffstransistoren 210–217 sind jeweils mit Bitleitungen 240–247 gekoppelt. Die Source-Anschlüsse von Zugriffstransistoren 210–217 sind jeweils mit den Drain-Anschlüssen nichtflüchtiger Speichertransistoren 220–227 gekoppelt. Die Source-Anschlüsse nichtflüchtiger Speichertransistoren 220–227 sind jeweils mit den Drain-Anschlüssen von Source-Auswähltransistoren 230–237 verbunden. Die Source-Anschlüsse von Source-Auswähltransistoren 230–237 sind gemeinsam mit einer gemeinsamen Source-Leitung 260 verbunden. Wortleitung 250 ist mit den Gate-Anschlüssen von Zugriffstransistoren 210–217 gekoppelt, Steuer-Gate-Leitung 251 ist mit den Steuer-Gate-Anschlüssen nichtflüchtiger Speichertransistoren 220–227 gekoppelt, und Source-Auswählleitung 252 ist mit den Gate-Anschlüssen von Source-Auswähltransistoren 230–237 gekoppelt.
Ein 8-bit-Daten-Byte kann unter Verwendung des Zweiphasenprozesses, der im Folgenden beschrieben wird, in nichtflüchtige Speicherzellen 200–207 geschrieben werden. Dieser Zweiphasen-Schreibvorgang enthält eine Löschphase und eine Programmierphase. Obwohl der Löschvorgang so beschrieben wird, dass er vor dem Programmiervorgang durchgeführt wird, kann der Programmvorgang in anderen Ausführungsformen vor dem Löschvorgang durchgeführt werden.
Sowohl während der Löschphase als auch während der Programmierphase des Schreibvorgangs wird eine Wortleitungsspannung (WL) von ungefähr 15 Volt an Wortleitung 250 angelegt, und eine Source-Auswählspannung (SS) von ungefähr 0 Volt wird an die Source-Auswählleitung 252 angelegt. Die gemeinsame Source-Leitung 260 wird sowohl während der Lösch- als auch während der Programmierphase in einem schwebenden Zustand belassen.
Des Weiteren werden sowohl während der Lösch- als auch während der Programmierphase Bitleitungsspannungen B0, B7, die die gewünschten Datenwerte darstellen, die in die nichtflüchtigen Speicherzellen 200–207 geschrieben werden sollen, an die Bitleitungen 240–247 angelegt. Das heißt, eine hohe Spannung von ungefähr 15 Volt wird an die Bitleitungen angelegt, die mit nichtflüchtigen Speicherzellen zusammenhängen, die ein Daten-Bit mit einem logischen Wert „1” speichern werden. Umgekehrt wird eine niedrige Spannung von ungefähr 0 Volt an die Bitleitungen angelegt, die mit nichtflüchtigen Speicherzellen zusammenhängen, die ein Daten-Bit einem logischen Wert „0” speichern werden. Die Bitlei tungsspannungen ändern sich vorteilhafterweise während der Lösch- und der Programmierphase eines Schreibvorgangs nicht. Dadurch wird die Schreibzykluszeit verringert, und die erforderliche Steuerschaltung wird vereinfacht.
Die Löschphase unterscheidet sich von der Programmierphase dadurch, dass die Steuer-Gate-Spannung (CG) an die Steuer-Gate-Leitung 251 angelegt wird. So wird die Löschphase implementiert, indem eine hohe Steuer-Gate-Spannung (CG) von ungefähr 15 Volt an Steuer-Gate-Leitung 251 angelegt wird, während die Programmierphase implementiert wird, indem eine niedrige Steuer-Gate-Spannung (CG) von ungefähr 0 Volt an die Steuer-Gate-Leitung 251 angelegt wird.
3 ist ein Schaltbild, das ein Beispiel einer Löschphase darstellt, die mit dem nichtflüchtigen Speicherabschnitt 20 implementiert wird. Bei diesem Beispiel werden Datenbits mit dem logischen Wert „0” in nichtflüchtige Speicherzellen 200, 202 und 205–207 geschrieben, und der Zustand der nichtflüchtigen Speicherzellen 201, 203–204 bleibt unverändert. So haben alle Bitleitungssignale B0, B2, B5, B6 und B7 eine niedrige Spannung von 0 Volt, und die Bitleitungssignale B1, B3 und B4 haben sämtlich eine hohe Spannung von 15 Volt.
Die hohe Wortleitungsspannung (WL = 15 Volt) schaltet Zugriffstransistoren 210–217 an, während die niedrige Source-Auswählspannung (SS = 0 Volt) Source-Auswähltransistoren 230–237 ausschaltet. Die angeschalteten Zugriffstransistoren 210–217 bewirken, dass die Spannungen B0, B7 auf Bitleitungen 240–247 jeweils an die Drain-Anschlüsse nichtflüchtiger Speichertransistoren 220–227 angelegt werden. So werden in dem beschriebenen Beispiel die Drain-Anschlüsse nichtflüchtiger Speichertransistoren 220, 222, 225, 226 und 227 so gekoppelt, dass sie jeweils die Bitleitungssignale B0, B2, B5, B6 und B7 mit 0 Volt empfangen. Desgleichen werden die Drain-Anschlüsse der nichtflüchtigen Speichertransistoren 221, 223 und 224 so gekoppelt, dass sie jeweils die Bitleitungssignale B1, B4 und B5 mit 15 Volt empfangen.
Die Steuer-Gate-Anschlüsse der nichtflüchtigen Speichertransistoren 220–227 werden, wie oben beschrieben, während der Löschphase so gekoppelt, dass sie eine hohe Steuer-Gate-Spannung CG von 15 Volt empfangen. So ist eine hohe Spannung (15 Volt–0 Volt) über den Steuer-Gate-Anschluss und den Drain-Anschluss jedes der nichtflüchtigen Speichertransistoren 220, 222, 225, 226 und 227 vorhanden. Diese hohe Spannung reicht aus, um Fowler-Nordheim-Tunnelung von Elektronen in die Floating-Gates nichtflüchtiger Speichertransistoren 220, 222, 225, 226 und 227 zu induzieren (wobei davon ausgegangen wird, dass die diese nichtflüchtigen Speichertransistoren 220, 222, 225, 226 und 227 sich zum Beginn der Löschphase zunächst nicht in einem gelöschten Zustand befanden). Es ist anzumerken, dass der Mechanismus von Fowler-Nordheim-Tunnelungen selbstbegrenzend ist. So wird der Tunnelungsprozess unterdrückt, nachdem eine bestimmte Menge negativer Ladung in dem Floating-Gate eines nichtflüchtigen Speichertransistors gespeichert ist. Dadurch wird ein bereits gelöschter nichtflüchtiger Speichertransistor nicht weiter gelöscht, wenn er anschließend einem Löschvorgang unterzogen wird. Wenn sich beispielsweise der nichtflüchtige Speichertransistor 220 vor der oben beschriebenen Löschphase in einem gelöschten Zustand befindet, würde der Status dieses nichtflüchtigen Speichertransistors 220 (einschließlich der durch das Floating-Gate dieses Transistors gespeicherten Ladung) im Wesentlichen nach der Löschphase der gleiche sein. Es ist anzumerken, dass Fowler-Nordheim-Tunnelung in diesem Beispiel in dem nichtflüchtigen Speichertransistor 220 nicht auftritt. Dadurch wird die Lebensdauer der nichtflüchtigen Speicherzelle 220 durch diese Löschphase nicht nennenswert beeinflusst.
Am Ende der Löschphase befinden sich alle Floating-Gates der nichtflüchtigen Speichertransistoren 220, 222, 225, 226 und 227 in einem gelöschten Zustand, in dem jedes dieser Floating-Gates eine negative Ladung speichert, wodurch die dazugehörigen nichtflüchtigen Speichertransistoren 220, 222, 225, 226 und 227 relativ hohe Schwellenspannungen aufweisen. Unter diesen Bedingungen heißt es, dass jede der nichtflüchtigen Speicherzellen 220, 222, 225, 226 und 227 ein Datenbit mit dem logischen Wert „1” speichert.
Die Steuer-Gate-Anschlüsse und die Drain-Anschlüsse der nichtflüchtigen Speichertransistoren 221, 223 und 224 werden, wie oben beschrieben, auf der gleichen Spannung von ungefähr 15 Volt gehalten. Dadurch tritt in dem beschriebenen Beispiel kein erhebliches Spannungsgefälle über die Steuer-Gate-Anschlüsse und die Drain-Anschlüsse dieser nichtflüchtigen Speichertransistoren 221, 223 und 224 auf. Dadurch werden die nichtflüchtigen Speichertransistoren 221, 223 und 224 während der Löschphase nicht gelöscht. Stattdessen behalten diese nichtflüchtigen Speichertransistoren 221, 223 und 224 während der Löschphase ihren ursprünglichen Zustand bei.
Nachdem die Löschphase abgeschlossen worden ist, wird die Programmierphase eingeleitet, indem die Steuer-Gate-Spannung CG auf 0 Volt reduziert wird. Die anderen Spannungen des nichtflüchtigen Speicherabschnitts 20 verbleiben gegenüber der Löschphase unverändert. Vorteilhafterweise bleiben die Bitleitungsspannungen B0–B7 über den Lösch- und den Programmiervorgang unverändert.
4 ist ein Schaltbild, das die Spannungen darstellt, die an den nichtflüchtigen Speicherabschnitt 20 während der Programmierphase des Schreibvorgangs des vorliegenden Beispiels angelegt werden.
Wiederum schaltet die hohe Wortleitungsspannung WL (15 Volt) Zugriffstransistoren 210–217 an, während die niedrige Source-Auswählspannung SS (0 Volt) Source-Auswähltransistoren ausschaltet. Die angeschalteten Zugriffstransistoren 212–217 bewirken, dass die Bitleitungsspannungen B0–B7 jeweils an die Drain-Anschlüsse der nichtflüchtigen Speichertransistoren 220–227 angelegt werden.
Da die Steuer-Gate-Anschlüsse der nichtflüchtigen Speichertransistoren 220–227 so gekoppelt werden, dass sie die niedrige Steuer-Gate-Spannung CG von 0 Volt empfangen, liegt eine relativ hohe Spannung (0 Volt–15 Volt) über den Steuer-Gate-Anschluss und den Drain des der nichtflüchtigen Speichertransistoren 221, 223 und 224 an. Diese hohe Spannung reicht aus, um Fowler-Nordheim-Tunnelung überschüssiger Elektronen aus den Floating-Gates der nichtflüchtigen Speichertransistoren 221, 223 und 224 zu induzieren (wobei davon ausgegangen wird, dass sich diese nichtflüchtigen Speichertransistoren 221, 223 und 224 zum Beginn der Programmierphase zunächst nicht in einem programmierten Zustand befanden).
Wiederum wird, da der Mechanismus der Fowler-Nordheim-Tunnelung selbstbegrenzend ist, der Tunnelungsprozess unterdrückt, nachdem eine bestimmte Menge negativer Ladung von dem Floating-Gate eines nichtflüchtigen Speichertransistors abgeleitet worden ist. Dadurch wird ein bereits programmierter nichtflüchtiger Speichertransistor nicht weiter programmiert, wenn er anschließend einer Programmierphase unterzogen wird. Beispielsweise würde, wenn sich der nichtflüchtige Speichertransistor 221 vor der oben beschriebenen Programmierphase in einem programmierten Zustand befindet, der Status dieses nichtflüchtigen Speichertransistors 221 (einschließlich der durch das Schwebegate dieses Transistors gespeicherten Ladung) im Wesentlichen nach der Programmierphase der gleiche bleiben. Es ist anzumerken, dass bei diesem Beispiel keine Fowler-Nordheim-Tunnelung in dem nichtflüchtigen Speichertransistor 221 stattfinden würde. Daher wird die Lebensdauer der nichtflüchtigen Speicherzelle 221 durch diese Programmierphase nicht nennenswert beeinflusst.
Am Ende der Programmierphase befinden sich alle Floating-Gates der nichtflüchtigen Speichertransistoren 221, 223 und 224 in einem programmierten Zustand, in dem jeder dieser Floating-Gates eine neutrale oder positive Ladung speichert, wodurch die dazugehörigen nichtflüchtigen Speichertransistoren 221, 223 und 224 relativ niedrige Schwellenspannungen aufweisen. Unter diesen Bedingungen heißt es, dass jede der nichtflüchtigen Speicherzellen 221, 223 und 224 ein Datenbit mit dem logischen Wert „0” speichert.
Die Steuer-Gate-Anschlüsse und die Drain-Anschlüsse der nichtflüchtigen Speichertransistoren 220, 222, 225, 226 und 227 werden, wie oben beschrieben, während der Programmierphase sämtlich auf einer Spannung von ungefähr 0 Volt gehalten. Dadurch kommt es zu keinem nennenswerten Spannungsgefälle über den Steuer-Gate-Anschluss und den Drain-Anschluss der nichtflüchtigen Speichertransistoren 220, 222, 225, 226 und 227 während der Programmierphase des beschriebenen Beispiels. Daher werden die nichtflüchtigen Speichertransistoren 220, 222, 225, 226 und 227 während der Programmierphase nicht programmiert. Stattdessen verbleiben diese nichtflüchtigen Speichertransistoren 220, 222, 225 und 227 während der Programmierphase in ihrem ursprünglichen (gelöschten) Zustand.
Fowler-Nordheim-Tunnelung findet, wie oben beschrieben, nur innerhalb einer nichtflüchtigen Speicherzelle der vorliegenden Erfindung statt, wenn sich der in die Speicherzelle geschriebene Datenwert von dem in der Speicherzelle gespeicherten Datenwert unterscheidet. Daher wird keine Fowler-Nordheim-Tunnelung in einer der nichtflüchtigen Speicherzellen 200–207 durchgeführt, wenn das in diese Speicherzellen 200–207 geschriebene 8-bit-Byte identisch mit dem bereits in diesem Speicherzellen 200–207 gespeicherten 8-bit-Byte ist. Dadurch ist beim Überschreiben der gleichen Daten unbegrenzte Wiederholung innerhalb des nichtflüchtigen Speicherabschnitts 20 möglich.
Des Weiteren wird die durchschnittliche Lebensdauer der nichtflüchtigen Speicherzellen 200–207 um das Zweifache gegenüber den herkömmlichen nichtflüchtigen Speicherzellen 100–107 verlängert, wenn davon ausgegangen wird, dass sich die in diese Speicherzellen geschriebenen Daten beliebig unterscheiden. Das heißt, es sind im Durchschnitt doppelt so viele Fowler-Nordheim-Tunnelungsvorgänge erforderlich, wenn beliebige Schreibvorgänge bei herkömmlichen nichtflüchtigen Speicherzellen 100–107 durchgeführt werden. Dies lässt sich wie im Folgenden beschrieben demonstrieren. Es gibt vier mögliche Schreibvorgänge für eine nichtflüchtige Speicherzelle:

(1) Schreiben eines logischen Wertes „0” in eine nichtflüchtige Speicherzelle, wenn bereits ein logischer Wert „0” in der nichtflüchtigen Speicherzelle gespeichert ist,
(2) Schreiben eines logischen Wertes „1” in eine nichtflüchtige Speicherzelle, wenn bereits ein logischer Wert „0” in der nichtflüchtigen Speicherzelle gespeichert ist,
(3) Schreiben eines logischen Wertes „0” in eine nichtflüchtige Speicherzelle, wenn bereits ein logischer Wert „1” in der nichtflüchtigen Speicherzelle gespeichert ist, und
(4) Schreiben eines logischen Wertes „1” in eine nichtflüchtige Speicherzelle, wenn bereits ein logischer Wert „1” in der nichtflüchtigen Speicherzelle gespeichert ist.

Wenn Schreibvorgänge bei einer herkömmlichen nichtflüchtigen Speicherzelle 100 durchgeführt werden, sind zwei Fowler-Nordheim-Tunnelungsvorgänge für Schreibvorgang (1) erforderlich, ein Fowler-Nordheim-Tunnelungsvorgang ist für Schreibvorgang (2) erforderlich, und ein Fowler-Nordheim-Tunnelungsvorgang ist für Schreibvorgang (3) erforderlich. Im Durchschnitt ist ein Fowler-Nordheim-Tunnelungsvorgang pro Schreibvorgang erforderlich (d. h. vier Fowler-Nordheim-Tunnelungsvorgänge/4 Schreibvorgänge).
Im Unterschied dazu ist beim Durchführen von Schreibvorgängen in die nichtflüchtige Speicherzelle 200 ein Fowler-Nordheim-Tunnelungsvorgang für Schreibvorgang (2) erforderlich, und ein Fowler-Nordheim-Tunnelungsvorgang ist für Schreibvorgang (3) erforderlich. Im Durchschnitt ist nur ein halber Fowler-Nordheim-Tunnelungsvorgang pro Schreibvorgang erforderlich (d. h. 2 Fowler-Nordheim-Tunnelungvorgänge/4 Schreibvorgänge).
5 ist ein Schaltbild, das die Spannungen darstellt, die an das nichtflüchtige Speichersystem 20 während eines Lesevorgangs angelegt werden. Die Gate-Anschlüsse von Zugriffstransistoren 210–217 und die Gate-Anschlüsse von Source-Auswähltransistoren 230–237 sind so gekoppelt, dass sie eine Spannung empfangen, die der Speisespannung V_DD von ungefähr 1,8 bis 5 Volt gleich ist (d. h. WL = SS = V_DD). Die Steuer-Gate-Anschlüsse nichtflüchtiger Speichertransistoren 220–227 sind so gekoppelt, dass sie eine niedrige Steuer-Gate-Spannung CO von 0 Volt empfangen. Die gemeinsame Source-Leitung 260 ist ebenfalls so konfiguriert, dass sie eine niedrige gemeinsame Source-Spannung CS von 0 Volt empfängt. Eine Lesespannung V_R von ungefähr 1 Volt wird an Bitleitungen 240–247 angelegt. Unter diesen Bedingungen messen Strommessschaltungen (nicht dargestellt), die mit Bitleitungen 240–247 gekoppelt sind, die durch die nichtflüchtigen Speicherzellen 220–227 fließenden Ströme, um die in diesen Zellen gespeicherten Datenwerte zu identifizieren. Bei den beschriebenen Beispielen weisen nichtflüchtige Speicherzellen in dem programmierten Zustand einen höheren Lesestromfluss auf als nichtflüchtige Speicherzellen in dem gelöschten Zustand. Es ist anzumerken, dass in einer Ausführungsform die Steuer-Gate-Spannung CG während eines Lesevorgangs in Abhängigkeit von der Dotierung der Zellen und anderen Design-Variablen einen Wert zwischen 0 Volt und der Speisespannung V_DD haben kann.
Obwohl die vorliegende Erfindung in Verbindung mit speziellen Ausführungsformen und Beispielen beschrieben worden ist, versteht sich, dass die vorliegende Erfindung bei verschiedenen Ausführungsformen und Beispielen eingesetzt werden kann. Beispielsweise versteht sich, dass, obwohl die vorliegende Erfindung in Verbindung mit einem Byte-Pegel-Schreibvorgang beschrieben worden ist, die Prinzipien der vorliegenden Erfindung auf Datenelemente angewendet werden können, die andere Breiten haben. Beispielsweise kann die vorliegende Erfindung so modifiziert werden, dass sie Schreibvorgänge auf Seitenebene implementiert. Daher wird die Erfindung nur durch die folgenden Patentansprüche eingeschränkt.
Zusammenfassung
Nichtflüchtiger Speicher mit hoher Zuverlässigkeit
Ein nichtflüchtiges Speichersystem enthält eine Gruppe nichtflüchtiger Speicherzellen, die jeweils einen nichtflüchtigen Speichertransistor, einen Zugriffstransistor, der den nichtflüchtigen Speichertransistor mit einer entsprechenden Bitleitung koppelt, und einen Source-Auswähltransistor enthalten, der den nichtflüchtigen Speichertransistor mit einem gemeinsamen Source-Anschluss koppelt. Die nichtflüchtigen Speicherzellen werden mit einem Zweiphasenvorgang beschrieben, der eine Löschphase und eine Programmierphase einschließt. Eine gemeinsame Gruppe von Bitleitungsspannungen wird während der Lösch- und der Programmierphase an die Bitleitungen angelegt. Während der Lösch- und der Programmierphase werden die Zugriffstransistoren angeschaltet und die Source-Auswähltransistoren ausgeschaltet. Eine erste Steuerspannung wird während der Löschphase an die Steuer-Gate-Anschlüsse der nichtflüchtigen Speichertransistoren angelegt, und eine zweite Steuerspannung wird während der Programmierphase an die Steuer-Gate-Anschlüsse der nichtflüchtigen Speichertransistoren angelegt. Unter diesen Bedingungen wird die durchschnittlich erforderlich Anzahl von Fowler-Nordheim-Tunnelungsvorgängen reduziert.

Claims

Nichtflüchtiges Speichersystem, das umfasst: eine Gruppe von Bitleitungen; eine Gruppe nichtflüchtiger Speicherzellen, die jeweils mit einem gemeinsamen Source-Anschluss gekoppelt sind und jeweils enthalten: einen nichtflüchtigen Speichertransistor mit einem Steuer-Gate-Anschluss; einen Zugriffstransistor mit einem Gate-Anschluss, wobei der Zugriffstransistor zwischen den nichtflüchtigen Speichertransistor und eine entsprechende der Bitleitungen geschaltet ist; und einen Source-Auswähltransistor mit einem Gate-Anschluss, wobei der Source-Auswähltransistor zwischen den nichtflüchtigen Speichertransistor und den gemeinsamen Source-Anschluss geschaltet ist; eine Wortleitung, die mit dem Gate-Anschluss jedes Zugriffstransistors in der Gruppe nichtflüchtiger Speicherzellen gekoppelt ist; eine Steuer-Gate-Leitung, die mit dem Steuer-Gate-Anschluss jedes nichtflüchtigen Speichertransistors in der Gruppe nichtflüchtiger Speicherzellen gekoppelt ist; und eine Source-Auswählleitung, die mit dem Gate-Anschluss jedes Source-Auswähltransistors in der Gruppe nichtflüchtiger Speicherzellen gekoppelt ist.
Nichtflüchtiges Speichersystem nach Anspruch 1, das des Weiteren eine Einrichtung zum Durchführen eines Zweiphasen-Schreibvorgangs an der Gruppe nichtflüchtiger Speicherzellen umfasst, wobei der Zweiphasen-Schreibvorgang eine Löschphase und eine Programmierphase einschließt.
Nichtflüchtiges Speichersystem nach Anspruch 2, wobei die Einrichtung zum Durchführen des Zweiphasen-Schreibvorgangs eine Einrichtung umfasst, mit der sowohl während der Löschphase als auch der Programmierphase eine gemeinsame Gruppe von Bitleitungsspannungen an die Gruppe von Bitleitungen angelegt wird.
Nichtflüchtiges Speichersystem nach Anspruch 3, wobei die Einrichtung zum Durchführen des Zweiphasen-Schreibvorgangs des Weiteren eine Einrichtung umfasst, mit der während der Löschphase eine erste Steuerspannung an die Steuer-Gate-Leitung und während der Programmierphase eine zweite Steuerspannung an die Steuer-Gate-Leitung angelegt wird, wobei sich die erste Steuerspannung von der zweiten Steuerspannung unterscheidet.
Nichtflüchtiges Speichersystem nach Anspruch 4, wobei die Einrichtung zum Durchführen des Zweiphasen-Schreibvorgangs des Weiteren eine Einrichtung umfasst, mit der sowohl während der Löschphase als auch der Programmierphase eine gemeinsame Wortleitungsspannung an die Wortleitung angelegt wird.
Nichtflüchtiges Speichersystem nach Anspruch 5, wobei die Einrichtung zum Durchführen des Zweiphasen-Schreibvorgangs des Weiteren eine Einrichtung umfasst, mit der sowohl während der Löschphase als auch während der Programmierphase eine gemeinsame Source-Auswählspannung an die Source-Auswahlleitung angelegt wird.
Nichtflüchtiges Speichersystem nach Anspruch 2, wobei die Einrichtung zum Durchführen des Zweiphasen-Schreibvorgangs eine Einrichtung, mit der während der Löschphase Fowler-Nordheim-Tunnelung in einer ersten Teilgruppe der Gruppe nichtflüchtiger Speicherzellen induziert wird, und eine Einrichtung umfasst, mit der während der entsprechenden Programmierphase Fowler-Nordheim-Tunnelung in einer zweiten Teilgruppe der Gruppe nichtflüchtiger Speicherzellen induziert wird, wobei die erste und die zweite Teilgruppe einander ausschließen.
Nichtflüchtiges Speichersystem nach Anspruch 7, wobei die Einrichtung zum Durchführen des Zweiphasen-Schreibvorgangs Fowler-Nordheim-Tunnelung in einer dritten Teilgruppe der Gruppe nichtflüchtiger Speicherzellen sowohl während der Löschphase als auch während der entsprechenden Programmierphase unterdrückt.
Nichtflüchtiges Speichersystem nach Anspruch 8, wobei die erste, die zweite und die dritte Teilgruppe einander ausschließen und alle nichtflüchtigen Speicherzellen in der Gruppe nichtflüchtiger Speicherzellen einschließen.
Nichtflüchtiges Speichersystem nach Anspruch 1, wobei jeder Zugriffstransistor, jeder nichtflüchtige Speichertransistor und jeder Source-Auswähltransistor eine n-Kanal-Vorrichtung ist.
Verfahren zum Betreiben eines nichtflüchtigen Speichersystems, das umfasst: Durchführen eines Zweiphasen-Schreibvorgangs an einer Gruppe nichtflüchtiger Speicherzellen mit einer entsprechenden Gruppe von Bitleitungen, wobei der Zweiphasen-Schreibvorgang eine Löschphase und eine entsprechende Programmierphase einschließt; und Anlegen einer gemeinsamen Gruppe von Bitleitungsspannungen an die Gruppe von Bitleitungen sowohl während der Löschphase als auch der entsprechenden Programmierphase.
Verfahren nach Anspruch 11, das des Weiteren umfasst: Anlegen einer ersten Steuerspannung an Steuer-Gate-Anschlüsse nichtflüchtiger Speichertransistoren in der Gruppe nichtflüchtiger Speicherzellen während der Löschphase; und Anlegen einer zweiten Steuerspannung, die sich von der ersten Steuerspannung unterscheidet, an Steuer-Gate-Anschlüsse der nichtflüchtigen Speichertransistoren in der Gruppe nichtflüchtiger Speicherzellen während der entsprechenden Programmierphase.
Verfahren nach Anspruch 12, das des Weiteren Anlegen einer gemeinsamen Wortleitungsspannung an Gate-Anschlüsse von Zugriffstransistoren in der Gruppe nichtflüchtiger Speicherzellen sowohl während der Löschphase als auch der entsprechenden Programmierphase umfasst, wobei die Zugriffstransistoren entsprechende nichtflüchtige Speichertransistoren mit der Gruppe von Bitleitungen koppeln.
Verfahren nach Anspruch 13, das des Weiteren Anlegen einer gemeinsamen Source-Auswählspannung an Gate-Anschlüsse von Source-Auswähltransistoren in der Gruppe nichtflüchtiger Speicherzellen sowohl während der Löschphase als auch der entsprechenden Programmierphase umfasst, wobei die Source-Auswähltransistoren entsprechende nichtflüchtige Speichertransistoren mit einer gemeinsamen Quelle koppeln.
Verfahren nach Anspruch 11, das des Weiteren umfasst: Induzieren von Fowler-Nordheim-Tunnelung in einer ersten Teilgruppe der Gruppe nichtflüchtiger Speicherzellen während der Löschphase; und Induzieren von Fowler-Nordheim-Tunnelung in einer zweiten Teilgruppe der Gruppe nichtflüchtiger Speicherzellen während der entsprechenden Programmierphase, wobei die erste und die zweite Teilgruppe einander ausschließen.
Verfahren nach Anspruch 15, das des Weiteren Unterdrücken von Fowler-Nordheim-Tunnelung in einer dritten Teilgruppe der Gruppe nichtflüchtiger Speicherzellen sowohl während der Löschphase als auch der entsprechenden Programmierphase umfasst.
Verfahren nach Anspruch 16, wobei die erste, die zweite und die dritte Teilgruppe einander ausschließen und alle nichtflüchtigen Speicherzellen in der Gruppe nichtflüchtiger Speicherzellen einschließen.