CN101689397B - 具有高可靠性的非易失存储器 - Google Patents

具有高可靠性的非易失存储器 Download PDF

Info

Publication number
CN101689397B
CN101689397B CN200880021735.5A CN200880021735A CN101689397B CN 101689397 B CN101689397 B CN 101689397B CN 200880021735 A CN200880021735 A CN 200880021735A CN 101689397 B CN101689397 B CN 101689397B
Authority
CN
China
Prior art keywords
group
volatile memory
memory cells
transistor
nonvolatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200880021735.5A
Other languages
English (en)
Other versions
CN101689397A (zh
Inventor
A·P·科斯敏
S·S·乔治斯卡
G·斯马然多尤
A·M·塔切
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN101689397A publication Critical patent/CN101689397A/zh
Application granted granted Critical
Publication of CN101689397B publication Critical patent/CN101689397B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种非易失存储器(NVM)系统包括一组NVM单元，每个NVM单元包括：NVM晶体管；将NVM晶体管耦接到相应位线的存取晶体管；和将NVM晶体管耦接到公共源的源极选择晶体管。以包括擦除阶段和编程阶段的两阶段操作来写NVM单元。在擦除和编程阶段期间，给位线施加一组公共位线电压。在擦除和编程阶段期间，存取晶体管导通并且源极选择晶体管截止。在擦除阶段期间，将第一控制电压施加到NVM晶体管的控制栅极，并且在编程阶段期间，将第二控制电压施加到NVM晶体管的控制栅极。在这些状态下，减少了Fowler-Nordheim隧穿操作的平均所需次数。

Description

具有高可靠性的非易失存储器
相关申请
本发明涉及并且要求A.Peter Cosmin、Sorin S.Georgescu、George Smarandoiu和Adrian M.Tache于2007年5月25日提交的序列号为No.60/940,376的美国临时专利申请的优先权。
技术领域
本发明涉及在重复写操作方面表现出高可靠性和持久性的非易失存储器。
背景技术
图1是示出了传统非易失存储器阵列的一部分10的电路图，其中该部分10存储8位字节。非易失存储器阵列部分10包括非易失存储器单元100-107、位线130-137、字节选择晶体管140、字线150和公共源线160。非易失存储器单元100-107包括n沟道存取晶体管110-117和n沟道非易失存储器晶体管120-127。非易失存储器晶体管120-127中的每一个包括用于以本领域的普通技术人员公知的方式存储电荷的浮置栅极。如此处所述，当非易失存储器晶体管的浮置栅极存储大量负电荷时，非易失存储器晶体管被称为处于擦除状态。相反，当非易失存储器晶体管的浮置栅极存储中性或正电荷时，非易失存储器晶体管被称为处于编程状态。处于擦除状态的非易失存储器晶体管具有比处于编程状态的非易失存储器晶体管高的阈值电压。应当理解，在其它实施例中可以颠倒对擦除状态和编程状态的约定。
存取晶体管110-117的漏极分别耦接到位线130-137。存取晶体管110-117的源极分别耦接到非易失存储器晶体管120-127的漏极。字线150耦接到存取晶体管110-117的栅极，并且还耦接到字节选择晶体管140的栅极。非易失存储器晶体管120-127的源极连接到公共源线160。位线130-137上的位线信号被分别标记为b0-b7。字节选择信号BSEL被施加到字节选择晶体管140的源极。字线信号(WL)和公共源信号(CS)分别被施加到字线150和公共源线160。
使用两阶段处理将8位数据字节写到非易失存储器单元100-107，该两阶段处理包括擦除阶段和跟在其后的编程阶段。下面描述这个两阶段处理。
首先，在擦除阶段期间初始擦除所有非易失存储器单元100-107。如下执行擦除阶段。字节选择信号BSEL和字线信号WL中的每一个被控制为具有高电压(例如，15伏特)。所有的位线信号b0-b7被控制为具有低电压(例如，0伏特)。公共源线160保持为浮置状态。在这些状态下，字节选择晶体管140导通，从而使高电压字节选择信号BSEL被施加到非易失存储器晶体管120-127的控制栅极。高电压字线信号WL使得存取晶体管110-117导通，从而使非易失存储器晶体管120-127的漏极被下拉到低位线电压(例如，0伏特)。在这些状态下，利用Fowler-Nordheim隧穿可将电子注入非易失存储器晶体管120-127的浮置栅极。更具体地，电子被注入在擦除阶段开始时最初不处于擦除状态的非易失存储器晶体管120-127的浮置栅极。在擦除阶段开始时最初处于擦除状态的非易失存储器晶体管120-127的浮置栅极保持为擦除状态(由于在先前的操作过程中，这些浮置栅极先前被注入了电子)。
在擦除阶段的结尾，所有非易失存储器晶体管120-127的浮置栅极处于擦除状态，其中这些浮置栅极中的每一个存储负电荷，这使得相关联的非易失存储器晶体管表现出相对高的阈值电压。在这些状态下，非易失存储器单元100-107中的每一个被称为存储着逻辑“1”数据位。
在所有非易失存储器单元100-107已被擦除以便存储逻辑“1”值之后，执行编程阶段。在编程阶段期间，从将要存储逻辑“0”值的非易失存储器晶体管120-127的浮置栅极中去除电子。例如，将如下所述在非易失存储器晶体管120和121中存储逻辑“0”位。控制字线信号WL和位线信号b0和b1中的每一个，以便使它们具有高电压(例如，15伏特)。控制字节选择信号BSEL和位线信号b2-b7，以便使它们具有低电压(例如，0伏特)。公共源线160保持为浮置状态。在这些状态下，字节选择晶体管140导通，从而将低电压字节选择信号BSEL施加于非易失存储器晶体管120到127的控制栅极。高电压字线信号WL使得存取晶体管110-117导通，从而将非易失存储器晶体管120到127的漏极拉至相关联的位线电压。因此，非易失存储器晶体管120和121的漏极被上拉到高位线电压(例如，15伏特)，而非易失存储器晶体管122到127的漏极被下拉到低位线电压(例如，0伏特)。在这些状态下，借助于Fowler-Nordheim隧穿从非易失存储器晶体管120和121的浮置栅极中去除电子。结果，非易失存储器晶体管120和121的阈值电压被减小，有效地对非易失存储器单元100和101编程。
由于非易失存储器晶体管120到127的控制栅极和漏极两者被保持为相同的电压(例如，0伏特)，因此在编程阶段存储在这些非易失存储器晶体管120到127的浮置栅极上的电荷不会改变。结果，相关联的非易失存储器单元102-107保持在擦除状态(即，存储逻辑“1”数据位)。
在非易失存储器晶体管120-127失效(即，不再能够被编程或擦除)之前，仅可执行有限次的Fowler-Nordheim隧穿。通常以在失效之前可被执行的存取周期的数目度量非易失存储器晶体管120-127的持久性。将数据写到非易失存储器单元100-107的上述方法不利地需要(平均来说)大量的Fowler-Nordheim隧穿操作，从而导致相对低的单元持久性。
某些应用需要向非易失存储器阵列部分10反复地写相同的数据。例如，监视系统可能需要将数据周期地写到非易失存储器阵列部分10。即使数据保持不变，每个连续的写操作将给存储逻辑“0”数据值的非易失存储器单元100-107带来“磨损”。由于将逻辑“0”数据值写到已经存储了逻辑“0”数据值的非易失存储器晶体管在写操作的擦除阶段需要第一次Fowler-Nordheim隧穿操作，并且在写操作的编程阶段期间需要第二次Fowler-Nordheim隧穿操作，因此发生这种磨损。
因此，希望具有一种能够反复重写相同的数据值而不会降低非易失存储器系统的持久性的非易失存储器系统。
如上所述，非易失存储器阵列部分10需要控制电路，以便在写操作的擦除阶段和编程阶段之间修改位线电压b0-b7。该控制电路必须最初在擦除阶段期间将位线电压b0-b7全部设置为低，并且随后在编程阶段期间使与被编程为存储逻辑“0”数据值的非易失存储器单元相关联的位线电压b0-b7增加。该控制电路不利地增加了非易失存储器阵列部分10的复杂度。该控制电路还会增加非易失存储器阵列部分10所需的写周期时间。
因此，希望具有一种能够在写操作的擦除阶段和编程阶段响应于相同的位线电压而操作的非易失存储器系统。
发明内容
因此，本发明提供了一种包括多个非易失存储器单元的非易失存储器系统。这些非易失存储器单元中的每一个包括非易失存储器晶体管、将所述非易失存储器晶体管耦接到相应位线的存取晶体管、以及将所述非易失存储器晶体管耦接到公共源的源极选择晶体管。通过包括擦除阶段和编程阶段的两阶段操作来写所述非易失存储器单元。在擦除阶段和编程阶段两者期间，存取晶体管导通，从而将非易失存储器晶体管耦接到相应位线。在擦除阶段和编程阶段两者期间源极选择晶体管截止，此时公共源保持为浮置。
在擦除阶段和编程阶段两者期间，一组公共位线电压被施加到所述位线，从而不必在擦除和编程阶段之间切换所述位线电压。在擦除阶段期间，擦除电压被施加到所述非易失存储器晶体管的控制栅极，并且在所述编程阶段期间，与所述擦除电压不同的编程电压被施加到所述非易失存储器晶体管的控制栅极。在擦除阶段期间，可以在非易失存储器晶体管的第一子集中引发Fowler-Nordheim隧穿。在编程阶段期间，可以在非易失存储器晶体管的第二子集中引发Fowler-Nordheim隧穿，其中所述第一子集和所述第二子集互斥。可以在擦除阶段和编程阶段两者期间禁止所述非易失存储器晶体管的第三子集中的Fowler-Nordheim隧穿，其中所述第一子集、第二子集和第三子集互斥，并且包括经历所述两阶段操作的所有所述非易失存储器晶体管。这种两阶段写操作可以将Fowler-Nordheim隧穿操作的平均预期数目减半，从而延长预期的单元持久性。
根据下面的描述和图示，将会更完整地理解本发明。
附图说明
图1是传统非易失存储器阵列的一部分的电路图。
图2是根据本发明的一个实施例的非易失存储器阵列的一部分的电路图。
图3是图2的非易失存储器系统的电路图，其包括根据本发明的一个实施例的用于实现写操作的擦除阶段的电压。
图4是图2的非易失存储器系统的电路图，其包括根据本发明的一个实施例的用于实现写操作的编程阶段的电压。
图5是图2的非易失存储器系统的电路图，其包括根据本发明的一个实施例的用于实现读操作的电压。
具体实施方式
图2是根据本发明的一个实施例的非易失存储器系统的一部分20的电路图，其中这个部分20存储一个8位字节。非易失存储器部分20包括非易失存储器单元200-207、位线240-247、字线250、控制栅极线251、源极选择线252和公共源线260。非易失存储器单元200-207包括n沟道存取晶体管210-217、n沟道非易失存储器晶体管220-227和n沟道源极选择晶体管230-237。非易失存储器晶体管220-227中的每一个包括用于以本领域普通技术人员公知的方式存储电荷的浮置栅极。应当理解，在本发明的其它实施例中，可以扩展非易失存储器部分20，以便创建具有附加行和/或列的阵列。
存取晶体管210-217的漏极分别耦接到位线240-247。存取晶体管210-217的源极分别耦接到非易失存储器晶体管220-227的漏极。非易失存储器晶体管220-227的源极分别连接到源极选择晶体管230-237的漏极。源极选择晶体管230-237的源极共同耦接到公共源线260。字线250耦接到存取晶体管210-217的栅极；控制栅极线251耦接到非易失存储器晶体管220-227的控制栅极；并且源极选择线252耦接到源极选择晶体管230-237的栅极。
可以使用下面描述的两阶段处理将8位数据字节写到非易失存储器单元200-207。这个两阶段写操作包括擦除阶段和编程阶段。虽然擦除操作被描述为在编程操作之前执行，在其它实施例中，可以在擦除操作之前执行编程操作。
在写操作的擦除阶段和编程阶段两者期间，大约15伏特的字线电压(WL)被施加到字线250，并且大约0伏特的源极选择电压(SS)被施加到源极选择线252。在擦除阶段和编程阶段两者期间，公共源线260保持为浮置状态。
另外，在擦除阶段和编程阶段两者期间，表示要写到非易失存储器单元200-207中的所希望的数据值的位线电压B0-B7被施加到位线240-247。更具体地，大约15伏特的高电压被施加到与将存储逻辑“1”数据位的非易失存储器单元相关联的位线。相反地，大约0伏特的低电压被施加到与将存储逻辑“0”数据位的非易失存储器单元相关联的位线。在写操作的擦除和编程阶段之间，位线电压有利地不发生改变。结果，减少了写周期时间，并且简化了所需的控制电路。
通过施加到控制栅极线251上的控制栅极电压(CG)区分擦除阶段和编程阶段。因此，通过给控制栅极线251施加大约15伏特的高控制栅极电压(CG)执行擦除阶段，而通过给控制栅极线251施加大约0伏特的低控制栅极电压(CG)执行编程阶段。
图3是示出了由非易失存储器部分20执行的擦除阶段的一个例子的电路图。在这个例子中，逻辑“0”数据位将被写到非易失存储器单元200、202和205-207，并且非易失存储器单元201、203-204的状态将保持不变。因此，位线信号B0、B2、B5、B6和B7均具有0伏特的低电压，并且位线信号B1、B3和B4均具有15伏特的高电压。
高字线电压(WL＝15伏特)使得存取晶体管210-217导通，而低源极选择电压(SS＝0伏特)使得源极选择晶体管230-237截止。导通的存取晶体管210-217使得位线240-247上的电压B0-B7被分别施加到非易失存储器晶体管220-227的漏极上。因此，在所述的例子中，非易失存储器晶体管220、222、225、226和227的漏极被耦接成分别接收0伏特位线信号B0、B2、B5、B6和B7。类似地，非易失存储器晶体管221、223和224的漏极被耦接成分别接收15伏特位线信号B1、B3和B4。
如上所述，在擦除阶段期间，非易失存储器晶体管220-227的控制栅极被耦接成接收15伏特的高控制栅极电压CG。因此，在非易失存储器晶体管220、222、225、226和227中的每一个的控制栅极和漏极之间存在高电压(15伏特-0伏特)。该高电压足以引发使电子进入非易失存储器晶体管220、222、225、226和227的浮置栅极的Fowler-Nordheim隧穿(假设在擦除阶段开始时这些非易失存储器晶体管220、222、225、226和227最初不处于擦除状态)。注意Fowler-Nordheim隧穿机制是自我限制的。因此，在非易失存储器晶体管的浮置栅极中存储了一定数量的负电荷之后，隧穿过程将被禁止。因此，如果随后经受擦除操作，已被擦除的非易失存储器晶体管不会被进一步擦除。例如，如果非易失存储器晶体管220在上述擦除阶段之前处于擦除状态，这个非易失存储器晶体管220的状态(包括由这个晶体管的浮置栅极存储的电荷)将在擦除阶段之后保持为基本相同。注意，在这个例子中在非易失存储器晶体管220中不发生Fowler-Nordheim。结果，该擦除阶段不会显著影响非易失存储器单元220的持久性。
在擦除阶段的结尾，所有非易失存储器晶体管220、222、225、226和227的浮置栅极处于擦除状态，其中这些浮置栅极中的每一个存储负电荷，这使得相关联的非易失存储器晶体管220、222、225、226和227表现出相对高的阈值电压。在这些状态下，非易失存储器单元220、222、225、226和227中的每一个被称为存储逻辑“1”数据位。
如上所述，非易失存储器晶体管221、223和224的控制栅极和漏极被保持为大约15伏特的相同电压。结果，在所述的例子中，在这些非易失存储器晶体管221、223和224的控制栅极和漏极之间不存在显著的电压降。因此，在擦除阶段期间，非易失存储器晶体管221、223和224不被擦除。取而代之，这些非易失存储器晶体管221、223和224在擦除阶段期间保持其原始状态。
在已经完成擦除阶段之后，通过将控制栅极电压CG减小到0伏特来启动编程阶段。非易失存储器部分20的其它电压相对于擦除阶段保持不变。有利地，位线电压B0-B7在擦除操作和保持操作期间保持不变。
图4是示出了在当前例子的写操作的编程阶段期间施加到非易失存储器部分20的电压的电路图。
同样，高字线电压WL(15伏特)使得存取晶体管210-217导通，而低源极选择电压SS(0伏特)使得源极选择晶体管截止。导通的存取晶体管210-217使得位线电压B0-B7被分别施加到非易失存储器晶体管220-227的漏极。
由于非易失存储器晶体管220-227的控制栅极被耦接成接收0伏特的低控制栅极电压CG，因此在非易失存储器晶体管221、223和224中的每一个的控制栅极和漏极之间存在相对高的电压(0伏特-15伏特)。该高电压足以引发过量电子离开非易失存储器晶体管221、223和224的浮置栅极的Fowler-Nordheim隧穿(假设这些非易失存储器晶体管221、223和224在编程阶段开始时最初不处于编程状态)。
同样，由于Fowler-Nordheim隧穿机制是自我限制的，因此，在从非易失存储器晶体管的浮置栅极中去除了一定量的负电荷之后，隧穿处理将被禁止。因此，如果随后经历编程阶段，已被编程的非易失存储器晶体管不会被进一步编程。例如，如果非易失存储器晶体管221在上述编程阶段之前处于编程状态，这个非易失存储器晶体管221的状态(包括由这个晶体管的浮置栅极存储的电荷)将在编程阶段之后保持为基本相同。注意，在这个例子中在非易失存储器晶体管221中不发生Fowler-Nordheim。结果，该编程阶段不会显著影响非易失存储器单元221的持久性。
在编程阶段的结尾，所有非易失存储器晶体管221、223和224的浮置栅极处于编程状态，其中这些浮置栅极中的每一个存储中性或正电荷，这使得相关联的非易失存储器晶体管221、223和224表现出相对低的阈值电压。在这些状态下，非易失存储器晶单元221、223和224中的每一个被称为处于逻辑“0”数据位。
如上所述，在编程阶段期间，非易失存储器晶体管220、222、225、226和227的控制栅极和漏极均被保持为大约0伏特的电压。结果，在所述例子的编程阶段期间，非易失存储器晶体管220、222、225、226和227的控制栅极和漏极之间不存在显著的电压降。因此，在编程阶段期间非易失存储器晶体管220、222、225、226和227不被编程。取而代之，这些非易失存储器晶体管220、222、225、226和227在编程阶段期间保持其原始(擦除)状态。
如上所述，仅当将被写到存储器单元的数据值不同于存储在该存储器单元内的数据值时，本发明的非易失存储器单元内才发生Fowler-Nordheim隧穿。因此，如果将被写到这些存储器单元200-207的8位字节与已经存储在这些存储器单元200-207内的8位字节相同，则不在任何非易失存储器单元200-207中执行Fowler-Nordheim隧穿。因此，当重写相同数据时，使能非易失存储器部分20内的无限循环。
另外，非易失存储器单元200-207的平均持久性相对于传统非易失存储器单元100-107增加两倍，假设写到这些存储器单元的数据以随机方式改变。即，当对传统非易失存储器单元100-107执行随机写操作时，平均需要两倍的Fowler-Nordheim隧穿操作。这可被如下示出。存在对非易失存储器单元的四种可能的写操作：(1)当已经在非易失存储器单元中存储了逻辑“0”值时，对非易失存储器单元写逻辑“0”值；(2)当已经在非易失存储器单元中存储了逻辑“0”值时，对非易失存储器单元写逻辑“1”值；(3)当已经在非易失存储器单元中存储了逻辑“1”值时，对非易失存储器单元写逻辑“0”值；和(4)当已经在非易失存储器单元中存储了逻辑“1”值时，对非易失存储器单元写逻辑“1”值。
当对传统的非易失存储器单元100执行写操作时，写操作(1)需要两次Fowler-Nordheim隧穿操作，写操作(2)需要一次Fowler-Nordheim隧穿操作，并且写操作(3)需要一次Fowler-Nordheim隧穿操作。平均每个写操作需要一次Fowler-Nordheim隧穿操作(即，4次Fowler-Nordheim隧穿操作/4次写操作)。
相反，当执行到非易失存储器单元200的写操作时，写操作(2)需要一次Fowler-Nordheim隧穿操作，并且写操作(3)需要一次Fowler-Nordheim隧穿操作。每个写操作平均仅需要0.5次Fowler-Nordheim隧穿操作(即，2次Fowler-Nordheim隧穿操作/4次写操作)。
图5是示出了在读操作中施加到非易失存储器系统20的电压的电路图。存取晶体管210-217的栅极和源极选择晶体管230-237的栅极被耦接成接收等于大约1.8到5伏特VDD的电源电压的电压(即，WL＝SS＝VDD)。非易失存储器晶体管220-227的控制栅极被耦接成接收0伏特的低控制栅极电压CG。公共源线260还被配置为接收0伏特的低公共源电压CS。大约1伏特的读取电压VR被施加到位线240-247上。在这些状态下，耦接到位线240-247的电流感测电路(未示出)感测流过非易失存储器单元200-207的电流，以便识别存储在这些单元内的数据值。在描述的例子中，处于编程状态的非易失存储器单元表现出比处于擦除状态的非易失存储器单元更高的读取电流。注意在一个实施例中，取决于单元掺杂和其它设计变量，在读操作中控制栅极电压CG可以具有0伏特和VDD电源电压之间任意位置的值。
虽然已经结合特定实施例和例子描述了本发明，应当理解本发明可被应用于不同的实施例和例子。例如，虽然已经结合字节级写操作描述了本发明，应当理解本发明的概念可被应用于具有其它宽度的数据项。例如，可以修改本发明以便实现页级写操作。因此，仅由下列权利要求限制本发明。

Claims (14)

1.一种非易失存储器系统，包括：
一组位线；
一组非易失存储器单元，每个非易失存储器单元耦接到公共源，并且每个非易失存储器单元包括：
具有控制栅极的非易失存储器晶体管；
具有栅极的存取晶体管，其中所述存取晶体管耦接在所述非易失存储器晶体管和相应的一条位线之间；和
具有栅极的源极选择晶体管，其中所述源极选择晶体管耦接在所述非易失存储器晶体管和所述公共源之间；
耦接到所述一组非易失存储器单元内的每个存取晶体管的栅极的字线；
耦接到所述一组非易失存储器单元内的每个非易失存储器晶体管的控制栅极的控制栅极线；和
耦接到所述一组非易失存储器单元内的每个源极选择晶体管的栅极的源极选择线；以及
用于对所述一组非易失存储器单元执行两阶段写操作的装置，其中所述两阶段写操作包括擦除阶段和编程阶段，其中用于执行所述两阶段写操作的装置包括用于在擦除阶段和编程阶段两者期间将第一位线电压施加到所述一组位线中的第一子集的装置，以及用于在擦除阶段和编程阶段两者期间将不同于第一位线电压的第二位线电压施加到所述一组位线中的第二子集的装置。
2.如权利要求1的非易失存储器系统，其中用于执行所述两阶段写操作的装置还包括在擦除阶段期间将第一控制电压施加到所述控制栅极线、并且在编程阶段期间将第二控制电压施加到所述控制栅极线的装置，其中第一控制电压与第二控制电压不同。
3.如权利要求2的非易失存储器系统，其中用于执行所述两阶段写操作的装置还包括在擦除阶段和编程阶段两者期间将公共字线电压施加到所述字线的装置。
4.如权利要求3的非易失存储器系统，其中用于执行所述两阶段写操作的装置还包括在擦除阶段和编程阶段两者期间将公共源选择电压施加到所述源极选择线的装置。
5.如权利要求1的非易失存储器系统，其中存取晶体管、非易失存储器晶体管和源极选择晶体管均是n沟道器件。
6.一种非易失存储器系统，包括：
一组位线；
一组非易失存储器单元，每个非易失存储器单元耦接到公共源，并且每个非易失存储器单元包括：
具有控制栅极的非易失存储器晶体管；
具有栅极的存取晶体管，其中所述存取晶体管耦接在所述非易失存储器晶体管和相应的一条位线之间；和
具有栅极的源极选择晶体管，其中所述源极选择晶体管耦接在所述非易失存储器晶体管和所述公共源之间；
耦接到所述一组非易失存储器单元内的每个存取晶体管的栅极的字线；
耦接到所述一组非易失存储器单元内的每个非易失存储器晶体管的控制栅极的控制栅极线；和
耦接到所述一组非易失存储器单元内的每个源极选择晶体管的栅极的源极选择线；以及
用于对所述一组非易失存储器单元执行两阶段写操作的装置，其中所述两阶段写操作包括擦除阶段和编程阶段，其中用于执行所述两阶段写操作的装置包括用于在擦除阶段期间在所述一组非易失存储器单元的第一子集中引发Fowler-Nordheim隧穿的装置，和用于在相应的编程阶段期间，在所述一组非易失存储器单元的第二子集中引发Fowler-Nordheim隧穿的装置，其中所述第一子集和所述第二子集互斥。
7.如权利要求6的非易失存储器系统，其中用于执行所述两阶段写操作的装置在擦除阶段和相应的编程阶段两者期间禁止所述一组非易失存储器单元的第三子集中的Fowler-Nordheim隧穿。
8.如权利要求7的非易失存储器系统，其中所述第一子集、第二子集和第三子集互斥，并且包括所述一组非易失存储器单元中的所有非易失存储器单元。
9.一种操作非易失存储器系统的方法，包括以下步骤：
对具有相应一组位线的一组非易失存储器单元执行两阶段写操作，其中所述两阶段写操作包括擦除阶段和相应的编程阶段；
在擦除阶段和相应的编程阶段两者期间，将一组公共位线电压施加到所述一组位线；
在擦除阶段期间，将第一控制电压施加到所述一组非易失存储器单元中的非易失存储器晶体管的控制栅极；和
在相应的编程阶段期间，将与第一控制电压不同的第二控制电压施加到所述一组非易失存储器单元中的非易失存储器晶体管的控制栅极。
10.如权利要求9的方法，还包括在擦除阶段和相应的编程阶段两者期间给所述一组非易失存储器单元内的存取晶体管的栅极施加公共字线电压的步骤，其中所述存取晶体管将相应的非易失存储器晶体管耦接到所述一组位线。
11.如权利要求10的方法，还包括在擦除阶段和相应的编程阶段两者期间给所述一组非易失存储器单元内的源极选择晶体管的栅极施加公共源选择电压的步骤，其中所述源极选择晶体管将相应的非易失存储器晶体管耦接到公共源。
12.一种操作非易失存储器系统的方法，包括以下步骤：
对具有相应一组位线的一组非易失存储器单元执行两阶段写操作，其中所述两阶段写操作包括擦除阶段和相应的编程阶段；
在擦除阶段和相应的编程阶段两者期间，将一组公共位线电压施加到所述一组位线；
在擦除阶段期间，在所述一组非易失存储器单元的第一子集中引发Fowler-Nordheim隧穿；和
在相应的编程阶段期间，在所述一组非易失存储器单元的第二子集中引发Fowler-Nordheim隧穿，其中所述第一子集和所述第二子集互斥。
13.如权利要求12的方法，还包括在擦除阶段和相应的编程阶段两者期间禁止所述一组非易失存储器单元的第三子集中的Fowler-Nordheim隧穿的步骤。
14.如权利要求13的方法，其中所述第一子集、第二子集和第三子集互斥，并且包括所述一组非易失存储器单元中的所有非易失存储器单元。
CN200880021735.5A 2007-05-25 2008-05-23 具有高可靠性的非易失存储器 Expired - Fee Related CN101689397B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US94037607P 2007-05-25 2007-05-25
US60/940,376 2007-05-25
US12/106,777 2008-04-21
US12/106,777 US7830714B2 (en) 2007-05-25 2008-04-21 Non-volatile memory with high reliability
PCT/US2008/064798 WO2008148065A1 (en) 2007-05-25 2008-05-23 Non-volatile memory with high reliability

Publications (2)

Publication Number Publication Date
CN101689397A CN101689397A (zh) 2010-03-31
CN101689397B true CN101689397B (zh) 2014-12-24

Family

ID=40072245

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880021735.5A Expired - Fee Related CN101689397B (zh) 2007-05-25 2008-05-23 具有高可靠性的非易失存储器

Country Status (6)

Country Link
US (1) US7830714B2 (zh)
KR (1) KR101395583B1 (zh)
CN (1) CN101689397B (zh)
DE (1) DE112008001409T5 (zh)
HK (1) HK1139782A1 (zh)
WO (1) WO2008148065A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1397228B1 (it) * 2009-12-30 2013-01-04 St Microelectronics Srl Dispositivo di memoria con singolo transistore di selezione
IT1397227B1 (it) * 2009-12-30 2013-01-04 St Microelectronics Srl Dispositivo di memoria con programmazione e cancellazione basata su effetto fowler-nordheim
IT1397229B1 (it) * 2009-12-30 2013-01-04 St Microelectronics Srl Dispositivo di memoria ftp programmabile e cancellabile a livello di cella
US9990992B2 (en) * 2016-10-25 2018-06-05 Arm Ltd. Method, system and device for non-volatile memory device operation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6160739A (en) * 1999-04-16 2000-12-12 Sandisk Corporation Non-volatile memories with improved endurance and extended lifetime
US6232634B1 (en) * 1998-07-29 2001-05-15 Motorola, Inc. Non-volatile memory cell and method for manufacturing same
US6862223B1 (en) * 2002-07-05 2005-03-01 Aplus Flash Technology, Inc. Monolithic, combo nonvolatile memory allowing byte, page and block write with no disturb and divided-well in the cell array using a unified cell structure and technology with a new scheme of decoder and layout

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3844930B2 (ja) * 2000-02-09 2006-11-15 株式会社東芝 不揮発性半導体記憶装置
US6925008B2 (en) * 2001-09-29 2005-08-02 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device with a memory unit including not more than two memory cell transistors
US7369438B2 (en) * 2004-12-28 2008-05-06 Aplus Flash Technology, Inc. Combo memory design and technology for multiple-function java card, sim-card, bio-passport and bio-id card applications

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232634B1 (en) * 1998-07-29 2001-05-15 Motorola, Inc. Non-volatile memory cell and method for manufacturing same
US6160739A (en) * 1999-04-16 2000-12-12 Sandisk Corporation Non-volatile memories with improved endurance and extended lifetime
US6862223B1 (en) * 2002-07-05 2005-03-01 Aplus Flash Technology, Inc. Monolithic, combo nonvolatile memory allowing byte, page and block write with no disturb and divided-well in the cell array using a unified cell structure and technology with a new scheme of decoder and layout

Also Published As

Publication number Publication date
US20080291729A1 (en) 2008-11-27
CN101689397A (zh) 2010-03-31
WO2008148065A1 (en) 2008-12-04
US7830714B2 (en) 2010-11-09
KR101395583B1 (ko) 2014-05-16
KR20100028037A (ko) 2010-03-11
HK1139782A1 (zh) 2010-09-24
DE112008001409T5 (de) 2010-04-22

Similar Documents

Publication Publication Date Title
US8952720B2 (en) Reconfigurable integrated circuit device and writing method thereof
US9286982B2 (en) Flash memory system with EEPROM functionality
JP4511121B2 (ja) 不揮発性メモリのプログラム妨害および読み出し妨害を低減するための処理技法
US8331150B2 (en) Integrated SRAM and FLOTOX EEPROM memory device
US7539059B2 (en) Selective bit line precharging in non volatile memory
KR20010030062A (ko) 불휘발성 반도체 기억 장치
US7489557B2 (en) Methods for reducing write time in nonvolatile memory devices and related devices
US7522452B2 (en) Non-volatile semiconductor storage device
US9064586B2 (en) Non-volatile semiconductor storage device having controller configured to perform preliminary erase operation
US8477532B2 (en) Flash memory device configured to switch wordline and initialization voltages
US9099189B2 (en) Methods and devices for memory reads with precharged data lines
US20160133318A1 (en) High-speed readable semiconductor storage device
US20170221563A1 (en) Non-Volatile SRAM Memory Cell, and Non-Volatile Semiconductor Storage Device
CN101689397B (zh) 具有高可靠性的非易失存储器
US20060098492A1 (en) Erase-verifying method of NAND type flash memory device and NAND type flash memory device thereof
US7952935B2 (en) Nonvolatile memory device and program or verification method using the same
US10614879B2 (en) Extended write modes for non-volatile static random access memory architectures having word level switches
US6256702B1 (en) Nonvolatile memory device with extended storage and high reliability through writing the same data into two memory cells
WO2006059375A1 (ja) 半導体装置および半導体装置の制御方法
US7768837B2 (en) Flash memory device with write driver and bit line detecting driving circuits
US7672160B2 (en) 3-level non-volatile semiconductor memory devices and related methods
US20120140572A1 (en) Semiconductor memory device and method of operating the same
JP2009520311A (ja) 選択されていないセルの妨害を防止するための書き込み操作中のリカバリトランジスタの使用
CN101128884A (zh) 一次性可编程锁存器及方法
JPH10269793A (ja) 不揮発性メモリとその管理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1139782

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1139782

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141224

Termination date: 20210523