DE19882933B4 - Flash-Speicher-Unterteilung für Lese-während-Schreiboperationen - Google Patents

Flash-Speicher-Unterteilung für Lese-während-Schreiboperationen Download PDF

Info

Publication number
DE19882933B4
DE19882933B4 DE19882933T DE19882933T DE19882933B4 DE 19882933 B4 DE19882933 B4 DE 19882933B4 DE 19882933 T DE19882933 T DE 19882933T DE 19882933 T DE19882933 T DE 19882933T DE 19882933 B4 DE19882933 B4 DE 19882933B4
Authority
DE
Germany
Prior art keywords
flash memory
partition
read
memory device
sense amplifiers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19882933T
Other languages
English (en)
Other versions
DE19882933T1 (de
Inventor
Peter K. Auburn Hazen
Robert E. Shingle Springs Larsen
Ranjeet Folsom Alexis
Charles W. Folsom Brown
Sanjay Folsom Talreja
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE19882933T1 publication Critical patent/DE19882933T1/de
Application granted granted Critical
Publication of DE19882933B4 publication Critical patent/DE19882933B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/22—Nonvolatile memory in which reading can be carried out from one memory bank or array whilst a word or sector in another bank or array is being erased or programmed simultaneously

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

Flash-Speicherbauelement mit Flash-Speichermatrix (210–235; 305–320), einer Ladungspumpe (280; 360, 365, 380) zum Bereitstellen von Spannungspegeln, die zum Lesen, Schreiben oder Löschen der Speichermatrix benötigt werden, und mit Leseverstärkern (270; 350) zum Verstärken von zu schreibenden und gelesenen Signalen,
dadurch gekennzeichnet,
daß die Flash-Speichermatrix in mehrere Partitionen (210–235; 305–320) unterteilt ist, so daß bei einer Partition geschrieben, gelesen oder gelöscht werden kann, während bei einer anderen Partition gleichzeitig geschrieben, gelesen oder gelöscht wird,
daß die Ladungspumpe eine Mehrzahl von Spannungsausgängen aufweist, wobei jeder Spannungsausgang eine Spannung zum Lesen, Schreiben oder Löschen ausgeben kann, und
daß eine Mehrzahl von Leseverstärkern vorgesehen ist, wobei diese Mehrzahl eine erste Mehrzahl von Leseverstärkern, die jeweils gleichzeitig eine Leseoperation ausführen können, und wenigstens einen weiteren Leseverstärker zum jeweils gleichzeitigen Ausführen einer Lösch- oder Schreiboperation umfaßt.

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft Flash-Speicher, und insbesondere das Unterteilen von Flash-Speichern.
  • HINTERGRUND
  • Bei Flash-Speichereinrichtungen handelt es sich um einen Spezialtyp eines EEPROMs, der in Blöcken statt Byte für Byte gelöscht und beschrieben werden kann. Einige Anwendungen des Flash-Speichers umfassen einen eingebetteten Steuercode und Daten eines zellularen Telefons, so daß dieses, sofern erforderlich, leicht aktualisiert werden kann. Flash-Speicher können auch in Modems verwendet werden, da sie es dem Modemhersteller ermöglichen, neue Protokolle zu unterstützen, sobald sie zum Standard werden. Flash-Speicher können außerdem in Computern verwendet werden, um ein Basis-Ein/Ausgabe-System (BIOS) zur Verfügung zu stellen, welches aufgerüstet werden kann. Andere Anwendungen sind im Stand der Technik bekannt.
  • 1 zeigt eine bekannte Flash-Speichereinrichtung 100. Mit dem Speicher 110, in den Daten geschrieben werden, ist eine X-Decodiereinrichtung 160 und eine Y-Decodiereinrichtung 180 verbunden. Die X-Decodiereinrichtung 160 und die Y-Decodiereinrichtung 180 erlauben eine Adressierung der Zeilen und der Spalten des Speichers. Eine Benutzerschnittstelle 120 ist mit einem Prozessor verbunden, der den Zugriff auf den Speicher 110 steuert. Ein Statusregister 130 speichert den aktuellen Status – Schreiben, Lesen oder Löschen – des Speichers 110. Der Prozessor kennt den Status des Flash-Speichers über die Benutzerschnittstelle 120.
  • Mit dem Speicher 110 sind Leseverstärker 140 verbunden. Bei einer bekannten Implementierung werden die Leseverstärker verwendet, um Signale zum Schreiben in den Speicher 110 und zum Lesen aus diesem zu verstärken. Für eine in sechzehn Eingänge/Ausgänge (I/Os) unterteilte Zeile werden sechzehn Leseverstärker 140 zum Schreiben und Lesen verwendet, für jeden I/O einen. Eine Ladungspumpe 150 ist ferner in dem Flash-Speicher 100 enthalten. Die Ladungspumpe 150 wird verwendet, um die zum Lesen aus dem Speicher 110, zum Schreiben in diesen und zum Löschen benötigten Spannungspegel zur Verfügung zu stellen. Im allgemeinen werden bekannte Flash-Speichereinrichtungen in Blöcken gelöscht und beschrieben, die aus einer Untermenge des Speichers 110 bestehen. Es gibt einen einzigen Schaltungssatz, folglich kann ein Benutzer nicht in einen Block des Flash-Speichers schreiben, während er gleichzeitig einen anderen Block des Speichers löscht oder liest.
  • Bei manchen Anwendungen, die durch die Löschzeit (üblicherweise 250 bis 500 ms) für einen Flash-Speicherblock beschränkt sind, ist eine gleichzeitige Operation wünschenswert. Beispielsweise führt ein zellulares Telefon einen Code direkt vom Flash-Speicher aus. Es ist vorteilhaft, gleichzeitig einen anderen Speicherblock löschen zu können, um Platz für die Datenspeicherung wiederzugewinnen.
  • Eine bekannte Lösung für dieses Problem ist die Verwendung mehrerer Flash-Speichereinrichtungen. In diesem Fall kann in eine Einrichtung geschrieben werden, während die andere Einrichtung gelöscht wird. Dies hat zahlreiche Nachteile. Die mehreren Einrichtungen nehmen mehr Platz ein, da mehrere Hardware-Einrichtungen doppelt vorliegen. Ferner kann die Verwendung mehrerer Flash-Speichereinrichtungen mehr kosten, den Stromverbrauch erhöhen und die Zuverlässigkeit des Gesamtsystems verringern.
  • Aus der JP 05303897 A ist ferner eine nichtflüchtige Speichereinrichtung bekannt, die eine Mehrzahl von Unterteilungen aufweist. Jede Unterteilung kann zur gleichen Zeit wie die anderen Unterteilungen gelesen oder beschrieben werden.
    •
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung betrifft die Unterteilung einer Flash-Speichereinrichtung, um Lese-Während-Schreib-Operationen zu ermöglichen. Die Flash-Speichereinrichtung enthält mehrere Unterteilungen, wobei jede Unterteilung zur gleichen Zeit wie die anderen Unterteilungen gelesen, geschrieben oder gelöscht werden kann.
    •
  • Andere Merkmale und Vorteile der vorliegenden Erfindung werden anhand der zugehörigen Zeichnungen und der folgenden detaillierten Beschreibung deutlich.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die vorliegende Erfindung wird beispielhaft und nicht zur Beschränkung in den Figuren der zugehörigen Zeichnungen veranschaulicht, in den gleiche Bezugszeichen auf ähnliche Elemente hinweisen, und in denen:
  • 1 eine bekannte Flash-Speichereinrichtung zeigt.
  • 2 zeigt ein Ausführungsbeispiel einer mehrfach unterteilten Flash-Speichereinrichtung.
  • 3 zeigt ein Ausführungsbeispiel einer dreifach unterteilten Flash-Speichereinrichtung.
  • 4 zeigt ein Beispiel eines eine Flash-Speichereinrichtung verwendenden zellularen Telefons.
  • DETAILLIERTE BESCHREIBUNG
  • Es werden ein Verfahren und eine Einrichtung zum Unterteilen eines Flash-Speichers für Lese-Während-Schreibe-operationen beschrieben. Es ist ein gewünschter Vorteil der vorliegenden Erfindung, mit einer einzigen Flash-Speichereinrichtung gleichzeitige Lese- und/oder Schreib- und/oder Löschoperationen zu ermöglichen. Es ist ein weiterer gewünschter Vorteil der vorliegenden Erfindung, die Aktualisierung des auf einer Flash-Speichereinrichtung gespeicherten Codes zu ermöglichen, während der Code ausgeführt wird.
  • 2 zeigt eine mehrfach unterteilte Flash-Speichereinrichtung. Die Unterteilungen A 210, B 215, C 225, D 220, E 230, ... n – 1 235, n 235 sind dargestellt. Jede Unterteilung ist als physikalisch getrennte Einrichtung auf der Flash-Speichereinrichtung implementiert. Bei einem Ausführungsbeispiel ist jede Unterteilung auf einer anderen physikalischen Ebene implementiert. Jede Unterteilung 210, 215, 220, 225, 225, 230, 235 und 240 ist mit einer X-Decodiereinrichtung und einem Y-Selektor verbunden. Jeder Y-Selektor ist mit einer Y-Decodiereinrichtung 240 gekoppelt, welche die Y-Selektoren steuert. Bei einem alternativen Ausführungsbeispiel kann es mehrere Y-Decodiereinrichtungen 240 in dem System geben. Die X-Decodiereinrichtungen und die Y-Selektoren ermöglichen die Auswahl eines bestimmten Bereichs innerhalb des Flash-Speichers 200 für den Zugriff, welcher das Lesen, Schreiben oder Löschen umfaßt. Die Verwendung mehrerer X-Selektoren und Y-Decodiereinrichtungen ermöglicht den gleichzeitigen Zugriff auf mehr als einen Unterabschnitt des Flash-Speichers. Während die Unterteilung A gelöscht werden kann, kann die Unterteilung B beispielsweise gleichzeitig gelesen und in die Unterteilung C gleichzeitig geschrieben werden. Jede dieser Unterteilungen kann einen oder mehrere Blöcke enthalten, die einzeln gelöscht werden können. Beispielsweise kann in einen Speicher in der Unterteilung A geschrieben werden, während ein Speicherblock in der Unterteilung B gelöscht wird.
  • Eine Benutzerschnittstelle 250 ermöglicht einem Benutzer die Steuerung des Zugriffs auf den Flash-Speicher 200. Bei einem Ausführungsbeispiel ist die Benutzerschnittstelle 250 Teil des Flash-Speichers selbst. Bei einem alternativen Ausführungsbeispiel ist die Benutzerschnittstelle 250 auf einem anderen Chip angeordnet. Die Schnittstelle enthält eine Anzahl von Zustandsmaschinen, die zur Steuerung aller parallelen Schreiboperationen verwendet werden. Wenn es zwei parallele Schreiboperationen geben kann (beispielsweise Schreiben in den Datenblock während der Aktualisierung des Codes), gibt es zwei Zustandsmaschinen. Wenn es drei parallele Schreiboperationen geben kann, sind drei Zustandsmaschinen enthalten. Diese Zustandsmaschinen sind detaillierter in den gleichzeitig eingereichten verwandten Anmeldungen mit den Titeln "An Interface For a Read-While-Write Memory", Aktenzeichen US 09/002,691 und "A Read-While-Write Memory Including fewer Verify Sense Amplifiers Than Read Sense Amplifiers", Aktenzeichen US 09/002,645 beschrieben.
  • Statusregister sind mit der Benutzerschnittstelle 260 gekoppelt. Die Statusregister 260 zeigen den Status jeder Unterteilung an. Es gibt n Unterteilungen, und bei einem Ausführungsbeispiel gibt es n Statusregister 260. Der Status jeder Unterteilung ist einer der folgenden: Im Leerlauf, wird gelesen, wird hineingeschrieben oder wird gelöscht.
  • Leseverstärker 270 sind außerdem mit der Benutzerschnittstelle 250 gekoppelt. Die Leseverstärker werden bei den Lese-, Schreib- und Löschoperationen verwendet. Bei einem Ausführungsbeispiel wird die Anzahl der Leseverstärker 270 wie folgt bestimmt. Für einen 16 Bit breiten Flash-Speicher werden für jede parallel ausführbare Operation 16 Leseverstärker 270 benötigt. Wenn beispielsweise eine erste Unterteilung gelesen wird, während in eine zweite Unterteilung geschrieben wird, werden folglich 32 Leseverstärker 270 benötigt. Wenn zwei Unterteilungen parallel gelesen werden können, werden beispielsweise 32 Leseverstärker 270 zum Lesen benötigt. Die Anzahl der Leseverstärker 270 ist das Produkt aus der Breite der ausgegebenen Zeilen des Flash-Speichers (X) und der Anzahl der parallel ausführba ren Operationen (Y). Ein Ausführungsbeispiel mit einem dreifach unterteilten Flash-Speicher, bei dem beispielsweise eine Unterteilung gelesen werden kann, in eine andere Unterteilung geschrieben und eine dritte Unterteilung gelöscht werden kann, verwendet 3X Leseverstärker 270. Zum Löschen verwendete Leseverstärker 270 benötigen einen sehr geringen Prozentsatz der gesamten Löschzeit. In ähnlicher Weise benötigen die zum Schreiben verwendeten Leseverstärker 270 einen geringen Prozentsatz der gesamten Schreibzeit. Daher wird bei einem Ausführungsbeispiel ein einzelner Leseverstärker 270 für jede parallel ausführbare Schreiboperation und jede parallel ausführbare Löschoperation verwendet. Der Leseverstärker 270 wird zur Überprüfung jedes Bits beim Schreiben verwendet.
  • Zusätzlich können redundante Leseverstärker 270 für andere Operationen, beispielsweise einen redundanten Spaltenzugriff enthalten sein. Bei einem Ausführungsbeispiel sind für jede Lese- und/oder Schreiboperation zwei Redundanz-Leseverstärker 270 in dem Leseverstärkerblock 270 enthalten.
  • Ferner sind Ladungspumpen 280 in der Schaltung enthalten. Ladungspumpen 280 werden verwendet, um die Spannungspegel zum Lesen, Schreiben und Löschen einzustellen. Bei einem Ausführungsbeispiel beträgt der zum Löschen verwendete Spannungspegel ungefähr 10 Volt. Bei einem Ausführungsbeispiel beträgt der zum Lesen und Schreiben verwendete Spannungspegel ungefähr 7 Volt. Bei einem Ausführungsbeispiel wird eine einzige Ladungspumpe 280 verwendet, welche mehrere Anschlußleitungen hat, um einen parallelen Zugriff auf Unterteilungen zu ermöglichen. Alternativ können mehrere separate Ladungspumpen 280 verwendet werden, um die für den gleichzeitigen Zugriff auf verschiedene Unterteilungen benötigten Spannungspegel zur Verfügung zu stellen. Die Ladungspumpen 280 sind mit den Y-Selektoren jeder Unterteilung gekoppelt, um die Spannungspegel auf den ent sprechenden Pegel zum Lesen, Schreiben oder Löschen anzuheben.
  • Der in 2 dargestellte, mehrfach unterteilte Flash-Speicher kann für eine Reihe von Anwendungen verwendet werden. Die Anzahl der Unterteilungen hängt von der Funktion des Flash-Speichers ab. Beispielsweise ist in 3 eine dreifach unterteilte Flash-Speichereinrichtung dargestellt.
  • Ein Beispiel für die Verwendung einer dreifach unterteilten Flash-Speichereinrichtung sieht wie folgt aus: Eine erste Unterteilung kann zur Speicherung von Daten verwendet werden. Eine zweite Unterteilung kann zur Speicherung eines Codes verwendet werden, der von einer Einrichtung ausgeführt wird, welche die Flash-Speichereinrichtung enthält. Die dritte Unterteilung kann verwendet werden, um eine Aktualisierung des Codes zu ermöglichen. Wenn der Code sich beispielsweise als Folge einer Aktualisierung ändert, wird somit der neue Code in die dritte Unterteilung geschrieben, während der ursprüngliche Code in der zweiten Unterteilung gleichzeitig ausgeführt wird. Wenn der neue Code geschrieben und überprüft wurde, kann die dritte Unterteilung zur Unterteilung werden, die für den Code verwendet wird. Somit ist ein nahtloses Aktualisieren der Flash-Speichereinrichtungen möglich. Ein weiteres Beispiel für eine dreifach unterteilte Flash-Speichereinrichtung besteht darin, daß ein Code von einer ersten Unterteilung aus ausgeführt wird, während Daten in einer zweiten Unterteilung aktualisiert werden. Wenn die Codeausführung beispielsweise zu einer Aktualisierung von Daten führt, kann dies somit nahtlos geschehen.
  • 3 zeigt ein Ausführungsbeispiel einer dreifach unterteilten Flash-Speichereinrichtung. Die Unterteilung A 310, die Unterteilung B 315 und die Unterteilung C 320 weisen jeweils eine zugeordnete X-Decodiereinrichtung und Y-Auswahleinrichtung bzw. Selektor auf, und auf sie kann separat zugegriffen werden. Das in 3 gezeigte Layout entspricht einem Ausführungsbeispiel eines tatsächlichen Layouts einer Flash-Speichereinrichtung. Die X-Decodiereinrichtung 307 und die Y-Auswahleinrichtung 309 und 312 sind der Unterteilung A 305, 310 zugeordnet. Bei einem Ausführungsbeispiel wird die Unterteilung A 310 von den Y-Selektoren 309, 312 halbiert. Die Halbierung der Unterteilung A 310 dient Layoutzwecken, so daß ein erster Teil der Unterteilung A 310 mit der Unterteilung B ausgerichtet ist, während der andere Teil der Unterteilung A 305 mit der Unterteilung C ausgerichtet ist. Bei einem Ausführungsbeispiel optimiert die Teilung der Unterteilung A 310 die Leistung hinsichtlich der Lesegeschwindigkeit. Die Y-Selektoren 309 und 312 sind mit der Y-Decodiereinrichtung 325 gekoppelt. Ferner ist ein Statusregister 335 der Unterteilung A zugeordnet. Das Statusregister 335 zeigt den Status der Unterteilung A an – Leerlauf, wird hineingeschrieben, wird gelesen oder wird gelöscht. In ähnlicher Weise gibt es für die Unterteilung B eine X-Decodiereinrichtung 317, einen Y-Selektor 319 und ein Statusregister 340. Auch die Unterteilung C enthält eine X-Decodiereinrichtung 323, einen Y-Selektor 322 und ein Statusregister 345. Bei einem Ausführungsbeispiel ist eine einzige Benutzerschnittstelle 330 mit den Statusregistern 335, 340, 345 für alle Unterteilungen gekoppelt.
  • Leseverstärker 350 unterstützen alle Unterteilungen. Bei einem Ausführungsbeispiel beträgt die Anzahl der Leseverstärker achtzehn. Für eine eine Unterteilung betreffende Leseoperation werden sechzehn Leseverstärker 350 verwendet. Ein Leseverstärker wird für eine parallele Schreiboperation von einer Unterteilung verwendet. Die Schnittstelle enthält eine Anzahl von Zustandsmaschinen, die zur Steuerung aller parallelen Schreiboperation verwendet werden. Wenn es zwei parallele Schreiboperationen gibt (wenn in zwei Untertei lungen gleichzeitig geschrieben wird), gibt es folglich zwei Zustandsmaschinen.
  • Die Anzahl der Ladungspumpen 360 entspricht ebenfalls der Anzahl der parallelen Operationen. Bei einem anderen Ausführungsbeispiel entspricht die Anzahl der Anschlüsse an eine einzige Ladungspumpe 360 der Anzahl der parallelen Operationen. Jeder dieser Anschlüsse kann auf einem anderen Spannungspegel gehalten werden, was mehrere Operationen mit unterschiedlichen Spannungspegeln ermöglicht. Bei einem Ausführungsbeispiel ist ein separater Anschluß mit den jeder Unterteilung zugeordneten Decodiereinrichtungen gekoppelt. Somit ist ein erster Anschluß mit einer ersten Unterteilung gekoppelt, ein zweiter Anschluß mit einer zweiten Unterteilung usw. Somit gibt jeder Anschluß verschiedene Spannungspegel aus, die denjenigen Operationen entsprechen, die auf der Unterteilung ausgeführt werden können. Bei einem anderen Ausführungsbeispiel gibt ein erster Anschluß einen ersten Spannungspegel zum Schreiben aus, ein zweiter Anschluß gibt einen zweiten Spannungspegel zum Lesen aus und ein dritter Anschluß gibt einen dritten Spannungspegel zum Löschen aus. In diesem Fall koppeln Schalter die entsprechende Unterteilung mit dem für die auszuführende Operation passenden Anschluß.
  • 4 zeigt ein Beispiel eines eine Flash-Speichereinrichtung verwendenden zellularen Telefons. Das zellulare Telefon 410 enthält eine Flash-Speichereinrichtung 430. Obwohl die Flash-Speichereinrichtung 430 auf dem zellularen Telefon 410 dargestellt ist, ist es klar, daß die Flash-Speichereinrichtung 430 im allgemeinen von einer Aufnahme in dem Körper des zellularen Telefons 410 aufgenommen wird.
  • Das dargestellte zellulare Telefon 410 ist aktiv. Das heißt, es führt einen Code aus. Die Unterteilung 460, die den aktuell aktiven Code enthält, wird ausgeführt. Die Verwendung eines derartigen Codes ist im Stand der Technik bekannt. Eine andere Unterteilung 450 enthält Wähl- oder Sprachdaten. Beispielsweise kann das zellulare Telefon 410 eine Wählsteuereinrichtung oder ähnliche Daten in der Datenunterteilung 450 enthalten. Eine dritte Unterteilung 470 empfängt von außen einen neuen Code 440. Bei einem Ausführungsbeispiel kann die dritte Unterteilung aus der Ferne aktualisiert werden. Somit kann, während das zellulare Telefon aktiv ist, der Code in der Codeunterteilung 460 ausgeführt werden, während gleichzeitig ein neuer Code 440 in die neue Codeunterteilung 470 geschrieben wird und die Datenunterteilung 450 zum Abrufen von Wähldaten verwendet wird. Auf diese Weise erlaubt das zellulare Telefon eine nahtlose Aktualisierung seines Codes und eine gleichzeitige Aktualisierung und Verwendung des zellularen Telefons. Andere Anwendungen einer derartigen nahtlosen Codeaktualisierung können auf ähnliche Weise implementiert werden.
  • In der vorstehenden Beschreibung wurde die Erfindung unter Bezugnahme auf spezielle Ausführungsbeispiele beschrieben. Es ist jedoch klar, daß verschiedene Modifikationen und Änderungen vorgenommen werden können, ohne den breiteren Erfindungsgedanken und Schutzbereich der Erfindung zu verlassen. Die Beschreibung und die Zeichnungen dienen daher zur Veranschaulichung und nicht zur Einschränkung. Die vorliegende Erfindung sollte daher nicht als durch diese Ausführungsbeispiele und Beispiele beschränkt, sondern gemäß den folgenden Ansprüchen ausgelegt werden.

Claims (11)

  1. Flash-Speicherbauelement mit Flash-Speichermatrix (210–235; 305–320), einer Ladungspumpe (280; 360, 365, 380) zum Bereitstellen von Spannungspegeln, die zum Lesen, Schreiben oder Löschen der Speichermatrix benötigt werden, und mit Leseverstärkern (270; 350) zum Verstärken von zu schreibenden und gelesenen Signalen, dadurch gekennzeichnet, daß die Flash-Speichermatrix in mehrere Partitionen (210–235; 305–320) unterteilt ist, so daß bei einer Partition geschrieben, gelesen oder gelöscht werden kann, während bei einer anderen Partition gleichzeitig geschrieben, gelesen oder gelöscht wird, daß die Ladungspumpe eine Mehrzahl von Spannungsausgängen aufweist, wobei jeder Spannungsausgang eine Spannung zum Lesen, Schreiben oder Löschen ausgeben kann, und daß eine Mehrzahl von Leseverstärkern vorgesehen ist, wobei diese Mehrzahl eine erste Mehrzahl von Leseverstärkern, die jeweils gleichzeitig eine Leseoperation ausführen können, und wenigstens einen weiteren Leseverstärker zum jeweils gleichzeitigen Ausführen einer Lösch- oder Schreiboperation umfaßt.
  2. Flash-Speicherbauelement nach Anspruch 1, dadurch gekennzeichnet, daß eine Mehrzahl von x-Decodierern und eine Mehrzahl von y-Decodierern vorgesehen sind, wobei jeder x-Decodierer und jeder y-Decodierer jeweils einer Partition zugeordnet ist.
  3. Flash-Speicherbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die erste Mehrzahl von Leseverstärkern für jede parallel auszuführende Leseoperation jeweils eine Mehrzahl von Leseverstärkern umfaßt.
  4. Flash-Speicherbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die mehreren Spannungsausgänge der Ladungspumpe der Anzahl der mehreren Partitionen des Flash-Speicherbauelements entsprechen, wodurch jeweils eine Ausgangsspannung für jede Partition zur Verfügung gestellt wird.
  5. Flash-Speicherbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Ladungspumpe mehrere Ladungspumpen umfaßt, wobei jeweils eine Ladungspumpe für jede gleichzeitig lesbare, beschreibbare oder löschbare Partition vorgesehen ist, und die zugehörige Partition mit den Spannungspegeln versorgt.
  6. Flash-Speicherbauelement nach Anspruch 1, gekennzeichnet durch eine Mehrzahl von Statusregistern, deren Anzahl der Mehrzahl von Partitionen entspricht.
  7. Ein System mit einem Bus, einem mit dem Bus gekoppelten Prozessor und einem mit dem Bus gekoppelten und durch den Prozessor zugreifbaren Speicher, wobei der Speicher ein Flash-Speicherbauelement nach einem der Ansprüche 1 bis 6 aufweist.
  8. Verfahren zum gleichzeitigen Zugreifen und Löschen von Speicherbereichen eines Flash-Speichers, wobei der Flash-Speicher eine in drei Partitionen unterteilte Flash-Speichermatrix aufweist, wobei: auf eine erste Partition und/oder eine zweite Partition unter Verwendung einer ersten Mehrzahl von Leseverstärkern zugegriffen wird, und gleichzeitig eine dritte Partition unter Verwendung wenigstens eines weiteren Leseverstärkers gelöscht wird.
  9. Verfahren nach Anspruch 8, wobei der Schritt des Zugreifens ein Lesen aus oder ein Schreiben in die erste Partition und/oder die zweite Partition umfaßt.
  10. Verfahren nach Anspruch 8 oder 9, wobei der Schritt des Löschens das Anlegen eines ersten Spannungspegels an die dritte Partition umfaßt und wobei der Schritt des Zugreifens das Anlegen eines zweiten Spannungspegels an die erste bzw. zweite Partition umfaßt.
  11. Verfahren nach Anspruch 10, wobei der zweite Spannungspegel höher als der erste Spannungspegel ist.
DE19882933T 1998-01-05 1998-11-24 Flash-Speicher-Unterteilung für Lese-während-Schreiboperationen Expired - Fee Related DE19882933B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/002,649 1998-01-05
US09/002,649 US6088264A (en) 1998-01-05 1998-01-05 Flash memory partitioning for read-while-write operation
PCT/US1998/025217 WO1999035650A1 (en) 1998-01-05 1998-11-24 Flash memory partitioning for read-while-write operation

Publications (2)

Publication Number Publication Date
DE19882933T1 DE19882933T1 (de) 2001-01-18
DE19882933B4 true DE19882933B4 (de) 2006-05-18

Family

ID=21701801

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19882933T Expired - Fee Related DE19882933B4 (de) 1998-01-05 1998-11-24 Flash-Speicher-Unterteilung für Lese-während-Schreiboperationen

Country Status (9)

Country Link
US (1) US6088264A (de)
JP (1) JP4414087B2 (de)
KR (1) KR100388949B1 (de)
AU (1) AU1536899A (de)
DE (1) DE19882933B4 (de)
GB (1) GB2347767B (de)
HK (1) HK1027206A1 (de)
TW (1) TW455911B (de)
WO (1) WO1999035650A1 (de)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6345000B1 (en) 1997-04-16 2002-02-05 Sandisk Corporation Flash memory permitting simultaneous read/write and erase operations in a single memory array
US6591327B1 (en) * 1999-06-22 2003-07-08 Silicon Storage Technology, Inc. Flash memory with alterable erase sector size
EP1073064A1 (de) * 1999-07-30 2001-01-31 STMicroelectronics S.r.l. Nichtflüchtiger Speicher mit die funktioneller Fähigkeit von Inhaltsveränderung und gleichzeitig Burst- oder Seitenmoduslesung
US6407949B1 (en) * 1999-12-17 2002-06-18 Qualcomm, Incorporated Mobile communication device having integrated embedded flash and SRAM memory
US6662263B1 (en) 2000-03-03 2003-12-09 Multi Level Memory Technology Sectorless flash memory architecture
US6240040B1 (en) * 2000-03-15 2001-05-29 Advanced Micro Devices, Inc. Multiple bank simultaneous operation for a flash memory
US6851026B1 (en) * 2000-07-28 2005-02-01 Micron Technology, Inc. Synchronous flash memory with concurrent write and read operation
FR2809223A1 (fr) * 2000-05-17 2001-11-23 Schlumberger Systems & Service Effacement d'eeprom en temps masque
US6772273B1 (en) * 2000-06-29 2004-08-03 Intel Corporation Block-level read while write method and apparatus
US6748482B1 (en) 2000-09-27 2004-06-08 Intel Corporation Multiple non-contiguous block erase in flash memory
DE60118492T2 (de) * 2000-10-16 2006-09-28 Magneti Marelli Powertrain S.P.A. Steuergerät für einen Kraftfahrzeugmotor
US6931498B2 (en) * 2001-04-03 2005-08-16 Intel Corporation Status register architecture for flexible read-while-write device
US6584034B1 (en) 2001-04-23 2003-06-24 Aplus Flash Technology Inc. Flash memory array structure suitable for multiple simultaneous operations
US7062616B2 (en) * 2001-06-12 2006-06-13 Intel Corporation Implementing a dual partition flash with suspend/resume capabilities
JP3827540B2 (ja) * 2001-06-28 2006-09-27 シャープ株式会社 不揮発性半導体記憶装置および情報機器
US6628563B1 (en) 2001-07-09 2003-09-30 Aplus Flash Technology, Inc. Flash memory array for multiple simultaneous operations
US6614685B2 (en) 2001-08-09 2003-09-02 Multi Level Memory Technology Flash memory array partitioning architectures
US6781914B2 (en) 2001-08-23 2004-08-24 Winbond Electronics Corp. Flash memory having a flexible bank partition
US6741502B1 (en) * 2001-09-17 2004-05-25 Sandisk Corporation Background operation for memory cells
US7177197B2 (en) * 2001-09-17 2007-02-13 Sandisk Corporation Latched programming of memory and method
US7562208B1 (en) * 2002-02-07 2009-07-14 Network Appliance, Inc. Method and system to quarantine system software and configuration
EP1376608A1 (de) * 2002-06-28 2004-01-02 Cp8 Programmierverfahren in einem nichtflüchtigen Speicher und System zur Realisierung eines solchen Verfahrens
JP4101583B2 (ja) * 2002-08-08 2008-06-18 富士通株式会社 消去動作時間を短縮したフラッシュメモリ
CN100433194C (zh) * 2002-12-10 2008-11-12 华邦电子股份有限公司 具有弹性排区分区的闪存及形成方法
KR101107288B1 (ko) * 2003-12-17 2012-01-20 엘지전자 주식회사 다중 분할된 플래시 메모리 장치 및 분할된 메모리에데이터를 저장하기 위한 이중 저널링 저장방법
US7388789B2 (en) * 2005-08-31 2008-06-17 Micron Technology NAND memory device and programming methods
US7292473B2 (en) * 2005-09-07 2007-11-06 Freescale Semiconductor, Inc. Method and apparatus for programming/erasing a non-volatile memory
US7652922B2 (en) 2005-09-30 2010-01-26 Mosaid Technologies Incorporated Multiple independent serial link memory
US7562180B2 (en) 2006-03-28 2009-07-14 Nokia Corporation Method and device for reduced read latency of non-volatile memory
US7573744B2 (en) * 2006-09-29 2009-08-11 Kabushiki Kaisha Toshiba Semiconductor memory device having different capacity areas
JP4996277B2 (ja) 2007-02-09 2012-08-08 株式会社東芝 半導体記憶システム
US7613051B2 (en) * 2007-03-14 2009-11-03 Apple Inc. Interleaving charge pumps for programmable memories
EP2248130A1 (de) * 2008-02-19 2010-11-10 Rambus Inc. Mehrbank-flash-speicherarchitektur mit zuweisbaren betriebsmitteln
US9070453B2 (en) 2010-04-15 2015-06-30 Ramot At Tel Aviv University Ltd. Multiple programming of flash memory without erase
WO2011132245A1 (ja) * 2010-04-19 2011-10-27 パナソニック株式会社 コンテンツ受信端末、エキスポート再生方法、および記録媒体
KR20120015725A (ko) 2010-08-13 2012-02-22 삼성전자주식회사 전압 제어 방법 및 이를 이용한 메모리 장치
US9496046B1 (en) 2015-08-14 2016-11-15 Integrated Silicon Solution, Inc. High speed sequential read method for flash memory
KR102425259B1 (ko) 2015-11-27 2022-07-27 에스케이하이닉스 주식회사 비휘발성 메모리 장치, 반도체 장치 및 반도체 장치의 동작 방법
JP6753746B2 (ja) 2016-09-15 2020-09-09 キオクシア株式会社 半導体記憶装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05303897A (ja) * 1992-04-24 1993-11-16 Matsushita Electric Ind Co Ltd 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5245572A (en) * 1991-07-30 1993-09-14 Intel Corporation Floating gate nonvolatile memory with reading while writing capability
US5361227A (en) * 1991-12-19 1994-11-01 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and memory system using the same
KR960000619B1 (ko) * 1991-12-27 1996-01-10 후지쓰 가부시끼가이샤 일괄소거형의 불휘발성 반도체 기억장치 및 그의 구동제어회로
JP2865469B2 (ja) * 1992-01-24 1999-03-08 三菱電機株式会社 半導体メモリ装置
JP3105092B2 (ja) * 1992-10-06 2000-10-30 株式会社東芝 半導体メモリ装置
TW235363B (de) * 1993-01-25 1994-12-01 Hitachi Seisakusyo Kk
US5483486A (en) * 1994-10-19 1996-01-09 Intel Corporation Charge pump circuit for providing multiple output voltages for flash memory
JPH08263361A (ja) * 1995-03-23 1996-10-11 Mitsubishi Electric Corp フラッシュメモリカード
DE69520665T2 (de) * 1995-05-05 2001-08-30 St Microelectronics Srl Anordnung von nichtflüchtigen EEPROM,insbesondere Flash-EEPROM
EP0741387B1 (de) * 1995-05-05 2000-01-12 STMicroelectronics S.r.l. Nichtflüchtige Speicheranordnung mit Sektoren, deren Grösse und Anzahl bestimmbar sind
JP3153730B2 (ja) * 1995-05-16 2001-04-09 株式会社東芝 不揮発性半導体記憶装置
US5815434A (en) * 1995-09-29 1998-09-29 Intel Corporation Multiple writes per a single erase for a nonvolatile memory
US5796657A (en) * 1996-03-29 1998-08-18 Aplus Integrated Circuits, Inc. Flash memory with flexible erasing size from multi-byte to multi-block
US5732030A (en) * 1996-06-25 1998-03-24 Texas Instruments Incorporated Method and system for reduced column redundancy using a dual column select
US5867430A (en) * 1996-12-20 1999-02-02 Advanced Micro Devices Inc Bank architecture for a non-volatile memory enabling simultaneous reading and writing
US5917744A (en) * 1997-12-18 1999-06-29 Siemens Aktiengesellschaft Semiconductor memory having hierarchical bit line architecture with interleaved master bitlines

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05303897A (ja) * 1992-04-24 1993-11-16 Matsushita Electric Ind Co Ltd 半導体装置

Also Published As

Publication number Publication date
WO1999035650A1 (en) 1999-07-15
JP2002501276A (ja) 2002-01-15
AU1536899A (en) 1999-07-26
GB0014299D0 (en) 2000-08-02
KR20010024835A (ko) 2001-03-26
US6088264A (en) 2000-07-11
KR100388949B1 (ko) 2003-06-25
DE19882933T1 (de) 2001-01-18
HK1027206A1 (en) 2001-01-05
JP4414087B2 (ja) 2010-02-10
GB2347767B (en) 2002-03-27
GB2347767A (en) 2000-09-13
TW455911B (en) 2001-09-21

Similar Documents

Publication Publication Date Title
DE19882933B4 (de) Flash-Speicher-Unterteilung für Lese-während-Schreiboperationen
DE102005033165B4 (de) Nichtflüchtiges Speicherbauelement, Programmier- und Schreibverfahren
DE60030876T2 (de) Bereichsverwaltung eines nichtflüchtigen Speichers mit hoher Kapazität
DE60317347T2 (de) Speicherschaltung mit nichtflüchtigem ram und ram
DE69433320T2 (de) Ferngesteuerter rreprogrammierbarer programmspeicher fuer einen mikrokontroller
DE102005035084B4 (de) Speicherbauelemente und Programmierverfahren
DE102008011514B4 (de) Steuerschaltung einer Flash-Speichervorrichtung und Verfahren zum Betreiben der Flash-Speichervorrichtung
DE112005000866T5 (de) Verfahren und Systeme zur Erreichung einer hohen Schreibleistung in Multibit-Speichervorrichtungen
DE112010000955T5 (de) NAND-Flasharchitektur mit mehrstufiger Zeilendecodierung
DE3900798A1 (de) Verfahren zum loeschen und programmieren eines elektrisch loeschbaren und programmierbaren nur-lese-speichers
DE102008003055A1 (de) Flash-Speichervorrichtung und Verfahren zum Betreiben derselben
DE4000787A1 (de) Elektrischer, seitenweise loeschbarer und programmierbarer nurlesespeicher
DE60012081T2 (de) Nichtflüchtige Halbleiterspeicheranordnung, die eine Datenleseoperation während einer Datenschreib/lösch-Operation erlaubt
DE102010037064A1 (de) Nichtflüchtige Speichervorrichtung und -system sowie Verfahren des Programmierens einer nichtflüchtigen Speichervorrichtung
DE102006007023B3 (de) Halbleiterspeicher-Vorrichtung mit einer Wortleitungsansteuerung
DE2062228A1 (de) Datenverarbeitungssystem mit gleich zeitigem Zugriff auf mehrere Speicher stellen
DE102009033961A1 (de) Emulation eines einmal programmierbaren Speichers
DE102008003938A1 (de) Verfahren zum Scramblen von Adressendaten und Speichersystem
DE69819961T2 (de) Nichtflüchtige Halbleiterspeicheranordnung
DE3214117A1 (de) Elektronisches uebersetzungsgeraet mit erweitertem speicher
DE69829649T2 (de) Wiederprogrammierbare speichereinrichtung mit variablem seitenformat
DE602004012923T2 (de) Wortweise programmierbarer Flash-Speicher
DE102004018473A1 (de) Monolithische Lesen-beim-Schreiben-Flashspeicher-Vorrichtung
DE3900979C2 (de) Elektrisch lösch- und programmierbares Nur-Lese-Speicherbauelement
DE60037504T2 (de) Referenzzellenmatrixanordnung zum Datenlesen in einer nichtflüchtigen Speicheranordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee