-
Technisches
Gebiet
-
Die Erfindung betrifft einen nicht-flüchtigen Programmspeicher
einer integrierten Schaltung, der mit einer Mikrosteuereinheit in
einem einzigen Chip kombiniert ist.
-
Stand der
Technik
-
Ein-Chip-Mikrosteuereinheiten sind
seit über zehn
Jahren bekannt. Diese Bauelemente sind ein vollständiger Computer
auf einem Chip mit einer Zentralverarbeitungseinheit (CPU), einem
Direktzugriffsspeicher (RAM) für
Daten, einem elektrisch programmierbaren Festwertspeicher (EPROM)
für einen
Programmspeicher oder alternativ einem Festwertspeicher (ROM) und
verschiedenen Registern, Zeitgeberschaltungen, Zwischenspeichern,
Anschlüssen und
Schnittstellenschaltungen. Eine der frühesten hergestellten Mikrosteuereinheiten
war die 8051, die zuerst von Intel Corporation 1981 hergestellt
wurde. Dieses Teil zeichnete sich durch separate Programm- und Datenspeicher
mit eindeutigen Adressen für
jeden aus. Vorher war die 8051 eine Plattform für andere Mikrosteuereinheitsverbesserungen durch andere.
Siehe US-Pat. Nr. 4 782 439, Borkar et al., hinsichtlich des verbesserten
Speicherzugriffs und US-Pat. Nr. 4 780 814, Hayek, hinsichtlich
einer Datenübertragungsschnittstelle.
-
Chipkarten enthalten Ein-Chip-Mikrosteuereinheiten,
die eine CPU mit verschiedenen Arten eines Speichers, einschließlich RAM,
ROM, EPROM und EEPROM, in Kombination mit verschiedenen Anschlüssen, Speicherzugriffs-
und auch einer Gatematrix für
eine Logik kombinieren. Solche Karten verwenden einen EPROM-Speicher
zur Programmspeicherung und jeglichen anderen Speicher zur Datenspeicherung.
-
Eines der Probleme bei der EPROM-Speicherung
besteht darin, dass eine Belichtung mit UV-Licht erforderlich ist,
um das Bauelement vor dem Umprogrammieren zu löschen. Wenn eine Umprogrammierung
im Einsatzgebiet erforderlich ist, ist es häufig leichter, die gesamte
Steuereinheit gegen eine frische auszutauschen als eine Lösch- und
Wiederschreiboperation für
den Programmspeicher zu versuchen. EEPROMs wurden nicht als Programmspeicher
betrachtet, da die Matrixgröße als mit
Mikrosteuereinheitsfunktionen inkompatibel angenommen wurde, außer vielleicht
für sehr
kleine Matrizes.
-
Obwohl Mikrosteuereinheiten, die
mit niedrigen Spannungsversorgungen arbeiten, im Stand der Technik
existieren, sind solche Versorgungen für EEPROMs, die Spannungen oberhalb
17 V zur Programmierung erfordern, nicht geeignet.
-
Eine Aufgabe der Erfindung bestand
darin, eine durch den Anwender umprogrammierbare Mikrosteuereinheit
mit einem selbständigen
Programmspeicher zu entwickeln.
-
Eine weitere Aufgabe der Erfindung
bestand darin, eine solche Mikrosteuereinheit zu entwickeln, die
mit einer einzelnen niedrigen Spannungsversorgung arbeitet.
-
Ein Artikel in Electronic Design
(Band 40, Nr. 10, Cleveland, OH, US, 14.05.92) von John Gosch mit
dem Titel "IC Merges
32-kByte Flash EPROM with 16-bit Micro" beschreibt eine Mikrosteuereinheit mit
einem internen Flashspeicher. Diese Mikrosteuereinheit sieht jedoch
auch keinen einfachen Mechanismus zum Aktualisieren ihres internen
Flashspeichers vor. Gosch erläutert,
dass die Mikrosteuereinheit die Verwendung eines zusätzlichen
Computers und einer Programmierkarte erfordert, um den internen
Flashspeicher der Mikrosteuereinheit umzuprogrammieren. Die Mikrosteuereinheit
beinhaltet jedoch einen Mechanismus zum Schützen ihres internen Flashspeichers.
Gosch erläutert,
dass die Mikrosteuereinheit eine Leseschutzeinrichtung umfasst, und
wenn ein Benutzer den internen Flashspeicher vor einem unberechtigten
Lesen oder Ändern
schützen
will, kann der Benutzer den Leseschutz programmieren und dadurch
irgendeinen externen Zugriff auf den internen Flashspeicher der
Mikrosteuereinheit verhindern. Dies impliziert jedoch, dass der
interne Flashspeicher permanent seine Fähigkeit verliert, aufgerüstet zu
werden, sobald die Leseschutzeinrichtung programmiert ist, da man
nicht mehr auf die interne Matrix zugreifen kann, um sie umzuprogrammieren.
-
EP-A-0 300 406 lehrt einen Schreibschutzmechanismus
für einen
Flash-EPROM. Das Schutzschema ist jedoch sehr komplex. Es verwendet
ein Schreibschutzregister und ein Taktmittel, das das Schreiben
in den PROM ermöglicht,
wenn und nur wenn das Schreibschutzregister vorbestimmte Daten enthält, und
nur innerhalb eines vorbestimmten Zeitraums.
-
EP-A-0 549 795 zeigt einen Flash-EPROM, der
in der Lage ist, eine stabile Lese-, Schreib- und Löschoperation
bereitzustellen und einen Schreibstrom während der Schreiboperation
durch Begrenzen der Anzahl des zu jedem Zeitpunkt gelesenen, geschriebenen
oder gelöschten
Bits zu verringern. Er sieht auch eine Ladungspumpe vor, die die Verwendung
einer einzelnen Spannungsquelle ermöglicht.
-
Ein Datenblatt 06.92 von Siemens
(1992, Seiten 1–83)
von Frank Klein mit dem Titel "SAB 88C166-55,
16-Bit CMOS Single-Chip Microcontroller with 32K Flash EPROM for
Embedded Control Applications" offenbart
eine 16-Bit-CMOS-Ein-Chip-Mikrosteuereinheit
mit einem 32K-Flash-EPROM für eingebettete
Steueranwendungen. Es ist kein Chiplöschschutz erwähnt.
-
Ein Artikel in 2087 Elektronik, 41
(1992), 21. Juli, Nr. 15, München,
Deutschland, von Thomas Staudinger, S. 66–68, 71, mit dem Titel "Umweltfreundlicher
Micro, 16-BitMikrocontroller
mit 32KByte großem
Flash-EPROM", beschreibt
den Chip (SAB 88C166-5S), der im vorher erwähnten Datenblatt offenbart
ist.
-
Zusammenfassung der Erfindung
-
Die obige Aufgabe wurde in einer Ein-Chip-Mikrosteuereinheit,
wie durch Anspruch 1 dargelegt, mit einem Programmspeicher mit einer sehr
großen
Größe im Vergleich
zu einem Datenspeicher, der schnell löschbar und wiederbeschreibbar ist,
erzielt. Das schnelle Löschen
und Wiederbeschreiben wird unter Verwendung von Flashspeicher-Transistoren, einer
Art eines elektrisch programmierbaren und löschbaren Festwertspeicher- (PEROM)
Transistors, bereitgestellt, der in Blöcken gelöscht wird und eine niedrige
Spannungsversorgung in Kombination mit einer Ladungspumpe zur Programmier-
und Löschspannungserzeugung verwendet.
Die große
Größe wird
unter Verwendung einer Matrix von sehr kompakten PEROM-Zellen bereitgestellt.
-
Flash-Transistoren ermöglichen
ein schnelles Löschen
des gesamten Speichers innerhalb von Millisekunden anstatt Minuten
für die
Belichtung mit UV-Licht. Obwohl Flash-Speichermatrizes bekannt sind, war ihre
Verwendung entweder außerhalb
von Mikrosteuereinheitschips oder auf Datenspeicheranwendungen begrenzt.
Bei der Verwendung einer Flashspeichermatrix für Befehle muss zum Vermeiden
eines versehentlichen Löschens
der Befehle Sorgfalt angewendet werden. Dies wird durch Hinzufügen von
speziellen Programmierbetriebsarten zu den gewöhnlichen Lese-Schreib-Betriebsarten, z.
B. einer Chiplöschbetriebsart,
erreicht. Diese Betriebsarten werden unter Verwendung von Chip-Eingabe-Ausgabe-
(E/A) Anschlussstiften in eindeutigen Kombinationen festgelegt.
Nur wenn sich der Chip in der Chiplöschbetriebsart befindet, kann
der Flashspeicher mit allen Einsen beschrieben werden, welches der
anfängliche
Speicherzustand ist.
-
Der Chip sieht auch einen zweiten
Mechanismus zum Aufrüsten
seines internen Flashspeichers vor. Wenn der Chip über ein
Modem in serieller Verbindung mit einem entfernten Hauptrechner
steht, dann nimmt er Flashspeicher-Aktualisierungsbefehle ohne Verwendung
der speziellen Programmierbetriebsarten an. Dies ermöglicht,
dass der Chip entfernt aus der Ferne leicht aktualisiert wird, während dennoch
keine unberechtigten Änderungen
seines Flashspeichers durch einen lokalen externen Hauptrechner
ermöglicht
werden, welcher mit dem Chip in direkter paralleler Verbindung stehen
würde.
-
Mehrere Anschlüsse werden unter Verwendung
der 8051-Chiparchitektur
bereitgestellt, einschließlich
der Anschlussstiftkonfiguration, aber ohne einen EPROM. Diese Architektur
hat den Vorteil, dass sie den Programmspeicher mit seinem eigenen
Bus und zwei Anschlüssen
für eine
Adressen- und Befehlsübertragung
mit hoher Geschwindigkeit versieht. Durch Aufgreifen der bekannten
8051-Anschlussstiftkonfiguration
kann die Kompatibilität
mit einer gut bekannten Familie von Teilen mit nur bestimmten Änderungen
an Programmierbetriebsartsignalen, um einer Flashspeichermatrix
gerecht zu werden, realisiert werden.
-
Ein bevorzugter Flashspeicher mit
minimaler Größe, bei
dem die vorliegende Erfindung wirksam wäre, ist 4 k Bytes oder 32 k
Bits. Der interne RAM ist in der Zellenanzahl gewöhnlich kleiner,
da der RAM entweder Zwischenergebnisse speichert oder mit einem
externen RAM arbeitet. Eine typische Größe ist 128 Bytes. Eine minimale
Flashspeichergröße von 4 k
Bytes wird ausgewählt,
um Platz für
komplexe Programme vorzusehen, die vollständig auf einem Mikrosteuereinheitschip
enthalten sind, und dennoch mit einer Fähigkeit, das Programm schnell
zu löschen und
umzuschreiben. In Anwendungen wie z. B. Programmentwicklung oder
Einsatzgebiet-Umprogrammierbarkeit, füllt die vorliegende Erfindung
eine Lücke
in Mikrosteuereinheitssystemen. Durch Vorsehen eines großen Verhältnisses
von Flash- zu RAM-Zellen stellen wir ein Analog zur Festplattenspeicherung
auf einer Ein-Chip-Steuereinheit
bereit.
-
Kurzbeschreibung
der Zeichnungen
-
1 ist
ein Blockdiagramm des elektrisch umprogrammierbaren Programmspeichers
mit einer kombinierten Mikrosteuereinheit der vorliegenden Erfindung.
-
2 ist
ein Ablaufdiagramm, das die Operation der Schaltung von 1 erläutert.
-
3 ist
ein Diagramm einer PEROM-Zelle mit zwei Transistoren mit hoher Leistung,
die im Programmspeicher von 1 verwendet
wird.
-
4 ist
eine Seitenschnittansicht eines Herstellungsprozesses für CMOS-PEROM-Transistoren,
einschließlich
der zwei Transistoren von 3.
-
5 ist
eine Draufsicht auf den schwebenden Gateteil des in 4 gezeigten Speichertransistors, welche
die Anordnung des dünnen
Oxidtunnelbereichs darstellt.
-
6 ist
ein Architekturplan der in 1 gezeigten
PEROM-Speichereinheit.
-
7 und 8 sind schematische Diagramme der
in 6 gezeigten rechten
Speichereinheit.
-
9 ist
ein Diagramm der Leseverstärker zum
Lesen von Daten in der in 8 gezeigten
Speichereinheit.
-
10 ist
ein Spannungszustandsdiagramm zum Lesen, Schreiben und Löschen von
PEROMs in der in 1 gezeigten
Speichereinheit.
-
11a und 11b sind schematische Diagramme
einer Ladungspumpe zum Transformieren der Chip-Vcc-Spannung
in die in 10 gezeigten hohen
Programmierspannungen. Die Linien A, B, C von 11a stehen mit entsprechenden Linien
in 11b in Verbindung.
-
12 ist
eine Draufsicht auf ein Hauptrechnersystem, das ein Programm zu
einer Mikrosteuereinheit mit einem umprogrammierbaren, nicht-flüchtigen
PEROM-Speicher herunterlädt.
-
Beste Art
zur Ausführung
der Erfindung
-
Mit Bezug auf 1 ist eine Mikrosteuereinheit 11 gezeigt.
Die Chiparchitektur umfasst Schaltungen, die für Mikrosteuereinheiten und
insbesondere der Mikrosteuereinheit vom Typ 8051, die von Intel
Corporation und anderen Firmen hergestellt wird, im Allgemeinen
bekannt sind. Die Anschlussstiftnamen und -beschreibungen sind im
US-Pat. Nr. 4 780 814, G. Hayek, zu finden. Der Mikroprozessorteil
der Steuereinheit besteht aus dem ALU 13, einem Rechenwerk, das
durch einen Akkumulator 15 über ein temporäres Register 17 gespeist
wird. Ein zweites temporäres
Register 19 speist auch das ALU 13. Ein Oszillator 21 erzeugt
Impulse für
die Zeitgeber- und Steuerschaltung 23, die Taktsignale
erzeugt, die nachstehend mit Bezug auf 2 erörtert
werden. Ein Datenbus 20 verbindet viele der Schaltungskomponenten,
einschließlich
eines Direktzugriffsspeichers 25, eines Speicheradressenregisters 27,
eines Stapelzeigers 29 und eines Befehlsregisters 31.
Die Funktionalität
der Mikrosteuereinheit wird durch eine Vielzahl von Anschlüssen, einschließlich Anschlüssen 33 und 35,
die direkt mit dem Bus 20 über Anschlusszwischenspeicher 37 bzw.
39 in Verbindung stehen, verbessert. Ebenso stehen die Anschlüsse 43 und 45 mit
dem Datenbus 20 über
Anschlusszwischenspeicher 47 bzw. 49 in Verbindung.
-
Einer der Anschlüsse, der Anschluss 35,
ist mit Unterbrechungs- und Zeitgeberschaltungen 50 verbunden
und ein einzelnes Paar von Leitungen des Anschlusses 35 dient
auch als Sende- und Empfangsleitungen zum Bearbeiten von Daten von
einem entfernten Ort. Die restlichen Anschlüsse sind zum Empfangen und
Schreiben von Daten in einen lokalen externen Speicher wie z. B.
ein angeschlossenes externes Hauptrechnersystem konfiguriert. Die
gesamte obige Schaltungsanordnung ist im Allgemeinen gut verständlich,
da sie für
8051-Arten von Mikrosteuereinheiten üblich und im früheren US-Pat.
Nr. 4 780 814 beschrieben ist. Die vorliegende Erfindung beruht
hauptsächlich
auf der parallelen Datenübertragung über die
Anschlüsse 43, 45 und
33.
-
Die vorliegende Erfindung verwendet
einen programmierbaren, löschbaren
Festwertspeicher 61 (PEROM) in einer Flashspeicherkonfiguration
zum Speichern von Mikrobefehlen, die über verschiedene Register und
den Direktzugriffsspeicher 25 dem ALU 13 zugeführt werden.
Im Gegensatz zu einer EPROM-Matrix sind die Transistoren des PEROM-Speichers
elektrisch programmierbare und löschbare
Festwertspeicher-Transistoren, die in Blöcken angeordnet sind. Ein Flashspeicherblock
weist eine minimale Größe einer
Seite, wie z. B. 64 Bytes, und eine maximale Größe der gesamten Matrix auf. Der
Vorteil dieser Anordnung besteht darin, dass die Blöcke auf
einmal gelöscht
werden, was ein sehr schnelles Löschen
des Speichers ermöglicht.
Es wurde erkannt, dass die nicht-flüchtige Speicherung in Mikrosteuereinheiten
wertvoll ist, wie durch die Verwendung von EPROM-Transistoren in
Mikrosteuereinheiten als Programmspeicher erwiesen. Diese sind jedoch
nichtflüchtige
Speicherbauelemente der ersten Generation und wurden durch die PEROM-Technologie
verbessert.
-
Die vorliegende Erfindung nutzt die
Vielzahl von Anschlüssen
einer Steuereinheit mit mehreren Anschlüssen zum schnellen Löschen sowie
Schreiben von Mikrobefehlen in den nicht-flüchtigen PEROM-Speicher 61.
Löschsignale
werden über
die Anschlüsse 35, 45 und
Anschlussstifte PSGN, PROG, Vpp und
RST geliefert. Nach dem schnellen Löschen ermöglichen Steuersignale das Wiederschreiben
von Mikroprogrammbefehlen in den PEROM-Speicher 61.
-
Ein Adressenbus 63 verbindet
den PEROM-Speicher mit den Anschlüssen 43 und 45 sowie mit
einem Programmadressenregister 65. Ein Programmzähler 67 und
ein Inkrementierer 69 sind mit dem Programmregister 65 durch
einen lokalen Bus 71 verbunden. Man beachte, dass die Verbindung vom
Bus 63 zur PEROM-Schaltung 61 unidirektional ist
und dass der Ausgang aus dem PEROM 61 zum Datenbus 20 auch
unidirektional ist, so dass die PEROM-Schaltung 61 von
der direkten Eingangsverbindung vom Datenbus 20 isoliert
ist, obwohl eine indirekte Verbindung über den Puffer 73 möglich ist.
Der Puffer 73 sieht auch einen weg vor, so dass die Anschlüsse 33 und 35 mit
dem Adressenbus 63 über das
Programmadressenregister 65 in Verbindung stehen können.
-
In 2 zeigt
die erste Wellenform, dass auf eine gewünschte Speicherstelle über die
Anschlüsse 33 und 45 auf
den Adressenleitungen zugegriffen wird. Die zweite Wellenform zeigt,
dass geeignete Daten auf die Datenleitungen geschrieben werden, nachdem
unter Verwendung des Anschlusses 43 eine Adresse festgelegt
wurde. Die dritte Wellenform zeigt, dass die Adresse unter Verwendung
des Zwischenspeichers 47 zwischengespeichert wird. Man beachte,
dass, wenn das Adressenzwischenspeicher-Freigabesignal ALE hoch ist, das inverse
Programmiersignal PROG niedrig ist, und umgekehrt, d. h. dass die
Programmierung stattfinden kann, wenn der Adressenzwischenspeicher
nicht freigegeben ist. Die Programmierspannung wird immer chipintern durch
Erhöhen
von VCC unter Verwendung einer Ladungspumpe
zum Erhalten von VM erzeugt. Die vierte Wellenform
zeigt, dass die Programmierspannung auf einem geeigneten Pegel erzeugt
wird, was ermöglicht,
dass die Daten in die Speicherzellen geschrieben werden, wenn das
inverse Programmiersignal der dritten Wellenform niedrig ist.
-
Die Daten werden durch Zurücklesen
derselben im Fluge über
die Adressen- und Datenleitungen in dem Intervall nach einem Programmierzyklus überprüft, wie
in der ersten und der zweiten Wellenform gezeigt. Dies nutzt die bidirektionale
Art der Anschlüsse 33 und 45 sowie
des Anschlusses 43 bei der Kommunikation mit einem externen
Hauptrechner.
-
Das folgende ist eine Zusammenfassung des
Programmieralgorithmus. Der erste Schritt besteht darin, die gewünschte Speicherbytestelle
auf den Adressenleitungen einzugeben, die den entsprechenden Anschlüssen zugeordnet
sind. Der nächste Schritt
besteht darin, Befehle oder Daten auf den Leitungen einzugeben,
die entsprechenden Anschlüssen
zugeordnet sind, und dann die korrekte Kombination von Steuersignalen
zu aktivieren. Die Adressenzwischenspeicherfreigabe ALE wird gepulst,
um ein Byte in den PEROM zu programmieren. Die obige Prozedur wird
wiederholt, wobei die Adresse und Daten geändert werden, bis das Ende
der Datei erreicht ist. Während
jedes Zyklus werden programmierte Daten über die Adressen- und Datenleitungen
im Fluge zurückgelesen,
um zu bestätigen,
dass die Programmierdaten korrekt sind.
-
Um den gesamten PEROM zu löschen, d.
h. alle Einsen zu schreiben, wird die korrekte Kombination von Steuersignalen
und die ALE verwendet. Insbesondere wird ALE auf einem niedrigen
Pegel gehalten, während
gleichzeitig eine Kombination von Anschlussstiften verwendet wird,
um eine Programmierbetriebsart zum Löschen des PEROM festzulegen.
In der 8051-Anschlussstiftkonfiguration werden dieselben Anschlussstifte,
die zum Festlegen der Chipidentifikation oder "Signatur" verwendet werden, zum Festlegen einer
Datenlese-Betriebsart, einer Datenschreib-Betriebsart sowie der
Chiplösch-Betriebsart
verwendet. Das Überprüfungszurücklesen wird
nach der Schreiboperation implementiert. Die Löschoperation muss ausgeführt werden,
bevor die Speichermatrix umprogrammiert werden kann.
-
Im Gegensatz zu Flashzellen von anderen, die
Injektion von heißen
Elektronen als Programmiermechanismus verwenden, haben wir festgestellt, dass
das Tunneln ein bevorzugtes Programmiermittel ist. PEROM-Transistoren,
die unter Verwendung eines Ein- oder Doppel-Metallschichtungsprozesses hergestellt
werden, siehe US-Pat.
Nr. 4 833 096, J. Huang et al., das auf den Anmelder der vorliegenden Erfindung übertragen
wurde, sehen eine erhöhte Kompaktheit
vor.
-
Jede Speicherzelle umfasst ein Paar
von Transistoren, wie in 3 gezeigt.
Der Speichertransistor 101 weist einen Sourcepol 103,
ein Gate 105, einen Drainpol 107 und ein schwebendes
Gate 109 auf. Durch Anlegen der geeigneten hohen Spannung zwischen
der Drainelektrode 107 und einer Steuerelektrode benachbart
zum schwebenden Gate 105 wird das schwebende Gate aufgeladen.
Durch Umkehren der Spannung wird das schwebende Gate gelöscht.
-
Anstatt eine spezielle hohe Spannungsversorgung
bereitzustellen, wird eine Ladungspumpe verwendet, um die gemeinsame
Spannungsversorgung VCC auf den Programmierspannungspegel
VM zu vervielfachen. Da die gemeinsame Versorgung nur
3 Volt sein kann, kann die gesamte Chipoperation mit dieser niedrigen
Spannungsversorgung betrieben werden. Die Ladungspumpe wird nachstehend
beschrieben.
-
Die nachstehend beschriebene Ladungspumpe
der vorliegenden Erfindung ermöglicht,
dass eine niedrige Spannungsversorgung in der vorliegenden Erfindung
verwendet wird, in der Spannungen über 17 V zum Löschen und
Programmieren von PEROMs erforderlich sind. Durch Vermeiden einer
externen hohen Spannungsversorgung kann die vorliegende Erfindung
mit kleinen Batterien in tragbaren Computern arbeiten. Dies ist
in der vorliegenden Situation ideal, da die Anwesenheit von mehreren
Anschlüssen
das entfernte Herunterladen von Befehlen in den PEROM-Programmspeicher
ermöglicht.
-
Der Drainpol 107 ist erweitert
und dient als Sourcepol für
den Ansteuertransistor 111. Dieser Transistor weist einen
Drainpol 117 und ein Steuergate 115 auf, das mit
der Zeilenansteuerleitung verbunden ist. Der Drainpol 117 ist
mit der Spaltenansteuerleitung und mit einem Leseverstärker verbunden.
Die vorliegende Erfindung stellt 4096 Bytes von Speicherzellen bereit,
wobei jedes Byte aus 8 Bits besteht. Folglich können die Zellen zu einer Matrix von
8 Zellen mal 4096 gruppiert werden.
-
4 zeigt
die Herstellung einer PEROM-Transistorzelle, im Allgemeinen wie
im vorstehend erwähnten
US-Pat. Nr. 4 833 056 beschrieben. Der Speichertransistor 101 von 3 ist mit seinem Sourcepol 203 vom
Drainpol 207 in einem Substrat von P-Typ beabstandet dargestellt.
Das schwebende Gate 209 ist eine Polysiliziumschicht, die "Poly Eins" genannt wird, das
Ladungsspeicherelement, das sich auf überlappenden Teilen des Sourcepols
und des Drainpols befindet. Ein Teil des schwebenden Gates 209 taucht
nach unten und nähert
sich dem Drainpol 207 an einem Tunnelbereich 211,
wo das schwebende Gate vom Drainpol durch eine sehr dünne Oxidschicht
beabstandet ist, die als Tunneloxid bekannt ist. Ein Steuergate 205,
eine weitere Polysiliziumschicht, die "Poly Zwei" genannt wird, steuert die Ladungsspeicher-
und Löschoperation
durch Anlegen einer geeigneten Spannung zwischen dem Drainpol 207 und
der Elektrode 205, wodurch eine Tunnelwirkung ausgelöst wird.
Der Speichertransistor ist von einem anderen Transistor entsprechend
dem Ansteuertransistor 111 in 4 durch eine Oxidschicht 220 getrennt.
Der Drainpol 207 des Speichertransistors dient als Sourcepol
für den
Ansteuertransistor, während
eine Drainelektrode 217 im Substrat angeordnet ist. Eine
Gateelektrode 215, ein Poly-Zwei-Element, ist zwischen dem Sourcepol
und dem Drainpol angeordnet. Eine erste Metallschichtröhre 230 steht
mit dem Drainpol 217 in Kontakt. Die Metallschicht 230 ist
mit Leseverstärkern
und der Bitleitung genau wie der Drainpol 117 in 4 verbunden.
-
4 zeigt
einen dritten Transistor, der in einer N-Potentialmulde 231 mit einem
Sourcebereich 233 und einem beabstandeten Drainbereich 235 hergestellt
ist. Ein Gate 237 ist zwischen dem Sourcepol und dem Drainpol
angeordnet. Dieser Transistor ist vom früheren Paar durch Feldoxidbereiche 239 isoliert,
die wiederum von den Metallschichtbereichen 230a und 230b durch
eine Glasschicht 243 und eine dicke Oxidschicht 245 isoliert
sind. Eine zweite Metallschicht 247 stellt mit der Metallschicht 230a einen Kontakt
her, um den N-Potentialmulden-Transistor separat zu steuern. Dieser
Transistor ist ein Zeilentreibertransistor und somit ist es wichtig,
dass ein Abstand zwischen der ersten Metallschicht 230 und
der zweiten Metallschicht 247 vorhanden ist. Dieser Abstand
ist durch die dielektrische Zwischenmetallschicht 250 vorgesehen,
die eine dicke Oxidschicht ist. Schließlich ist eine Passivierungsschicht 252 über der
Oberseite der zweiten Metallschicht vorgesehen, um die Schaltung
zu schützen.
-
Eine Draufsicht auf den zentralen
Speicherbereich des elektrisch programmierbaren, löschbaren
Festwertspeicher-Transistors 101 von 4 ist in 5 gezeigt. Die gestrichelte Linie liegt
unter der Oberfläche,
während
die durchgezogenen Linien oberhalb der Oberfläche liegen. Der Drainbereich 207 weist
ein kleines Rechteck aus dünnem
Oxid 211 auf, das ein Tunnelfenster zwischen dem schwebenden
Gate bildet, das durch das Rechteck 209 dargestellt ist,
eine Poly-Eins-Schicht. Über
der Poly-Eins-Schicht befindet sich die Poly-Zwei-Schicht 205,
die durch gestrichelte Linien dargestellt ist. Eine Poly-Zwei-Schicht
bildet auch das Gate 215 des zweiten oder Lesetransistors.
Die Metallschicht 230 bedeckt beide Transistoren. Das in 3–4 gezeigte Transistorpaar
wird derart wiederholt, dass mindestens 32 PEROM-Speicherzellen
für jede
Direktzugriffspeicherzelle vorhanden sind. Dieses Verhältnis ermöglicht einen
angemessenen Programmspeicher, der im Einsatzgebiet modifiziert
werden kann.
-
Mit Bezug auf 6 ist der Architekturplan für die PEROM-Speichereinheit 61 von 1 gezeigt, die symmetrische
linke und rechte Speichereinheiten 131 und 133 umfasst.
Jede Hälfte
der Speichereinheit umfasst 64 Zeilen mal 256 Spalten,
wobei die gesamte Speichereinheit von 4 k Bytes 64 Zeilen mal 512 Spalten
umfasst. Der Speicher wird durch sechs Adressenbits auf der Leitung 135 adressiert, die
zu Y-Decodierschaltungen gerichtet sind. Sechs Adressenbits werden
auch auf der Leitung 138 für X-Decodierschaltungen 139 empfangen,
die die linken und rechten Speichereinheiten bedienen. Beide Speichereinheiten
weisen Spaltenleitungen auf, die mit einzelnen Leseverstärkern 140 zum
Lesen von in Speichertransistoren gespeicherten Daten verbunden
sind. Die linken und rechten Speichereinheiten 131 und 133 sind
symmetrisch, so dass eine Beschreibung von einer Speichereinheit
auch die andere beschreibt.
-
Mit Bezug auf 7 weist eine einzelne Zeile von PEROM-Transistoren 151 ein
Steuergate auf, das zum Empfangen eines VRFi-Signals entlang der Leitung 152 verbunden
ist. Für
Beschreibungszwecke ist nur die i-te Zeile der 64 Zeilen
in 7 gezeigt, die durch
eine gestrichelte Linie um diese Zeile angegeben ist. Zu einer gemeinsamen
Sourceleitung 153 werden Spannungen gemäß 10 geliefert. Der Transistor 154 wird
verwendet, um die in 10 gezeigten
verschiedenen Spannungen zu liefern, wenn sie durch ein Y-Adressensignal
am Gate 155 eingegeben werden.
-
Jeder Speichertransistor in der Zeile 151 ist mit
einem Wortleitungs-Ansteuertransistor in der Zeile von Transistoren 156 verbunden.
Der Drainpol jedes Transistors in der Zeile 151 ist mit
dem Sourcepol von jedem Transistor in der Zeile 156 ähnlich der
in 4 gezeigten Konfiguration
verbunden. Die Wortleitungstransistoren 156 dienen zum
Isolieren der Speichertransistoren und auf jeden kann von einer der
acht Leseverstärkerleitungen 157 über die
Multiplextransistoren in den Zeilen 158 und 159 und
die Y-Ansteuertransistoren in den Zeilen 161 und 162 zugegriffen
werden. Die Y-Ansteuerleitungen in den Zeilen 161 und 162 unterteilen
die Matrix in eine linke und eine rechte Hälfte. Die Multiplexleitungen 158 und 159 ermöglichen,
dass ein einzelner Leseverstärker
ein Paar von Speichertransistoren innerhalb jeder Hälfte der
Matrix bedient.
-
Die i-te Speicherzeile 151 und
die Zeilenansteuerleitung 156 sind mit der in 8 gezeigten i-ten Durchgangstransistormatrix
verbunden. Mit Bezug auf 8 ist
der Sourcepol des Durchgangstransistors 163 mit einer Bezugsspannung
Vref entlang der Leitung 164 verbunden
und sein Drainpol gibt entlang der Leitung 165 die Bezugsspannung
VRFi aus. Das Gate des Transistors 166 ist mit dem Wortleitungs-Ansteuersignal
WLi für
die i-te Zeile verbunden. Dasselbe Signal wird an das Inverterpaar 167 und 168 angelegt,
das das Gate eines Entladungstransistors 169 steuert. Eine
Schaltung der in 8 gezeigten
Art ist für
jede Wortleitung vorgesehen.
-
Jede der Spaltenleitungen 157 ist
mit einem Leseverstärker
der in 9 gezeigten Art
verbunden. Eine Verbindung mit einer Spaltenleitung ist am Eingangspunkt 171 hergestellt,
der versucht, den Transistor mit variabler Schwelle in der Zeile 151 von 7, einen elektrisch programmierbaren
und löschbaren
Festwertspeicher-Transistor, zu lesen. In einem solchen Transistor
wird die Leitungsschwelle zwischen einem hohen und einem niedrigen
Zustand verschoben. Die Schwelle für die Leitung wird mit Bezug
auf eine Leerzelle innerhalb des Blocks 172 gelesen. Die
Leitung der Transistoren, die die Leerzelle umfassen, wird durch
abgeglichene Arme 173 und 174 ausgewertet. Die
Auswertungslogikschaltung 175 liest den Leitungszustand
des Speichertransistors mit Bezug auf die Leerzelle und liefert
ein Logikausgangssignal am Anschlussstift 176. Die Leitungszustandssignale
werden auch auf der Leitung 177 zum Wiederherstellen des
Abgleichs zwischen den Schaltungsarmen 173 und 174 übertragen.
Eine Schaltung 178 zum Verschieben zu einem hohen Spannungspegel
kann eine hohe Spannung von einer Ladungspumpe über den Block 179 auf
die Spaltenleitung über
den Anschlussstift 171 anlegen. Diese Schaltung legt die
Programmierspannung an den PEROM-Transistor an.
-
10 zeigt
die Spannungen, die an eine PEROM-Zelle von 7 angelegt werden. Die mit "DRAIN" bezeichnete Spalte
ist der Anschlussstift 171 in 9, der mit jeder Spaltenleitung in Verbindung
steht, die dem Multiplexieren durch die Multiplexzeilen 158 und 159 in 7 unterliegt. Die Spalte "LESEGATE" von 10 bezieht sich auf VRFi in 7 und 8. "STEUERGATE" bezieht sich auf
das Signal WLi in 7 und 8. Die mit "SOURCE" bezeichnete Spalte
bezieht sich auf die Leitung 153 in 7, die schwebt, außer wenn sie über den
Transistor 154 mit der Erdung verbunden ist. Die in 10 in Klammern gezeigten
Spannungen sind für eine
Betriebsart mit niedrigem Pegel, während die Werte außerhalb
der Klammern die gewöhnlichen Pegel
darstellen. Die Pegel 17 und 15 V werden von einer in 11a und 11b gezeigten Ladungspumpe gewonnen.
Hier ist eine Matrix von sieben Stufen in einer Zeile von Transistoren 181 mit
einer Schwelle von Null, die als Dioden ausgelegt sind, jeweils
mit einem Kondensator in der Zeile 183 verbunden. Jeder Kondensator,
der mit einer der phasenverschobenen Taktleitungen 182 oder 184 verbunden
ist, verstärkt die
Spannung eines vorangehenden Transistor-Kondensator-Paars. Wenn eine Leitung
getaktet wird, wird über
einem Transistor-Kondensator-Paar eine Potentialdifferenz hergestellt.
Die Ladung im Kondensator wird zum nächsten Transistor-Kondensator-Paar
verschoben oder gepumpt, wenn die zweite Leitung mit einer zur vorherigen
Phase entgegengesetzten Phase getaktet wird. Die elektrische Ladung im
Kondensator jeder vorangehenden Stufe wird zum Kondensator der nächsten Stufe
verschoben. Die Taktung mit entgegengesetzter Phase verschiebt oder
pumpt die Ladung vom niedrigen Pegel von VCC auf
die hohe Spannung von VM. Eine Begrenzungs- und
Entladungsschaltung 185 fixiert das Schaltungsausgangssignal
auf den hohen Spannungswert, überträgt ihn auf
dem Ausgangsstift 186 und kann die Schaltung auf einen
Befehl am Anschlussstift 187 hin entladen.
-
Mit Bezug auf 12 enthält ein Hauptrechnersystem 201 aktualisierte
Programme für
Mikrosteuereinheiten. Derzeit ist es zeitaufwändig, aktualisierte Programme
in Einsatzgebietanwendungen, wie z. B. Verkehrssignalen, Robotermaschinen,
einer Kommunikations- und Transportausrüstung usw., zu installieren.
Am häufigsten
muss eine integrierte EPROM-Schaltung geändert werden. Nun wird jedoch
das aktualisierte Programm über
ein Modem zu einem der Anschlüsse
der Mikrosteuereinheit 203 übertragen. Die Mikrosteuereinheit
folgt der in 1 gezeigten
Architektur und kann über
den Anschluss 35, mit dem Datenübertragungsschaltungen 50 zur Bearbeitung
von Daten verbunden sind, serielle Datenübertragungen von einem entfernten
Ort empfangen. Das aktualisierte Programm wird in einem nicht-flüchtigen
PEROM oder Flashspeicher des Chips 203 gespeichert, bis
ein Löschsignal übertragen
wird, der Speicher gelöscht
wird und ein neues aktualisiertes Programm gesendet und empfangen wird.
Der integrierte Schaltungschip 203 kann in einer tragbaren
Mikrosteuereinheit wie z. B. einem Laptopcomputer oder einem Transportsystem
getragen werden. In solchen Anwendungen ist der Betrieb mit kleinen
Batterien häufig
zweckmäßig. Die
vorliegende Erfindung eignet sich besonders für solche Anwendungen, da die
Leistungsumwandlungsschaltung ermöglicht, dass eine einzelne
niedrige Spannungsversorgung, die normalerweise als VCC verwendet
wird, verwendet wird, um die Schreib- und Löschsignale des nicht-flüchtigen
Speichers zu liefern, wie in 10 gezeigt.
Eine einzelne niedrige Spannungsversorgung 205, die aus
einem Paar von Batterien mit 1,5 V besteht, liefert die gesamte
Spannungsversorgung für
den Chip 203. Eine solche Spannungsversorgung ermöglicht ein
kompaktes Gehäuse
und ein geringes Gewicht, insbesondere bei modernen Anwendungen.