DE2654278C2 - - Google Patents

Description

Die Erfindung bezieht sich auf einen MOS-Digitalrechner nach dem Oberbegriff des Anspruchs 1.

Es ist bekannt, daß durch Verringerung der Anzahl der zur Herstellung eines Gesamtrechners benötigten Halbleiterchips die Kosten gesenkt, die Kompatibilitätsprobleme verringert und die Zykluszeiten in geeigneter Weise erhöht werden können. Trotz dieser herstellungsmäßigen und betriebsmäßigen Vorteile werden im Stande der Technik bisher regelmäßig mehrere Chips verwendet, von denen eines die Zentraleinheit und eines ein Direkt­ zugriffsspeicherfeld ist, weitere Chips werden zur Programmerweite­ rung, zur Systemzeitsteuerung und zur Datenausgabe verwendet (DE-OS 24 23 370).

Aus der US-PS 39 04 863 ist ein MOS-Digitalrechner ähnlich der eingangs genannten Gattung in Form eines sogenannten Handrech­ ners bekannt. Bei Handrechnern dieser bekannten Art sind re­ gelmäßig keine Speichererweiterungen erforderlich oder er­ wünscht, so daß ein Abruf von externen Befehlen durch Umschal­ tung eines Programmzählers auf externen Betrieb dort nicht in Betracht kommt. Es gibt keine Anschaltmöglichkeit an externe Schaltungen über eine Zweirichtungsdatensammelleitung. Das bei dem bekannten MOS-Digitalrechner verwendete Adreßregister dient ausschließlich der Adressierung des rechnereigenen ROM. Es ist nicht geeignet, bei Erreichen eines bestimmten Zähler­ standes Adressensignale von dem rechnereigenen ROM auf einen externen Speicher umzuschalten, und umgekehrt.

Bei einfacheren Anwendungsfällen von Digitalrechnern, so z. B. bei Kraftfahrzeugen, Zusatzeinrichtungen o. dgl. ist ein Multi­ chip-Rechner sowohl zu kostspielig als auch zu kompliziert. Für viele derartige Anwendungsfälle wäre ein Einzelchip-Digi­ talrechner mit einem Programmspeicher ideal.

Bei einem an sich bekannten Aufbau des Gesamtrechners auf einem Einzelchip oder einem einzigen Siliziumsubstrat ergeben sich Probleme sowohl hinsichtlich der getrennten Prüfung der Zentraleinheit und des Programmspeichers (ROM) als auch bei einer Erweiterung des Arbeitsspeichers. Bei Einsatz eines EPROM (löschbarer programmierbarer Festwertspeicher) macht die Programmierung bei einem Einzelchiprechner erhebliche Schwie­ rigkeiten.

Der Erfindung liegt daher die Aufgabe zugrunde, den gattungs­ gemäßen MOS-Digitalrechner als platz- und kostensparenden Ein-Chip-Rechner auszubilden, der befähigt ist, zu einem ex­ ternen Speicher als Erweiterung seines Arbeitspeichers mit dem eigenen Programmzähler zuzugreifen und eine getrennte Prüfung seiner Zentraleinheit und seines ROM gestattet.

Die Lösung dieser Aufgabe erfolgt durch die kennzeich­ nenden Merkmale des Anspruchs 1.

Zweckmäßige Weiterbildungen der Erfindung sind in den Unteran­ sprüchen angegeben.

Die durch die Erfindung gebotenen Möglichkeiten einer problemlosen Speichererweiterung und einer separaten Prüfungsmöglichkeit machen den gattungsge­ mäßen Ein-Chip-Rechner funktionell gleichwertig mit herkömmli­ chen Rechnern, deren Komponenten auf mehreren getrennten Chips aufgebaut sind. Die Erfindung eröffnet daher den kompakten und billigen Ein-Chip-Digitalrechnern neue Anwendungsgebiete.

Im folgenden wird ein Ausführungsbeispiel der Erfindung anhand der Zeichnung erläutert. In der Zeichnung zeigt

Fig. 1 ein Blockschaltbild des Gesamtrechners mit den drei Hauptbestandteilen, nämlich einer Zentraleinheit, einem Speicher mit wahlweisem Zugriff (RAM) und einem programmierbaren Festwertspeicher (PROM);

Fig. 2 ein genaueres Blockschaltbild der dem Programmzähler zugeordneten Logikschaltungen, die zum Prüfen des PROM, RAM und der Zentraleinheit sowie zum Adressieren eines externen Speichers dienen;

Fig. 3 ein Blockschaltbild der RAM-Adressen-Schaltung, anhand dessen die Wahl der RAM-Adressen erläutert wird;

Fig. 4 ein Schaltbild eines im Rechner verwendeten Pegelde­ tektors;

Fig. 5 ein Schaltbild eines Puffers, der an den Zwei­ richtungsdatensammelleitungen des Rechners verwendet wird;

Fig. 6 ein Schaltbild einer Spaltenentschlüßler- und Pro­ grammierschaltung zum Programmieren des PROM; und

Fig. 7 ein Schaltbild eines Zeilenentschlüßlers.

Im folgenden wird ein auf einem einzigen Siliziumsubstrat in integrierter Schaltungstechnik aufgebauter MOS-Digitalrechner beschrieben. Der Rechner weist eine zentrale Steuer- und Recheneinheit, im folgenden Zentraleinheit ge­ nannt, einen Speicher mit wahlfreiem Zugriff - RAM - und einen programmierbaren Festwertspeicher - PROM - zur Speiche­ rung der Rechnerbefehle auf. Gemäß Darstellung in Fig. 1 weist der auf einem Siliziumsubstrat 20 aufgebaute Rechner einen PROM 22 einen RAM 14 und eine Zentraleinheit (CPU) 16 auf, die durch eine Zweirichtungsdatensammelleitung 25 miteinander verbunden sind. Diese acht Leitungen aufweisende Datensammel­ leitung 25 steht neben der Acht-Bit-Zentraleinheit 16, den beiden Speichern 14 und 12 auch über eine Vielzahl von Ein-/Ausgängen mit externen Schaltungen in Verbindung. In bevorzugter Ausführungsform sind der Rechner unter Verwendung von n-Kanal-MOS-Bauelementen mit polykristallinen Silizium­ gates aufgebaut. Für alle Rechenoperationen mit Ausnahme der Programmierung bedarf der beschriebene Rechner nur eines Betriebsspannungsanschlusses (5 Volt). Der Rechner kann über siebzig Befehle verarbeiten, von denen die meisten Einzel­ zyklusbefehle mit einer Befehlsabwicklungszeit von zwei bis sechs Mikrosekunden sind.

In Fig. 1 sind einige Eingangs- und Ausgangsleitungen des Rechners, z. B. Erdleitung V _SS dargestellt. Der Rechner be­ nutzt während des Normalbetriebs (ohne Programmieren) eine einzige (positive) Betriebsspannungsquelle V _CC mit einer Spannung von 5 Volt. Beim Rechnerbetrieb wird dieses Poten­ tial von 5 Volt auch an die mit V _CC bezeichnete Leitung an­ gelegt. Beim Programmieren des PROM 12 wird jedoch ein Po­ tential von 25 Volt an die V _DD Leitung angelegt.

Der in Fig. 1 gezeigte Rechner weist drei Acht-Bit-Daten­ sammelleitungen auf, nämlich die Zweirichtungshauptdatensammel­ leitung 25 und zwei zusätzliche Zweirichtungs­ datensammelleitungen 15 und 17. Die an jeder Leitung der Sammelleitungen 15 und 17 verwendeten Pufferverstärker werden weiter unten in Verbindung mit der Fig. 5 genauer erläutert. Die acht Leitungen der Hauptdatensammelleitung 25 können synchron zum Einlesen von Information in den Speicher und zum Auslesen der Information aus dem Speicher verwendet werden. Nicht dargestellte Ausblendleitungen dienen diesem Zweck.

Andere mit dem Rechner verbundene, in Fig. 1 dargestellte Leitungen sind eine Leitung 13 zur Aufnahme eines Programmier­ impulses von angenähert 25 Volt zur Programmierung des PROM 12. Ein Zeitgabesignal wird an eine Leitung 36 zum Eingeben einer externen Adresse in den Programmzähler angelegt; dies wird in Verbindung mit Fig. 2 beschrieben. Zwei Leitungen 11 dienen zum Anlegen eines Zeitgabesignals an den Rechner. Dieses Zeitgabesignal kann von einem RC-Oszillator o. dgl. erzeugt werden. Der Rechner weist jedoch eigene Oszillator- und Takt­ schaltungen auf, so daß die externe Frequenzquelle nur zu Synchronisationszwecken benötigt wird. Bei dem beschriebenen Ausführungsbeispiel besteht ein Befehlszyklus aus fünf Zu­ ständen, wobei jeder Zustand drei Oszillatorperioden benötigt. Daher wird bei einem Befehlszyklus von 5,0 Mikrosekunden ein 3 MHz Eingangssignal auf den Leitungen 11 verwendet. Ein "EA" Signal wird über die Leitung 19 an den Rechner angelegt. Dieses Signal wird in Verbindung mit Fig. 2 genauer erläutert. Zu den in Fig. 1 nicht dargestellten Ein- und Ausgängen zum Rechner gehören eine Betriebsbereitleitung und eine Synchronisationsausgangsleitung.

Die Zentraleinheit 16 gemäß Fig. 1 führt arithmetische Standardoperationen und Steuerfunktionen für den Rechner aus. Es können daher in dieser Einheit bekannte Schaltungen ver­ wendet werden. Sie weist eine arithmetische Logikeinheit (ALU) für Additions-, Exklusiv-ODER-, UND- sowie ODER-Operationen und zum Verschieben auf. Die Zentraleinheit weist außerdem einen Zwölf-Bit-Programmzähler auf, dessen Betrieb und Funktion genauer in Verbindung mit Fig. 2 beschrieben wird. Andere bekannte Schaltungseinheiten, so z. B. ein Befehlsentschlüßler, eine Ein- und Ausgangssteuereinrichtung, verschiedene Register und zugehörige Logik- und Binäreinrich­ tungen werden anhand der Fig. 3 im einzelnen beschrieben.

Bei dem beschriebenen Ausführungsbeispiel ist der RAM 14 als statischer MOS-Speicher mit wahlfreiem Zugriff für die interne Datenspeicherung vorgesehen. Die Kapazität dieses RAM ist 64 Acht-Bit-Worte in einer 16 × 32 Matrix. Zum Zwecke der Er­ läuterung wird der RAM 14 als 64 Acht-Bit-Register R₀ bis R₆₃ beschrieben. Acht solcher Register (R₀ bis R₇) sind direkt adressierbar; alle Register sind von den Registern R₀ und R₁ indirekt adressierbar.

Die Register R₈ bis R₂₃ können zur Adressenablagespeicherung verwendet werden, wodurch die Zentraleinheit bei Rufbefehlen und Unterbrechungen erzeugte Rücksprungadressen verfolgen kann. Ein Drei-Bit-Stapelhinweisregister 72 (Fig. 3) liefert die Adresse derjenigen Speicherplätze, die von der nächsten Rücksprungadresse zu belegen sind. Dieses Stapelhinweisregister wird von einer binären Eins nach der Speicherung einer Rücksprungadresse weitergeschaltet und von einer binären Eins vor dem Holen einer Adresse zurückgeschaltet. Insgesamt sind bei dem beschriebenen Stapelhinweisregister acht Niveaus möglich. (Es ist zu berücksichtigen, daß wegen der zur Adressierung des PROM erforderlichen zwölf Bits zwei Register im RAM 14 zur Speicherung einer einzigen PROM-Adresse gebraucht werden. Wenn daher das Stapelhinweisregister weiter- oder zurückgeschaltet wird, so wird die vom Register bezeichnete tatsächliche Adresse um zwei bewegt. In den Fällen, in denen acht Niveaus nicht erforderlich sind, können die unbenutzten Register (R₈ bis R₂₃) zu anderen Zwecken eingesetzt werden.

Die Register R₂₄ bis R₃₁ des RAM 14 sind ähnlich den Registern R₀ bis R₇ in einem Gruppenschaltsystem direkt adressierbar. Hierzu wird noch in der Beschreibung der Fig. 3 Stellung genommen werden. Die Register R₃₂ bis R₆₃ dienen zur Rechnerspeicherung.

Der PROM 12 wird zur Speicherung von 1024 Acht-Bit-Be­ fehlen (d. h. Bytes der Programmspeicherung, zu denen im folgenden allgemein als Befehle bezeichnete Instruk­ tionen und Konstanten gehören) verwendet und weist eine 128 x 64 Matrix auf. Bei dem beschriebenen Ausführungs­ beispiel enthält jede Speicherzelle der Matrix ein MOS- Bauelement mit einem auf schwimmendem Potential befind­ lichen Gate, das von Isoliermaterial vollständig um­ schlossen ist. Information wird in jedem dieser Bauele­ mente mittels Avalanche-Injektion von elektrischer Ladung in die auf freiem Potential befindliche Gate-Elektrode gespeichert. Der gesamte PROM 12 kann dadurch gelöscht werden, daß das Substrat ultravioletter Strahlung ausge­ setzt wird, wodurch die auf freiem Potential befindlichen Gate-Elektroden entladen werden. Derartige löschbare Gate-Bauelemente sind beispielsweise aus der US-PS 37 97 000 bekannt. Während bei dem bevorzugten Ausfüh­ rungsbeispiel ein PROM verwendet wird, kann auch ein Festwertspeicher (ROM) benutzt werden, und zwar insbe­ sondere nach der Entwicklung eines Rechnerprogramms. Ein ROM kann unter Verwendung herkömmlicher Technologie auf dem Chip anstelle des PROM 12 aufgebaut werden.

Der PROM 12 gemäß Fig. 1 ist zusammen mit der Zweirich­ tungshauptdatensammelleitung 25 auf dem Substrat 20 dar­ gestellt. Ein Programmzähler 27, der im beschriebenen Ausführungsbeispiel als Zwölf-Bit-Zähler ausgebildet ist, überträgt eine Adresse zum Entschlüsslerabschnitt des PROM 12 über eine Sammelleitung 30 (Fig. 2).

Die beiden am höchsten bewerteten Bits des Zählers 27 werden über eine Leitung 50 an einen Eingangsanschluß eines ODER-Gatters 45 angelegt. Der Programmzähler ist außerdem mit der Sammelleitung 25 verbunden, kann ein Adressensignal von der Sammelleitung 25 aufnehmen und überträgt ein Acht-Bit-Signal auf der Sammelleitung 25 zu externen Schaltungen, z. B. zu einem vom Chip getrennten Programmspeicher 22. Wie nachfolgend noch genauer erläutert werden wird, werden acht Bits der Adresse bei einem Chip-unabhängigen Befehl über die Sammelleitung 25 übertragen, während die vier restlichen Bits vom Programmzähler 27 auf vier Leitungen der Acht-Leitungs-Sammelleitung 15 zum Pro­ grammspeicher 22 übertragen werden. Der PROM 12 (Fig. 2) ist mit der Zweirichtungsdatensammelleitung 25 über eine Schalteinrichtung 29 verbunden, die zur Unterbrechung des Informationsflusses vom PROM 12 zur Sammelleitung 25 ver­ wendet wird. Eine weitere Schalteinrichtung 31, die in der Leitung 25 liegt, koppelt die Leitung 25 selektiv zu den Ausgängen durch, so daß die Sammelleitung 25 mit externen Schaltungen, z. B. mit dem Speicher 22 durch­ verbunden werden kann. Die Schalteinrichtungen 29 und 31 sind normalerweise geschlossene Schalter, die von den Ausgangssignalen der UND-Gatter 46 und 47 bzw. dem UND- Gatter 40 gesteuert werden.

Die "EA" (externe Adressen-)Leitung 19 ist mit dem Ein­ gangsanschluß eines Detektors 33, eines Inverters 41 und mit dem "Setz-"Anschluß eines Flipflops 35 verbunden. Der Ausgang des Inverters 41 ist mit dem "Rücksetz-" Anschluß des Flipflops 35 verbunden. Der "Q"-Anschluß des Flipflops 35 ist an einen Eingangsanschluß des ODER-Gatters 45 gekoppelt. Der Ausgang des Detektors 33 (Leitung 51) ist an einen Eingangsanschluß von UND-Gattern 47 und 48 und an den Eingangsanschluß eines Inverters 42 angeschal­ tet. Der Ausgang des Inverters 42 ist mit einem Eingangs­ anschluß von UND-Gattern 40 und 46 verbunden. Der Ausgang des ODER-Gatters 45 ist mit dem anderen Anschluß des UND- Gatters 46 und einem Inverter 44 verbunden. Der Ausgang des Inverters 44 ist an den anderen Eingangsanschluß des UND-Gatters 40 angeschaltet.

Der in Fig. 4 dargestellte Detektor 33 mißt den Spannungs­ pegel auf der Leitung 19 und entwickelt ein Ausgangssignal auf der Leitung 51 dann, wenn das Eingangssignal auf einem dritten Signalzustand ist (25 Volt). Wenn das Signal auf der Leitung 19 dagegen 0 Volt (EA = 0) oder 5 Volt (EA = 1) ist, erzeugt der Detektor 33 praktisch kein Ausgangssignal.

Ein Befehlsregister 37 ist mit der Hauptsammelleitung 25 verbunden. Es ist außerdem an einem Befehlsentschlüssler 39 gekoppelt, der die Befehle vom PROM 12 oder an die Sammel­ leitung 25 von einem externen Geber angelegte Befehle ent­ schlüsselt. Der Befehlsentschlüßler 39 ist über eine Viel­ zahl von Leitungen 24 an zahlreiche Schaltungen in der Zen­ traleinheit 16, so z. B. an die arithmetische Logikeinheit, die Ausblendsteuereinrichtung usw. angekoppelt. Der Aus­ gang des Befehlsentschlüßlers 39 ist gemäß Fig. 2 über eine Leitung 26 an die Leitung 19 angeschaltet. In der Lei­ tung 26 ist eine Unterbrechung 28 dargestellt, die andeuten soll, daß die Leitung 26 keine direkte Kopplung zwischen der Leitung 24 und der Eingangsleitung 19 herzustellen braucht, sondern eine Kopplung über Zwischenschaltungen erfolgen kann. Der Entschlüssler 39 kann ein Signal an die Leitung 19 an­ legen, das einen Befehlsabruf von einem Chip-externen Speicher, z. B. vom Programmspeicher 22 bewirkt.

Das an die Leitung 36 angelegte Zeitgabesignal dient zum Eingeben einer extern angelegten Adresse in den Programm­ zähler 27 beim Prüfen des Inhalts des PROM 12. Die Leitung 36 ist mit dem anderen Eingangsanschluß des UND-Gatters 48 und über einen Inverter 43 mit dem anderen Eingangsan­ schluß des UND-Gatters 47 verbunden. Der Ausgang des UND- Gatters 48 ist mit dem Programmzähler 27 verbunden und liefert ein Signal, das anzeigt, daß eine Adresse (Acht- Bits von der Leitung 25 und Vier-Bits von der Leitung 30) einzugeben ist. Der Ausgang des UND-Gatters 47 ist an die Schalteinrichtung 29 angekoppelt und liefert ein Signal, das eine Informationsübertragung vom PROM zur Sammelleitung 25 bei der Belegung des Programmzählers 27 mit einer extern zugeführten Adresse verhindert.

Die verschiedenen Schaltungskomponenten gemäß Fig. 2, z. B. die UND-Gatter, ODER-Gatter, Inverter, Flipflops, Schalteinrichtungen und Register können im einzelnen herkömmliche Schaltungskomponenten sein. Es ist klar, daß die Schaltung gemäß Fig. 2 als vereinfachtes Blockschalt­ bild dargestellt ist, wobei weitere Signalwege und lo­ gische Verknüpfungsglieder fortgelassen sind, um die neuen Merkmale des beschriebenen Rechners verständlich zu machen. Die in Fig. 2 nicht dargestellten Schaltungs­ teile sind bekannt.

Es sei angenommen, daß der PROM 12 programmiert, der Rechner in Betrieb ist, EA = 0 und der Zählerstand des Zählers 27 gleich oder kleiner als 1024 ist. Ohne ein Signal auf der Leitung 19 wird das Flipflop 35 gesetzt, wobei der Q-Anschluß des Flipflops auf L-Potential (niedriges Potential) ist, so daß kein Signal an den einen Eingangs­ anschluß des ODER-Gatters 45 angelegt wird. Da der Zähler­ stand des Zählers 27 kleiner als 1025 ist, wird kein Signal an den anderen Eingangsanschluß des ODER-Gatters 45 ange­ legt, so daß am Ausgang dieses Gatters kein Ausgangssignal entsteht. Dadurch bleibt die Schalteinrichtung 29 ge­ schlossen und koppelt PROM 12 an die Sammelleitung 25 an. Die Ausgangssignale der Inverter 42 und 44 sind im H-Zustand (hohes Potential), so daß ein Ausgangssignal am Gatter 40 ansteht. Dadurch wird die Schalteinrichtung 31 geöffnet und die Verbindung der Sammelleitung 25 mit der die externen Signale aufnehmenden Leitung unterbrochen. Bei einem Zähler­ stand des Programmzählers 27 von 1024 oder kleiner und bei EA = 0 ruft der Programmzähler 27 Befehle vom PROM 12 ab.

Wenn der Zählerstand des Programmzählers 27 dagegen 1024 übersteigt, so wird ein Signal vom Zähler 27 über die Leitung 50 an das ODER-Gatter 45 angelegt. Dieses Signal ruft ein Ausgangssignal am Gatter 45 hervor, das zusammen mit dem Signal vom Inverter 42 über das UND-Gatter 46 den Schalter 29 öffnet. Das Ausgangssignal am Gatter 45 unterbricht nach seiner Umkehr im Inverter 44 ein Eingangs­ signal zum Gatter 40. Dadurch wird die Schalteinrichtung 31 durchgeschaltet und schließt die Sammelleitung 25 an die Ausgangsanschlüsse des Rechners an. Der Programmzähler 27 nimmt daher Befehle von einem Chip-externen Programmspeicher 22 automatisch auf, wenn der Zählerstand im Zähler 27 1024 übersteigt. Wenn das Signal auf der Leitung 50 unterbrochen wird (bei einem Zählerstand kleiner als 1025 im Zähler 27), wird der PROM 12 wieder an die Sammelleitung 25 angeschaltet, und die Schalteinrichtung 31 unterbricht eine Verbindung der Sammelleitung 25 mit dem externen Programmspeicher 22.

Bei EA = 1 ändert das Flipflop 35 seinen Zustand. Dabei legt es ein Signal an das ODER-Gatter 45 an, wodurch ein Ausgangssignal am Gatter 45 hervorgerufen wird. Der Signal­ pegel von 5 Volt (EA = 1) auf der Leitung 19 reicht nicht aus, um ein Ausgangssignal am Pegeldetektor 33 hervorzu­ rufen. Daher bleibt das Signal am Ausgang des Inverters 42 auf dem H-Zustand. Unter diesen Bedingungen wird ein Aus­ gangssignal vom UND-Gatter 46 erzeugt, das die Schaltein­ richtung 29 unabhängig vom Stand des Programmzählers 27 öffnet. Das Ausgangssignal vom ODER-Gatter 45 verhindert nach der Inversion durch den Inverter 44 die Erzeugung eines Ausgangssignals am UND-Gatter 40. Dadurch stellt die Schalt­ einrichtung 31 eine Verbindung der Sammelleitung 25 mit den Ausgangsanschlüssen des Rechners her. Extern erzeugte Be­ fehle können daher an den Rechner angelegt werden, wobei die Antwort des Rechners auf diese Befehle auf der Sammelleitung 25 oder anderen Leitungen, z.B. den Sammelleitungen 15 und 17 (Fig. 1) geprüft werden kann. Auf diese Weise können die Zentraleinheit 16 und der RAM 14 gemäß Fig. 1 getrennt und unabhängig vom PROM 12 geprüft werden. Das an die Leitung 19 angelegte Signal kann, wie durch die Leitung 26 ange­ deutet ist, im Rechner ausgelöst werden. In diesem Betriebs­ zustand können extern gespeicherte Befehle vom Zähler 27 geholt bzw. abgerufen oder unabhängig vom Zähler 27 extern angelegt werden.

Es sei angenommen, daß ein 5 Volt übersteigendes Signal (im beschriebenen Ausführungsbeispiel ein Signal von 25 Volt) an die Leitung 19 angelegt ist. Ein solches Signal wird von dem Pegeldetektor 33 festgestellt, der daraufhin ein Ausgangssignal auf der Leitung 51 erzeugt. Dieses Aus­ gangssignal verhindert über den Inverter 42 die Erzeugung eines Signals am Ausgang des UND-Gatters 46; infolgedessen wird ein Öffnen der Schalteinrichtung 29 über das Gatter 46 verhindert. Außerdem verhindert das Ausgangssignal des Detektors 33 in ähnlicher Weise das Öffnen der Schaltein­ richtung 31 über das Gatter 40. Wenn kein Signal auf der Leitung 36 ansteht, entwickelt das UND-Gatter 47 ein Aus­ gangssignal, das den PROM 12 über die Schalteinrichtung 29 von der Sammelleitung 25 trennt. Unter diesen Bedingungen kann eine externe Adresse auf der Sammelleitung 25 und auf der Sammelleitung 30 (über die Sammelleitung 15) an den Programmzähler 27 angelegt werden. Wenn ein Signal auf der Leitung 36 ansteht, so wird vom UND-Gatter 48 ein Ausgangs­ signal erzeugt, das die Adresse in den Zähler 27 eingibt. Gleichzeitig unterbricht ein Signal auf der Leitung 36 das Ausgangssignal des UND-Gatters 47, wodurch der PROM an die Sammelleitung 25 angekoppelt wird. Auf diese Weise kann eine extern angelegte Adresse zum Abrufen eines Befehls aus dem PROM 12 benutzt werden, und der abgerufene Befehl kann (extern) auf der Sammelleitung 25 geprüft werden. Diese Be­ triebsweise ermöglicht die Prüfung des PROM.

Mit der in Fig. 2 dargestellten Schaltung kann der Programm­ zähler zum Abrufen von Befehlen aus dem PROM 12 sowie zum automatischen Abrufen von Befehlen aus externen Speichern bei Überschreiten der Kapazität des PROM 12 benutzt werden. Dieselbe Schaltung ermöglicht darüberhinaus eine getrennte Prüfung des PROM, der Zentraleinheit und des RAM.

Im folgenden wird auf Fig. 3 der Zeichnung Bezug genommen. Der RAM 14 ist mit seinen Lese/Schreib-Puffern mit der RAM-Eingangs/Ausgangs-Sammelleitung 83 verbunden. Diese Acht-Leitungs-Sammelleitung ist mit einer Schalteinrichtung 70 verbunden, und sechs Leitungen dieser Sammelleitung (be­ zeichnet als Sammelleitung 82) sind an einen Multiplexer 74 angeschaltet.

Die Zweirichtungs-Hauptdatensammelleitung 25 des Rechners ist an die Schalteinrichtung 70 angekoppelt, wodurch auf der Sammelleitung 25 anstehende Daten in den RAM 14 geschrieben und im RAM 14 befindliche Daten über die Sammelleitung 25 gelesen werden können. So können beispielsweise Daten von der arithmetischen Logikeinheiten 91 in den RAM 14 eingelesen werden und umgekehrt.

Der RAM 14 nimmt eine Adresse vom RAM-Adressenregister 76 auf. Diese Sechs-Bit-Adresse wird zu den Entschlüsslern des RAM durchgekoppelt, um eines der 64 Acht-Bit-Register R₀ bis R₆₃ aufzurufen bzw. auszuwählen. Der Eingang zum RAM-Adressen­ register 76 ist der Ausgang des Multiplexers 74. Der ein Schaltsignal vom Befehlsentschlüßler aufnehmende Multi­ plexer wählt eine von drei Sammelleitungen aus und koppelt die Signale auf dieser Sammelleitung zum RAM-Adressenregister 76 durch. Der Multiplexer wählt Signale auf einer der Sechs­ Leitungs-Sammelleitungen 80, 81 oder 82 aus.

Die mit dem Befehlsentschlüssler verbundene Leitung 87 der Sammelleitung 81 führt das am geringsten bewertete Bit einer RAM-Adresse. Dieses Bit verschiebt die Adresse selektiv um eins und ermöglicht dadurch, daß eine Zwölf-Bit-Adresse aus dem Programmzähler in zwei aufeinanderfolgende Register innerhalb des RAM 14 eingespeichert werden kann. Ein Drei-Bit-Stapelhinweis 72, das mit der Sammel­ leitung 25 über Leitungen 85 verbunden ist, liefert zwei Bits des Adressensignals über Leitungen 88 und ein weiteres Bit des Adressensignals über die Leitung 89. Das Signal auf der Leitung 89 wird invertiert und er­ scheint als solches auf der Leitung 90. Die das am höchsten bewertete Bit der Adresse führende letzte Lei­ tung der Sammelleitung 81 ist mit Erde verbunden, wodurch eine binäre Eins entsteht.

Die dritte Eingangssammelleitung zum Multiplexer 74, die Sammelleitung 80, weist drei Leitungen von der Haupt-Daten­ sammelleitung 25 und zwei Leitungen 86 auf, die beide entweder eine binäre Null oder eine binäre Eins führen. Die das am höchsten bewertete Bit der Sammelleitung 80 führende Leitung liegt an Erde, führt also eine binäre Null. Diese Leitungen 86 sind mit einem Flipflop 78 ver­ bunden, das vom Befehlsentschlüssler gesteuert wird.

Die Schalteinrichtung 70, das Stapelhinweisregister 72, das Flipflop 78, der Multiplexer 74, das Register 76 und die arithmetische Logikeinheit 91 können bekannte MOS- Schaltungen sein.

Wie zuvor erwähnt, können die Register R₀ und R₁ des RAM 14 dazu benutzt werden, zu irgendeinem anderen Register innerhalb des RAM indirekt zuzugreifen. Es sei angenommen, daß eine Adresse in einem dieser Register gespeichert ist. Diese Adresse kann über Sammelleitungen 83 und 82 und dann über den Multiplexer 74 und das Register 76 zum RAM-Ent­ schlüßler übertragen werden. Auf diese Weise kann jedes Register innerhalb des RAM mit einer im RAM gespeicherten Adresse zugegriffen werden.

Um den Rechner-Kodierwirkungsgrad zu verbessern, sind acht Register R₀-R₇ direkt adressierbar. Die zur Wahl eines dieser acht Register erforderlichen Signale werden von der Sammelleitung 25 über Leitungen 92 übertragen. Die Signale auf diesen drei Leitungen sind die am geringsten bewerteten Bits einer RAM-Adresse. Wenn jedoch alle acht direkt adressierbaren Register Information speichern und zusätzliche Information im RAM gespeichert werden soll, entwickelt der Befehlsentschlüssler ein dem Flipflop 78 zugeführtes Signal, wodurch binäre Einsen an die Lei­ tungen 86 angelegt werden. Diese Signale auf den Leitungen 86, welche die vierten und fünften Bits einer Sechs-Bit­ Adresse darstellen können, addieren vierundzwanzig zur Adresse. Wenn daher das Flipflop 78 gesetzt ist und die Adresse auf der Hauptsammelleitung R₀ wählt, so werden die (auf der RAM-Sammelleitung 83) in den RAM eingegebenen Daten im Register R₂₄ gespeichert. Wenn die Adresse auf der Sammelleitung 25 das Register R₈ wählt und das Flip­ flop 78 gesetzt ist, werden dementsprechend die dem RAM zugeführten Daten im Register R₃₁ abgespeichert. Obwohl nur drei Bits zum direkten Adressieren von acht Register verwendet werden, sind tatsächlich sechzehn Register wegen der Verwendung des Flipflops 78 und der Leitungen 76 direkt adressierbar.

Die drei Leitungen 85 liefern eine Adresse für die Speiche­ rung des Programmzählerinhalts. Wie oben gesagt, sorgt die H/L-Leitung 87 dafür, daß die ersten acht Bits der Adresse in einem Register gespeichert und daß der Rest der Adresse in einem benachbarten Register gespeichert wird. Die Sig­ nale auf den Leitungen 89 und 90 bewirken, daß die Register R₈ bis R₂₃ von den Adressen auf der Sammelleitung 81 ge­ wählt bzw. angesteuert werden. Da jedoch alle Register im RAM indirekt adressierbar sind, können die Register R₈ bis R₂₃ für andere Speicherzwecke genutzt werden, soweit keine acht Niveaus bzw. Pegel erforderlich sind.

Im folgenden wird auf Fig. 4 Bezug genommen. Der Spannungspegel­ detektor 33 weist bei dem beschriebenen Ausführungsbeispiel zwei in Reihe geschaltete Transistoren 120 und 121 auf. Drain-Anschluß und Gate-Elektrode des Transistors 120 liegen an der Eingangsleitung 19, und der Source-Anschluß ist mit dem Ausgang des Detektors, d. h. der Leitung 51 verbunden. Der Transistor 121 liegt zwischen der Ausgangsleitung 51 und Erde. Das Gate des Transistors 121 ist mit der V _CC - Potentialquelle verbunden. Die Kanalzone des Transistors 120 ist etwa fünfmal länger als die Kanalzone des Tran­ sistors 121, so daß der Transistor 120 in leitendem Zustand einen wesentlich höheren spezifischen Widerstand als der Transistor 121 hat. Wenn ein Potential von 5 Volt (EA = 1) an die Leitung 19 angelegt wird, sind beide Transistoren 120 und 121 leitend, wobei jedoch das Ausgangssignal auf der Leitung 51 wesentlich kleiner als 1 Volt ist. Dieses Potential ist für die Zwecke der Schaltung gemäß Fig. 2 unzureichend, um von den Gattern oder Invertern als H-Signal erkannt zu werden. Wenn dagegen die dem dritten Zustand entsprechende Spannung von 25 Volt an die Leitung 19 ange­ legt wird, wird der Transistor 121 stark gesättigt und der Potentialabfall am Transistor 120 wird soweit reduziert, daß die Leitung 51 auf ein Potential von angenähert 10 Volt gebracht wird. Dieses Potential auf der Leitung 51 der Fig. 2 ist ein H-Signal für die Gatter und die Inverter.

Wie oben erwähnt, sind die Sammelleitungen 15 und 17 der Fig. 1 Zweirichtungsdatensammelleitungen. Von der externen Seite her erscheinen die Sammelleitungen als Zweiweglei­ tungen, jedoch weist jede Leitung dieser Sammelleitungen eine getrennte Eingangsleitung und eine Ausgangsleitung zwischen dem Puffer und dem Rest des Rechners auf. Dieser Puffer entwickelt gepufferte Ausgangssignale und ermöglicht das Anlegen externer Eingangssignale an die Eingangs/Aus­ gangs-Schaltungen.

Jede Ein/Ausgangsschaltung weist einen Puffer 100 eine Eingangsleitung zum Puffer (Ausgang vom Rechner), z. B. Leitung 118, und eine Ausgangsleitung vom Puffer (Ein­ gang zum Rechner), z. B. Leitung 119 auf. Das Signal auf der Leitung 119 ist der Komplementärwert des am Puffer 100 an­ liegenden Eingangssignals. Der Eingangspuffer 100 ist mit einem Verbindungspunkt 113 gekoppelt, der über einen Lasttransistor 101 des Verarmungstyps mit V _CC verbunden ist. Der Widerstand dieses Transistors ist relativ hoch, und dieser Transistor hält den Verbindungspunkt 113 auf dem V _CC - Potential, sobald er über einen Anhebetransistor 105 aufge­ laden ist. Das Gate des Transistors 105 liegt an einem Ver­ bindungspunkt 114. Dieser Verbindungspunkt ist über einen Verarmungs-Lasttransistor 108 an V _CC und über parallel ge­ schaltete Transistoren 109 und 110 an Erde gelegt. Das Gate des Transistors 109 ist mit einer -Signalquelle verbunden, während das Gate des Transistors 110 an einem Verbindungs­ punkt 115 liegt. Der Verbindungspunkt 113 wird über den Tran­ sistor 114 heruntergezogen; das Gate des Transistors 104 liegt an dem Verbindungspunkt 115. Dieser ist über einen Lasttransistor 106 des Verarmungstyps mit dem Potential V _CC und über einen Transistor 107 mit Erde verbunden. Die Tran­ sistoren 104 und 105 sind relativ groß und haben demzufolge im Vergleich zum Transistor 101 geringe Widerstände.

Es sei angenommen, daß ein H-Zustandssignal (d. h. 5 Volt) an der Leitung 118 ansteht, was bedeutet, daß eine binäre Eins in den Puffer 100 geschrieben werden soll. Während der Pufferoperation wird ein an der Leitung 118 anstehendes H­ Signal solange auf dieser Leitung gehalten, bis eine binäre Null zum Puffer 100 übertragen wird. Dieses Signal macht den Transistor 107 leitend und bringt den Verbindungspunkt 115 auf L-Potential, wodurch der Transistor 110 gesperrt ge­ halten wird. Bei Beginn jedes Pufferzyklus setzt die Ein/ Ausgangssteuerschaltung das -Signal auf den L-Zustand, so daß der Transistor 109 gesperrt ist. Da weder Transistor 109 noch Transistor 110 leitend ist, wird der Verbindungspunkt 114 über den Lasttransistor 108 auf V _CC gebracht. Dadurch wird der Transistor 105 leitend und lädt den Verbindungs­ punkt 113 auf. Wenn das -Signal wieder positiv wird, wird der Verbindungspunkt 114 über den Transistor 109 wieder auf Erdpotential heruntergezogen, so daß der Transistor 105 gesperrt wird. Der Verbindungspunkt 113 wird dagegen durch den Lasttransistor 101 auf V _CC gehalten. Wie erwähnt hat der Transistor 105 einen relativ niedrigen Widerstandswert, so daß er den Verbindungspunkt 113 rasch auf V _CC anhebt. Daher wirkt die Ein/Ausgangssteuerschaltung als H-Pegel- Verriegelungsausgang oder als Anhebewiderstand für ein externes Bauelement. Dadurch erhält der Rechner eine höhere Flexibilität in Bezug auf die Ankopplung an externe Schal­ tungen.

Wenn eine binäre Null oder ein L-Signal an die Leitung 118 angelegt wird, ist der Transistor 107 gesperrt, so daß der Verbindungspunkt 115 von dem Verarmungs-Lasttransistor 106 auf dem V _CC -Potential gehalten wird. Dadurch wird der Tran­ sistor 104 leitend und zieht den Verbindungspunkt 113 auf Erdpotential. Da der Verbindungspunkt 115 auf V _CC ist, ist der Transistor 110 leitend und sperrt den Anhebetransistor 105.

Es sei angenommen, daß eine binäre Eins zuvor auf den Ver­ bindungspunkt 113 und den Puffer 100 gebracht worden ist und daß eine binäre Null extern an den Puffer 100 angelegt werden soll. Zu beachten ist, daß vor diesem Zeitpunkt der Transistor 102 wegen des V _CC -Potentials des Verbindungspunkts 113 leitend ist und die Leitung 119 auf Erdpotential legt. Wenn die binäre Null beispielsweise von einer TTL-Schaltung an den Puffer 100 angelegt wird, kann diese externe Schal­ tung den durch den Ladetransistor 101 gelieferten Haltestrom geeignet überwinden, so daß der Verbindungspunkt 113 rasch entladen wird. Geschieht dies, so zieht der Ladetransistor 103 die Leitung 119 auf V _CC -Potential und entwickelt das ge­ eignete Signal auf der Leitung 119. Wenn bei Beginn jedes Pufferzyklus Daten von externen Quellen aufgenommen werden sollen, so wird die Leitung 118 von der Steuereinrichtung auf den H-Zustand gebracht. Dadurch kann eine binäre Eins extern an den Puffer 100 gelegt werden, wenn dieser Puffer zuvor über den Transistor 104 auf Erdpotential gehalten worden ist.

Im folgenden wird auf Fig. 6 Bezug genommen. In dieser Figur ist ein Spaltenentschlüssler dargestellt, der über eine Leitung 141 mit einer Programmierschaltung verbunden ist. Es finden mehrere derartige Spaltenentschlüßler Ver­ wendung, von denen jeder mit der in Fig. 6 gezeigten Pro­ grammierschaltung gekoppelt ist; ein anderer Spaltenent­ schlüßler würde beispielsweise mit dem Gate des Spalten­ wähltransistors 148 verbunden werden. Die Programmierschal­ tung koppelt den Programmierimpuls (PROG) auf der Leitung 13 über einen Spaltenwähltransistor, z. B. den Transistor 147 oder 148 zur angesteuerten Spalte.

Die Spaltenentschlüsslungstransistoren 123 a bis 123 d liegen zwischen einem Verbindungspunkt 126 und Erde. Die Gate- Elektroden dieser Transistoren nehmen in herkömmlicher Weise die Eingangsadresse auf. Wenn daher der in Fig. 6 darge­ stellte Entschlüssler angesteuert ist, sind die Transistoren 123 a bis 123 d gesperrt. Der Verbindungspunkt 126 wird da­ bei über einen Transistor 128 des Verarmungstyps mit dem V _DD -Potential verbunden. Auch das Gate des Transistors 128 ist mit dem Verbindungspunkt 126 verbunden. Ferner ist der Verbindungspunkt 126 über einen Transistor 131 des Verar­ mungstyps mit dem V _CC -Potential gekoppelt. Das Gate des Transistors 131 ist mit der Quelle des -Signal gekoppelt.

In der Programmierschaltung wird der Programmierimpuls (Leitung 13) über einen Transistor 144 zu einem Verbin­ dungspunkt 150 gekoppelt, an welchem die Drain-Elektroden der Transistoren 147 und 148 hängen. Das Gate des Transistors 144 ist über einen bootstrap-Kondensator 142 an die Lei­ tung 13 angekoppelt. Dieses Gate ist außerdem über einen Transistor 140 mit einem Verbindungspunkt 138 verbunden. Letzterer liegt über einen Anhebetransistor 134 auf V _DD . Das Gate des Transistors 134 ist über einen Inverter 132 mit der Quelle des -Signals gekoppelt. Zwei parallele Absenktransistoren 135 und 136 koppeln den Verbindungs­ punkt 138 an Erde. Das Dateneingangssignal wird an die Gate-Elektrode des Transistors 135 angelegt. Das Gate des Transistors 136 nimmt das -Signal auf.

Während des Programmierbetriebs wird das Potential V _DD auf angenähert 25 Volt angehoben. Dieser Potentialanstieg wird von einer Schaltung wie diejenige gemäß Fig. 4 auf der Leitung 19 bestimmt. Das Ausgangssignal der Detektor­ schaltung dient zur Erzeugung des -Signals.

Während der Programmierung muß der auf der Leitung 13 an­ stehende 25 Volt Impuls über einen Spaltenwähltransistor zu den Spaltenleitern und zu der Drain-Elektrode der ange­ steuerten Zelle übertragen werden. Die Gate-Elektrode des Spaltenwähltransistors muß dabei auf angenähert 25 Volt angehoben werden, um diesen Programmierimpuls zu über­ tragen. Dieses Potential wird von dem Ladetransistor 128 qewonnen, wenn der Entschlüssler angesteuert ist.

Während des Programmierens liegt der Verbindungspunkt 138 über den Transistor 134 auf V _DD . Der Ausgang des Inverters liegt während des Programmierens angenähert auf V _DD . Wenn das Dateneingabesignal auf dem L-Zustand ist, bleibt der Verbindungspunkt 138 geladen. Wenn der Programmierimpuls angelegt wird, so wird auf die Gate-Elektrode des Transistors 144 ein bootstrap-Effekt ausgeübt, wodurch der Impuls mit der vollen Amplitude zum Verbindungspunkt 150 übertragen wird. Der Transistor 140 macht es möglich, daß die Gate- Elektrode des Transistors 144 auf ein Potential über V _DD angehoben wird und bildet darüberhinaus einen Schutz gegen Transistordurchbruch. Wenn eine binäre Eins an den Transistor 135 angelegt wird, so befinden sich der Verbindungspunkt 138 und das Gate des Transistors 144 etwa auf Erdpotential, wo­ durch verhindert wird, daß der positive Impuls von der Lei­ tung 13 zum Verbindungspunkt 150 übertragen wird.

Der positive Impuls auf der Leitung 13 bewirkt nach der Ankopplung an den Spaltenleiter die Ladungsinjektion zu dem auf schwimmendem Potential befindlichen Gate der angesteuerten PROM-Zelle. Dadurch erhält die Zelle eine höhere Schwellen- Spannung bei Verwendung von n-Kanal-Zellen.

Bei dem in Fig. 7 dargestellten Zeilenentschlüssler ist ein Verbindungspunkt 159 über mehrere Zeilenentschlüsslungstran­ sistoren 154 a bis 154 f mit Erde gekoppelt. Der Verbindungs­ punkt 159 ist außerdem mit einem Wortleitungswähltransistor verbunden. In ähnlicher Weise sind mehrere andere Zeilen­ entschlüssler mit anderen Wortleitungswähltransistoren ge­ koppelt. Diese Transistoren verbinden die angesteuerte Wort­ leitung (die Source-Anschlüsse der Zellen) während des Pro­ grammierens mit Erde. Der Verbindungspunkt 159 wird über einen Transistor 157 des Verarmungstyps an V _CC angekoppelt; das Gate dieses Transistors ist mit dem -Signal beauf­ schlagt. Der Verbindungspunkt 159 liegt ferner über einen Ladetransistor 156 des Verarmungstyps an den V _DD -Potential. Der Transistor 153 koppelt den Verbindungspunkt 159 an Erde, entlädt ihn dadurch und verhindert eine verfrühte Ansteuerung einer Wortleitung.

Beim Lesen (nicht Programmieren) wird der Verbindungspunkt bzw. die Leitung 159 über den Transistor 157 an V _CC gelegt, sofern keiner der Dekodiertransistoren 154 a bis 154 f leitend ist. Während des Programmierens ist der Transistor 157 ge­ sperrt, so daß der Verbindungspunkt 159 von V _CC getrennt ist. Wenn das V _DD -Potential auf 25 Volt ansteigt, wird der Ver­ bindungspunkt 159 auf dieses Potential angehoben, sofern die Dekodiertransistoren 154 a bis 154 f gesperrt sind. Der Entschlüssler ist unter diesen Bedingungen angesteuert. Der Transistor 156 kann einen relativ hohen Widerstand haben, da die zum Aufladen des Verbindungspunkts 159 beim Programmieren erforderliche Zeit unkritisch ist.

Claims (6)

1. MOS-Digitalrechner, der auf einem einzigen Siliziumsub­ strat (20) aufgebaut ist, mit einem Speicher RAM mit wahlfrei­ em Zugriff (14), einer mit dem RAM verbundenen zentralen Steu­ er- und Recheneinheit (Zentraleinheit (16)), einem mit der Zentraleinheit verbundenen Festwertspeicher ROM (12) zum Spei­ chern von Programmbytes und einem Programmzähler (27) zur Adressierung des ROM,
dadurch gekennzeichnet,
daß eine an externe Schaltungen (22) anschaltbare Zweirich­ tungsdatensammelleitung (25) mit dem RAM (14), der Zentralein­ heit (16) und dem ROM (12) verbunden ist, daß der Programmzäh­ ler (27) der Zentraleinheit (16) zugeordnet, mit dem ROM (12) und der Datensammelleitung (25) verbunden und so angeordnet und ausgebildet ist, daß er bei einem Zählerstand gleich oder kleiner einem vorgegebenen Wert Adressensignale an den ROM (12) und bei einem den vorgegebenen Wert übersteigenden Zäh­ lerstand Adressensignale an einen externen Speicher (22) an­ legt, so daß die Programmspeicherkapazität des Rechners durch den vom Programmzähler (27) automatisch adressierbaren exter­ nen Speicher (22) erweiterbar ist, und daß eine Eingangsdetek­ toranordnung (19, 33, 35, 36, 45, 46, 47, 48) mit Eingangsan­ schlüssen (19, 36) zur Aufnahme erster und zweiter extern angelegter vorgegebener Signale zum Prüfen des Rechners und zur Erzeugung von Steuersignalen für den Programmzähler (27) und den ROM (12) vorgesehen ist, wobei die Steuersignale die Übertragung von Befehlen aus dem externen Speicher (22) zur Datensammelleitung (25) unabhängig vom Stand des Programm­ zählers (27) bewirken, wenn das erste vorgegebene Signal (EA = 1) an der Detektoranordnung ansteht, und bei Anlage des zwei­ ten vorgegebenen Signals den ROM (12) mit der Datensammellei­ tung (25) derart koppeln, daß das im ROM gespeicherte Programm extern prüfbar ist.

2. MOS-Digitalrechner nach Anspruch 1, dadurch gekennzeich­ net, daß der ROM (12) als programmierbarer Festwertspeicher (PROM) ausgebildet ist.

3. MOS-Digitalrechner nach Anspruch 1 oder 2, dadurch ge­ kennzeichnet, daß der vorgegebene Wert des Zählerstandes des Programmzählers (27) etwa gleich der im ROM (12) maximal spei­ cherbaren Anzahl von Bytes ist.

4. MOS-Digitalrechner nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Eingangsdetektoranordnung einen Spannungspegeldetektor (33) aufweist, der so ausgebildet ist, daß er drei verschiedene Logikzustände auf einer einzigen Leitung (19) bestimmen kann.

5. MOS-Digitalrechner nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Rechner vollständig aus n-Ka­ nal-Bauelementen aufgebaut ist.

6. MOS-Digitalrechner nach Anspruch 5, dadurch gekennzeich­ net, daß die n-Kanal-Bauelemente polykristalline Silizium- Gateelektroden enthalten.