DE68923541T2 - Programmierbare Logikeinrichtung mit einer Vielzahl von programmierbaren Logikarrays, die sich in mosaikförmiger Anordnung zusammen mit einer Vielzahl von vermischt angeordneten Interface-Blöcken befinden. - Google Patents

Programmierbare Logikeinrichtung mit einer Vielzahl von programmierbaren Logikarrays, die sich in mosaikförmiger Anordnung zusammen mit einer Vielzahl von vermischt angeordneten Interface-Blöcken befinden.

Info

Publication number
DE68923541T2
DE68923541T2 DE68923541T DE68923541T DE68923541T2 DE 68923541 T2 DE68923541 T2 DE 68923541T2 DE 68923541 T DE68923541 T DE 68923541T DE 68923541 T DE68923541 T DE 68923541T DE 68923541 T2 DE68923541 T2 DE 68923541T2
Authority
DE
Germany
Prior art keywords
arrays
output
input
blocks
programmable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68923541T
Other languages
English (en)
Other versions
DE68923541D1 (de
Inventor
Mirella Benedetti
Antonio Chiriatti
Vincenzo Daniele
Biagio Giacalone
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SRL filed Critical SGS Thomson Microelectronics SRL
Publication of DE68923541D1 publication Critical patent/DE68923541D1/de
Application granted granted Critical
Publication of DE68923541T2 publication Critical patent/DE68923541T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733Controllable logic circuits
    • H03K19/1735Controllable logic circuits by wiring, e.g. uncommitted logic arrays
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
    • H03K19/17708Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K23/00Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/50Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
    • H03K23/54Ring counters, i.e. feedback shift register counters
    • H03K23/542Ring counters, i.e. feedback shift register counters with crossed-couplings, i.e. Johnson counters

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

    Hintergrund der Erfindung 1. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft allgemein integrierte, programmierte Logikfeldbauelemente, die üblicherweise in CMOS-Technologie gefertigt werden und Transistoren mit schwimmendem Gate vom EPROM-, EEPROM- oder FLASH-Typ als programmierbare Einheitszellen verwenden, außerdem Bauelemente, bei denen die programmierbare Einheitszelle ein Schutzelement oder eine ROM-Typ- Zelle oder dergleichen ist.
  • 2. Diskussion der Technologie und des Standes der Technik
  • Die Entwicklung der Fertigungsmethoden für integrierte Großschaltkreise (LSI, VLSI und, in jüngster Zeit, ULSI) gestattet die Implementierung immer komplexerer logischer Funktionen auf einem einzelnen Chip, es bleibt allerdings die Notwendigkeit der Verwendung zahlreicher Schaltungen mit " verteilter Logik", die eine Schnittstelle des integrierten Bauelements als Funktion des spezifischen Kunden-Anwendungsfalls ist. Um dies zu vermeiden, wurden integrierte Schaltungen entwickelt, die im Stande sind, logische Funktionen bereitzustellen, die nicht mehr während der Fertigungsphase des integrierten Bauelements starr vordefiniert sind, sondern die direkt von dem Benutzer bedarfsweise programmierbar sind. Diese integrierten Bauelemente, die unter der Bezeichnung akronyme FPLA (feldprogrammierbare Array-Logik) und als PLA (programmierbares Logikfeld) bekannt sind, verwenden üblicherweise eine grundlegende Feldstruktur, die auf dem Gebiet der Speicherung kleiner oder mittlerer Datenmengen entwickelt wurde (PROM-, EPROM- und EEPROM-Felder), und die in Reihen und Spalten organisierte Felder von individuell programmierbaren und adressierbaren CMOS-Transistoren mit schwimmendem Gate (Zellen) verwendet.
  • Das Blockdiagramm eines generischen programmierbaren Logikfeldes in Form eines integrierten Bauelements ist in Figur 1 dargestellt. Die symbolische Struktur eines hypothetischen FPLA-Bauelements mit vier Eingängen, vier logischen Produkten und zwei Ausgängen ist in Figur 2 dargestellt, in der I1, I2, I3 und I4 die Eingangsanschlüsse sind und das UND-Feld eine aus Reihen und Spalten bestehende Matrix programmierbarer Zellen (Transistoren mit schwimmendem Gate) enthält, deren Funktion in Figur 2 durch Kreuze (X) dargestellt ist, die eine durch Programmierung entfernbare elektrische Verbindung zwischen einer Reihe und einer Spalte des Feldes andeutet. Die Ausgänge des UND-Feldes bilden ebensoviele Eingänge eines ODER-Feldes, welches ebenfalls durch eine Matrix von programmierbaren Speicherzellen gebildet ist, funktional angedeutet durch die Kreuze (X), die eine durch Programmierung beseitigbare elektrische Verbindung zwischen einer Reihe und einer Spalte des Feldes bedeuten. Diese Familie von Bauelementen (FPLA oder PLA) ist in folgenden US-Patenten beschrieben: 3 500 142 (Kahng); 3 660 819 (Frohman-Bentchkowsky); 3 728 695 (Frohman-Bentchkowsky); 3 744 036 (Frohman-Bentchkowsky);3 755 721 (Frohman-Bentchkowsky); 3 825 946 (Frohman-Bentchkowsky); 3 984 822 (Simko, et al.) und 4 019 197 (Lohstroh, et al.).
  • Eine verwandte Bauelementfamilie wird gebildet durch Bauelemente, die unter der Handelsbezeichnung PAL (PAL ist ein eingetragenes Warenzeichen der Monolithic Memories Corp.) bekannt sind, wobei die ODER-Struktur in verdrahteter Schaltungsform hergestellt wird, das heißt durch den Benutzer nicht-programmierbar ist, so daß ein Feld von Speicherzellen beseitigt ist. Diese Bauelemente sind beispielsweise in folgenden US-Patenten beschrieben: 3 541 543 ( Crawford, et al.); 3 566 153 (Spenser, Jr.); 3 702 985 (Proebsting); 3 816 725 (Greer); 3 818 352 (Greer); 3 849 638 (Greer); 4 609 986 (Hartman, et al.) und 4 617 479 (Hartmann, et al.).
  • Deshalb wird ein programmierbares Logikbauelement (PLD) im wesentlichen durch zwei programmierbare Felder gebildet (von denen eines durch den Benutzer nicht modifizieibar ist). Diese integrierten Bauelemente sind außerdem mit Hilfsschaltungen wie zum Beispiel Puffern, Registern, Ausgangsstift-Treibern und Multiplexern ausgestattet. Ausgedrückt durch die Gesamt-Vielseitigkeit werden die "Programmier-Resourcen" eines solchen PLD-Bauelements repräsentiert durch die programmierbaren Felder (in einigen dieser Bauelemente kann das ODER-Feld aus äquivalenten verdrahteten Schaltungen bestehen oder dadurch ersetzt sein), während die Eingangsschaftung des UND-Feldes und die Ausgangsschaltung der ODER-Struktur als "fixe Resourcen" kiassifrziert werden können. Außerdem kann in einigen dieser Bauelementen die Ausgangsschaltung des ODER-Feldes (oder die fixe ODER-Struktur) selbst programmierbare Schaltngen enthalten, um eine nicht-gespeicherte (kombiniert logische) oder eine gespeicherte, nicht-invertierte oder invertierte Signalnachbildung von irgendeinem der ODER-Feld- Ausgangssignale (oder der Ausgangssignale der fixen ODER-Struktur) zu erzeugen, zusätzlich zu der Darstellung desselben Ausgangssignals an einem zugehörigen bidirektionalen Daten-Eingangs-/Ausgangs-/E/A-Stift des integrierten Bauelements, indem ein zugehöriger Ausgangspuffer freigegeben wird und außerdem auf einem internen Rückführungsbus das gleiche Ausgangssignal erzeugt wird, um das Signal an einen Eingang des UND-Feldes zurückzuführen und so eine gewünschte logische Funktion zu implementieren.
  • Diese Ausgangsschaltungsblöcke können auch derart ausgestaltet sein, daß ihre Feldprogrammierung möglich ist mittels permanent zu öffnender Schmelzverbindungen oder dergleichen Bauelemente. Beschreibungen von Eingangs-/Ausgangs-Blöcken dieser Art sind in folgenden US-Patenten enthalten: 4 677 318 (Veenstra) und 4 717 912 (Harvey, et al.), wobei jeder einschlägige Teil dieser Beschreibungen hier durch ausdrückliche Bezugnahme inkorporiert ist.
  • Durch Betrachten des funktionellen Blockdiagramms dieser bekannten Bauelemente gemäß Figur 1 wird die "Starrheit" einer derartigen Architektur deutlich, welche eine zwangsweise Start-"Ebene", das heißt, das UND-Feld, bedingt. Darüber hinaus stellt sich ein schwerwiegender Nachteil der herkömmlichen Bauelemente durch den Umstand dar, daß zum Zurückrühren eines Signals zu dem Eingang der Start-"Ebene" (zu den Eingängen des UND-Feldes) Anschlußflächen oder Ausgangsstifte des integrierten Bauelements benutzt werden müssen und das Bauelement offensichtliche bauliche Beschränkungen hinsichtlich der Gesamtzahl externer Stifte aufweist, von denen eine bestimmte Anzahl (1, 2, 3 ... k) notwendigerweise den Daten-Eingangsstiften "zugewiesen" ist, was zur Realisierung eines Rückfiihrwegs unvermeidlich ist.
  • Ein programmierbares Logikbauelement mit einer Mehrzahl von programmierbaren UND-ODER-Logikblöcken, mehreren Eingangs- /Ausgangs-Pufferblöcken und eine Mehrzahl von Verbindungsleitungen, die selektiv mit den Eingangs- und den Ausgangsleitungen durch programmierbare Schalter verbunden sind, ist in der US A-4 772 811 beschrieben.
  • Aufgabe und Offenbarung der Erfindung
  • Das Hauptziel der vorliegenden Erfindung ist es, diese Nachteile von Logikfeld-Bauelementen des Standes der Technik dadurch zu überwinden, daß ein Bauelement geschaffen wird, welches eine grundlegend andere Organisation ihrer Programmierresourcen aufweist, welche in Form eines netzähnlichen Layouts von verteilten programmierbaren Logikfeldern organisiert sind, von denen jedes durch Vergleich mit einem konventionellen Bauelement ein Logikfeld darstellt, welches nicht notwendigerweise darauf beschränkt ist, eine vorab definierte logische Funktion zu erfüllen. Jedes Feld oder jede "Ebene" gehört zu einer Mehrzahl von Mehrfunktions-Schnittstellenblöcken, die jeweils eine Eingangs-Auswahlschaltung enthalten, die in der Lage ist, Eingangssignale zu empfangen, welche von bidlrektionalen Eingangs-/Ausgangs-Anschlüssen und/oder von den Ausgängen eines anderen Feldes kommen, und weiterhin eine Einrichtung aufweist zum Lesen der Ausgangssignale des anderen Feldes, eine Signalauswahleinrichtung, eine Polaritätsauswahleinrichtung und eine Wegauswahleinrichtung, mehrere Register und eine Ausgangssortierschaltung, die im Stande ist, kombinationslogische (nicht-gespeicherte und/oder gespeicherte) Datensignale auszuwählen, die Polarität und den Weg der Signale in Richtung freigebbarer Ausgangstreiberpuffer von den mehreren bidirektionalen Eingangs-/Ausgangsstiften und/oder in Richtung auf ein anderes Feld auszuwählen, eine Schaltung, die in der Lage ist, für jedes der Signale ein erstes, nicht-invertiertes, gepuffertes Nachbildungssignal und ein zweites, invertiertes gepuffertes Nachbildungssignal zu erzeugen, mit dem die Reihen von einem oder mehreren Speicherfeldern betrieben werden, um die Ausgabe von Signalen aus den Feldern zu veranlassen, wobei jedes Feld individuell programmierbar ist, um Logikfunktionen für jegliche Kombination ihrer Eingänge zu erzeugen.
  • In anderen Worten: Die Organisation des Bauelements gemäß der Erfindung läßt sich in Form eines "Mosaiks" programmierbarer Speicherzellenfelder und der genannten Mehrfunktions-Schaltungsblöcke konfigurieren. Jedes Feld oder jede "Ebene", die in der Lage ist, mit externen, im wesentlichen bidirektionalen Eingangs-/Ausgangs-(E/A)Stiften des Bauelements und/oder mit einem anderen Feld oder einer anderen Ebene von programmierbaren Speicherzellen über mindestens eine der Mehrfunktions-Schaltungsblöcke in Wechselwirkung zu treten.
  • Ein grundlegendes Ergebnis einer derartigen Architektur ist die Erzielung der Möglichkeit, eine enorm große Anzahl von Rückführungen oder internen Wegen für die Signale zu realisieren, ohne daß die Notwendigkeit besteht, einen Stift (oder einen Anschluß) des integrierten Bauelements in Anspruch zu nehmen.
  • Ein weiteres Ergebnis besteht darin, daß der Zugriff über irgendeinen E/A-Stift des Bauelements zu irgendeinem der Felder oder "Ebenen" ebenso möglich ist, wie das Zulassen der Ausgabe über irgendeinen E/A-Stift des Bauelements von irgendeinem der programmierbaren Speicherfelder oder "Ebenen".
  • Wenn man weiterhin berücksichtigt, daß die mehrfunktionellen Schaltungsblöcke in der Lage sind, sowohl nicht-invertierte als auch invertierte Nachbildungen eines Speichertyp-Signals oder eines nicht-gespeicherten Signaltyps zu liefern, kann jedes Feld oder jede Ebene derart programmiert werden, daß ihre Ausgänge irgendeine Art logischer Operation bezüglich ihrer Eingänge abgibt, abgesehen natürlich von der Möglichkeit, Eingangs- und Ausgangswege innerhalb des Feldes in gewünschter Weise in Form elektrischer Verbindungen so zu programmieren, daß die notwendigen Verbindungen oder Wege für die Signale durch das "Mosaik" der Felder und Mehrfunktions-Blöcke gebildet werden.
  • Wesentlich ist, daß das Bauelement mit einem einzelnen Typ von Eingangs-/Ausgangs-(E/A)Stiften (oder E/A-Blöcken, die geeignete freigebbare Ausgangs-Treiberpuffer für bidirektionale Stirte enthalten) ausgestattet ist, die über zumindest einen der Mehrfünktions- Schaltungsblöcke "erreicht" werden können, oder von denen irgendeines der Speicherzellenfelder oder der programmierbaren Ebenen "erreicht" werden kann.
  • Kurze Beschreibung der Zeichnungen
  • Fig. 1 ist ein Blockdiagramm einer typischen integrierten, programmierbaren Logikfeld-Schaltung nach dem Stand der Technik.
  • Fig. 2 zeigt den symbolischen Aufbau der beiden Felder programmierbarer Zellen, die zu einer UND- " Ebene" und einer davon kaskadierten ODER- " Ebene" entsprechend dem Stand der Technik gehören.
  • Fig. 3 veranschaulicht die grundlegende Architektur der erfindungsgemäßen programmierbaren integrierten Logikfeldschaltung.
  • Fig. 4 ist ein Schaltungsdiagramm einer Logikschaltung, bekannt als Johnson-Zähler, die mit dem programmierbaren Bauelement gemäß der Erfindung nach Figur 3 realisiert werden kann.
  • Fig. 5 zeigt einen Weg, auf dem die Logikschaltung nach Figur 4 (Johnson-Zähler) mit dem programmierbaren Bauelement der Erfindung nach Figur 3 herstellbar ist.
  • Fig. 6 ist ein Schaltungsdiagramm einer weiteren Logikschaltung, die mit dem Bauelement gemaß der Erfindung nach Figur 3 herstellbar ist.
  • Fig. 7 zeigt den Weg, auf dem die Logikschaltung nach Figur 6 mit dem Bauelement gemäß der Erfindung nach Figur 3 herstellbar ist.
  • Fig. 8 ist ein weiteres Beispiel für eine weitere Logikschaltung, die mit dem erfindungsgemäßen Bauelement nach Figur 3 herstellbar ist.
  • Fig. 9 zeigt, wie die Logikschaltung nach Figur 8 mit dem erfindungsgemäßen Bauelement nach Figur 3 herstellbar ist.
  • Fig. 10 zeigt, wie der grundlegende Aufbau eines erfindungsgemäßen Bauelements in einem Netzwerk verteilter Speicherzellen erweitert werden kann, welches 32 einzelne Felder aus programmierbaren Speicherzellen enthält.
  • Fig. 11 ist das Diagramm des Mehrfünktions-Schaltungsblocks (PSB), welches in dem netzähnlichen Layout von verteilten Speicherfeldern des erfindungsgemäßen Bauelements einsetzbar ist.
  • Fig. 12 ist ein detaillierteres Diagramm des Mehrfunktions- Schaltungsblocks (PSB) nach Figur 11.
  • Fig. 13 veranschaulicht ein modifiziertes Blockdiagramm eines Mehrfunktions-Schaltungsblocks (PSB) mit einem spezialisierten Aufbau.
  • Fig. 14 zeigt ein modifiziertes Blockdiagramm eines Mehrfunktions-Schaltungsblocks (PSB) mit einem anders spezialisierten Aufbau.
  • Beschreibung bevorzugter Ausführungsförmen der Erfindung
  • Der grundlegende Aufbau eines Logikbauelements mit einem Netzwerk verteilter Speicherzellenfelder gemäß der vorliegenden Erfindung ist in Figur 3 dargestellt. In der Figur sind vier einzelne Bereiche programmierbarer Speicherzellen dargestellt, nämlich A1, A2, A3 und A4, die in üblicher Weise in Reihen und Spalten angeordnet sind und die sich individuell durch Ändern ihres Leitungszustands programmieren lassen. Die Speicherzellen sind vorzugsweise vom Typ EPROM oder EEPROM.
  • Die vier Felder sind als "Mosaik" gemeinsam organisiert, wobei eine gewissen Anzahl von Mehrfunktions-Schaltungsblöcken (PSB) 1, 2, 3 ...11 und 12 vorhanden ist.
  • Dies ist ein erstes und grundlegendes Unterscheidungsmerkmal des erfindungsgemäßen Bauelements im Vergleich zu den Bauelementen nach dem Stand der Technik, wobei das ODER-Feld direkt aus dem UND-Feld kaskadiert ist, und wobei die Ausgangssignale des UND- Feldes nur in einer nicht-invertierten Form, nicht aber gleichzeitig in invertierter Form verfügbar sind.
  • Ein zweites Unterscheidungsmerkmal wird dargestellt durch die körperliche Präsenz von mehr als zwei Speicherfeldern, die funktional vollständig sind und frei miteinander kommunizieren. Dies ermöglicht die Implementierung von "Mehrfachebenen"-Funktionen durch volle Ausnutzung des Potentials der vorliegenden Mehrebenen-Synthese-Methoden.
  • Ein dritter Unterscheidungsaspekt ist die Möglichkeit der Implementierung sequentieller Funktionen über die Mehrzahl kombinatorischer Logikebenen, aufgrund des Vorhandenseins der Schnittstellen bildenden Mehrfunktions-PSB-Blöcke zwischen den Felder, das heißt, den Logikebenen, wobei jeder PSB-Block eine relativ große Anzahl von Registern enthält, die durch "verdrahtete" Logikmethoden gebildet sind.
  • Ein viertes Unterscheidungsmerkmal besteht darin, daß die spezielle Architektur den Zugriff auf sämtliche bidirektionalen Eingangs- /Ausgangs-Stifte von irgendeinem Speicherfeld aus ermöglicht und umgekehrt, und zwar über einen oder mehrere PSB-Blöcke, so daß hierdurch eine umtangreiche Schnittstellen-Möglichkeit des Bauelements in Verbindung mit anderen Bauelementen innerhalb eines komplexen Systems möglich ist.
  • Ein erstes Beispiel der Vielseitigkeit bei der Verwendung des erfindungsgemäßen Bauelements ist in den Figuren 4 und 5 dargestellt.
  • Figur 4 zeigt das typische Schaltungsdiagramm eines Modul-10- Johnson-Zählers.
  • Die fünf Register 1, 2, 3, 4 und 5, der Takteingang CK und die fünf Ausgänge Q1, Q2, Q3, Q4 und Q5 sind deutlich erkennbar. In Figur 5 ist dargestellt, wie eine solche Logikschaltung mit einem erfindungsgemäßen Bauelement hergestellt werden kann, welches die in Figur 3 dargestellte Architektur besitzt. Die vier Felder A1, A2, A3 und A4 und die vier Mehrfunktions-Schaltungsblöcke PSB, die bereits in dem Diagramm nach Figur 3 dargestellt sind, und genauer gesagt die Blöcke 4, 6, 7 und 9, sind in dem Diagramm nach Figur 5 reproduziert. Durch Programmierung wird die Johnson-Zählerschaltung nach Figur 4 in der deutlich in Figur 5 dargestellten Weise hergestellt, indem konfigurierbare Register verwendet werden, die in den Blöcken PSB verfügbar sind, und indem die beiden UND-Gatter A und B in dem Feld A1 sowie das ODER- Gatter C in dem Feld A2 implementiert werden.
  • Mit Hilfe der Diagramme nach den Figuren 6 und 7 ist ein weiteres Beispiel für den Einsatz des erfindungsgemäßen Bauelements zur Realisierung einer typischen Zwei-Bit-Summierschaltung dargestellt, wobei das dazugehörige funktionelle Diagramm an sich bekannt und in Figur 6 dargestellt ist. Wie bereits im Fall des vorhergehenden Beispiels ist in Figur 7 klar eine Möglichkeit aufgezeigt, mit der die Schaltung nach Figur 6 mit Hilfe eines erfindungsgemäßen Bauelements dadurch hergestellt werden kann, daß dieses programmiert wird. Dies wiederum ist schematisiert durch die vier Felder A1, A2, A3 und A4 und Mehrfunktions-Schaltungsblöcke PSB 1, 2, 3, 4 ... 11 und 12, wie in Figur 3 gezeigt ist. Die in den Figuren verwendeten Symbole sind konventionell, und das Lesen sowie Interpretieren der Diagramme gibt dem Fachmann ein unmittelbares Verständnis der Diagramme selbst, so daß eine wiederholte Beschreibung der Diagramme selbst sich erübrigt. Wie man in den Figuren sehen kann, können die fünf Eingänge (C0, A0, B0 und A1 und B1) durch den Mehrfünktions-PSB-Block 11 implementiert werden, indem gleichzeitig die nicht-invertierten und invertierten Signale genutzt werden, die innerhalb des PSB-Blocks selbst generiert werden, während die zwei Ausgänge S0 und S1 über den Multifunktions-PSB-Block 6 und der Ausgang C2 über den Funktions-PSB-Block 7 implementiert werden.
  • Wie dem Fachmann ersichtlich ist, kann selbstverständlich die gleiche Schaltung auch dadurch realisiert werden, daß man bei einem anderen Block "startet" (d.h. die Eingänge implementiert), indem das Funktionsdiagramm bezüglich der von den einzelnen programmierbaren Feldern und durch die dargestellten 12 Mehrfunktions-PSB-Blöcke repräsentierten Mosaikstruktur gedreht wird. Ein weiteres Beispiel für den Einsatz des erfindungsgemäßen Bauelements ist in den Figuren 8 und 9 gegeben. Figur 8 zeigt ein typisches Blockdiagramm einer Zwei-Bit-Amplitudenvergleicherschaltung. In Figur 9 ist eine Möglichkeit gezeigt, mit der die Schaltung nach Figur 9 implementiert werden kann mit Hilfe eines erfindungsgemäßen Bauelements, welches vier Felder A1, A2, A3 und A4 und die Mehrfunktions-PSB-Blöcke 1 - 12 aufweist, so wie bei den vorhergehenden Beispielen. Bei diesem letzten Beispiel könnte angemerkt werden, daß ein Feld so programmierbar ist, daß gewisse logische Funktionen erhalten werden, wobei aber der Umstand hervorzuheben ist, daß bei dem erfindunsgemäßen Bauelement die einzelnen Felder programmierbarer Speicherzellen nicht notwendigerweise so programmiert werden, daß eine einzigartige bestimmte Logikfunktion implementiert wird, sondern daß die Programmierung so erfolgen kann, daß mehrere, voneinander verschiedene logische Funktionen implementiert werden, abhängig von dem Bedarf des Anwenders.
  • Das erfindungsgemäße Organisationsmodul, welches dargestellt wird durch ein Mosaik aus Feldern und Mehrfunktions-PSB-Schnittstellenblöcken zwischen Feldern und Feldern sowie zwischen Feldern und externen Stiften des Bauelements, läßt sich in der Weise erweitern, daß es in der Praxis lediglich durch die Notwendigkeit beschränkt ist, die allgemeinen Abmessungen des Bauelements in vernünftig handzuhabenden Größen zu halten.
  • In Figur 10 ist dargestellt, wie das Grundmodul des erfindungsgemäßen Bauelements erweitert werden kann, bis es, wie in der Figur dargestellt ist, 32 einzelne programmierbare Felder von Speicherzellen enthält.
  • Wie aus der obigen Beschreibung klar hervorgeht, bestimmt sich die enorme Handhabungsflexibilität des Bauelements durch das Vorhandensein einer Mehrzahl von Feldern programmierbarer Speicherzellen, die funktionell vollständig sind, und auf die gleichzeitig von irgendeinem internen Punkt des Bauelements und von irgendeinem externen Stift mit Hilfe der Mehrfunktions-PSB-Blöcke zugegriffen werden kann, die eine Schnittstelle von einem Feld zu einem anderen sowie von einem Feld zu der Umgebung bilden.
  • Ein grundlegendes Diagramm der PSB-Blöcke, die in dem erfindungsgemäßen Bauelement verwendet werden, ist in Figur 11 dargestellt.
  • Selbstverständlich kann ein Mehrfunktions-PSB-Block irgendeine Anzahl von Moduln enthalten, die identisch zu dem speziellen in Figur 11 dargestellten Modul sind.
  • Wesentlich ist, daß das grundlegende Modul irgendeines PSB-Blocks drei fundamentale Unterblöcke enthält: einen Eingangsauswahlblock, einen Registerblock und einen Ausgangssortierblock. Der Eingangsauswahlblock kann eine Einrichtung enthalten zum Lesen von Signalen, die von einem Feld kommen, eine Signalauswahleinrichtung, eine Polaritätsauswahleinrichtung und eine Wegauswahleinrichtung. Der Registerblock ermöglicht es, für ein gewisses von dem Eingangsauswahlblock kommendes Signal ein Speichertyp-Nachbildungssignal zu erzeugen, welches ebenso wie das nicht-gespeicherte Signal, welches direkt von dem Eingangsauswahlblock kommt, an einen Ausgangssortierblock gelegt werden kann, der eine Einrichtung zum Erzeugen komplementärer Signale, eine Signalauswahleinrichtung, eine Polaritätsauswahleinrichtung und eine Wegauswahleinrichtung beinhaltet. Dann kein ein gewisses Signal durch Freigeben eines Ausgangspuffers an einen Anschluß oder einen E/A- Stift des integrierten Bauelements gelegt werden, und/oder es kann ein komplementäres Signal zu einem gewissen Feld des integrierten Bauelements geleitet werden.
  • In Figur 12 ist ein detailliertes Blockdiagramm des grundlegenden Moduls eines PSB-Blocks dargestellt, welches von dem Fachmann leicht interpretiert werden kann.
  • Das in den Figuren 11 und 12 dargestellte grundlegende Modul kann man betrachten als eine modulare Einheit eines Mehrfunktions-PSB-Blöcke. Sämtliche Mehrfunktions-PSB-Blöcke des Bauelements gemäß der Erfindung können, wenngleich sie auch als untereinander identische betrachtet werden können, in gewisser Hinsicht als relativ verschieden voneinander angesehen werden. Sie können beispielsweise eine unterschiedliche Anzahl von Elementar-Basismoduln enthalten, der wichtigste Unterschied von allen Unterschieden liegt jedoch möglicherweise zwischen einem Typ oder einer Gruppe von PSB-Blöcken und einem anderen Typ oder einer anderen Gruppe von PSB-Blöcken darin begründet, daß ein Typ oder eine Gruppe von PSB-Blöcken verdrahtete Verbindungen zwischen den eigenen Eingangsanschlüssen und ebensovielen Anschlüssen oder bidirektionalen E/A-Stiften des integrierten Bauelements haben und möglicherweise keine Feld-Ausgangs-Leseeinrichtung aufweisen kann, wie dies in dem Diagramm nach Figur 13 dargestellt ist, während der andere Typ oder die andere Gruppe von PSB-Blöcken (typischerweise die "internen" und die "Ausgangs"-PSB-Blöcke der Mosaik-Organisation der verschiedenen PSB-Blöcke und Felder) verdrahtete Verbindungen mit den E/A-Stiften haben können oder auch nicht haben können, weil sie normalerweise Signale empfangen, die von Speicherfeldern kommen, die notwendigerweise eine geeignete Leseeinrichtung beinhalten. Dies ist speziell der Fall in einem integrierten Bauelement mit einer relativ großen Anzahl von Feldern (und PSB-Blöcken). Das Schaltungsdiagramm dieser "internen" PSB-Blöcke kann so sein, wie dies Figur 14 zeigt. In anderen Worten: Die Multifunktions-PSB-Blöcke, die zusammen mit den Feldern von Speicherzellen in einem mosaikähnlichen Layout vermischt angeordnet sind, können zweckmäßigerweise zwei spezialisierte Spezies beinhalten, die marginal voneinander verschieden sind: Eine erste oder "interne" Spezies ist speziell zur Schnittstellenbildung von Feld zu Feld ausgebildet; die zweite oder "periphere" Spezies ist ausgebildet zur Schnittstellenbildung bezüglich der Anschlüsse oder externen Stirte des integrierten Bauelements.

Claims (4)

1. Integriertes Logikbauelement mit mehreren bidirektionalen Eingangs-/Ausgangs-Stiften und umfassend eine Einrichtung, die in der Lage ist, eine Mehrzahl programmierbarer und adressierbarer Speicherzellenfelder (A.... A4) zu bilden, welche in Reihen und Spalten angeordnet sind, deren Zellen individuell dadurch programmierbar sind, daß man ihren elektrischen Leitungszustand ändert, wobei jedes der Felder Eingäng und Ausgänge aufweist; eine Mehrzahl zugehöriger mehrtunktioneller Blöcke (PSB), die jeweils eine Eingangsselektionsschaltung die in der Lage ist, von den bidirektionalen Eingangs-/Ausgangs-Stiften und/oder von Ausgängen der Felder kommende Eingangssignale zu empfangen, eine Signalauswahleinrichtung, eine Polaritätsauswahleinrichtung und eine Wegauswahleinrichtung aufweisen, mehrere Register und eine Ausgangssortierschaltung, die in der Lage ist, nicht gespeicherte und gespeicherte, Daten enthaltende Signale auszuwählen, die Polarität und den Weg der Signale in Richtung freigebbarer Ausgangspuffer, die die Mehrzahl von bidirektionalen Eingangs-/Ausgangs- Stiften treiben, und/oder in Richtung eines der Felder auszuwählen, eine Schaltung, die in der Lage ist, für jedes der Daten enthaltenden Signale ein erstes, nicht-invertiertes und ein zweites invertiertes und gepuffertes Nachbildungssignal zu erzeugen, mit dessen Hilfe die Reihen eines oder mehrerer der Speicherzellenfelder betrieben werden, um Ausgangssignale aus den Feldern zu erzeugen, wobei jedes der Felder programmierbar ist, um unterschiedliche logische Funktionen für jegliche Kombination von Eingängen desselben Feldes zu erzeugen.
2. Integriertes Logikbauelement nach Anspruch 1, bei dem die Eingangs-Auswahlschaltung, die Register und die Ausgangssortierschaltung in jedem mehrfunktionellen Block von den mehreren mehrfunktionellen Blöcken enthalten sind, welche um jedes der Felder herum angeordnet sind und mit den Feldern eine mosaikartige Anordnung bilden, wodurch Datenaustauschvorgänge zwischen zwei unterschiedlichen Feldern und zwischen einem Feld und der Außenumgebung im wesentlichen über mindestens eine der mehrfunktionellen Blöcke erfolgt.
3. Integriertes Logikbauelement nach Anspruch 2, bei dem mindestens einige der mehrfunktionellen Blöcke, die in Bezug auf die mosaikähnliche Anordnung der Mehrzahl von Feldern und mehrfunktionellen Blöcke intern liegen, eine Eingangsauswahlschaltung aufweisen, die in der Lage ist, Eingangssignale zu empfangen, die ausschließlich von den Ausgängen eines der Felder kommen, und die Ausgangssortierschaltung Ausgangssignale erzeugt, die ausschließlich in Richtung auf einen Eingangskreis der anderen von den Feldern gerichtet werden.
4. Integriertes Logikbauelement nach Anspruch 2, bei dem zumindest einige der mehrfunktionellen Blöcke, die bezüglich der mosaikartigen Anordnung von den mehreren Felder und mehrfunktionellen Blöcken periphär angeordnet sind, Eingänge besitzen, die mit den jeweiligen bidirektionalen Eingangs-/Ausgangs-Stiften des integrierten Bauelements verdrahtet sind.
DE68923541T 1988-12-28 1989-12-22 Programmierbare Logikeinrichtung mit einer Vielzahl von programmierbaren Logikarrays, die sich in mosaikförmiger Anordnung zusammen mit einer Vielzahl von vermischt angeordneten Interface-Blöcken befinden. Expired - Fee Related DE68923541T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT8883691A IT1225638B (it) 1988-12-28 1988-12-28 Dispositivo logico integrato come una rete di maglie di memorie distribuite

Publications (2)

Publication Number Publication Date
DE68923541D1 DE68923541D1 (de) 1995-08-24
DE68923541T2 true DE68923541T2 (de) 1996-02-22

Family

ID=11323819

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68923541T Expired - Fee Related DE68923541T2 (de) 1988-12-28 1989-12-22 Programmierbare Logikeinrichtung mit einer Vielzahl von programmierbaren Logikarrays, die sich in mosaikförmiger Anordnung zusammen mit einer Vielzahl von vermischt angeordneten Interface-Blöcken befinden.

Country Status (5)

Country Link
US (1) US4992680A (de)
EP (1) EP0376905B1 (de)
JP (1) JPH02226813A (de)
DE (1) DE68923541T2 (de)
IT (1) IT1225638B (de)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5367208A (en) 1986-09-19 1994-11-22 Actel Corporation Reconfigurable programmable interconnect architecture
US5511211A (en) * 1988-08-31 1996-04-23 Hitachi, Ltd. Method for flexibly developing a data processing system comprising rewriting instructions in non-volatile memory elements after function check indicates failure of required functions
US5198705A (en) * 1990-05-11 1993-03-30 Actel Corporation Logic module with configurable combinational and sequential blocks
US5073729A (en) * 1990-06-22 1991-12-17 Actel Corporation Segmented routing architecture
US5191241A (en) * 1990-08-01 1993-03-02 Actel Corporation Programmable interconnect architecture
US5144166A (en) * 1990-11-02 1992-09-01 Concurrent Logic, Inc. Programmable logic cell and array
US5079451A (en) * 1990-12-13 1992-01-07 Atmel Corporation Programmable logic device with global and local product terms
US5204556A (en) * 1991-05-06 1993-04-20 Lattice Semiconductor Corporation Programmable interconnect structure for logic blocks
JPH05252025A (ja) * 1991-10-28 1993-09-28 Texas Instr Inc <Ti> 論理モジュールおよび集積回路
US5412261A (en) * 1992-04-14 1995-05-02 Aptix Corporation Two-stage programmable interconnect architecture
US5369772A (en) * 1992-05-21 1994-11-29 Compaq Computer Corporation Method of maximizing data pin usage utilizing post-buffer feedback
GB9223226D0 (en) 1992-11-05 1992-12-16 Algotronix Ltd Improved configurable cellular array (cal ii)
AU6958694A (en) * 1993-05-28 1994-12-20 Regents Of The University Of California, The Field programmable logic device with dynamic interconnections to a dynamic logic core
US6462578B2 (en) 1993-08-03 2002-10-08 Btr, Inc. Architecture and interconnect scheme for programmable logic circuits
US6051991A (en) * 1993-08-03 2000-04-18 Btr, Inc. Architecture and interconnect scheme for programmable logic circuits
US5457410A (en) * 1993-08-03 1995-10-10 Btr, Inc. Architecture and interconnect scheme for programmable logic circuits
KR19990008270A (ko) 1995-05-03 1999-01-25 팅 벤자민 에스. 스케일가능한 복수 레벨 상호연결 아키텍춰
US5850564A (en) * 1995-05-03 1998-12-15 Btr, Inc, Scalable multiple level tab oriented interconnect architecture
US5684413A (en) * 1996-03-28 1997-11-04 Philips Electronics North America Corp. Condensed single block PLA plus PAL architecture
US6034547A (en) * 1996-09-04 2000-03-07 Advantage Logic, Inc. Method and apparatus for universal program controlled bus
US6624658B2 (en) 1999-02-04 2003-09-23 Advantage Logic, Inc. Method and apparatus for universal program controlled bus architecture
US6005410A (en) * 1996-12-05 1999-12-21 International Business Machines Corporation Interconnect structure between heterogeneous core regions in a programmable array
US5959466A (en) * 1997-01-31 1999-09-28 Actel Corporation Field programmable gate array with mask programmed input and output buffers
US5936426A (en) * 1997-02-03 1999-08-10 Actel Corporation Logic function module for field programmable array
US6150837A (en) * 1997-02-28 2000-11-21 Actel Corporation Enhanced field programmable gate array
US6150836A (en) * 1997-06-13 2000-11-21 Malleable Technologies, Inc. Multilevel logic field programmable device
US6006321A (en) * 1997-06-13 1999-12-21 Malleable Technologies, Inc. Programmable logic datapath that may be used in a field programmable device
US6407576B1 (en) 1999-03-04 2002-06-18 Altera Corporation Interconnection and input/output resources for programmable logic integrated circuit devices
US6438569B1 (en) 1999-09-20 2002-08-20 Pmc-Sierra, Inc. Sums of production datapath
US6320412B1 (en) 1999-12-20 2001-11-20 Btr, Inc. C/O Corporate Trust Co. Architecture and interconnect for programmable logic circuits
US7255437B2 (en) * 2003-10-09 2007-08-14 Howell Thomas A Eyeglasses with activity monitoring
US6975139B2 (en) * 2004-03-30 2005-12-13 Advantage Logic, Inc. Scalable non-blocking switching network for programmable logic
US7460529B2 (en) * 2004-07-29 2008-12-02 Advantage Logic, Inc. Interconnection fabric using switching networks in hierarchy
US7423453B1 (en) 2006-01-20 2008-09-09 Advantage Logic, Inc. Efficient integrated circuit layout scheme to implement a scalable switching network used in interconnection fabric
US7999570B2 (en) 2009-06-24 2011-08-16 Advantage Logic, Inc. Enhanced permutable switching network with multicasting signals for interconnection fabric
US9202166B2 (en) * 2012-11-09 2015-12-01 Colin James, III Method and system for kanban cell neuron network
WO2017174788A1 (en) * 2016-04-07 2017-10-12 Nagravision Sa Flexible cryptographic device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5766587A (en) * 1980-10-09 1982-04-22 Fujitsu Ltd Static semiconductor storage device
JPS59119925A (ja) * 1982-12-27 1984-07-11 Toshiba Corp 論理回路
DE3342354A1 (de) * 1983-04-14 1984-10-18 Control Data Corp., Minneapolis, Minn. Weich programmierbare logikanordnung
US4706216A (en) * 1985-02-27 1987-11-10 Xilinx, Inc. Configurable logic element
KR950015009B1 (ko) * 1985-09-11 1995-12-21 필킹톤 마이크로-엘렉트로닉스 리미티드 배치가능한 반도체 집적회로
EP0257023A1 (de) * 1986-02-07 1988-03-02 Silicon Communications Corporation Elektrisch löschbare, programmierbare, logische anordnung (eepla)
US4772811A (en) * 1986-07-04 1988-09-20 Ricoh Company, Ltd. Programmable logic device
US4910417A (en) * 1986-09-19 1990-03-20 Actel Corporation Universal logic module comprising multiplexers
JPS63151115A (ja) * 1986-12-15 1988-06-23 Canon Inc 論理回路装置
JPS63316921A (ja) * 1987-06-19 1988-12-26 Matsushita Electric Ind Co Ltd ディジタル装置の接続方法
JPH088304B2 (ja) * 1987-08-19 1996-01-29 富士通株式会社 半導体集積回路装置及びその設計方法
US4912345A (en) * 1988-12-29 1990-03-27 Sgs-Thomson Microelectronics, Inc. Programmable summing functions for programmable logic devices
JP2666681B2 (ja) * 1993-06-11 1997-10-22 日本電気株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
DE68923541D1 (de) 1995-08-24
EP0376905B1 (de) 1995-07-19
US4992680A (en) 1991-02-12
JPH02226813A (ja) 1990-09-10
EP0376905A3 (de) 1992-05-27
IT8883691A0 (it) 1988-12-28
IT1225638B (it) 1990-11-22
EP0376905A2 (de) 1990-07-04

Similar Documents

Publication Publication Date Title
DE68923541T2 (de) Programmierbare Logikeinrichtung mit einer Vielzahl von programmierbaren Logikarrays, die sich in mosaikförmiger Anordnung zusammen mit einer Vielzahl von vermischt angeordneten Interface-Blöcken befinden.
DE3645224C2 (de)
DE2723821C2 (de) Programmierbare logische Anordnung
DE4417575C2 (de) Verbesserte Array-Architektur für programmierbare logische Zellen
DE3875909T2 (de) Programmierbare logische vorrichtung.
DE69031525T2 (de) Konfigurierbare Logikanordnung und zugehöriges Verfahren
DE3884037T2 (de) Programmierungsschaltung für Eingabe-/Ausgabezelle eines programmierbaren Logikarrays.
DE69028386T2 (de) Auf statischem RAM basierende Zelle für ein programmierbares logisches Feld
DE69534812T2 (de) Programmierbare logische Vorrichtung, die mehr als eine Konfiguration speichert, und Mittel zum Umschalten der Konfiguration
DE68918413T2 (de) Integrierte Halbleiterschaltung.
DE69019654T2 (de) Logischer Block für programmierbare logische Einrichtungen.
DE69028395T2 (de) Konfigurierbare zellenanordnung
DE69924486T2 (de) Spezielle schnittstellenarchitektur für eine hybride schaltung
DE69810995T2 (de) Rekonfigurierbarer Dual-Modus-Speicher in programmierbaren logischen Einrichtungen
DE68917235T2 (de) Programmierbare logische Schaltung.
DE3884889T2 (de) Integrierte Halbleiterschaltungsanordnung mit einer Gruppe von logischen Schaltungen und einer Gruppe von RAM-Speichern.
DE69822796T2 (de) Nutzerprogrammierbarer prozessor
DE69029390T2 (de) Programmierbare Schaltung für eine neurale Logik
DE19530100C2 (de) Integrierte Dram-Schaltung mit Reihenkopierschaltung und Verfahren
DE2822219A1 (de) Integrierte logikschaltung
DE2726094C2 (de) Programmierbare Logik in Matrixanordnung
DE68920908T2 (de) Programmierbare Logik-Vorrichtung.
DE2259725B2 (de) Funktionsspeicher aus assoziativen Zellen mit mindestens vier Zuständen
DE2706807C2 (de) Einrichtung und Verfahren zum Verarbeiten von Information in Form digitaler Signale
DE69029634T2 (de) Prüflatchschaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee