JPH04305735A - マイクロプログラム制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はマイクロ命令により演
算処理を制御する方式のマイクロプロセッサのマイクロ
プログラム制御回路に関し、特にマイクロ命令の機能を
切り換える手段に関するものである。

【０００２】

【従来の技術】図１１は従来のマイクロプログラム制御
回路の構成を示すブロック図である。図１１において、
１はマイクロ命令を記憶するマイクロ命令記憶手段（以
下マイクロＲＯＭという）、２はマイクロＲＯＭ１から
読み出されたマイクロ命令の内容を示すマイクロデータ
、３はマイクロデータを保持するマイクロデータレジス
タ、４はマイクロデータ２とパラメータ情報をデコード
するマイクロデコーダ、５はマイクロデコーダ４によっ
てデコードされた制御信号、６はマイクロ命令の実行エ
ントリを指定するマイクロアドレス、７はマイクロアド
レス６によりマイクロＲＯＭ１をアクセスするマイクロ
ポインタ、８はマイクロポインタ７のマイクロアドレス
６をカウントアップするマイクロカウンタ、９はマイク
ロデータ２のアドレスフィールドの内容で次のマイクロ
アドレス６を指定するマイクロ次アドレス、１０はマイ
クロ次アドレス９を格納するマイクロ次アドレスレジス
タ、１１はマイクロ命令でサブルーチンを実行する場合
の戻り先のマイクロアドレス６を格納するマイクロスタ
ックレジスタ、１２は外部よりフェッチされた命令をデ
コードする命令デコーダ、１３は命令デコーダ１２でデ
コードされたデコーダコード、１４はデコーダコード１
３のなかでマイクロ命令の開始エントリアドレスを指定
するマイクロアドレスコードを保持するマイクロアドレ
スレジスタ、１５はデコーダコード１３のなかでアドレ
ッシングモード等のパラメータ情報を格納するマイクロ
パラメータレジスタ、１６はマイクロパラメータを示す
。

【０００３】図１２は従来例における命令毎のマイクロ
命令の開始エントリの選択方法を説明するための命令フ
ォーマットを示す図で、同図で１７は１ワード命令、１
８は２ワード命令、１９は命令のオペレーションを規定
するオペコード、２０はデストデータのアドレスとアク
セス方法を指定するデストフィールド、２１はソースデ
ータのサイズを指定するサイズフィールド、２２はソー
スデータのアドレスとアクセス方法を指定するソースフ
ィールド、２３はソースフィールド２２で指定される拡
張フィールドを示す。

【０００４】図１３は水平型マイクロ命令のエントリ構
造を示す図で、同図で２４はマイクロ命令、２５は次の
マイクロ命令のマイクロアドレス６を指定するマイクロ
アドレスフィールド、２６はマイクロプログラムの処理
シーケンスを指定するマイクロシーケンスフィールドを
示す。

【０００５】次に図１１，図１２および図１３を用いて
従来例の動作について説明する。まず、デコーダコード
１３の生成方法について説明する。図示しない外部記憶
装置よりフェッチされた命令は命令デコーダ１２に送ら
れる。命令デコーダ１２ではオペコード１９により命令
の種類を特定し、マイクロ命令２４の開始エントリに対
応したマイクロアドレスコードを生成する。マイクロア
ドレスコードの生成と同時にデストフィールド２０やソ
ースフィールド２２で指定されるソースデータやデスト
データをアクセスするためのアドレッシングモードやレ
ジスタ番号と、サイズフィールド２１で指定されるソー
スデータのサイズ情報からパラメータ情報コードを生成
する。マイクロアドレスコードとパラメータ情報コード
はデコーダコード１３として命令デコーダ１２から出力
され、マイクロアドレスコードはマイクロアドレスレジ
スタ１４に、パラメータ情報コードはマイクロパラメー
タレジスタ１５に格納される。

【０００６】１ワード命令１７と異なり、２ワード命令
１８でソースデータをアクセスするアドレッシングモー
ドのためのオフセット情報や即値データなどの付加情報
を持つ場合、これらの情報はソースフィールド２２で指
定された拡張フィールド２３として与えられる。拡張フ
ィールド２３のサイズ（ここでは１ワード）や拡張フィ
ールド２３の有無もアドレッシングモードやレジスタ番
号などと一緒にソースフィールドのパラメータ情報コー
ドとして、デコーダコード１３に与えられる。このため
、オペコード１９で指定されるマイクロ命令２４の開始
エントリは、命令のフォーマットで固定されない。つま
り、マイクロ命令２４の開始エントリアドレスはオペコ
ード１９によってのみ決定され、ソースフィールド２２
やデストフィールド２０の内容に無関係であり、オペコ
ード１９が同一処理内容を示していれば拡張フィールド
２３を持たない１ワード命令１７と拡張フィールド２３
を持つ２ワード命令１８でもマイクロアドレス６は同一
となる。

【０００７】次にマイクロ命令２４の読み出し動作につ
いて説明する。デコーダコード１３がマイクロアドレス
レジスタ１４およびマイクロパラメータレジスタ１５に
入力されるとマイクロＲＯＭ１の読み出し動作が開始さ
れる。まず、マイクロアドレス６がマイクロアドレスレ
ジスタ１４から、マイクロパラメータ１６がマイクロパ
ラメータレジスタ１５から読み出され、マイクロアドレ
ス６はマイクロポインタ７にマイクロパラメータ情報１
６はマイクロデコーダ４に保持される。マイクロポイン
タ７はマイクロアドレス６に従ってマイクロＲＯＭ１の
マイクロ命令をアクセスしマイクロデータ２としてマイ
クロ命令２４をマイクロデータレジスタ３に読み出す。

【０００８】そして、マイクロ命令２４のマイクロシー
ケンスフィールド２６で指定される次に実行するマイク
ロアドレス６の求め方によって以下のように動作が異な
る。まず、マイクロ命令が分岐しない場合、マイクロデ
ータ２はマイクロデータレジスタ３からマイクロデコー
ダ４に出力される。マイクロデコーダ４では先に保持し
たマイクロパラメータ１６とマイクロデータ２をデコー
ドして演算器などを制御する制御信号５を生成する。マ
イクロデータ２がマイクロデータレジスタ３からマイク
ロデコーダ４に出力されると同時に、次のデコーダコー
ド１３がマイクロアドレスレジスタ１４およびマイクロ
パラメータレジスタ１５にセットされる。マイクロ命令
２４のマイクロシーケンスフィールド２６がマイクロ命
令２４の終了を示した場合、次の命令を処理するための
マイクロアドレス６がマイクロアドレスレジスタ１４か
らマイクロポインタ７にマイクロパラメータ１６がマイ
クロパラメータレジスタ１５からマイクロデコーダ４に
出力されマイクロＲＯＭ１から新たなマイクロ命令２４
の読み出しを行う。

【０００９】次に、命令デコーダ１２でデコードされた
命令が複数のマイクロ命令２４で処理される場合、マイ
クロＲＯＭ１からのマイクロ命令２４の読み出しに並行
してマイクロシーケンスフィールド２６がマイクロ命令
２４の終了を示すまでマイクロカウンタ８によってマイ
クロポインタ７のマイクロアドレス６がカウントアップ
される。そしてカウントアップされたマイクロアドレス
６によって次のマイクロ命令２４の読み出しを行う。

【００１０】さらに、マイクロ命令２４のマイクロシー
ケンスフィールド２６がマイクロ命令２４の分岐を示し
マイクロ命令２４が分岐する場合、つまり命令デコーダ
１２でデコードされた命令が複数のマイクロ命令２４で
処理される場合、マイクロデータレジスタ３ではマイク
ロデータ２のマイクロアドレスフィールド２５をマイク
ロ次アドレス９として切り出しマイクロ次アドレスレジ
スタ１０に出力する。一方、マイクロアドレスフィール
ド２５が切り出されたマイクロデータ２はマイクロデー
タレジスタ３からマイクロデコーダ４に出力される。マ
イクロデコーダ４では前記同様制御信号５を生成する。 この時、マイクロポインタ７はマイクロシーケンスフィ
ールド２６がマイクロ命令２４が非分岐もしくは終了を
示すまでマイクロアドレス６をマイクロ次アドレスレジ
スタ１０より読み込み次のマイクロ命令２４の読み出し
を行う。

【００１１】最後に、マイクロ命令２４のマイクロシー
ケンスフィールド２６がマイクロ命令２４のサブルーチ
ン分岐を示しマイクロ命令２４がマイクロサブルーチン
を行う場合、つまり命令デコーダ１２でデコードされた
命令が他の命令と共通のマイクロ命令２４で処理される
場合、マイクロ出力レジスタ３ではマイクロデータ２の
マイクロアドレスフィールド２５をサブルーチンジャン
プ先のマイクロ次アドレス９として切り出しマイクロ次
アドレスレジスタ１０に転送する。一方、マイクロアド
レスフィールド２５が切り出されたマイクロデータ２は
マイクロデータレジスタ３からマイクロデコーダ４に転
送される。マイクロデコーダ４では前記同様制御信号５
を生成する。この時並行してマイクロポインタ７のマイ
クロアドレス６はマイクロカウンタ８でカウントアップ
されマイクロサブルーチンの戻り先アドレスとしてマイ
クロスタックレジスタ１１に格納される。そしてマイク
ロポインタ７にはマイクロ次アドレスレジスタ１０より
マイクロサブルーチン分岐先のマイクロアドレス６が読
み込まれサブルーチン分岐中の処理が行われる。マイク
ロシーケンスフィールド２６がマイクロサブルーチン分
岐の終了を示すとマイクロポインタ７はサブルーチンの
戻り先アドレスとしてマイクロスタックレジスタ１１の
マイクロアドレス６を読み込み、次のマイクロ命令２４
の読み出しを行う。

【００１２】図１４，図１５，図１６，および図１７を
用いて上記動作のタイミングを簡単に説明する。図で２
７は命令Ｉの処理の流れ、２８は命令ＩＩの処理の流れ
、Ａ，Ｂ，Ｃ，Ｄはマイクロ命令読み出しのための動作
サイクルを示し、矢印はデータの移動方向を示す。ここ
で図１１と同一符号は同一機能を示す。基本的にはＡ，
Ｂ，Ｃ，Ｄの４サイクルがひとつのマイクロ命令の読み
出しサイクルとなっている。

【００１３】まず、図１４で命令デコーダ１２でデコー
ドされた命令の処理がひとつのマイクロ命令で終了する
場合を説明する。マイクロＲＯＭ１からの読み出しが始
まるひとつ前のサイクルＤ（以下、サイクルと略す）に
て命令デコーダ１２より命令Ｉのデコーダコード１３が
出力されマイクロアドレスレジスタ１４にマイクロアド
レス６が入力される。Ａにてマイクロポインタ７にマイ
クロアドレス６が読み込まれ、ＢにてマイクロＲＯＭ１
がアクセスされ、Ｃにてマイクロデータレジスタ３にマ
イクロデータ２が読み込まれ、Ｄにてマイクロデコーダ
４でマイクロパラメータ１６と共にデコードされ、次の
Ａにて制御信号５が出力される。この時Ｄでは命令デコ
ーダ１２から命令ＩＩのデコーダコード１３が出力され
て以下、命令Ｉと同様に処理される。

【００１４】次に、複数のマイクロ命令で処理される場
合でのマイクロ次アドレスの求め方を説明する。まず、
マイクロ命令が分岐しない場合を図１５に示す。Ｃでマ
イクロポインタ７のマイクロアドレス６がマイクロカウ
ンタ８に取り込まれてカウントアップされ、Ｄでマイク
ロポインタ７に渡される。そして、次のＢでマイクロポ
インタ７によって次のマイクロ命令がアクセスされる。 同じく分岐する場合は、図１６に示すようにＣでマイク
ロデータレジスタ４によって切り出されたマイクロ命令
のアドレスフィールド２５が示すマイクロ次アドレス９
がマイクロ次アドレスレジスタ１０に格納される。そし
て次のＡでマイクロポインタ７に渡され次のＢでマイク
ロポインタ７によって分岐先のマイクロ命令がアクセス
される。同じくサブルーチン分岐をする場合には、図１
７に示すようにＣでマイクロポインタ７のマイクロアド
レス６がマイクロカウンタ８に取り込まれてカウントア
ップされ、Ｄでマイクロスタックレジスタ１１に渡され
る。そして次のＡでマイクロポインタ７に渡され次のＢ
でマイクロポインタ７によって分岐先のマイクロ命令が
アクセスされる。

【００１５】

【発明が解決しようとする課題】従来のマイクロプログ
ラム制御回路では、マイクロ命令の実行手順の変更はマ
イクロ命令中の、マイクロアドレスフィールドとマイク
ロシーケンスフィールドのプログラミングを変更するこ
とで対処でき、これは製造プロセスでマイクロＲＯＭに
プログラミングするデータを変更することで容易に対応
可能である。しかし、新規の命令追加や命令の持つ機能
を拡張したり変更したい場合は、新たにチップ上に追加
した拡張マイクロＲＯＭ等にプログラミングする必要が
ある。そして、命令デコーダを新たに拡張したマイクロ
ＲＯＭのマイクロアドレスがデコードできるようにする
ための大幅な回路の変更が生じる。したがって、従来の
マイクロプログラム制御回路は新機能を盛り込んだ製品
の開発期間を長く取り、開発コストを高くするという問
題点があった。

【００１６】この発明は上記のような問題点を解決する
ためになされたもので、命令デコーダの改定を伴わずに
、マイクロ命令による機能拡張や変更を実施できるよう
にすることにより、命令機能の拡張や追加を容易にし、
新機能を盛り込んだ製品の開発期間の短縮と開発コスト
の低減を図れるマイクロプログラム制御回路を提供する
ことを目的とする。

【００１７】

【課題を解決するための手段】この発明に係るマイクロ
プログラム制御回路は、マイクロ命令を記憶するマイク
ロ命令記憶手段１と、このマイクロ命令記憶手段１のそ
れぞれのマイクロ命令に有効／無効を示す情報として付
加される情報ビット２９と、上記マイクロ命令を拡張し
上記マイクロ命令とは内容の異なる拡張マイクロ命令を
記憶する拡張マイクロ命令記憶手段３２と、マイクロア
ドレス６により上記マイクロ命令をアクセスするマイク
ロポインタ７と、上記マイクロアドレス６が発生したと
きに、当該アドレス６に対応する上記情報ビット２９に
より上記拡張マイクロ命令記憶手段３２を起動するマイ
クロ命令制御回路３５とを備え、上記情報ビット２９に
より上記マイクロアドレス６が指定する上記マイクロ命
令の機能を上記拡張マイクロ命令の機能と切り換えるも
のである。

【００１８】

【作用】この発明によれば、マイクロ命令記憶手段１に
記憶されているマイクロ命令がマイクロアドレス６によ
るマイクロポインタ７によってアクセスされるたびに、
マイクロ命令制御回路３５は情報ビット２９に基づいて
拡張マイクロ命令記憶手段３２をアクセスし、マイクロ
命令を拡張マイクロ命令と入れ換える。

【００１９】

【実施例】図１は本発明の一実施例に係るマイクロプロ
グラム制御回路の構成を示すブロック図である。図１に
おいて、図１１に示す構成要素に対応するものには同一
の符号を付し、その説明を省略する。図１において、２
９はマイクロ命令記憶手段１のそれぞれのマイクロ命令
に有効／無効を示す情報として付加される情報ビット（
マイクロ命令の機能を変更するか否かを設定する情報ビ
ット）、３０は情報ビット２９に基づいてアクセスされ
たマイクロ命令が有効（マイクロ命令を入れ換えない）
か無効（マイクロ命令を入れ換える）かを示すバリッド
信号、３１はマイクロデータ２と入れ換えられる拡張マ
イクロデータ、３２は拡張マイクロ命令を格納する拡張
マイクロ命令記憶手段（以下拡張マイクロＲＯＭという
）、３３は拡張マイクロＲＯＭ３２を起動するマイクロ
命令入れ換え信号、３４はマイクロデータレジスタ３が
保持するデータを選択する選択信号、３５はバリッド信
号３０に基づいてマイクロ命令入れ換え信号３３と選択
信号３４を出力するマイクロ命令制御回路である。

【００２０】次に動作について説明する。図１に示した
マイクロプログラム制御回路において、命令デコーダ１
２からのデコーダコード１３がマイクロアドレスレジス
タ１４およびマイクロパラメータレジスタ１５に入力さ
れると、従来例と同様、マイクロＲＯＭ１の読み出し動
作が開始される。そしてまず、マイクロアドレス６がマ
イクロアドレスレジスタ１４から、マイクロパラメータ
１６がマイクロパラメータレジスタ１５から読み出され
る。この時マイクロパラメータ情報１６はマイクロデコ
ーダ４に保持され、マイクロアドレス６はマイクロポイ
ンタ７に読み込まれる。マイクロポインタ７は従来例と
同様、マイクロＲＯＭ１からマイクロ命令の読み出しを
行う。このとき情報ビット２９が有効を示している場合
、アクセスされたマイクロ命令の機能をそのまま使用す
ることを意味するので、バリッド信号３０は有効を示し
これを受けたマイクロ命令制御回路３５はマイクロ命令
入れ換え信号３３によって拡張マイクロＲＯＭ３２をデ
ィスエーブルすると同時に選択信号３４によって、マイ
クロデータレジスタ３がマイクロＲＯＭ１からのマイク
ロデータ２を保持するように制御する。次に情報ビット
２９が無効を示している場合、アクセスされたマイクロ
命令の機能を入れ換えることを意味するのでバリッド信
号３０は無効を示し、これを受けたマイクロ命令制御回
路３５はマイクロ命令入れ換え信号３３によって拡張マ
イクロＲＯＭ３２をイネーブルすると同時に選択信号３
４によって、マイクロデータレジスタ３が拡張マイクロ
ＲＯＭ３２からの拡張マイクロデータ３１を保持するよ
うに制御する。なお、情報ビット２９は設定手段２９ａ
により容易に変更可能である。

【００２１】ここで、従来例と同様、マイクロ命令２４
のマイクロシーケンスフィールド２６で指定される次に
実行するマイクロアドレス６の求め方によって動作が異
なるが、マイクロパラメータ１６と共に用いてデコード
されるデータがマイクロデータ２であるか拡張マイクロ
データ３６であるかの違いだけで従来例と動作が同一な
ので省略する。

【００２２】また、本発明にかかる回路はマイクロ命令
をアクセスされることによって動作するので、マイクロ
命令２４が分岐し、次のマイクロアドレス６にマイクロ
次アドレスレジスタ１０のマイクロ次アドレス９が選択
された場合と、マイクロ命令２４がマイクロサブルーチ
ンを行い、次のマイクロアドレス６にマイクロスタック
レジスタ１１のマイクロアドレス６が選択された場合に
も従来例で示したとおりの処理が行われる。

【００２３】図２を用いて上記動作のタイミングを簡単
に説明する。基本的なタイミングは従来例で示したタイ
ミングと同一であり、従来例と異なる部分のみ説明する
。サイクルＢでマイクロＲＯＭ１がアクセスされると同
時にバリッド信号３０が出力され、バリッド信号３０に
よってマイクロ命令制御回路３５はマイクロ命令入れ換
え信号３３と選択信号３４を出力し拡張マイクロＲＯＭ
３２を起動する。サイクルＣでマイクロデータレジスタ
３は選択信号３４によってマイクロデータ２または拡張
マイクロデータ３１を保持する。

【００２４】図３は図１中のマイクロ命令制御回路３５
の回路例を示す図である。図３において、１０２はサイ
クルＢのクロック信号、１０３はサイクルＣのクロック
信号、１０５はバリッド信号３０が無効を示したときマ
イクロ命令入れ換え信号３３をクロック信号１０２に同
期してアサートし、クロック信号１０３に同期してネゲ
ートする入れ換え信号生成回路、１０６はバリッド信号
３０が無効を示したとき選択信号３４をマイクロ命令入
れ換え信号３３のアサートとクロック信号１０２に同期
してアサートし、マイクロ命令入れ換え信号３３のネゲ
ートとクロック信号１０３に同期してネゲートする選択
信号生成回路を示す。このような構成を有するマイクロ
命令制御回路３５は図３に示すようにＲＳフリップフロ
ップ，ＡＮＤゲート，およびＮＯＴゲートにより実現さ
れる。

【００２５】図４は図３に示す回路例において前述した
情報ビット２９が有効を示す場合の動作タイミング図で
、図中の１０１はサイクルＡのクロック信号である。 その他は前述したので説明を省略する。

【００２６】図５は上記情報ビット２９が無効を示す場
合の動作タイミング図である。図５において、図４に示
す構成要素に対応するものには同一の符号を付し、その
説明を省略する。

【００２７】次に図４および図５を参照してマイクロ命
令制御回路３５の動作を説明する。サイクルＡにおいて
、マイクロポインタ７にマイクロ命令の開始エントリア
ドレスを示すマイクロアドレス６が渡される。サイクル
Ｂにおいて、マイクロポインタ７はマイクロアドレス６
に従ってマイクロＲＯＭ１をアクセスする。そして、マ
イクロＲＯＭ１よりマイクロデータ２が読み出される。 この時、情報ビット２９が有効を示す場合、アクセスさ
れたマイクロ命令の機能をそのまま使用することを意味
するのでバリッド信号３０はサイクルＢの期間アサート
されずにマイクロ命令が有効であることを示す。これを
受けたマイクロ命令制御回路３５の入れ換え信号生成回
路１０５はマイクロ命令入れ換え信号３３をアサートし
ないので拡張マイクロＲＯＭ３２はディスエーブルとな
る。また、選択信号生成回路１０６も選択信号３４をア
サートしないので選択回路１００はマイクロＲＯＭ１か
らのマイクロデータ２を選択する。

【００２８】次に情報ビット２９が無効を示している場
合、アクセスされたマイクロ命令の機能を入れ換えるこ
とを意味するので、バリッド信号３０はサイクルＢの期
間アサートされてマイクロ命令が無効であることを示す
。これを受けたマイクロ命令制御回路３５の入れ換え信
号生成回路１０５はマイクロ命令入れ換え信号３３をア
サートする。拡張マイクロＲＯＭ３２はマイクロ命令入
れ換え信号３３がアサートされたことでイネーブルとな
り、マイクロアドレス６に対応する拡張マイクロ命令の
機能を示す拡張マイクロデータ３１の読み出しが始まる
。同時に選択信号生成回路１０６はマイクロ命令入れ換
え信号３３のアサートを受けて選択信号３４をアサート
する。サイクルＣにおいて、選択信号３４がアサートさ
れたことで選択回路１００が拡張マイクロＲＯＭ３２か
らの拡張マイクロデータ３１を選択する。

【００２９】図６はマイクロ命令の入れ換え動作を説明
するための図で、同図において、１０７はマイクロアド
レス６によってアクセスされるマイクロ命令、１０８は
マイクロ命令１０７と入れ換えて使用されるマイクロ命
令を示す。

【００３０】次に図６を参照して動作について説明する
。ここで、情報ビット２９に“０”が設定された場合該
当するマイクロ命令が無効であることを、情報ビット２
９に“１”が設定された場合該当するマイクロ命令が有
効であることを示すものと仮定してマイクロ命令が入れ
換えられる場合の動作を説明する。マイクロアドレス６
によってマイクロ命令１０７がアクセスされると同時に
情報ビット２９の内容も読み出される。この時マイクロ
命令１０７に対応する情報ビット２９には“０”が設定
されているためマイクロ命令１０７は無効であり、バリ
ッド信号３０は無効を示す。マイクロ命令制御回路３５
はバリッド信号３０を受けて拡張マイクロＲＯＭ３２に
格納された拡張マイクロ命令の内、マイクロアドレス６
に対応するマイクロ命令１０８をアクセスする。この結
果、選択回路１００にはマイクロＲＯＭ１からマイクロ
データ２が、拡張マイクロＲＯＭ３２には拡張マイクロ
データ３１が出力される。選択回路１００ではマイクロ
命令制御回路３５からの選択信号３４を受けて拡張マイ
クロデータ３１を選択する。マイクロアドレス００１〜
０１１によってマイクロ命令の読み出しが行われる場合
も同様に拡張マイクロアドレス０１〜１１の拡張マイク
ロ命令が読み出される。

【００３１】図７は情報ビットの設定を説明するための
マイクロアドレスが２種類で情報ビット２９が“１”と
“０”の場合を示す回路レベルの図で、同図で１０９は
クロック信号、１１０はクロック信号１０９によって導
通状態（以下、ＯＮと略す）となるプリチャージトラン
ジスタ、１１１は情報ビット２９“１”をセットするた
めのプログラミングゲート、１１２は情報ビット２９“
０”がセットされた状態、１１３は第１の電源（以下、
Ｖｃｃと略す）、１１４は第２の電源（以下、ＧＮＤと
略す）、６ａ，６ｂはマイクロアドレス６に対応して選
択されるワード線、３０ａはバリッドデータ信号、３０
ｂはバリッド信号出力バッファを示す。

【００３２】次に図７の回路の動作を説明する。まず、
サイクルＡでクロック信号１０９によりプリチャージト
ランジスタ１１０がＯＮとなり、バリッドデータ信号３
０ａはＶｃｃレベルとなりバリッド信号３０はＧＮＤレ
ベル（マイクロ命令が有効）となる。サイクルＢでマイ
クロポインタ７に設定されたマイクロアドレス６に対応
するワード線６ａまたはワード線６ｂがＶｃｃレベルに
なると同時にプリチャージトランジスタ１１０はＯＦＦ
となる。Ｖｃｃレベルを論理１、ＧＮＤレベルを論理０
としてワード線６ａが選択された場合、ワード線６ａが
Ｖｃｃレベルになることによってプログラミングゲート
１１１がＯＮとなりバリッドデータ信号３０ａはＧＮＤ
レベルとなる。そして、バリッド信号バッファ３０ｂか
ら出力されるバリッド信号３０はＶｃｃレベル（アサー
トされる）となりマイクロ命令の無効を示す。同様にワ
ード線６ｂが選択された場合はバリッドデータ信号３０
ａに接続されるプログラミングゲート１１１がないので
、バリッド信号３０はＧＮＤレベル（アサートされない
）のままで、マイクロ命令が有効であることを示す。 なお、上記説明においてバリッドデータ信号線のレベル
で見た情報ビット２９の値は、バリッド信号線から見て
の情報ビット２９の値で説明していたために論理が逆に
なる。

【００３３】図８は図７において情報ビット２９“１”
をセットするためのプログラミングゲート１１１のレイ
アウトパターンの模式図である。また図９は図７におい
て情報ビット２９“０”がセットされた状態１１２のレ
イアウトパターンの模式図である。図８，９において、
バリッドデータ信号３０ａ，ワード線６ａまたはワード
線６ｂ，Ｖｃｃ１１３は異なる層の配線である。また図
８において、１１５はバリッドデータ信号３０ａとプロ
グラミングゲート１１１を接続するためのコンタクトホ
ール、１１６はプログラミングゲート１１１を形成する
ための拡散層を示す。

【００３４】情報ビット２９に“１”をセットする場合
は、図８に示すようにデバイスの製造過程で拡散層１１
６を形成することでプログラミングゲート１１１を作成
する。情報ビット２９に“０”をセットする場合は、図
９のようにデバイスの製造過程で拡散層１１６を形成し
ない。このようにマイクロ命令ごとに製造過程で拡散層
１１６を形成することで情報ビット２９の設定を行う。 ここでは、拡散層１１６の形成で情報ビット２９の設定
を説明したが拡散層１１６の形成はデバイスの製造工程
としては最初の方なので、例えば拡散層を全てのマイク
ロアドレスに対応して形成しておきＧＮＤ配線１１３を
アルミ配線にするなどして製造工程の終わりの方に持っ
て行けば、１工程の処理（この場合アルミ配線工程）で
情報ビット２９を設定できる。そこで、情報ビット設定
２９以前の工程までデバイスを製造しておけば、必要に
応じた情報ビット２９の切り換えが短期に行える。

【００３５】図１０は有効／無効の書き換えが可能な情
報ビット２９に関する回路レベルの図で、同図で１１７
は情報ビット書き込み信号、１１８は情報ビットクリア
信号、１１９ａ〜１１９ｃはゲート、１２０は情報デー
タバスを示す。その他の符号は図１に示すものに対応す
る。

【００３６】次に図１０を参照して動作について説明す
る。まず、書き込み動作について説明する。情報ビット
２９にデータを書き込む場合、情報ビット書き込み信号
１１７がアサートされることでゲート１１９ａがＯＮと
なり情報データバス１２０を通じて情報ビット２９に“
０”または“１”が書き込まれる。そして、情報ビット
書き込み信号１１７がネゲートされることで情報が保持
される。次に情報ビット２９の読み出しは、マイクロ命
令がアクセスされたときマイクロアドレス６がアサート
されゲート１１９ｂがＯＮとなりバリッド信号３０とし
て出力される。また、情報ビット２９の設定を解除する
場合はクリア信号１１８をアサートする。クリア信号１
１８がアサートされると、ゲート１１９ｃがＯＮとなり
、情報ビット２９にＧＮＤレベル（“０”＝マイクロ命
令が有効）が保持される。

【００３７】情報ビット書き込み時の情報ビット２９の
選択は全てのマイクロ命令を対象にしてもよい。しかし
、全てのマイクロ命令に対する“０”または“１”のデ
ータを設定しなくてはならず効率が悪い。そこで、マイ
クロアドレスや情報ビット２９の値を専用のレジスタな
どに設定して情報ビット書き込み信号１１７をこの専用
のレジスタに設定したマイクロアドレスと組み合わせて
デコードしてマイクロ命令を個別に選択すれば良い。 また、前記専用レジスタにステータスフラグなどを設け
て、情報ビット書き込み信号１１７がマイクロ命令がア
クセスされたときにアサートされて書き換えるような制
御でも良い。

【００３８】なお、図１の実施例によれば、情報ビット
２９を外部から変更できる設定手段２９ａを設けたこと
により、例えばプログラム開発用のデバイスなどはシス
テムによらずに共用でき（マスクされる命令が特定され
ない）、コスト面のメリットが大きくなる。また、見か
け上、同じ命令コードに複数の機能を割り当てることが
可能となることにより、実行中のタスクに応じた機能変
更が可能となり、機能を最適化することができる。

【００３９】

【発明の効果】以上のように本発明によれは、マイクロ
命令記憶手段のマイクロ命令がアクセスされるたびにマ
イクロ命令制御回路は情報ビットに基づき出力されるマ
イクロ命令を選択するようにしたので、マスクしたいマ
イクロ命令の機能を拡張マイクロ命令の機能と切り換え
ることが可能となり、これにより命令デコーダの改定を
伴わずに、マイクロ命令による機能拡張や変更を実施で
き、したがって命令機能の拡張や追加が容易になり、新
機能を盛り込んだ製品の開発期間の短縮と開発コストの
低減が図れるという効果が得られる。

【図面の簡単な説明】

【図１】本発明の一実施例に係るマイクロプログラム制
御回路の構成を示すブロック図である。

【図２】上記実施例の動作タイミングを示す図である。

【図３】図１中のマイクロ命令制御回路の回路例を示す
図である。

【図４】図３に示す回路例において情報ビットが有効を
示す場合の動作タイミング図である。

【図５】図３に示す回路例において情報ビットが無効を
示す場合の動作タイミング図である。

【図６】上記実施例においてマイクロ命令の入れ換え動
作を説明するための図である。

【図７】上記実施例において情報ビットの設定を説明す
るための情報ビットに関する回路レベルの図である。

【図８】図７において情報ビット“１”をセットするた
めのプログラミングゲートのレイアウトパターンの模式
図である。

【図９】図７において情報ビット“０”がセットされた
状態のレイアウトパターンの模式図である。

【図１０】上記実施例において有効／無効の書き換えが
可能な情報ビットに関する回路レベルの図である。

【図１１】従来のマイクロプログラム制御回路の構成を
示すブロック図である。

【図１２】命令フォーマットの例を示す図である。

【図１３】水平型マイクロ命令のエントリ構造の例を示
す図である。

【図１４】上記従来例の動作タイミングを示す図である
。

【図１５】上記従来例においてマイクロアドレスを求め
るための動作タイミングを示す図である。

【図１６】上記従来例において分岐先のマイクロアドレ
スを求めるための動作タイミングを示す図である。

【図１７】上記従来例においてサブルーチン戻り先のマ
イクロアドレスを求めるための動作タイミングを示す図
である。

【符号の説明】

１　　マイクロ命令記憶手段 ６　　マイクロアドレス ７　　マイクロポインタ １２　　命令デコーダ ２９　　情報ビット ３２　　拡張マイクロ命令記憶手段 ３５　　マイクロ命令制御回路 ２９ａ　　設定手段

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　マイクロ命令により演算処理を制御す
   る方式のマイクロプロセッサのマイクロプログラム制御
   回路において、マイクロ命令を記憶するマイクロ命令記
   憶手段と、このマイクロ命令記憶手段のそれぞれのマイ
   クロ命令に有効／無効を示す情報として付加される情報
   ビットと、上記マイクロ命令を拡張し上記マイクロ命令
   とは内容の異なる拡張マイクロ命令を記憶する拡張マイ
   クロ命令記憶手段と、マイクロアドレスにより上記マイ
   クロ命令をアクセスするマイクロポインタと、上記マイ
   クロアドレスが発生したときに、当該アドレスに対応す
   る上記情報ビットにより上記拡張マイクロ命令記憶手段
   を起動するマイクロ命令制御回路とを備え、上記情報ビ
   ットにより上記マイクロアドレスが指定する上記マイク
   ロ命令の機能を上記拡張マイクロ命令の機能と切り換え
   ることを特徴とするマイクロプログラム制御回路。
2. 【請求項２】　　情報ビットを外部から変更する設定手
   段を備えたことを特徴とする請求項１のマイクロプログ
   ラム制御回路。