KR100321745B1 - 외부메모리액세스를위한마이크로컨트롤러유닛 - Google Patents

외부메모리액세스를위한마이크로컨트롤러유닛 Download PDF

Info

Publication number
KR100321745B1
KR100321745B1 KR1019980024646A KR19980024646A KR100321745B1 KR 100321745 B1 KR100321745 B1 KR 100321745B1 KR 1019980024646 A KR1019980024646 A KR 1019980024646A KR 19980024646 A KR19980024646 A KR 19980024646A KR 100321745 B1 KR100321745 B1 KR 100321745B1
Authority
KR
South Korea
Prior art keywords
enable signal
microcode
external memory
signal
address
Prior art date
Application number
KR1019980024646A
Other languages
English (en)
Other versions
KR20000003404A (ko
Inventor
김현은
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980024646A priority Critical patent/KR100321745B1/ko
Priority to US09/342,091 priority patent/US6343353B1/en
Priority to JP18396299A priority patent/JP3530886B2/ja
Publication of KR20000003404A publication Critical patent/KR20000003404A/ko
Application granted granted Critical
Publication of KR100321745B1 publication Critical patent/KR100321745B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30043—LOAD or STORE instructions; Clear instruction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

본 발명은 하드웨어의 사용을 억제하면서 다양한 액세스 시간을 가진 외부 메모리에 대한 액세스를 수행할 수 있도록 하는 마이크로 컨트롤러 유닛을 제공하는데 그 목적이 있다. 본 발명의 일 측면에 따르면, 외부 메모리의 액세스 특성에 따라 상기 외부 메모리를 액세스하기 위한 마이크로 컨트롤러 유닛에 있어서, 마이크로코드 저장수단; 상기 외부 메모리의 액세스 특성에 따라 사용자에 의해 프로그램된 어드레스 래치 인에이블 신호 및 웨이트 신호의 사이클 확장 데이터를 저장하고, 상기 마이크로코드 저장수단으로부터 출력되는 마이크로코드의 시권스필드에 응답하여 저장된 상기 사이클 확장 데이터를 옵셋값으로 출력하기 위한 메모리 타입 프로그램 수단; 및 상기 옵셋값에 응답하여 프로그램 카운팅 값을 증가시켜 다음 마이크로코드의 어드레스를 출력하기 위한 마이크로코드 프로그램 카운팅 수단을 포함하여 이루어진 외부 메모리 액세스를 위한 마이크로 컨트롤로 유닛이 제공된다.

Description

외부 메모리 액세스를 위한 마이크로 컨트롤러 유닛{A micro controller unit for external memory access}
본 발명은 마이크로 컨트롤러 유닛(micro controller unit, 이하 MCU라 함)에 관한 것으로, 특히 외부 메모리 액세스를 위한 마이크로 컨트롤러 유닛에 관한 것이다.
MCU는 MPU(micro processor unit)과 마찬가지로 프로그램에 따라 범용으로 어플리케이션을 수행할 수 있으며, 명령어를 수행하는 방식 및 내부 구성 요소도 유사하다. 단지 MCU는 MPU와는 달리 임베디드 어플리케이션(embedded application)에 사용된다. 즉, MCU는 하드웨어를 제어할 목적으로 사용될 수 있으며, 일단 제어할 하드웨어가 정해지면 이를 제어하는 방식이 결정되고, 이 제어 방식은 프로그램 형태로 구현된다. 따라서, 이 프로그램을 해당 하드웨어와 어플리케이션에 따라 다를 뿐만 아니라, 프로그램의 크기도 다양하다.
MCU를 크기가 아주 큰 어플리케이션을 수행하기 위한 임베디드 컨트롤러로 사용하는 경우, MCU의 내부 메모리만으로는 어플리케이션을 수행하기 어렵다. 대부분의 MCU는 그 내부에 코드를 저장하기 위한 메모리와 데이터를 저장하기 위한 메모리를 가지고 있는데, 어플리케이션이 큰 경우에는 내부 메모리만으로는 해당 어플리케이션을 수행할 수 없기 때문에 부득이 외부 메모리를 사용할 수밖에 없다.
따라서, 대부분의 MCU는 외부 메모리에 대한 읽기/쓰기 동작을 위해 메모리 관리 유닛(memory management unit, 이하 MMU라 함)을 가지고 있으며, 외부 메모리를 액세스할 수 있는 명령어(instruction)를 제공한다. 한편, 외부 메모리로는 다양한 특성을 가진 제품들이 사용될 수 있기 때문에 MCU의 MMU는 이러한 다양한 메모리에 대한 액세스를 할 수 있는 유연성(flexibility)을 가져야 하며, 특히 메모리의 가장 크리티컬(critical)한 특성인 메모리 액세스 시간에 따라 MCU를 프로그램할 수 있어야 한다.
이를 위해 종래의 MCU는 외부 메모리를 액세스할 때 핸드셰이크(handshake) 방식을 사용하고 있다. 첨부된 도면 도 1은 데이터 패스(10), 마이크로 코드 롬 (micro code ROM)(12), MMU(14) 및 버스 유닛(16)을 포함하여 이루어진 핸드셰이크 방식을 사용한 종래의 MCU 및 외부 메모리(18)에 대한 블록 구성도이다.
여기서, MMU(14)는 외부 메모리 요청 신호(request)를 버스 유닛(16)으로 보내고, 버스 유닛(16)은 이 요청 신호(request)에 응답하여 메모리 액세스 버스 사이클을 발생시켜 외부 메모리(18)를 액세스한다. 메모리 액세스 후 버스 유닛(16)은 데이터가 준비되었음을 알리는 준비 신호(ready)를 MMU(14)로 출력하고, 액세스한 데이터를 데이터 패스(10)로 출력한다.
이러한 종래의 메커니즘은 외부 메모리에 대한 특성을 버스 유닛(16)에 프로그램하여 처리함으로써 MCU 내부의 동작과 분리할 수 있어 높은 유연성을 갖는다. 그러나, 이러한 동작을 위해서는 많은 하드웨어가 필요하고, 내부 제어를 위해 사용되는 마이크로 코드 또한 이러한 동작을 처리하기 위해서는 많은 코드를 필요로하므로 전반적인 회로의 크기가 커지는 문제점이 있었다.
첨부된 도면 도 2 및 도 3은 외부 메모리의 기본적인 읽기/쓰기 사이클을 나타낸 타이밍 다이어그램으로, 메모리 사이클이 다양한 외부 메모리의 액세스 시간을 지원하기 위해서는, 클럭 신호(clock)에 동기되는 어드레스 래치 인에이블 신호 (ALE)와, 읽기 인에이블 신호(RD#)와, 쓰기 인에이블 신호(WR#)가 외부 메모리 특성에 맞게 확장되어야 한다. 여기서, Port0은 어드레스/데이터 공용의 버스이고, Port1은 어드레스 버스이다.
종래의 외부 메모리 액세스 동작을 구체적으로 살펴보면, 외부 메모리에 대한 액세스 명령어를 MOVX라 하고, 이 명령어가 마이크로 코드에 따라 동작한다고 할 때, 종래와 같이 MMU를 사용하는 경우에는 첨부된 도면 도 4에 도시된 바와 같이 동작하게 된다. 마이크로 코드 롬(12)을 제어하는 마이크로 코드 프로그램 카운터(20)는 MOVX 명령어에서 MMU(14)에 액세스 요청을 하는 때가 오면 카운터를 더 이상 증가시키지 않고 홀드(hold) 시킨다. 그리고, MMU(14)와 버스 유닛(16) 간의 핸드셰이크 동작에 의해 메모리 액세스 동작이 모두 끝나면 MMU(14)는 마이크로 코드 프로그램 카운터(20)로 재시작 신호(resume)를 보내 다음 마이크로 코드를 수행하도록 한다.
이러한 방식을 사용하는 경우, 마이크로 코드 롬(12)의 내용은 외부 메모리의 액세스 특성과 관계없이 하드웨어를 제어할 수 있다. 이때, 외부 메모리의 특성은 버스 유닛(16)을 적절하게 프로그램하여 구현할 수 있다. 즉 버스 유닛(16)의 프로그램으로 ALE, RD#, WR# 신호 각각의 사이클 수를 조정할 수 있다.
결론적으로, 종래에는 MMU 및 버스 유닛 등을 통해 복잡한 기능을 분산 처리함으로써 동작 수행에 편리한 면이 있는 반면, 동작이 간단한 임베디드 컨트롤러로사용되는 크기가 작은 MCU의 경우, 이러한 하드웨어가 오히려 부담이 되고 복잡해져 오히려 전체적인 안정성을 해칠 우려가 있다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 하드웨어의 사용을 억제하면서 다양한 액세스 시간을 가진 외부 메모리에 대한 액세스를 수행할 수 있도록 하는 마이크로 컨트롤러 유닛을 제공하는데 그 목적이 있다.
도 1은 핸드셰이크 방식을 사용한 종래의 MCU의 블록 구성도
도 2 및 도 3은 외부 메모리의 기본적인 읽기/쓰기 사이클을 나타낸 타이밍 다이어그램.
도 4는 외부 메모리 액세스 시 MMU를 사용하는 종래의 MCU의 동작 상태를 나타내는 블록 구성도.
도 5는 본 발명의 일 실시예에 따른 마이크로 컨트롤러 유닛(MCU)의 블록 구성도.
도 6은 상기 도 5의 메모리 타입 프로그램 블록의 내부 회로도.
도 7은 외부 메모리 액세스 명령(MOVX reg, address)을 마이크로코드 롬에서 직접 처리하기 위한 마이크로코드의 처리 흐름도.
도 8은 상기 도 7에 따른 MCU의 타이밍 예시도.
* 도면의 주요부분에 대한 부호의 설명
12 : 마이크로코드 롬
20 : 마이크로코드 프로그램 카운터
22 : 메모리 타입 프로그램 블록
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 외부 메모리의 액세스 특성에 따라 상기 외부 메모리를 액세스하기 위한 마이크로 컨트롤러 유닛에 있어서, 마이크로코드 저장수단; 상기 외부 메모리의 액세스 특성에 따라 사용자에 의해 프로그램된 어드레스 래치 인에이블 신호 및 웨이트 신호의 사이클 확장 데이터를 저장하고, 상기 마이크로코드 저장수단으로부터 출력되는 마이크로코드의 시권스필드에 응답하여 저장된 상기 사이클 확장 데이터를 옵셋값으로 출력하기 위한 메모리 타입 프로그램 수단; 및 상기 옵셋값에 응답하여 프로그램 카운팅 값을 증가시켜 다음 마이크로코드의 어드레스를 출력하기 위한 마이크로코드 프로그램 카운팅 수단을 포함하여 이루어진 외부 메모리 액세스를 위한 마이크로 컨트롤로 유닛이 제공된다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
첨부된 도면 도 5는 본 발명의 일 실시예에 따른 마이크로 컨트롤러 유닛 (MCU)의 블록 구성도로서, 이하 이를 참조하여 설명한다.
도 5를 참조하면, 메모리 타입 프로그램 블록(22)은 마이크로코드 롬(12)으로부터의 시권스필드(sequence field) 신호에 응답하여 내부 레지스터에 저장된 값을 옵셋값(add)으로 출력한다. 마이크로코드 프로그램 카운터(20)는 상기 옵셋값 (add)을 입력받아 프로그램 카운터 값을 옵셋값(add)만큼 증가시켜 증가된 프로그램 카운터 값에 해당하는 다음 마이크로코드(next microcode) 어드레스를 출력한다. 마이크로코드롬(12)은 외부메모리를 액세스하는데 사용되는 마이크로코드를 저장하고 있다.
정상 동작시, 마이크로코드 프로그램 카운터(20)는 프로그램 카운터를 1씩 증가시킨다. 반면, 메모리 타입 프로그램 블록(22)으로부터 옵셋값(add)이 입력되면 마이크로코드 프로그램 카운터(20)는 해당 옵셋값(add)을 더하여 다음 카운팅 값을 계산하고 그 값에 해당하는 어드레스를 마이크로코드 롬(21)으로 출력한다. 마이크로코드 프로그램 카운터(20)로부터의 어드레스에 따라 어드레스래치 인에이블신호(ALE), 읽기 인에이블신호(RD#) 및 쓰기 인에이블신호(WR#)가 확장된다.
한편, 첨부된 도면 도 6은 메모리 타입 프로그램 블록(12)의 내부 회로도로서, 메모리 타입 프로그램 블록(22)은 ALE 프로그램 레지스터 인에이블신호에 응답하여 데이터 버스(A)를 통해 ALE 사이클의 확장 정도에 해당하는 값을 저장하고 있는 ALE 프로그램 레지스터(26)와, WAIT 프로그램 레지스터 인에이블 신호에 응답하여 데이터 버스(A)를 통해 WAIT 사이클의 확장 정도에 해당하는 값을 저장하고 있는 WAIT 프로그램 레지스터(28)와, 시퀀스필드 신호에 응답하여 ALE 프로그램 레지스터(26)의 출력, WAIT 프로그램 레지스터(28)의 출력, '0'을 선택적으로 옵셋값 (add)으로서 출력하는 멀티플렉서(24)로 구성된다. 여기서, WAIT 프로그램 레지스터(28)에 저장된 값은 읽기 인에이블신호(RD#) 및 쓰기 인에이블신호(WR#)를 확장하는데 공통으로 사용된다.
첨부된 도면 도 7은 외부 메모리 액세스 명령(MOVX reg, address)을 마이크로코드 롬에서 직접 처리하기 위한 마이크로코드의 흐름도이며, 도 8은 상기 도 7에 따른 타이밍 예시도로서, 이하 이를 참조하여 본 실시예에 따른 MCU의 동작을 설명한다.
여기서, 외부 메모리 액세스 명령(MOVX reg, address)은 외부 메모리의 어드레스에 해당하는 데이터를 읽어 내부 레지스터에 쓰라는 명령이며, ALE 사이클은 1사이클 확장할 수 있고, WAIT 사이클은 3사이클까지 확장할 수 있다고 가정한다.
도 7을 참조하면, 외부 메모리 액세스 명령(MOVX reg, address)이 실행되면, 우선 외부 메모리 어드레스를 어드레스 버스에 로드한다(30). 이때, ALE 신호 및 RD# 신호를 1로 세팅(디스에이블)한다.
다음으로, 마이크로코드 카운터가 1만큼 증가하고 이에 따라 다음 마이크로 코드가 동작되면, ALE 신호를 '0'으로 세팅(인에이블)한다(31).
이어서, ALE 프로그램 레지스터에 저장된 값이 시퀀스필드 신호에 응답하여 옵셋값(add)으로 출력되는데 이를 체크하여(32), 이때 ALE 프로그램 레지스터의 값이 '0'인 경우에는 ALE 신호가 1사이클 확장된 후 RD# 신호를 0으로 세팅(인에이블)한다(33).
한편, ALE 프로그램 레지스터의 값이 '1'인 경우에는 마이크로코드 프로그램 카운터가 옵셋값 '1'을 더하여 RD# 신호를 '0'으로 세팅하는 단계(33)를 스킵하고 다음 단계를 수행하기 위한 마이크로코드가 동작되어, ALE 신호를 '1'로 세팅(디스에이블)하고 RD# 신호를 '0'으로 세팅(인에이블)한다(34). 결국, RD# 신호는 확장되지 않는다.
계속하여, WAIT 프로그램 레지스터에 저장되어 있는 값을 스퀀스필드 신호에 응답하여 옵셋값으로 출력하는데, 이를 체크하여(35), 이때, WAIT 프로그램 레지스터의 값이 '0'이면 옵셋값이 '0'이 되어 3사이클 동안 RD# 신호를 '0'으로 세팅(인에이블)한 후(36, 37, 38), RD# 신호를 다시 '1'로 세팅(디스에이블)하게 된다 (39). 결국, RD# 신호가 3사이클만큼 확장된다.
만약, WAIT 프로그램 레지스터의 값이 '1'이면 옵셋값이 '1'이 되며, 마이크로코드 프로그램 카운터가 옵셋값 '1'을 더한 값을 출력하여, 1주기 동안 RD# 신호를 '0'으로 세팅(인에이블)하는 단계(36)를 스킵하고 나머지 단계(37, 38, 39)를 수행하는 마이크로코드가 순차적으로 동작되어, 결국 RD# 신호가 2사이클만큼 확장된다.
만약, WAIT 프로그램 레지스터의 값이 '2'이면 옵셋값이 '2'가 되며, 마이크로코드 프로그램 카운터가 옵셋값 '2'을 더한 값을 출력하여, 2주기 동안 RD# 신호를 '0'으로 세팅(인에이블)하는 단계(36, 37)를 스킵하고 나머지 단계(38, 39)를수행하는 마이크로코드가 순차적으로 동작되어, 결국 RD# 신호가 1사이클만큼 확장된다.
만약, WAIT 프로그램 레지스터의 값이 '3'이면 옵셋값이 '3'가 되며, 마이크로코드 프로그램 카운터가 옵셋값 '3'을 더한 값을 출력하여, 3주기 동안 RD# 신호를 '0'으로 세팅(인에이블)하는 단계(36, 37, 38)를 스킵하고 나머지 단계(39)를 수행하는 마이크로코드가 동작되어, 결국 RD# 신호가 확장되지 않게 된다.
여기서, ALE 프로그램 레지스터의 값이 '1'일 때, 어드레스 래치 인에이블 신호(ALE)가 확장되지 않으므로, ALE 프로그램 레지스터의 기본값은 '1'이 되어야 한다. 마찬가지로, WAIT 프로그램 레지스터의 값이'3'일 때, 읽기 인에이블 신호 (RD#)가 확장되지 않으므로 WAIT 프로그램 레지스터의 기본값은 '3'이 되어야 한다. 한편, ALE 프로그램 레지스터 및 WAIT 프로그램 레지스터에 프로그램된 값이 확장되는 값과 일치하지 않으므로, 만약 ALE 프로그램 레지스터 및 AWIT 프로그램 레지스터의 출력단에 인버터를 달면, 프로그램된 값과 확장되는 값이 일치하므로 메모리 사이클 확장에 관한 프로그램시 편리하다.
도 8을 참조하면, ALE 신호 및 RD# 신호가 각각 1사이클만큼 확장된 상태를 확인할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 MCU 내부의 한정된 메모리 크기로 인해 외부 메모리를 사용하여 큰 어플리케이션을 수행하고자 할 때, 다양한 외부 메모리의 지원을 위해 별도의 하드웨어를 사용하지 않고 마이크로코드 만으로 제어함으로써 전체 MCU 칩의 크기를 줄일 수 있는 효과가 있다.

Claims (5)

  1. 외부 메모리의 액세스 특성에 따라 상기 외부 메모리를 액세스하기 위한 마이크로 컨트롤러 유닛에 있어서,
    마이크로코드 저장수단;
    상기 외부 메모리의 액세스 특성에 따라 사용자에 의해 프로그램된 어드레스 래치 인에이블 신호 및 웨이트 신호의 사이클 확장 데이터를 저장하고, 상기 마이크로코드 저장수단으로부터 출력되는 마이크로코드의 시권스필드에 응답하여 저장된 상기 사이클 확장 데이터를 옵셋값으로 출력하기 위한 메모리 타입 프로그램 수단; 및
    상기 옵셋값에 응답하여 프로그램 카운팅 값을 증가시켜 다음 마이크로코드의 어드레스를 출력하기 위한 마이크로코드 프로그램 카운팅 수단
    을 포함하여 이루어진 외부 메모리 액세스를 위한 마이크로 컨트롤로 유닛.
  2. 제1항에 있어서,
    상기 메모리 타입 프로그램 수단은,
    제1 인에이블 신호에 응답하여 상기 사용자에 의해 프로그램된 상기 어드레스 래치 인에이블 신호의 사이클 확장 데이터를 입력받아 저장하기 위한 제1 저장수단;
    제2 인에이블 신호에 응답하여 상기 사용자에 의해 프로그램된 상기 웨이트신호의 사이클 확장 데이터를 입력받아 저장하기 위한 제2 저장 수단; 및
    상기 마이크로코드 저장수단으로부터 출력되는 해당 마이크로코드의 상기 시퀀스 필드에 응답하여 상기 제1 및 제2 저장 수단에 각각 저장된 상기 어드레스 래치 인에이블 신호 및 상기 웨이트 신호의 사이클 확장 데이터를 상기 마이크로코드 프로그램 카운팅 수단의 옵셋값으로 선택하여 출력하기 위한 선택수단
    을 포함하여 이루어진 것을 특징으로 하는 외부 메모리 액세스를 위한 마이크로 컨트롤러 유닛.
  3. 제2항에 있어서,
    상기 마이크로코드 저장수단은,
    상기 어드레스 래치 인에이블 신호를 인에이블시키기 위한 제1 코드와,
    상기 어드레스 래치 인에이블 신호의 인에입르 상태를 다수의 사이클 동안 유지하기 위한 다수의 코드를 구비하고,
    상기 메모리 타입 프로그램 수단으로부터 출력되는 상기 어드레스 래치 인에이블 신호의 사이클 확장 데이터를 상기 옵셋값으로 하여 상기 어드레스 래치 인에이블 신호의 인에이블 상태를 상기 어드레스 래치 인에이블 신호의 사이클 확장 데이터만큼 유지하기 위한 어느 하나의 코드에 해당하는 어드레스를 출력하는 것을 특징으로 하는 외부 메모리 액세스를 위한 마이크로 컨트롤러 유닛.
  4. 제2항에 있어서,
    상기 마이크로코드 저장수단은,
    상기 외부 메모리에 데이터를 읽거나 쓰기 위한 읽기 인에이블 신호 또는 쓰기 인에이블 신호를 인에이블시키기 위한 제1 코드와,
    상기 읽기 인에이블 신호 또는 상기 쓰기 인에이블 신호의 인에이블 상태를 다수의 사이클 동안 유지하기 위한 다수의 코드를 구비하고,
    상기 마이크로코드 프로그램 카운팅 수단은,
    상기 메모리 타입 프로그램 수단으로부터 출력되는 상기 웨이트 신호의 사이클 확장 데이터를 상기 옵셋값으로 하여 상기 마이크로 코드의 어드레스를 출력하되, 상기 다수의 코드 중 상기 웨이트 신호의 인에입르 상태를 상기 웨이트 신호의 사이클 확장 데이터만큼 유지하기 우한 어느 하나의 코드에 해당하는 어드레스를 출력하는 것을 특징으로 하는 외부 메모리 액세스를 위한 마이크로 컨트롤러 유닛.
  5. 제2항에 있어서,
    상기 마이크로코드 저장수단은,
    상기 어드레스 래치 인에이블 신호를 인에입르시키기 위한 제1 코드;
    상기 어드레스 래치 인에이블 신호의 인에이블 상태를 다수의 사이클 동안 유지하기 위한 다수의 제2 코드;
    상기 어드레스 래치 인에이블 신호를 디스에이블시키고, 상기 외부 메모리에 데이터를 읽거나 쓰기 위한 읽기 인에이블 신호 또는 쓰기 인에이블 신호를 인에이블시키기 위한 제3 코드; 및
    상기 읽기 인에이블 신호 또는 상기 쓰기 인에이블 신호의 인에이블 상태를 다수의 사이클 동안 유지하기 위한 다수의 제4 코드를 구비하고,
    상기 마이크로코드 프로그램 카운팅 수단은,
    상기 메모리 타입 프로그램 수단으로부터 출력되는 상기 어드레스 래치 인에이블 신호의 인에이블 상태를 상기 어드레스 래치 인에이블 신호의 사이클 데이터 만큼 유지하기 위한 어느 하나의 코드에 해당하는 어드레스를 출력하고,
    상기 메모리 타입 프로그램 수단으로부터 출력되는 상기 웨이트 신호의 사이클 확장 데이터를 상기 옵셋값으로 하여 상기 마이크로 코드의 어드레스를 출력하되, 상기 다수의 제4 코드 중 상기 읽기 인에이블 신호 또는 상기 쓰기 인에이블 신호의 인에이블 상태를 상기 웨이트 신호의 사이클 확장 데이터만큼 유지하기 위한 어느 하나의 코드에 해당하는 어드레스를 출력하는 것을 특징으로 하는 외부 메모리 액세스를 위한 마이크로 컨트롤러 유닛.
KR1019980024646A 1998-06-29 1998-06-29 외부메모리액세스를위한마이크로컨트롤러유닛 KR100321745B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980024646A KR100321745B1 (ko) 1998-06-29 1998-06-29 외부메모리액세스를위한마이크로컨트롤러유닛
US09/342,091 US6343353B1 (en) 1998-06-29 1999-06-29 Micro-controller unit for accessing external memory using microcode
JP18396299A JP3530886B2 (ja) 1998-06-29 1999-06-29 マイクロコントローラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980024646A KR100321745B1 (ko) 1998-06-29 1998-06-29 외부메모리액세스를위한마이크로컨트롤러유닛

Publications (2)

Publication Number Publication Date
KR20000003404A KR20000003404A (ko) 2000-01-15
KR100321745B1 true KR100321745B1 (ko) 2002-06-20

Family

ID=19541171

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980024646A KR100321745B1 (ko) 1998-06-29 1998-06-29 외부메모리액세스를위한마이크로컨트롤러유닛

Country Status (3)

Country Link
US (1) US6343353B1 (ko)
JP (1) JP3530886B2 (ko)
KR (1) KR100321745B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100499055B1 (ko) * 1999-12-30 2005-07-04 주식회사 케이티 외부 파일을 이용한 데이터베이스 필드 입력값 검증 방법
US7376820B2 (en) * 2000-03-16 2008-05-20 Fujitsu Limited Information processing unit, and exception processing method for specific application-purpose operation instruction
KR20030083978A (ko) * 2002-04-24 2003-11-01 삼성전자주식회사 마이크로코드 관리 장치 및 그 방법
TW594478B (en) * 2003-05-05 2004-06-21 Winbond Electronics Corp Device to extend an address space by inserting a waiting state and operation method for the device
US7873953B1 (en) * 2006-01-20 2011-01-18 Altera Corporation High-level language code sequence optimization for implementing programmable chip designs
CN101452262B (zh) * 2008-12-24 2011-07-13 中兴通讯股份有限公司 一种基于计数器的输出扩展方法、装置及其应用系统
US11720352B2 (en) 2019-12-10 2023-08-08 Micron Technology, Inc. Flexible command pointers to microcode operations

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5408639A (en) * 1992-07-21 1995-04-18 Advanced Micro Devices External memory access control for a processing system

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04142657A (ja) 1990-10-04 1992-05-15 Nec Corp マルチｅｐｕシステムのメモリ管理方式
KR930008042B1 (ko) 1991-04-03 1993-08-25 삼성전자 주식회사 마이크로 콘트롤러 유닛
US5574926A (en) * 1993-03-11 1996-11-12 Olympus Optical Co., Ltd. One-chip microcomputer system having function for substantially correcting contents of program
JPH0764937A (ja) 1993-06-30 1995-03-10 Mitsubishi Electric Corp マイクロコンピュータシステム及びそれに使用されるマイクロコンピュータ
US5860161A (en) * 1996-08-14 1999-01-12 Advanced Micro Devices, Inc. Microcontroller configured to indicate internal memory accesses externally
US5903912A (en) * 1996-08-14 1999-05-11 Advanced Micro Devices, Inc. Microcontroller configured to convey data corresponding to internal memory accesses externally
US5860016A (en) * 1996-09-30 1999-01-12 Cirrus Logic, Inc. Arrangement, system, and method for automatic remapping of frame buffers when switching operating modes
US5862148A (en) * 1997-02-11 1999-01-19 Advanced Micro Devices, Inc. Microcontroller with improved debug capability for internal memory
US5893923A (en) * 1997-05-12 1999-04-13 Lexmark International, Inc. Microcontroller utilizing a circuit to select during reset process an internal or external memory as base memory
US5896337A (en) * 1998-02-23 1999-04-20 Micron Technology, Inc. Circuits and methods for multi-level data through a single input/ouput pin

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5408639A (en) * 1992-07-21 1995-04-18 Advanced Micro Devices External memory access control for a processing system

Also Published As

Publication number Publication date
KR20000003404A (ko) 2000-01-15
US6343353B1 (en) 2002-01-29
JP2000207203A (ja) 2000-07-28
JP3530886B2 (ja) 2004-05-24

Similar Documents

Publication Publication Date Title
US5584031A (en) System and method for executing a low power delay instruction
US5680581A (en) Microcomputer having a read protection circuit to secure the contents of an internal memory
JPS5983233A (ja) 可変サイクル・タイム・マイクロコンピユ−タ
JP2734468B2 (ja) プロセッサ
KR100321745B1 (ko) 외부메모리액세스를위한마이크로컨트롤러유닛
US20070283139A1 (en) Information processing apparatus and control method used thereby
US5051890A (en) Program/data memory employed in microcomputer system
JP3568539B2 (ja) データ処理装置
US5526500A (en) System for operand bypassing to allow a one and one-half cycle cache memory access time for sequential load and branch instructions
US5581720A (en) Apparatus and method for updating information in a microcode instruction
JP2002152020A (ja) パルス信号生成装置
JP2003233509A (ja) デジタル信号処理装置
JP2721611B2 (ja) プログラマブルコントローラ
JP2721610B2 (ja) プログラマブルコントローラ
KR920001102B1 (ko) 정보 처리 장치
US6076170A (en) Method and apparatus for selectively programming access time in a data processor
JPH0447851B2 (ko)
US20040103267A1 (en) Data processor having cache memory
JP3476314B2 (ja) マイクロプロセッサ
JPH09114678A (ja) マイクロコンピュータの割り込み処理装置
JP3366235B2 (ja) データ読み出し制御装置
JPH07146814A (ja) メモリ装置
JPH0683986A (ja) シングルチップ・マイクロコンピュータ
JPS6229813B2 (ko)
JPH05257807A (ja) キャッシュメモリ制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041230

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee