JPH0764937A - マイクロコンピュータシステム及びそれに使用されるマイクロコンピュータ - Google Patents

Abstract

(57)【要約】 【目的】 一つのMCU １に収まりきらないプログラム，
データを外部メモリを設けて格納する代わりに、それぞ
れがメモリを内蔵したMCU の内蔵メモリに分割して格納
してメモリ容量の有効利用を図る。 【構成】 システム100 の複数のマイクロコンピュータ
101a, 101bそれぞれの内蔵メモリ3a, 3bに跨ってシステ
ム100 での処理を行う唯一のプログラム及びデータを分
割して格納し、システム100 では唯一稼働状態のマイク
ロコンピュータ101a (または101b) がシステムの処理を
行い、稼働状態のマイクロコンピュータ101aまたは101b
が休止状態のマイクロコンピュータ101b (または101a)
を稼働状態に状態遷移させてから処理を引き渡す動作制
御部103a, 103bを備えている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プログラムやデータを
格納するためのメモリを内蔵した複数個のマイクロコン
ピュータにシステムプログラムを分割して格納させたシ
ステムにおける、マイクロコンピュータの機能と、マイ
クロコンピュータ間での処理の引き渡し方法及び割込み
に対する処理方法にを改善したマイクロコンピュータシ
ステム及びそれに使用されるマイクロコンピュータに関
する。

【０００２】

【従来の技術】図42のメモリ内蔵マイクロコンピュータ
の概略ブロック図と、図43のメモリ内蔵マイクロコンピ
ュータを用いたシステムのブロック図を用いて、従来技
術によるメモリ内蔵マイクロコンピュータを用いたシス
テム例を説明する。

【０００３】図42において、参照符号１はメモリ内蔵マ
イクロコンピュータ（以下、MCU とする）を、２は演算
及び周辺機能の制御を行う演算ユニット（以下、CPU と
する）を、３はCPU ２が処理するプログラム及びデータ
を格納する内蔵メモリを、４はMCU １の内部バスを、５
はシステム制御のための周辺機能を、６はMCU １の内部
バスと外部のバスを接続するバスインタフェイスをそれ
ぞれ示す。図43において、参照符号７はMCU １を用いた
マイクロコンピュータシステム（以下、システムとす
る）を、８はMCU １のCPU ２が実行するプログラムやデ
ータを格納する外部メモリを、９はMCU １と周辺機器を
接続するシステムバスを、１０はシステム７の周辺機器
をそれぞれ示す。

【０００４】まず、MCU １を端的に言うと、コアとなる
CPU ２と内蔵メモリ３及び I/O等の周辺機能５が内部バ
ス４で接続されてワンチップに納められたものであり、
ＣＰＵ２が内部バス４を通して内蔵メモリ３から読み込
んだ命令やデータまたは周辺機能５からの要求に従って
演算処理を行い、再び周辺機能５を制御することでＭＣ
Ｕ １を用いたシステム７の処理を行うものである。こ
こで言うまでもなく、MCU １内の周辺機能５のみでシス
テム７全ての制御ができるわけではなく、必要に応じて
バスインタフェイス６を通じてMCU １の外部のシステム
７の周辺機器10へのアクセスも行う。

【０００５】従来、MCU １は比較的プログラム容量が小
さくて済むアプリケーションプログラムで制御されるシ
ステム７で広く用いられてきた。これは、マイクロプロ
セッサを組み込んだシステム７がデータ処理などの演算
処理が中心になるのとは異なり、条件によってスイッチ
のON/OFF（ポートのON/OFF）制御等の比較的簡単な処理
を行うコントローラとして、MCU １が用いられているた
めである。換言すれば、コントローラに求められる機能
の答えが現状のMCU １の姿であり、CPU ２の持つ演算性
能の向上よりはコスト低下の追求も含めて可能な限りの
周辺機能５の取り込みが行われ、おもにこの周辺機能５
によるシステム制御が行われてきたので、アプリケーシ
ョンプログラムの規模が小さくて済んでいる。

【０００６】また、アプリケーションがCPU ２に対して
要求する演算能力があまり高くないので、主としてこれ
まではチップ面積の小さい４ビットや８ビットのCPU ２
がMCU １には用いられてきた。更に、MCU １では各アプ
リケーションごとに周辺機能を変えているため多品種に
なり、先のコスト低下の理由から内蔵メモリ３もアプリ
ケーションにとって必要最低限なメモリ容量しか持たせ
ていない。従って、CPU ２の持つアドレッシング能力等
の限界もあるが、アプリケーションの要求やチップ面積
の制限からMCU １に搭載されている内蔵メモリ３は最大
でも64Ｋバイト程度である。

【０００７】ところが、最近ではMCU １が組み込まれる
機器の機能の向上に伴ってアプリケーションプログラム
が大きくなり、MCU １の内蔵メモリ３のみでは収まらな
くなってきた。また、従来からデータに関しては、例え
ばプリンタの文字データなど、量が非常に大きいので内
蔵メモリ３には収まらないでいる。しかしながら、内蔵
メモリ３の容量を増やすことは微細化等の現在のチップ
製造技術そしてコストの点からみて限界にあるといえ
る。

【０００８】このため、アプリケーションプログラムが
MCU １の内蔵メモリ３に収まりきれない場合には、CPU
２に対応できるアドレッシング能力がある場合や、それ
までのコアとは異なりアドレッシング可能なCPU ２に切
り換えた場合に限るが、図43に示すようにシステム７内
に内蔵メモリ３には収まりきらないプログラムやデータ
を格納するための外部メモリ８を設けて対処している。

【０００９】通常CPU ２は、MCU １の内部バス４を通し
て内蔵メモリ３をアクセスするが、内蔵メモリ３に収ま
りきらなかったプログラム処理やデータアクセスなどを
行うときは、バスインタフェイス６を経てシステムバス
９を通して外部メモリ８をアクセスして命令やデータを
取り込み処理を行っている。

【００１０】また、本発明に関してMCU のコンテキスト
スイッチの従来例について説明する。ここで、MCU が並
行処理可能なプログラムの単位をコンテキストと言う。
各コンテキストはコンテキストが実行されるシステム上
の資源を時分割で使用している。外部割込みなどの要因
により実行中のコンテキストの処理を中断し、システム
上の全ての資源を開放し新たなコンテキストの処理を行
うことをコンテキストスイッチと言う。

【００１１】図44の模式図にコンテキストスイッチのた
めの従来の構成例を示す。図44において、参照符号50は
MCU を、51はコンテキストを実行する上で必要なコンテ
キスト情報を、52はシステムバスを、53は外部記憶装置
を、54-1, 54-2,54-nはコンテキストＮ（Ｎ＝１, ２…
ｎ：以下同）の情報が退避されている記憶領域の先頭ア
ドレスを示すコンテキストベースアドレスＮを、55-1,
55-2, 55-nはコンテキストＮのコンテキスト退避領域Ｎ
をそれぞれ示す。

【００１２】図45はコンテキストスイッチにおける処理
の流れを示すフローチャートである。図45において、参
照符号56は先行して処理されているコンテキストａを、
57はコンテキストａより後に処理要求が発生し、コンテ
キストａ56より先に処理されるコンテキストｂを、58-1
はコンテキストａからコンテキストｂへのコンテキスト
スイッチ（コンテキストａの退避）を、58-2はコンテキ
ストｂからコンテキストａへのコンテキストスイッチ
（コンテキストａの復帰）を、59はコンテキストの切り
換えを要求するコンテキストスイッチ要求をそれぞれ示
す。

【００１３】まず、図45を用いてコンテキストスイッチ
による処理の流れを説明する。MCU 50でコンテキストａ
56を実行中に割込み等の外的要因でコンテキストスイッ
チ要求59が発生するとMCU 50はコンテキストａ56の処理
を中断する。そして、MCU 50はコンテキストｂ57の処理
が終了した後、コンテキストａ56の処理を再実行するた
めに必要なコンテキスト情報51を外部記憶装置53上へ退
避させる処理であるコンテキストスイッチ58-1（退避）
を行う。コンテキストｂ57の処理が終了すると、MCU 50
は処理が中断されていたコンテキストａ56の処理を再開
するためのコンテキストスイッチ58-2（復帰）を行って
外部記憶装置53上に退避されていたコンテキスト情報51
を復帰させ、コンテキストａ56の処理を再開する。

【００１４】ここで、コンテキストｂ57を実行中に新た
なコンテキストスイッチ要求59が発生した場合には、前
記同様にコンテキストｂ57に対するコンテキスト情報51
の外部記憶装置53上への退避58-1と復帰58-2のコンテキ
ストスイッチ処理が行われる。

【００１５】コンテキストがＮ個ある場合の退避を図44
を参照して説明する。第１番目のコンテキスト１に対す
るコンテキスト情報51はコンテキストベースアドレス１
（54-1）が示すコンテキスト退避領域55-1にMCU １より
システムバス52を通じて格納され、同様に第２番目のコ
ンテキスト２に対するコンテキスト情報51はコンテキス
トベースアドレス２（54-2）が示すコンテキスト退避領
域55-2に、第ｎ番目のコンテキストに対するコンテキス
ト情報51はコンテキストベースアドレスｎ（54-n）が示
すコンテキスト退避領域55-nにと退避される。

【００１６】中断されていたコンテキスト処理を復帰す
る場合は前記退避とは逆に外部記憶装置53上に格納され
た各コンテキストに対応するコンテキスト情報51をシス
テムバス52を通じてMCU 50に読み出す。

【００１７】システム上に複数のMCU が有る場合、単独
のコンテキストスイッチでは、先の例の外部記憶装置53
上の退避領域55をMCU ごとに異なるベースアドレスでア
クセスさせることで退避領域55を分離し、データの一貫
性（データの保護）を確保している。また、MCU 間での
処理の引継等では、一旦外部記憶装置53上の共通の退避
領域に先行処理を行っていたMCU がコンテキスト情報51
を退避させ、これを後続のMCU が復帰させることで処理
を継続している。

【発明が解決しようとする課題】

【００１８】通常CPU ２は、MCU １の内部バス４を通し
て内蔵メモリ３をアクセスするが、内蔵メモリ３に収ま
りきらなかったプログラム処理やデータアクセスなどを
行うときは、バスインタフェイス６を経てシステムバス
９を通して外部メモリ８をアクセスして命令やデータを
取り込む。

【００１９】従来の技術によれば、システムのアプリケ
ーションプログラムが、MCU １の内蔵メモリ３に収まり
きれない場合には、CPU ２に対応できるアドレッシング
能力がある場合や、それまでのコアとは異なりアドレッ
シング可能なCPU ２に切り換えた場合に限るが、図43に
示すようにシステム７内に内蔵メモリ３には収まりきら
ないプログラムやデータを格納するために、またコンテ
キスト情報の退避領域に外部メモリ８を設けて対処して
いる。

【００２０】但しほとんどの場合、物理的制約がなけれ
ばアプリケーションプログラムやコンテキスト情報が内
蔵メモリ３に収まるようにMCU １の内蔵メモリ３の容量
を増やす努力を行い、ユーザもそれを強いる。そして、
このことがMCU １の開発においてメモリ展開（容量の増
加）に必要なリソースの増大を招き、新機能開発を遅延
させる圧迫要因ともなっている。

【００２１】また、外部メモリ８に対して命令あるいは
データをアクセスするということは、外部メモリ８を制
御するための周辺ロジックが新たに必要となり、第１に
コストとチップ上での実装面積の増大を招く。第２にMC
U １の動作速度が高速になればなるほど周辺回路のタイ
ミング設計が困難になる。第３に外部メモリ、特にROM
などの不揮発性メモリのアクセス速度は遅いため、MCU
１との速度ギャップが大きくなる。この速度ギャップを
より高速なメモリで補うとコストの一層の増大を招き、
MCU １をウエイトさせることで補うと処理速度を低下さ
せることになる。

【００２２】更に、外部メモリ８へのアクセスは、内蔵
メモリへのアクセスに比べて不要輻射が大きいという問
題点がある。外部メモリ８へのアクセスと内蔵メモリ３
へのアクセスとでの不要輻射の差を、不要輻射の原因と
なる出力バッファが流す電流強度の変化で比較すること
にし、厳密には電界効果トランジスタの入力電圧による
出力特性を線形領域及び非線形領域に分け各素子の閾値
等を考慮しなくてはならないが、ここでは簡単のために
電流強度の変化を図46の回路図に示す出力バッファがON
となった状態を図47の回路図に示す回路モデルに置き換
えて求めることにする。

【００２３】図46は出力バッファとその負荷を示し、参
照符号11は出力バッファ入力信号を、12はＰチャネル型
電界効果トランジスタ（以下、 P-FETとする）を、13は
Ｎチャネル型電界効果トランジスタ（以下、 N-FETとす
る）を、14は電圧Ｖの電源（以下、 Vccとする）を、15
は基準電圧（以下、 GNDとする）を、16は出力バッファ
の負荷容量（以下、Ｃとする）をそれぞれ示す。出力バ
ッファは入力信号11が VccレベルであればN-FET 13がON
して GNDレベルまで負荷16を放電させ、入力信号11が G
NDレベルであればP-FET 12がONとなってVccレベルまで
負荷16を充電させる。この充放電のための電流の大きさ
が不要輻射では問題となる。

【００２４】図47は図46に示されている出力バッファの
入力信号11が GNDレベルでP-FET 11がONし、P-FET 12が
OFF してVcc 14から負荷容量16に充電する場合の回路モ
デルである。図47において、参照符号17はP-FET 12がON
し、N-FET がOFF したときの出力インピーダンス（Ｒ）
を示す。回路モデルを解くに当たって、Vcc 14とGND 15
との間の電位をＶ、回路電流をｉ、容量Ｃの電圧Ｖでの
電荷量をｑ、時間をｔとするとこの回路は下記式(1) で
表される。

【００２５】 Ｖ＝ｉＲ＋（１／Ｃ）∫ｉｄｔ ・・・ (1) ここで、電流と電荷の関係はｉ＝ｄｑ／ｄｔであるか
ら、式(1) は下記式(2)のように表される。になる Ｖ＝（ｄｑ／ｄｔ）Ｒ＋ｑ／Ｃ ・・・(2)

【００２６】ｔ＝０の場合にｑ＝０、及びｔ＝∞の場合
にｑ＝ＣＶの条件で上記式(2) を解くと、下記式(3) の
ようになる。 ｑ＝ＣＶ｛１−ｅｘｐ（−ｔ／ＣＲ）｝ ・・・(3) ここで再度、ｉ＝ｄｑ／ｄｔの関係を上記式(3) にあて
はめてると電流ｉはっ下記式(4) のように求められる。 ｉ＝（Ｖ／Ｒ）ｅｘｐ（−ｔ／ＣＲ） ・・・(4)

【００２７】上記式(4) に内蔵メモリ３へのアクセスと
外部メモリ８へのアクセスを想定した値を代入する。ま
ず、内蔵メモリ３へのアクセスでは、Ｖを５Ｖ、Ｐチャ
ネルトランジスタのON抵抗を２ＫΩ、配線容量（Ｃ）
は、幅 1.5μｍ、長さ１mmで 0.1PF程度、１nsを単位時
間として上記式(4) に代入すると、下記式(5) が得られ
る。 ｉ＝（１／４００）ｅｘｐ（−５ｔ） ・・・(5)

【００２８】次に、外部メモリ８へのアクセスでは、Ｖ
を５Ｖ、Ｐチャネル側の出力バッファのインピーダンス
を50Ω、駆動負荷容量（Ｃ）を50PF程度、同じく１nsを
単位時間として上記式(4) に代入すると、下記式(6)が
得られる。 ｉ＝（１／１０）ｅｘｐ（−０．４ｔ） ・・・(6)

【００２９】上記式(5) ，(6) から内蔵メモリ３へのア
クセスと外部メモリ８へのアクセスに際して電流強度に
定常状態（ｔ：→∞）で40倍（１／４００：１／１
０）、過渡状態（ｔ：０→）で単位時間当たりの変化に
約 100倍（exp(-5):exp(-0.4))の差があることが解り、
不要輻射の強度に関してもほぼ同等の差があるものと推
定される。更に、外部メモリ８へのアクセスはボード上
の信号線がアンテナとなりチップ内よりも更に外部に対
する不要輻射が大きくなることが推定できる。

【００３０】また、外部メモリ８を設けるということを
別の観点からみると、外部メモリ８へのアクセスはデー
タバス上に探針をあてることでMCU １と外部メモリ８と
の間で授受されるのデータ内容が容易に読み取れてしま
い、システムのプログラムやデータ内容等の守秘に問題
が生じる。換言すれば、プログラム（ソフトウェア）の
品質（内容）で競争相手の製品との差別化を図っている
場合や、プログラム自身を商品としている場合に、プロ
グラムをメモリに格納するときに暗号化するとか、特別
なシステム（揮発性のメモリを用いる等）を構成するな
どの対策が必要となる。本発明は以上のような事情に鑑
みてなされたものであり、複数のマイクロコンピュータ
を有するマイクロコンピュータシステムにおいて、１つ
のマイクロコンピュータの内蔵メモリに格納出来ないプ
ログラム、データを各マイクロコンピュータの内蔵メモ
リに分割して格納することにより上述のような従来の種
々の問題点を解決することを主たる目的とする。

【００３１】

【課題を解決するための手段】従来はシステムのアプリ
ケーションプログラムが、MCU １の内蔵メモリ３に収ま
りきれない場合には、図43に示すようにシステム７内に
内蔵メモリ３には収まりきらないプログラムやデータを
格納するための外部メモリ８の設けたり、コンテキスト
退避用の領域を外部メモリ８上に設けて対処していた。

【００３２】請求項１に記載の第１の発明は、一つのMC
U １に収まりきらなかったプログラムやデータを外部メ
モリを設けて格納する代わりの手段として、複数個のメ
モリを内蔵したMCU の内蔵メモリにプログラムを分割し
て格納するマイクロコンピュータシステムに関する。請
求項２に記載の第２の発明以降の各発明は、請求項１に
記載の第１の発明のマイクロコンピュータシステムを構
築する上で、ハードウェア及びソフトウェアの負担の低
減を図るためのマイクロコンピュータに関する。

【００３３】請求項１に記載の第１の発明のマイクロコ
ンピュータシステムは、システムの複数のマイクロコン
ピュータそれぞれの内蔵メモリ間に跨ってシステムでの
処理を行う唯一のプログラム及びデータを分割して格納
し、システムでは唯一稼働状態のマイクロコンピュータ
がシステムの処理を行い、稼働状態のマイクロコンピュ
ータが休止状態のマイクロコンピュータを稼働状態に状
態遷移させてから処理を引き渡す手段を備えている。

【００３４】請求項２に記載の第２の発明のマイクロコ
ンピュータは、リセット時にシステムにおける動作状態
を決定するための外部端子と、動作状態として稼働状態
が指示されている場合、内蔵メモリをアクセスするため
のプログラムカウンタが内蔵メモリの最大アドレスに達
した時点で休止状態のマイクロコンピュータに対して動
作状態を決定するための制御信号を発生する手段及びそ
の制御信号の出力端子と、稼働状態のマイクロコンピュ
ータから出力される制御信号を入力する制御信号入力端
子及び制御信号を受けて休止状態から稼働状態に状態遷
移する手段とを備える。

【００３５】請求項３に記載の第３の発明のマイクロコ
ンピュータは、リセット時にシステムにおける識別番号
及び動作状態を決定するための外部端子と、動作状態が
稼働状態時に、処理を引き渡す休止状態のマイクロコン
ピュータの識別番号を保持するレジスタと、内蔵メモリ
をアクセスするためのプログラムカウンタが内蔵メモリ
の最大アドレスに達した時点でレジスタが保持する識別
番号に基づいて稼働状態に遷移させる休止状態のマイク
ロコンピュータの識別信号を出力する手段及び識別信号
出力端子と、動作状態が休止状態時に、稼働状態のマイ
クロコンピュータからの動作状態を決定するための識別
信号を入力する識別信号入力端子と、識別信号とリセッ
ト時にセットされた識別番号とを比較する識別信号比較
手段とを備える。

【００３６】請求項４に記載の第４の発明のマイクロコ
ンピュータは、第２のマイクロコンピュータに適用した
場合は、外部端子によって決定されていた動作状態を保
持するレジスタと、レジスタの内容を設定するための専
用命令とを備える。また、請求項５に記載の第４の発明
のマイクロコンピュータは、第３のマイクロコンピュー
タに適用した場合は、外部端子によって決定されていた
動作状態を保持するレジスタ及び識別番号を保持するレ
ジスタと、レジスタの内容を設定するための専用命令と
を備える。

【００３７】請求項６に記載の第５の発明のマイクロコ
ンピュータは、リセット時にシステムにおける動作状態
を決定するための外部端子と、専用命令により動作状態
の変更を可能とする動作制御レジスタとを備える。

【００３８】請求項７に記載の第６の発明のマイクロコ
ンピュータは、リセット時に専用命令により動作状態が
設定される動作制御レジスタと、専用命令により動作制
御レジスタの内容の変更を可能とする手段とを備える。

【００３９】請求項８に記載の第７の発明のマイクロコ
ンピュータは、稼働状態のマイクロコンピュータから休
止状態のマイクロコンピュータに処理を引き継ぐための
内部情報を転送するための専用命令により動作するプロ
トコルを備える。

【００４０】請求項９に記載の第８の発明のマイクロコ
ンピュータは、稼働状態のマイクロコンピュータから休
止状態のマイクロコンピュータに処理を引き継ぐための
内部情報を転送するための専用命令により動作するプロ
トコルと、内部情報の更新情報を保持する手段とを備え
る。

【００４１】請求項10及び請求項11に記載の第９の発明
のマイクロコンピュータは、請求項２に記載の第２の発
明，請求項４及び請求項５に記載の第４の発明，請求項
６に記載の第５の発明及び請求項７に記載の第６の発明
のマイクロコンピュータに適用した場合には、内部情報
の更新情報を保持する手段と、内部情報へのアクセスが
発生した際に内部情報を参照する手段とを備え、請求項
３に記載の第３の発明のマイクロコンピュータに適用し
た場合には、処理を引き渡したマイクロコンピュータの
識別番号を保持するレジスタを備える。

【００４２】請求項12に記載の第10の発明のマイクロコ
ンピュータは、内部情報の更新情報を保持する手段と、
前記内部情報へのアクセスが発生した際に内部情報を参
照する手段と、稼働状態となった場合に、処理を引き渡
して休止状態となったマイクロコンピュータの内部情報
を参照するプログラム範囲を指定するアドレスレジスタ
とを備える。

【００４３】請求項13に記載の第11の発明のマイクロコ
ンピュータは、稼働状態のマイクロコンピュータから休
止状態のマイクロコンピュータへ内部情報を複写するた
めの専用線と内部状態の変化を常に複写するための手段
とを備える。

【００４４】請求項14に記載の第12の発明のマイクロコ
ンピュータは、内蔵メモリ上にプログラムの処理を行う
アドレス範囲及びアドレス範囲を越えた場合に処理を引
き継ぐマイクロコンピュータの識別番号を特定するメモ
リマップと、メモリマップのベースアドレスを保持する
メモリマップベースレジスタと、メモリマップの大きさ
を指定するメモリマップサイズレジスタと、内蔵メモリ
をアクセスするためのプログラムカウンタのカウント値
とメモリマップのアドレスとを比較する比較手段と、休
止状態のマイクロコンピュータに対して動作状態を決定
するための制御信号を発生する手段及びその制御信号の
出力端子と、稼働状態のマイクロコンピュータから出力
された動作状態を決定するための制御信号を入力する入
力端子及び制御信号を受けて休止状態から稼働状態に状
態遷移する手段とを備える。

【００４５】請求項15に記載の第13の発明のマイクロコ
ンピュータは、内蔵メモリ上にプログラムの処理を行う
アドレス範囲を特定するメモリマップと、メモリマップ
のベースアドレスを保持するメモリマップベースレジス
タと、メモリマップの大きさを指定するメモリマップサ
イズレジスタと、アドレス範囲を越えた場合にシステム
処理を引き継ぐ休止状態のマイクロコンピュータを特定
する外部端子と、内蔵メモリをアクセスするためのプロ
グラムカウンタのカウント値とメモリマップのアドレス
とを比較する比較手段と、休止状態のマイクロコンピュ
ータに対して動作状態を決定するための制御信号を発生
する手段及びその制御信号の出力端子と、稼働状態のマ
イクロコンピュータから出力された動作状態を決定する
ための制御信号を入力する制御信号入力端子及び制御信
号を受けて休止状態から稼働状態に状態遷移する手段と
を備える。

【００４６】請求項16に記載の第14の発明のマイクロコ
ンピュータは、請求項14に記載の第12の発明及び請求項
15に記載の第13の発明のマイクロコンピュータの機能に
加え、プログラムを格納する内蔵メモリとは独立したメ
モリマップ専用のメモリを備える。

【００４７】請求項17に記載の第15の発明のマイクロコ
ンピュータは、請求項14に記載の第12の発明乃至請求項
16に記載の第14の発明のマイクロコンピュータに、稼働
状態のマイクロコンピュータから休止状態のマイクロコ
ンピュータに処理を引き継ぐために、内部情報を転送す
るための専用命令により動作するプロトコルを備える。

【００４８】請求項18に記載の第16の発明のマイクロコ
ンピュータは、請求項14に記載の第12の発明乃至請求項
16に記載の第14の発明のマイクロコンピュータに、稼働
状態のマイクロコンピュータから休止状態のマイクロコ
ンピュータに処理を引き継ぐための内部情報を転送する
ための専用命令及び専用命令により動作するプロトコル
と、内部情報の更新情報を保持する手段とを備える。

【００４９】請求項19に記載の第17の発明のマイクロコ
ンピュータは、請求項14に記載の第12の発明乃至請求項
16に記載の第14の発明のマイクロコンピュータに、内部
情報の更新情報を保持する手段と、内部情報へのアクセ
スが発生した場合に内部情報を参照する手段と、処理を
引き渡されたマイクロコンピュータの識別番号を保持す
る手段とを備える。

【００５０】請求項20に記載の第18の発明のマイクロコ
ンピュータは、請求項14に記載の第12の発明乃至請求項
16に記載の第14の発明のマイクロコンピュータに、稼働
状態となった場合に、処理を引き渡して休止状態となっ
たマイクロコンピュータの内部情報を参照するプログラ
ム範囲を指定するアドレスレジスタと、内部情報の更新
情報を保持する手段と、内部情報へのアクセスが発生し
た場合に内部情報を参照する手段と、処理を引き渡した
マイクロコンピュータの識別番号を保持する手段とを備
える。

【００５１】請求項21に記載の第19の発明のマイクロコ
ンピュータは、請求項14に記載の第12の発明乃至請求項
16に記載の第14の発明のマイクロコンピュータに、稼働
状態時に内部情報の状態変化を監視する手段と、内部情
報が変化する都度、休止状態にあるマイクロコンピュー
タに内部情報の状態変化を複写する手段及び状態変化を
転送するための専用線とを備える。

【００５２】請求項22に記載の第20の発明のマイクロコ
ンピュータは、稼働状態時に処理を引き渡す休止状態の
マイクロコンピュータの識別番号を保持するレジスタ
と、命令読み込み時にある特定パタンを読み込んだ場合
にその特定パタンに挟まれた領域をプログラムの処理を
行うアドレス範囲及びアドレス範囲を越えた場合にシス
テム処理を引き継ぐマイクロコンピュータの識別番号を
特定するメモリマップとしてデコードする手段と、内蔵
メモリをアクセスするためのプログラムカウンタの値と
メモリマップのアドレスをと比較する比較手段と、稼働
状態時にレジスタに保持された識別番号に基づいて稼働
状態に遷移させる休止状態のマイクロコンピュータの識
別信号を出力する手段及びその識別信号の出力端子と、
休止状態時に稼働状態のマイクロコンピュータから出力
された動作状態を決定するための識別信号を入力する識
別信号入力端子と、識別信号とリセット時にセットされ
た識別番号とを比較する比較手段と、この比較結果が一
致した場合に休止状態から稼働状態に動作状態を状態遷
移する手段とを備える。

【００５３】請求項23に記載の第21の発明のマイクロコ
ンピュータは、命令読み込み時にある特定パタンを読み
込んだ場合にその特定パタンの後続行を以降の処理を行
うマイクロコンピュータの識別番号として特定する手段
と、稼働状態時に特定パタンの後続行が示す識別信号を
発生する手段及びその識別信号の出力端子と、休止状態
時に稼働状態のマイクロコンピュータから出力された動
作状態を決定するための識別信号を入力する識別信号入
力端子と、識別信号とリセット時にセットされた識別番
号とを比較する比較手段と、この比較結果が一致した場
合に休止状態から稼働状態に状態遷移する手段とを備え
る。

【００５４】請求項24に記載の第22の発明のマイクロコ
ンピュータは、内部情報を退避するための内部情報退避
命令により動作する専用プロトコルと、休止状態のマイ
クロコンピュータの内蔵メモリに内部情報を退避する手
段とを備える。

【００５５】請求項25に記載の第23の発明のマイクロコ
ンピュータは、割込みレベルによって割込み処理を実行
できるマイクロコンピュータを指定した割込み処理マッ
プを内蔵メモリ上に備え、更に、割込み処理マップのベ
ースアドレスを保持する割込み処理マップベースレジス
タ及び割込み処理マップの大きさを指定する割込み処理
マップサイズレジスタと、割込みレベルを割込み処理マ
ップと照会する手段とを備える。

【００５６】請求項26に記載の第24の発明のマイクロコ
ンピュータは、請求項25に記載の第23の発明のマイクロ
コンピュータに、プログラムを格納する内蔵メモリとは
独立した割込み処理マップ専用のメモリを備える。

【００５７】請求項27に記載の第25の発明のマイクロコ
ンピュータは、それぞれに異なるレベルが設定されてお
り、該当するレベルの割込み要求が入った場合に稼働状
態となって割込み処理をするように構成されている。

【００５８】請求項28に記載の第26の発明のマイクロコ
ンピュータは、割込み処理を実行可能か否かが固定的に
予め設定されており、稼働状態時に割込み要求が入った
場合には割込み処理専用のマイクロコンピュータに割込
み処理を引き渡すように構成されている。

【００５９】

【作用】請求項１に記載の第１の発明のマイクロコンピ
ュータシステムでは、アプリケーションプログラムが一
つのマイクロコンピュータの内蔵メモリに収まらない場
合、複数のマイクロコンピュータの内蔵メモリ間に跨っ
てシステムでの処理を行う唯一のプログラム及びデータ
が分割して格納されている。そして、システムで唯一稼
働状態のマイクロコンピュータがシステムの処理を行
い、稼働状態のマイクロコンピュータが休止状態のマイ
クロコンピュータを動作制御信号によって稼働状態に状
態遷移させてから処理を引き渡すことにより、システム
の唯一の処理が複数のマイクロコンピュータ間で順次的
に継続して実行される。

【００６０】請求項２に記載の第２の発明以降は、請求
項１に記載の第１の発明のマイクロコンピュータシステ
ムを構築する上でハードウェア，ソフトウェアの設計負
担の低減を図るための手段がマイクロコンピュータに組
み込まれている。

【００６１】請求項２に記載の第２の発明では、外部端
子の初期設定状態によってリセット時の動作状態が決定
される。外部端子の設定により稼働状態となった場合、
システムの処理が進み、システム処理のためのプログラ
ムのアドレスが内蔵メモリの最大アドレスに達した時点
で休止状態のマイクロコンピュータに対して制御信号が
出力される。一方、外部端子の設定により休止状態とな
った場合、稼働状態のマイクロコンピュータから出力さ
れる制御信号を受けて動作状態を稼働状態に状態遷移し
てシステム処理が引き継がれる。

【００６２】請求項３に記載の第３の発明では、外部端
子の初期設定状態によってリセット時の識別番号と動作
状態が決定される。外部端子の設定により稼働状態とな
った場合、システムの処理が進み、システム処理のため
のプログラムのアドレスが内蔵メモリの最大アドレスに
達した時点で識別番号を保持するレジスタに保持された
識別番号に基づいて稼働状態に遷移させる休止状態のマ
イクロコンピュータの識別信号が出力される。一方、外
部端子の設定により休止状態となった場合、稼働状態の
マイクロコンピュータから出力される識別信号とリセッ
ト時に設定された識別番号とが比較手段で比較され、一
致した場合は休止状態から稼働状態に状態遷移してシス
テム処理が引き継がれる。不一致の場合は休止状態に維
持される。

【００６３】請求項４に記載の第４の発明を請求項２に
記載の第２の発明のマイクロコンピュータに適用した場
合、リセット時に専用命令により動作状態を保持するレ
ジスタに動作状態が設定される。また、請求項５に記載
の第４の発明を請求項３に記載の第３の発明のマイクロ
コンピュータに適用した場合、リセット時に専用命令に
より動作状態を保持するレジスタに動作状態が識別番号
を保持するレジスタに識別番号が設定される。

【００６４】請求項６に記載の第５の発明のマイクロコ
ンピュータでは、リセット時に外部端子によりシステム
における動作状態が決定され、専用命令により動作制御
レジスタが書き換えられることにより動作状態が変更さ
れる。従って、稼働状態のマイクロコンピュータにより
休止状態のマイクロコンピュータの動作制御レジスタの
状態フラグが休止状態から稼働状態にセットされること
により、休止状態のマイクロコンピュータが稼働状態に
状態遷移してシステム処理が引き継がれる。

【００６５】請求項７に記載の第６の発明のマイクロコ
ンピュータでは、リセット時に専用命令により動作状態
が動作状態を保持するレジスタに設定され、専用命令に
より動作制御レジスタを書き換えることにより動作状態
が変更される。従って、稼働状態のマイクロコンピュー
タによって休止状態のマイクロコンピュータの動作制御
レジスタの状態フラグが休止状態から稼働状態にセット
されることにより、休止状態のマイクロコンピュータが
稼働状態に状態遷移してシステム処理が引き継がれる。

【００６６】請求項８に記載の第７の発明では、処理の
引き継ぎの際に発生された専用命令が規定する内部情報
を転送するためのプロトコルにより、稼働状態のマイク
ロコンピュータの全ての内部情報が休止状態のマイクロ
コンピュータの内部資源に自動的に複写される。

【００６７】請求項９に記載の第８の発明では、内部情
報を転送するための専用プロトコルと、内部情報の更新
情報を保持する手段とにより、処理を引き継ぐ際に、更
新情報を保持する手段を参照することによって、更新さ
れた内部資源のみが複写される。

【００６８】請求項10及び請求項11に記載の第９の発明
では、休止状態のマイクロコンピュータに処理を引き継
ぐ際に、新たに稼働状態となったマイクロコンピュータ
の内部情報が更新されて該当する更新情報保持手段に内
部情報が更新されたことがセットされるまで、休止状態
となったマイクロコンピュータの該当する内部情報がア
クセスされる。

【００６９】請求項12に記載の第10の発明では、稼働状
態のマイクロコンピュータから休止状態のマイクロコン
ピュータに処理を引き継いだ際に、処理を引き渡して休
止状態となったマイクロコンピュータの内部情報がアド
レスレジスタにより指定されたプログラム範囲内で処理
を引き渡されたマイクロコンピュータにより参照され
る。

【００７０】請求項13に記載の第11の発明では、稼働状
態のマイクロコンピュータの内部資源の状態が変化する
都度、休止状態にあるマイクロコンピュータの内部資源
に専用線を介して内部状態の変化が複写される。

【００７１】請求項14に記載の第12の発明では、稼働状
態のマイクロコンピュータがシステムの処理を進めてゆ
く上で、内蔵メモリをアクセスするプログラムカウンタ
のカウント値とメモリマップのアドレス範囲とが比較さ
れ、指定されたアドレス範囲を越えた内蔵メモリへのア
クセスが検出されると、システムの処理を引き渡すため
に、メモリマップで指定された識別番号の休止状態のマ
イクロコンピュータが稼働状態に状態遷移された後にシ
ステム処理が引き継がれる。

【００７２】請求項15に記載の第13の発明では、稼働状
態のマイクロコンピュータがシステムの処理を進めてい
く上で、内蔵メモリをアクセスするプログラムカウンタ
のカウント値とメモリマップのアドレス範囲とが比較さ
れ、指定されたアドレス範囲を越えた内蔵メモリへのア
クセスが検出されると、システムの処理を引き渡すため
に、休止状態のマイクロコンピュータに対して動作状態
を遷移させるための制御信号が出力され、休止状態のマ
イクロコンピュータが稼働状態に状態遷移された後にシ
ステム処理を引が継がれる。

【００７３】請求項16に記載の第14の発明では、処理を
引き渡すアドレスまたは処理を引き渡すアドレス及び処
理を引き渡すマイクロコンピュータの識別番号を設定す
るメモリマップが内蔵メモリとは独立した専用のメモリ
に設定されている。

【００７４】請求項17に記載の第15の発明では、稼働状
態のマイクロコンピュータがシステムの処理を進めてい
く上で、内蔵メモリをアクセスするプログラムカウンタ
のカウント値とメモリマップのアドレス範囲とが比較さ
れ、指定されたアドレス範囲を越えた内蔵メモリへのア
クセスが検出されると、システムの処理を引き渡すため
に、メモリマップで指定された識別番号の休止状態のマ
イクロコンピュータが稼働状態に状態遷移された後にシ
ステム処理が引き継がれる。そして、内部情報を転送す
るための専用命令により動作するプロトコルによって、
稼働状態のマイクロコンピュータからのシステム処理の
引き継ぎと同時に全ての内部情報が休止状態のマイクロ
コンピュータに複写される。

【００７５】請求項18に記載の第16の発明では、稼働状
態のマイクロコンピュータがシステムの処理を進めてい
く上で、内蔵メモリをアクセスするプログラムカウンタ
のカウント値とメモリマップのアドレス範囲とが比較さ
れ、指定されたアドレス範囲を越えた内蔵メモリへのア
クセスが検出されると、システムの処理を引き渡すため
に、メモリマップで指定された識別番号の休止状態のマ
イクロコンピュータが稼働状態に状態遷移された後にシ
ステム処理が引き継がれ、内部情報を転送するための専
用プロトコルと内部情報の更新情報を保持する手段とに
より、処理を引き継ぐ際に更新情報を保持する手段を参
照することによって、更新された内部資源のみが複写さ
れる。

【００７６】請求項19に記載の第17の発明では、稼働状
態のマイクロコンピュータがシステムの処理を進めてい
く上で、内蔵メモリをアクセスするプログラムカウンタ
のカウント値とメモリマップのアドレス範囲とが比較さ
れ、指定されたアドレス範囲を越えた内蔵メモリへのア
クセスが検出されると、システムの処理を引き渡すため
に、メモリマップで指定された識別番号の休止状態のマ
イクロコンピュータが稼働状態に状態遷移された後にシ
ステム処理が引き継がれる。そして、新たに稼働状態と
なったマイクロコンピュータの内部資源が更新されて該
当する更新情報保持手段に内部情報が更新されたことが
セットされるまで、識別番号を保持する手段が示す識別
番号の休止状態となったマイクロコンピュータの該当す
る内部資源がアクセスされる。

【００７７】請求項20に記載の第18の発明では、稼働状
態のマイクロコンピュータがシステムの処理を進めてい
く上で、内蔵メモリをアクセスするプログラムカウンタ
のカウント値とメモリマップのアドレス範囲とが比較さ
れ、指定されたアドレス範囲を越えた内蔵メモリへのア
クセスが検出されると、システムの処理を引き渡すため
に、メモリマップで指定された識別番号の休止状態のマ
イクロコンピュータが稼働状態に状態遷移された後にシ
ステム処理が引き継がれる。そして、処理を引き渡され
たマイクロコンピュータは処理を引き渡したマイクロコ
ンピュータの識別番号を保持する手段が示す識別番号の
休止状態となったマイクロコンピュータの内部情報をア
ドレスレジスタに設定されたプログラム範囲内で内部資
源が更新されて該当する更新情報保持手段に内部情報が
更新されたことがセットされるまで参照される。

【００７８】請求項21に記載の第19の発明では、稼働状
態のマイクロコンピュータがシステムの処理を進めてい
く上で、内蔵メモリをアクセスするプログラムカウンタ
のカウント値とメモリマップのアドレス範囲とが比較さ
れ、指定されたアドレス範囲を越えた内蔵メモリへのア
クセスが検出されると、システムの処理を引き渡すため
に、メモリマップで指定された識別番号の休止状態のマ
イクロコンピュータが稼働状態に状態遷移された後にシ
ステム処理が引き継がれる。また、システム処理と並行
して、稼働状態のマイクロコンピュータの内部資源の状
態が変化する都度、休止状態にあるマイクロコンピュー
タの内部資源に専用線を介して内部状態の変化が複写さ
れる。

【００７９】請求項22に記載の第20の発明では、命令読
み込み時にある特定パタンを読み込んだ際にその特定パ
タンに挟まれた領域が、複数のマイクロコンピュータ間
で稼働状態のマイクロコンピュータがプログラム処理を
行うアドレス範囲とアドレス範囲を越えた場合にシステ
ム処理を引き継ぐ休止状態のマイクロコンピュータを特
定するメモリマップとしてデコードされる。そして、稼
働状態のマイクロコンピュータがシステムの処理を進め
る上で、内蔵メモリをアクセスするプログラムカウンタ
のカウント値とメモリマップのアドレス範囲とが比較さ
れ、指定されたアドレス範囲を越えた内蔵メモリへのア
クセスが検出されると、システムの処理を引き渡すため
に、メモリマップで指定された識別番号の休止状態のマ
イクロコンピュータが稼働状態に状態遷移されら後にシ
ステム処理が引き継がれる。

【００８０】請求項23に記載の第21の発明では、命令読
み込み時にある特定パタンを読み込んだ場合にその特定
パタンの後続行が以降の処理を行うマイクロコンピュー
タの識別番号を示し、特定パタンの後続行の示す識別番
号に基づく識別信号が発生される。そして、識別信号と
リセット時に設定された識別番号とが一致した休止状態
のマイクロコンピュータが稼働状態に状態遷移されてシ
ステム処理が引き継がれる。

【００８１】請求項24に記載の第22の発明では、コンテ
キストスイッチ命令により稼働状態のマイクロコンピュ
ータの内部情報を一時的に退避する場合、任意の休止状
態のマイクロコンピュータの内蔵メモリに一時的に退避
される。

【００８２】請求項25に記載の第23の発明では、割込み
レベルによって割込み処理を実行可能なマイクロコンピ
ュータを指定した割込み処理マップにより、稼働状態の
マイクロコンピュータの内蔵プログラムでは割込みに対
する処理ができない場合、実行中の命令終了後に割込み
マップに従って休止状態のマイクロコンピュータに割込
み処理が引き渡される。

【００８３】請求項26に記載の第24の発明では、割込み
処理マップがプログラムを格納する内蔵メモリとは独立
した専用のメモリに設定されている。

【００８４】請求項27に記載の第25の発明では、稼働状
態のマイクロコンピュータに該当するレベルの割込み要
求が入った場合はそのまま割込み処理が行われ、休止状
態のマイクロコンピュータに該当するレベルの割込み要
求が入った場合は稼働状態のマイクロコンピュータを休
止状態に状態遷移させて該当レベルの割込みが入ったマ
イクロコンピュータが稼働状態となって割込み処理が行
われる。

【００８５】請求項28に記載の第26の発明では、割込み
処理を実行できるマイクロコンピュータが固定されてお
り、稼働状態のマイクロコンピュータに割込み要求が入
った場合、実行中の命令終了後に割込み処理を実行する
マイクロコンピュータが休止状態から稼働状態に状態遷
移して割込み処理が行われる。

【００８６】

【実施例】以下、本発明を図面を参照して詳述する。な
お、以下の実施例の説明に当たっては、マイクロコンピ
ュータシステムのバス権を有していてシステムプログラ
ムの処理を行うマイクロコンピュータの状態をマスタ状
態と称し、バス権が渡されるまで休止しているマイクロ
コンピュータの状態をスレーブ状態と称す。

【００８７】〔実施例１〕図１は請求項１に記載の本発
明の第１の発明に係るマイクロコンピュータシステムの
実施例の構成を示すブロック図である。

【００８８】図１において、参照符号100 は本発明のマ
イクロコンピュータシステム（以下、単にシステムとい
う）を、101a, 101bはそれぞれメモリ内蔵マイクロコン
ピュータ（以下、MCU という) を示しており、以下では
それぞれを第１MCU,第２ＭＣＵという。両ＭＣＵ１０１
ａ， １０１ｂ において、2a, 2bは演算及び周辺機能
の制御を行う演算ユニット（以下、CPU という）を、3
a, 3bはCPU 2a, 2bが処理するプログラム及びデータを
格納する内蔵メモリを、4a, 4bは内部バスを、5a, 5bは
システム制御のための周辺機能を、6a, 6bは内部バス4
a, 4bと外部のシステムバス９とを接続するバスインタ
フェイスを、10はシステム100 の周辺機器をそれぞれ示
す。また、参照符号102 は動作制御信号を、103aは第１
MCU 101aの動作制御部を、103bは第２MCU 101bの動作制
御部をそれぞれ示す。

【００８９】なお本発明のマイクロコンピュータシステ
ムでは、システム100 の処理を行うMCU が第１MCU 101a
及び第２MCU 101bの二つ備えられており、システム100
が立ち上がると同時に第１MCU 101aがマスタ状態とな
り、第２MCU 101bがスレーブ状態になるように設定され
ているものとする。システム100 の立ち上がりと同時に
第１MCU 101aはマスタ状態となり、そのCPU 2aは内蔵メ
モリ3aに格納されているプログラムあるいは周辺機能5a
からの要求に従ってシステム100 の処理を行う。この際
の第１MCU 101aの動作自体は従来例で示した MCUの動作
となんら変わるところはない。

【００９０】図１に示されている本発明のシステムのMC
U が従来の MCUと異なるのは、第１MCU 101aの内蔵メモ
リ3aと第２MCU 101bの内蔵メモリ3bとにシステム100 に
とって唯一のプログラムが分割して格納されている点で
ある。例えば、第１MCU 101a, 第２MCU 101bがそれぞれ
32KBの内蔵メモリ3a, 3bを有し、システム100 のアプリ
ケーションプログラムのサイズがアドレス”０”からア
ドレス”FFFF”までの64KBであるとする。この場合、第
１MCU 101aの内蔵メモリ3aには64KBのプログラムの内の
アドレス”０”からアドレス”7FFF”までの32KBが、第
２MCU 101bの内蔵メモリ3bにはアドレス”8000”からア
ドレス”FFFF”までの32KBがそれぞれ格納されている。

【００９１】上述のような請求項１に記載の本発明の第
１の発明のシステム100 では、第１MCU 101aによるプロ
グラムの処理がアドレス”7FFF”まで進んで第１MCU 10
1aではシステムのプログラム処理が継続できなった時点
で、第１MCU 101aの動作制御部103aが動作制御信号102
を発生してスレーブ状態の第２MCU 101bに与える。動作
制御信号102 を与えられた第２MCU 101bの動作制御部10
3bは第２MCU 101bをスレーブ状態からマスタ状態に状態
遷移させる。

【００９２】この際、必要に応じてシステムバス９を通
じて第１MCU 101aから第２MCU 101bへ第１MCU 101aの内
部情報が転送されてコピーされる。ここで、第１MCU 10
1aと第２MCU 101bとはプログラムが連続でも独立動作が
可能ならば両者間でパラメータの授受は不要となるが、
通常第１MCU 101aから第２MCU 101bに処理が移る際には
パラメータの授受が必要となる。

【００９３】第１MCU 101aの内部情報がコピーされた第
２MCU 101bは第１MCU 101aからシステム100 のプログラ
ム処理を引継ぎ、内蔵メモリ3bに格納されているプログ
ラムに従ってシステム100 のプログラム処理を継続す
る。この場合の第２MCU 101Bの動作自体も第１MCU 101a
同様、従来例で示した MCUの動作となんら変わるところ
はない。

【００９４】〔実施例２〕図２は請求項２に記載の第２
の発明に係るマイクロコンピュータ(MCU) の実施例を示
すブロック図である。図２において、参照符号104 は請
求項２に記載の第２の発明のMCU を、105 はリセット時
の動作状態、即ち稼働状態または休止状態のいずれかの
状態を決定するための外部端子を、106 は内蔵メモリ３
をアクセスするためのプログラムカウンタ（以下、PCと
いう）を、107 はPC 106の値が内蔵メモリ３の最大アド
レスに達したことを示すプログラム終了信号を、108 は
スレーブ状態の MCUに対する制御信号出力端子を、109
はマスタ状態の MCUからの制御信号入力端子を、110 は
CPU ２に対する CPU制御信号をそれぞれ示す。他の参照
符号は図１に示されているMCU の参照符号からａまたは
ｂを除いた構成要素と同様である。

【００９５】請求項２に記載の第２の発明のMCU 104 で
は、システム100 が立ち上がった直後のMCU 104 の動作
状態を決定するための外部端子105 が備えられている。
システム100 が立ち上がった直後にシステム100 内の複
数のMCU 104 の内の一つのみがシステムの実行権を有す
るマスタ状態となり、他のMCU 104 はスレーブ状態とな
るように外部端子105 が固定される。具体的には、シス
テム100 のリセットシーケンスを内蔵メモリ３に有する
MCU104 がマスタ状態となり、他の MCUがスレーブ状態
となるように各MCU 104 が基板に実装される。

【００９６】そして、マスタ状態となったMCU 104 がシ
ステムのリセットシーケンスを行った後、システム100
の処理が開始される。まず、リセットシーケンスにおい
て、システム100 が立ち上がると同時に動作状態を決定
する外部端子105 の信号が動作制御部103 に与えられ
る。この際、外部端子105 がマスタ状態に固定されてい
れば動作制御部103 からの CPU制御信号110 がCPU ２に
スタートを示し、そのMCU 104 はシステム100 のプログ
ラム処理を開始する。また、外部端子105 がスレーブ状
態に固定されていれば動作制御部103 からのCPU制御信
号110 はCPU ２に対しウエイト（待機）を示し、そのMC
U 104 のCPU２はスレーブ状態となってマスタ状態のMCU
104 から処理が引き渡されるのを待つ。

【００９７】MCU 104 がマスタ状態である場合、システ
ム100 のプログラム処理が進んでPC106の値が内蔵メモ
リ３の最終アドレスまで到達した時点でプログラム終了
信号107 がPC 106から動作制御部103 へ出力される。プ
ログラム終了信号107 を受けた動作制御部103 は制御信
号出力端子108 からスレーブ状態のMCU 104 に動作制御
信号を出力してマスタ状態への状態遷移を行わせる。同
時に、動作制御部103はCPU ２に対して CPU制御信号110
を出力してスレーブ状態のMCU 104 へのシステム処理
の引き渡し及び自身のスレーブ状態への状態遷移を指示
する。

【００９８】一方、MCU 104 がスレーブ状態である場
合、マスタ状態のMCU 104 から出力された動作制御信号
102 が制御信号入力端子109 を通じて動作制御部103 に
入力される。この動作制御信号102 を受けた動作制御部
103 は、CPU ２に対して CPU制御信号110 を出力してマ
スタ状態のMCU 104 からシステム処理の引き渡しを受け
ると共に、自身のマスタ状態への状態遷移を指示する。

【００９９】以上のようにして、複数のMCU 104 がシス
テム100 の唯一の処理を順次的に継続して実行する。請
求項２に記載の本発明の第２の発明のマイクロコンピュ
ータであるMCU 104によれば、動作制御信号よって処理
を引き渡すスレーブ状態のMCU 104 が一意に決定する。

【０１００】図３は請求項２に記載の第２の発明のMCU
104 の動作制御信号102 の接続例を示すシステムの模式
図である。図３において、参照符号104a〜104cはそれぞ
れ請求項２に記載の第２の発明の第１MCU 〜第３MCU
を、108a〜108cはそれぞれ第１MCU 104a〜第３MCU 104c
の動作制御信号出力端子を、109a〜109cはそれぞれ第１
MCU 104a〜第３MCU 104cの動作制御信号入力端子をそれ
ぞれ示す。

【０１０１】図３に示されているシステムの場合、第１
MCU 104aがシステムの立ち上がりでマスタ状態となり、
第２MCU 104b及び第３MCU 104cがスレーブ状態となると
する。そして、第１MCU 104aが処理を終了すると制御信
号出力端子108aより第２MCU104bに動作制御信号102 が
出力され、第２MCU 104bは制御入力端子109bから動作制
御信号102 を受けて第１MCU 104aから処理を引き継ぐ。
同様に、第２MCU 104bが処理を終了すると第３MCU 104c
が第２MCU 104bから処理を引き継ぎ、第３MCU 104cが
処理を終了するとこのシステムのプログラム処理が終了
する。

【０１０２】ここでは、動作制御信号102 をマスタ側の
MCU 104 の制御信号出力端子108 とスレーブ側のMCU 10
4 の制御信号入力端子109 間で直接接続している。勿
論、MCU 104 同士で動作制御信号線102 を直接接続する
構成とはせずに、調停回路のような外部回路でMCU 104
の選択を集中して処理してもよい。但し、本発明の本来
の目的からみて、外部回路が必要となることは好ましく
ない。

【０１０３】〔実施例３〕図４は請求項３に記載の第３
の発明に係るマイクロコンピュータの実施例を示すブロ
ック図である。図４において、参照符号111 は請求項３
に記載の第３の発明の MCUを、112 はリセット時に識別
番号を決定するための外部端子を、113 は処理を引き渡
す相手となるスレーブ状態の MCUの識別番号を保持する
識別番号レジスタを、114 は処理を引き渡す相手となる
スレーブ状態の MCUの識別番号出力端子を、115 は識別
番号レジスタ113 の内容と前記識別番号114 とを比較す
る識別信号比較回路をそれぞれ示す。他の参照符号は前
述の実施例と同一の構成要素である。

【０１０４】請求項３に記載の第３の発明のMCU 111 で
は、システム100 が立ち上がった直後のMCU 111 の動作
状態を決定するための外部端子105 と識別番号を決定す
るための外部端子112 とが備えられており、システム10
0 が立ち上がった直後にシステム100 内の複数のMCU 11
1 の内の一つのみがシステムの実行権を有するマスタ状
態となり、他のMCU 111 はスレーブ状態となるように端
子が固定される。

【０１０５】具体的には、システム100 のリセットシー
ケンスを内蔵メモリ３に有するMCU111 がマスタ状態と
なり、他の MCUがスレーブ状態となるように各MCU 111
が基板に実装される。同様に、各MCU 111 それぞれの識
別番号が識別番号出力端子114 から外部端子105 に与え
られる信号レベルの組み合わせにより決定される。そし
て、マスタ状態となったMCU 111 がシステムのリセット
シーケンスを行った後、システム100 のプログラム処理
が開始される。

【０１０６】システム100 が立ち上がると同時に動作状
態を決定する外部端子105 の信号が動作制御部103 に与
えられ、識別番号を決定する端子の信号112 が識別信号
比較回路115 に与えられる。この際、外部端子105 がマ
スタ状態に固定されていれば動作制御部103 からのCPU
制御信号110 がCPU ２にスタートを示し、システム100
のプログラム処理が開始される。また、外部端子105 が
スレーブ状態に固定されていれば動作制御部103 からの
CPU制御信号110 はCPU ２に対しウエイトを示し、CPU
２はスレーブ状態となってマスタ状態のMCU 111 から処
理が引き渡されるのを待つ。

【０１０７】そして、MCU 111 がマスタ状態である場
合、システム100 の処理が進んでPC 106の値が内蔵メモ
リ３の最終アドレスまで到達するとプログラム終了信号
107 がPC 106から動作制御部103 へ出力される。プログ
ラム終了信号107 を受けた動作制御部103 は識別番号レ
ジスタ113 の内容に従った識別信号を識別信号端子114
から出力して該当するスレーブ状態のMCU 111 をマスタ
状態へ状態遷移させると同時に、CPU ２に対して CPU制
御信号110 を出力してスレーブ状態のMCU 111へのシス
テム処理の引き渡しとスレーブ状態への状態遷移を指示
する。

【０１０８】一方、MCU 111 がスレーブ状態である場
合、マスタ状態のMCU 111 から出力された識別信号が識
別信号端子114 を通じて動作制御部103 に入力される。
識別信号を受けた動作制御部103 は、識別信号比較回路
115 にて外部端子112 で設定された識別番号と識別信号
端子114 から入力された識別信号を比較する。そして、
識別信号比較回路115 による識別信号の比較結果が一致
した場合、動作制御部103 はCPU ２に対して CPU制御信
号110 を出力してマスタ状態のMCU 111 からシステム処
理の引き渡しを受けてマスタ状態への状態遷移を指示す
る。なお、識別信号比較回路115 にて識別信号を比較し
た結果が不一致の場合は、そのMCU 111 はスレーブ状態
を維持する。

【０１０９】以上のように、請求項３に記載の第３の発
明のMCU 111 によれば、識別信号と識別番号レジスタ11
3 とによって処理を引き渡すスレーブ状態のMCU 111 が
一意に決定し、複数のMCU 111 間でシステム100 で唯一
のプログラム処理を継続して実行する。

【０１１０】図５は請求項３に記載の第３の発明のMCU
111 の識別信号の接続例を示すシステムの模式図であ
る。図５において、参照符号111a〜111cはそれぞれ請求
項３に記載の第３の発明の第１MCU 〜第３MCU を、116
は識別信号をそれぞれ示す。

【０１１１】図５に示されているシステムの場合、第１
MCU 111aがシステムの立ち上がりでマスタ状態となり、
第２MCU 111b及び第３MCU 111cがスレーブ状態となる。
そして、第１MCU 111aが処理を終了する際に識別信号端
子114 から識別信号116 が出力される。第２MCU 111b及
び第３MCU 111cは識別信号端子114 から識別信号106を
受けてそれぞれの識別番号レジスタ113 に格納されてい
る識別番号を識別信号比較回路115 で比較する。そし
て、識別番号との比較結果が唯一一致した第２MCU 111b
または第３MCU 111cがシステムの処理を引き継ぐ。

【０１１２】〔実施例４〕図６は請求項４に記載の第４
の発明を前述の請求項２に記載の第２の発明に適用した
場合のマイクロコンピュータの実施例を示すブロック図
であり、図７は請求項５に記載の第４の発明を前述の請
求項３に記載の第３の発明に適用した場合のマイクロコ
ンピュータの実施例を示すブロック図である。

【０１１３】図６及び図７において、参照符号117 は請
求項４に記載の第４の発明を請求項２に記載の第２の発
明に適用した場合の MCUを、118 は請求項５に記載の第
４の発明を請求項３に記載の第３の発明に適用した場合
の MCUを、119 はリセット時に動作状態が設定される動
作状態レジスタを、120 はリセット時に識別番号が設定
される識別番号レジスタをそれぞれ示す。

【０１１４】請求項４に記載の第４の発明を請求項２に
記載の第２の発明に適用したMCU 117 では、図６に示さ
れているように、MCU 117 の動作状態を設定する動作状
態レジスタ119 が備えられている。システム100 が立ち
上がった際に、システム100 内の複数のMCU 117 の内の
一つがリセットシーケンスの一部として専用命令により
動作状態レジスタ119 にシステムの実行権を有するマス
タ状態となるように、他のMCU 117 はスレーブ状態とな
るようにそれぞれ設定される。

【０１１５】具体的には、システム100 のリセットシー
ケンスを内蔵メモリ３に有するMCU117 がマスタ状態と
なり、他がスレーブ状態となるように設定される。そし
て、マスタ状態となったMCU 117 がシステム100 のリセ
ットシーケンスを行った後、システム100 のプログラム
処理を開始する。

【０１１６】請求項５に記載の第４の発明を請求項３に
記載の第３の発明に適用したMCU 118 では、図７に示さ
れているように、MCU 118 の動作状態を設定する動作状
態レジスタ119 と識別番号を設定する識別番号レジスタ
120 とが備えられている。システム100 が立ち上がった
際に、システム100 内の複数のMCU 118 の内の一つがリ
セットシーケンスの一部として専用命令により動作状態
レジスタレジスタ119 にシステムの実行権を有するマス
タ状態となるように、他のMCU 118 はスレーブ状態とな
るようにそれぞれ設定される。

【０１１７】具体的には、システム100 のリセットシー
ケンスを内蔵メモリ３に有するMCU118 がマスタ状態と
なり、他がスレーブ状態となるように設定される。同時
に、それぞれのMCU 118 の識別番号もリセットシーケン
スの一部として専用命令により識別番号レジスタ120 に
設定される。そして、マスタ状態となったMCU 117 がシ
ステム100 のリセットシーケンスを行った後、システム
100 の処理を開始する。

【０１１８】なお、請求項４及び請求項５に記載の第４
の発明のMCU のリセット後の動作説明及び接続例の提示
は、実施例２及び実施例３で示した請求項２に記載の第
２の発明及び請求項３に記載の第３の発明のMCU の動作
説明及び接続例と、外部端子からの信号入力で決定され
ていたそれぞれの動作状態または識別番号が専用命令に
よりレジスタに設定された値に置き変わったのみであ
り、根本的な相違がないのでここでは省略する。

【０１１９】〔実施例５〕図８は請求項６に記載の第５
の発明に係るマイクロコンピュータの実施例を示すブロ
ック図である。図８において、参照符号121 は請求項６
に記載の第５の発明の MCUを、122 は動作状態を設定す
る動作制御レジスタをそれぞれ示す。状態制御レジスタ
122 は、具体的には状態制御レジスタを備えており、こ
のフラグへの設定値によりMCU121 を稼働状態また休止
状態にする。他の参照符号は前述の実施例と同様であ
る。

【０１２０】請求項６に記載の第５の発明のMCU 121 で
は、システム100 が立ち上がった直後のMCU 121 の動作
状態を決定するための外部端子105 が備えられている。
システム100 が立ち上がった直後にシステム100 内の複
数のMCU 121 の内の一つがシステムの実行権を有するマ
スタ状態となり、他のMCU 121 はスレーブ状態となるよ
うに設定される。具体的には、システム100 のリセット
シーケンスを内蔵メモリ３に有するMCU121 がマスタ状
態となり、他がスレーブ状態となるように設定される。
そして、マスタ状態となったMCU 121 がシステムのリセ
ットシーケンスを行った後、システム100 のプログラム
処理を開始する。

【０１２１】システム100 が立ち上がると同時に動作状
態を決定する端子105 への入力信号が動作制御部103 に
与えられる。外部端子105 がマスタ状態に設定されてい
れば CPU制御信号110 がCPU ２にスタートを示し、MCU
121 はシステム100 のプログラム処理を開始する。ま
た、外部端子105 がスレーブ状態に設定されていれば C
PU制御信号110 はCPU ２に対しウエイトを示し、マスタ
状態のMCU 121 から処理が引き渡されるのを待つ。

【０１２２】MCU 121 がマスタ状態である場合、システ
ム100 の処理が進んで処理を引き渡すプログラムのアド
レスまで到達すると、そのアドレスに設定された専用命
令によりスレーブ状態のMCU 121 の動作制御レジスタ12
2 の状態フラグがスレーブ状態からマスタ状態に書き換
えられる。動作制御レジスタ122 の状態フラグを書き換
える命令の実行を受けて動作制御部103 はCPU ２に対し
て CPU制御信号110 を出力し、スレーブ状態のMCU 121
へのシステム処理の引き渡しとスレーブ状態への状態遷
移を指示する。

【０１２３】MCU 121 がスレーブ状態である場合、マス
タ状態のMCU 121 からの動作制御レジスタ122 への専用
命令による状態フラグの書換により動作制御部103 がCP
U ２に対して CPU制御信号110 を出力し、マスタ状態の
MCU 121 からシステム処理の引き渡しを受けてマスタ状
態への状態遷移を指示する。

【０１２４】以上のように請求項６に記載の第５の発明
のMCU 121 によれば、動作制御レジスタ122 を専用命令
により書き換えることによって、処理を引き渡すスレー
ブ状態のMCU 121 が一意に決定し、複数の請求項６に記
載の第５の発明のMCU 121 間でシステム100 で唯一の処
理が継続して実行される。

【０１２５】ここで、MCU 121 はシステム100 上でマッ
ピングされており、マッピングに従って専用命令により
スレーブ状態のMCU 121 の動作制御レジスタ122 を書き
換えるので個々のMCU 121 に識別番号を設定するという
煩雑な作業は不要になる。換言すれば、MCU 121 をマッ
ピングするという手法を用いない場合は、全てのMCU 12
1 の識別番号の設定が必要となり、識別番号により処理
を引き渡すための手段も必要となる。しかし、そのよう
な実施例は、先記に示した例と基本的に相違がないので
ここでは省略する。

【０１２６】なお、専用命令により動作制御レジスタ12
2 を書き換えるのではなく、請求項２に記載の第２の発
明乃至請求項５に記載の第４の発明のMCU に示されてい
る制御信号あるいは識別信号を命令で出力する手法も考
えられるが、後述の発明の実施例に包含されているので
ここでは説明を省略する。

【０１２７】〔実施例６〕図９は請求項７に記載の第６
の発明に係るマイクロコンピュータの実施例を示すブロ
ック図である。図９において、参照符号123 は請求項７
に記載の第６の発明の MCUを示す。

【０１２８】請求項７に記載の第６の発明のMCU 123 で
は、MCU 123 の動作状態を設定する動作状態レジスタ11
9 が備えられており、システム100 が立ち上がった際の
リセットシーケンスの一部として専用命令により動作状
態レジスタ119 にシステム100 内の複数のMCU 123 の内
の一つがシステムの実行権を有するマスタ状態となるよ
うに、他のMCU 123 はスレーブ状態となるようにそれぞ
れ設定される。

【０１２９】具体的には、システム100 のリセットシー
ケンスを内蔵メモリ３に有するMCU123 がマスタ状態と
なり、他がスレーブ状態となるように設定される。そし
て、マスタ状態となったMCU 123 がシステムのリセット
シーケンスを行った後、システム100 の処理を開始す
る。

【０１３０】MCU 123 がマスタ状態である場合、システ
ム100 の処理が進んで処理を引き渡すプログラムのアド
レスまで到達すると、そのアドレスに設定された専用命
令によりスレーブ状態のMCU 123 の動作制御レジスタ11
9 の状態フラグをスレーブ状態からマスタ状態に書き換
える。動作制御レジスタ119 の状態フラグを書き換える
命令の実行を受けて動作制御部103 はCPU ２に対して C
PU制御信号110 を出力し、スレーブ状態のMCU 123 への
システム処理の引き渡しとスレーブ状態への状態遷移を
指示する。

【０１３１】MCU 123 がスレーブ状態である場合、マス
タ状態のMCU 123 からの動作制御レジスタ192 への専用
命令による状態フラグの書換により動作制御部103 がCP
U ２に対して CPU制御信号110 を出力し、マスタ状態の
MCU 123 からシステム処理の引き渡しを受けてマスタ状
態への状態遷移を指示する。

【０１３２】以上のようにして、複数の請求項７に記載
の第６の発明のMCU 123 がシステム100 で唯一の処理を
継続して実行する。請求項７に記載の第６の発明のMCU
123 によれば、動作制御レジスタ119 を専用命令により
書き換えることによって、処理を引き渡すスレーブ状態
のMCU 123が一意に決定する。

【０１３３】ここで、請求項７に記載の第６の発明のMC
U 123 も請求項６に記載の第５の発明と同様に 、シス
テム100 上でマッピングされており、マッピングに従っ
て専用命令によりスレーブ状態のMCU 123 の動作制御レ
ジスタ119 を書き換えるので個々のMCU 123 に識別番号
を設定するという煩雑な作業は不要になる。換言すれ
ば、MCU 123 をマッピングするという手法を用いない場
合は、全てのMCU 123 の識別番号の設定が必要となり、
識別番号により処理を引き渡すための手段も必要とな
る。しかし、そのような実施例は、先記に示した例と基
本的に相違がないのでここでは省略する。

【０１３４】なお、専用命令により動作制御レジスタ11
9 を書き換えるのではなく、請求項２に記載の第２の発
明乃至請求項５に記載の第４の発明のMCU に示されてい
る制御信号あるいは識別信号を命令で出力する手法も考
えられるが、後述の発明の実施例に包含されているので
ここでは説明を省略する。

【０１３５】〔実施例７〕図10は請求項８に記載の第７
の発明のマイクロコンピュータのプロトコルの手順を示
す模式図である。図10において、参照符号124 は請求項
８に記載の第７の発明の第１MCU の処理を、125 は請求
項８に記載の第７の発明の第２MCU の処理を、126aは第
１MCU が行うシステム処理を、126bは第２MCU が行うシ
ステム処理を、127 はスレーブ状態の MCUの起動処理
を、128 はマスタ状態の MCUからスレーブ状態の MCUへ
の内部情報の転送処理をそれぞれ示している。

【０１３６】まず、請求項８に記載の第７の発明を適用
した請求項２に記載の第２の発明乃至請求項７に記載の
第６の発明のいずれかの第１MCU の処理124 として、シ
ステム処理126aが進行して第１MCU の内蔵メモリに格納
されたプログラムが終了すると、スレーブ状態の第２MC
U に対してマスタ状態への遷移を指示する起動処理127
が行われる。そして、第１MCU による起動処理127 によ
り起動された第２MCU の処理125 として、第２MCU によ
り第１MCU の内部情報の第２MCU への転送処理128 が行
われ、第１MCU が行っていたシステムの処理126aによる
状態を受けてシステム処理126bが継続して実行される。

【０１３７】上述の動作を、図１に示されているシステ
ム例100 を用いて具体的に説明する。図１に示されてい
るシステム100 では、システム100 が立ち上がると同時
に第１MCU 101aがマスタ状態となり、第２MCU 101bがス
レーブ状態になるように設定されているものとする。シ
ステム100 の立ち上がりと同時に第１MCU 101aがマスタ
状態となって第１MCU 101aのCPU ２は内蔵メモリ３に格
納されたプログラムあるいは周辺機能５からの要求に従
ってシステム100 のプログラム処理126aを行う。

【０１３８】システム100 のプログラム処理126aが進行
してゆくと、第１MCU 101aではシステム100 の処理が継
続できなくなる前に動作制御部103aがスレーブ状態の第
２MCU 101bに動作制御信号102 を発生することにより第
２MCU 101bの起動処理127 を行う。第１MCU 101aからの
動作制御信号102 を受けた第２MCU 101bの動作制御部10
3bは第２MCU 101bをスレーブ状態からマスタ状態に状態
遷移させる。次に、第１MCU 101aのCPU 2aが内部バス９
を通じて読み出した周辺機能5aの内部情報及びCPU 2a自
身の内部情報をバスインタフェイス6aを通じて第２MCU
101bへ出力し、第２MCU 101bがこれを受け取ることによ
り内部情報のデータ転送処理128 が行われる。

【０１３９】第１MCU 101aの内部情報がコピーされた第
２MCU 101bは第１MCU 101aからシステム100 の処理126a
を引継ぎ、内蔵メモリ3aに格納されているプログラムに
従ってシステム100 のプログラム処理126bを継続して実
行する。

【０１４０】〔実施例８〕図11は請求項９に記載の第８
の発明のマイクロコンピュータの更新情報保持手段の実
施例を示す模式図である。図11において、参照符号1300
は更新情報保持手段としての更新情報保持部を、129 は
内部情報を、130 は更新情報を保持する更新情報レジス
タをそれぞれ示す。

【０１４１】実施例７の図10に示されているように、ま
ず請求項９に記載の第８の発明を適用した請求項２に記
載の第２の発明乃至請求項７に記載の第６の発明のいず
れかの第１MCU の処理124 としてシステム処理126aが進
行して第１MCU の内蔵メモリに格納された処理が終了す
ると、スレーブ状態の第２MCU に対してマスタ状態への
遷移を指示する起動処理127 が行われる。そして、第１
MCU により起動処理127 が行われた第２MCU の処理125
として、第２MCU によって更新情報レジスタ130 に内部
情報129 が更新されている（有効である）ことが示され
た第１MCU の内部情報129 の転送処理128 が行われ、第
１MCU が行っていたシステム処理126aによる状態を受け
てシステム処理126bが継続して実行される。

【０１４２】具体例は、内部情報129 を転送する際に更
新情報保持部1300の更新情報レジスタ130 を参照し、更
新情報がセットされている内部情報129 のみスレーブ状
態のMCUに転送すること以外実施例７と同一なので省略
する。

【０１４３】ここで、更新情報レジスタ130 は MCUの汎
用レジスタあるいは制御レジスタなどの内部情報129 に
１対１に対応して備えられている。図11では例示してい
ないが、更新情報レジスタ130 は、CPU ２が内部情報12
9をアクセスする信号によってセットされ、 MCU間で処
理を引き継いだ後にスレーブ状態となったことを示すス
テータス信号またはデータ転送処理の終了信号などでリ
セットされるが、専用命令等でリセットしてもよいこと
は勿論である。

【０１４４】なお、 MCUの内部情報129 は MCUのリセッ
ト時に全てが無効な状態に設定される。次に、システム
の実行環境に合わせてスタートアッププログラムによっ
て制御レジスタ等の設定が行われる。そして、アプリケ
ーションプログラムを実行していく過程で汎用レジスタ
等にデータあるいはアドレスの設定が行われる。従っ
て、なんらアクセスされなったレジスタ等の内部情報は
リセット時に無効にされたままであるため、 MCU間で処
理を引き継ぐ際に転送する必要がないことに着目したも
のである。

【０１４５】〔実施例９〕請求項10及び請求項11に記載
の第９の発明を、動作制御信号によって処理を引き継ぐ
場合を請求項２に記載の第２の発明のマイクロコンピュ
ータに、識別信号によって処理を引き継ぐ場合を請求項
３に記載の第３の発明のマイクロコンピュータにそれぞ
れ適用した場合の例で説明する。

【０１４６】図12は請求項10に記載の第９の発明を請求
項２に記載の第２の発明に適用した場合のマイクロコン
ピュータの実施例を示すブロック図である。図12におい
て、参照符号131 は請求項10に記載の第９の発明を請求
項２に記載の第２の発明に適用した MCUを、132 は更新
情報信号を、133 は内部情報アクセス部を、134 は内部
情報をアクセスするための専用線である内部情報バスを
それぞれ示す。

【０１４７】まず、マスタ状態のMCU 131 からシステム
処理を引き継いだ直後のMCU 131 の内部情報129 はリセ
ット動作によって全ての設定が無効となっている。同様
に、更新情報レジスタ130 の設定も全てリセットされた
状態になっている。システムの処理が進む上で内部情報
を読み出すアクセスが発生した際、内部情報アクセス部
133 は内部情報129 の更新情報レジスタ130 を参照す
る。更新情報レジスタ130 から読み出された更新情報信
号132 が更新済みを示す場合、内部情報129 がそのまま
処理に使用される。

【０１４８】一方、更新情報レジスタ130 から読み出さ
れた更新情報信号132 が未更新を示す場合、内部情報ア
クセス部133 は内部情報バス134 を通じて処理を引き渡
したMCU 131 の内部情報129 を読み出して内部情報129
を書き換えると同時に更新情報レジスタ130 をセットす
る。MCU 131 の全ての内部情報129 が更新されるまで内
部情報バス134 を通じて内部情報129 のアクセスが行わ
れる。

【０１４９】ここで問題となるのは内部情報129 の一貫
性の維持、即ち内部情報129 を参照すべきMCU 131 を特
定する方法である。その対策としては、処理を引き継ぐ
MCUが動作制御信号線によって一意に決まっているの
で、処理を引き継いだMCU 131はこの動作制御信号線を
用いて処理を引き渡したMCU 131 に対して内部情報129
へのアクセスを要求すること、及び動作制御信号線の
接続同様に内部情報バスの接続も一意に接続することに
より、内部情報129 の一貫性を維持できる。

【０１５０】図13は請求項10に記載の第９の発明を請求
項２に記載の第２の発明のMCU 131に適用した場合の接
続例を示す模式図である。図13において、参照符号131a
〜131cはそれぞれ第１MCU 〜第３MCU を、134aは第１MC
U 131aと第２MCU 13b との間の内部情報バスを、134bは
第２MCU 131bと第３MCU 131cとの間の内部情報バスをそ
れぞれ示す。

【０１５１】先に内部情報の一貫性の維持で説明したよ
うに、第１MCU 131aから第２MCU 131bに処理が引き継が
れた際には内部情報バス134aを用いて、第２MCU 131bか
ら第３MCU 131cに処理が引き継がれた際には内部情報バ
ス134bを用いて、それぞれ更新されていない内部情報12
9 のアクセスを行う。

【０１５２】図14は請求項11に記載の第９の発明を請求
項３に記載の第３の発明の MCUに適用した実施例を示す
ブロック図である。図14において、参照符号135 は請求
項11に記載の第９の発明請求項３に記載の第３の発明の
MCUに適用した実施例を示す。

【０１５３】MCU 135 が処理を引き渡されてから内部情
報129 が更新されて更新情報レジスタ130 に更新済みで
あることがセットされるまで、処理を引き渡したMCU 13
5 に内部情報バス134 を通じて内部情報129 をアクセス
する点は、前述の請求項10に記載の第９の発明を請求項
２に記載の第２の発明のMCU 131 に適用した場合と同様
であるので説明を省略する。

【０１５４】ここで第９の発明を請求項２に記載の第２
の発明のMCU 131 に適用した場合とは異なって内部情報
129 の一貫性の維持、即ち内部情報129 を参照すべきMC
U 135 の特定方法は、処理を引き継ぐMCU 135 を識別番
号によって一意に決定しているので、処理を引き継いだ
MCU 135 はこの識別番号を用いて処理を引き渡したMCU
135 に対して内部情報129 へのアクセスを要求すること
で内部情報129 の一貫性を維持する。即ち、内部情報へ
のアクセスを示すと同時に識別番号を出力し、識別番号
が識別番号比較手段115 で一致したMCU 135 からの内部
情報129 が内部情報バス134 を通じてアクセスされる。

【０１５５】図15は請求項11に記載の第９の発明を請求
項３に記載の第３の発明のMCU 135に適用した場合の接
続例を示す模式図である。図15において、参照符号135a
〜135cはそれぞれ第１MCU 〜第３MCU を示す。

【０１５６】先の、内部情報の一貫性の維持で説明した
ように、第１MCU 135aから第２MCU135bに処理が引き継
がれた際には第１MCU 135aの識別番号で第１MCU 135aを
選択してから内部情報バス134 を用いて、第２MCU 135b
から第３MCU 135cに処理が引き継がれた際には第２MCU
135bの識別番号で第２MCU 135bを選択してから、それぞ
れ内部情報バス134 を用いて、それぞれ更新されていな
い内部情報129 のアクセスを行う。つまり、内部情報バ
ス134 は全てのMCU 135 で共通に使用されている。

【０１５７】〔実施例10〕図16は請求項12に記載の第10
の発明のマイクロコンピュータの実施例を示すブロック
図である。図16において、参照符号136 は処理を引き渡
した MCUに内部情報129 をアクセスするプログラム範囲
を指定するための上限アドレスレジスタを、137 はPCの
示すメモリアドレスを、138 は上限アドレスレジスタ13
6 に設定された上限アドレスを、139 はメモリアドレス
137 と上限アドレス138 とを比較するアドレス比較器
を、140 は処理を引き渡した MCUの内部情報129 へのア
クセスを終了させるためのアクセス終了信号をそれぞれ
示す。

【０１５８】請求項12に記載の第10の発明を適用した M
CUの内部情報129 のアクセス動作及びその一貫性を維持
する方法は、実施例９に示されている MCUの場合と基本
的に同一であるので説明を省略する。システムの処理が
進行する間、アドレス比較器138 はメモリアドレス137
と上限アドレス138 とを常に比較している。いまたとえ
ば、内部情報を読み出すアクセスが発生すると、内部情
報アクセス部133 は内部情報129 の更新情報レジスタ13
0 を参照する。更新情報レジスタ130 から読み出された
更新情報信号132 が更新済みを示す場合は、アクセスさ
れた内部情報129 がそのまま処理に用いられる。更新情
報レジスタ130 から読み出された更新情報信号132 が未
更新を示す場合は、アドレス比較器138 の比較結果に従
って以下のように動作する。

【０１５９】アドレス比較器138 がメモリアドレス137
と上限アドレス138 とを比較した結果、内部情報129 を
参照するプログラムのアドレス（プログラム範囲）を越
えている場合は、アクセス終了信号140 を出力すること
により、内部情報アクセス部133 が内部情報バス134 を
通じて内部情報129 をアクセスすることを終了させる。
また、アクセス終了信号140 を与えることにより、更新
情報レジスタ130 の更新情報を全て更新にセットしても
同様の効果を得る。アドレス比較器138 がメモリアドレ
ス137 と上限アドレス138 とを比較した結果、内部情報
129 を参照するプログラムのアドレス（プログラム範
囲）を越えていない場合は、処理を引き渡したスレーブ
状態の MCUの該当する内部資源に内部情報アクセス部13
3 が内部情報バス134 を介してアクセスする。

【０１６０】〔実施例11〕図17は請求項13に記載の第11
の発明のマイクロコンピュータに備えられているCPU ２
の実施例を示すブロック図である。図17において、参照
符号141 は内部情報アクセス部を示す。

【０１６１】動作制御信号または識別番号を用いての処
理の引き渡し動作は先述した例と基本的に同一であるの
で、ここでは省略する。マスタ状態の MCUが処理を進行
させる間に内部情報129 の更新を行った場合、内部情報
アクセス部141 は内部情報バス134 を用いてスレーブ状
態の MCUに更新された内部情報129 を出力する。一方、
スレーブ状態の MCUの内部情報アクセス部141 は、内部
情報バス134 から更新された内部情報129 を受けて内部
資源の書換を行う。

【０１６２】内部情報129 の一貫性の維持は、マスタ状
態の MCUの内部情報129 が更新されると同時に内部アク
セス情報手段141 が内部情報バス134 を通じて全てのス
レーブ状態の MCUの内部情報129 を更新することで維持
される。

【０１６３】〔実施例12〕図18は請求項14に記載の第12
の発明のマイクロコンピュータのメモリマップの構成を
示す模式図である。図18において、参照符号142 はメモ
リマップを、143 は MCUが実行するアドレス範囲を、14
4 は前記アドレス範囲を越えた場合に処理を引き渡す M
CUの識別番号をそれぞれ示す。

【０１６４】図19は請求項14に記載の第12の発明のマイ
クロコンピュータのメモリマップの実施例を示すブロッ
ク図である。図19において、参照符号145 はメモリマッ
プのベースアドレスを示すメモリマップベースレジスタ
を、146 はメモリマップのサイズを示すメモリマップサ
イズレジスタを、147 はPC 106の値とアドレス範囲143
とを比較するアドレス比較器を、148 は動作制御部103
を制御するアドレスオーバー信号をそれぞれ示す。

【０１６５】内蔵メモリ３上には、メモリマップベース
レジスタ145 が示す内蔵メモリ３のアドレスからメモリ
サイズレジスタ146 が示すサイズを加算したアドレスに
渡って、他のスレーブ状態の MCUにシステム処理を引き
渡す任意のアドレス(MCUが実行するアドレス範囲）143
とシステム処理を引き渡す相手の MCUの識別番号を示す
メモリマップ142 が設定されている。

【０１６６】MCUがマスタ状態となって内蔵メモリ３に
アクセスしてシステム処理を行う際、アドレス比較器14
7 はメモリマップ142 に設定されたアドレス範囲143 と
PC 106の値とを常時比較する。PC 106の値がアドレス範
囲143 を越えていない場合は、マスタ状態の MCUがその
ままシステム処理を続行する。PC 106の値がアドレス範
囲143 を越えて内蔵メモリ３をアクセスしたこと（アク
セスすること）を検出すると、アドレス比較器147 はア
ドレスオーバー信号148 を出力することにより動作制御
部103 に対してシステム処理の引き渡しを指示する。動
作制御部103 ではメモリマップ142 の識別番号144 が指
定するスレーブ状態の MCUの起動処理を行う。そして、
マスタ状態に状態遷移した MCUが継続処理を行う。

【０１６７】例えば MCUを２つ備えたシステムにおい
て、メモリマップ142 の１エントリ（処理を引き渡すア
ドレスと識別番号とのセット) が４バイトであり、メモ
リマップベースレジスタ145 がアドレス”1000”であ
り、メモリマップサイズレジスタ146 が12バイトを指示
している場合には、図20の模式図に例示するように３エ
ントリのメモリマップとなる。図20において、参照符号
のａは第１MCU の、ｂは第２MCU の該当部分をそれぞれ
示す。

【０１６８】図20に示す第１MCU のメモリマップ142aに
は、アドレス範囲143aがアドレス”0000”（リセット
時）である場合に識別番号144aに第１MCU がマスタ状態
でスタートすること（マスタ）が、アドレス”8000”及
びアドレス”FFFF”である場合に第２MCU にシステム処
理が引き渡されることがそれぞれ設定されている。同様
に、第２MCU のメモリマップ142bのアドレス範囲143bが
アドレス”0000”である場合に識別番号143bに第１MCU
に処理が渡されたスレーブ状態でスタートすること（ス
レーブ）が、アドレス”8000”である場合に第１MCU に
システム処理が引き渡されることが、そしてアドレス”
FFFF”である場合にシステム処理が終了すること（END)
が、それぞれ設定されている。

【０１６９】マスタ状態となった第１MCU によってシス
テムの処理が進み、第１MCU のPC 106がアドレス”800
0”までカウントアップすると、第１MCU のアドレス比
較器147aはアドレス範囲143aとの一致を検出してアドレ
スオーバー信号148 を出力することにより、動作制御部
103 に対してシステム処理の引き渡しを指示する。動作
制御部103 ではメモリマップ142 の識別番号144aが指定
するスレーブ状態の第２MCU の起動処理を行う。そし
て、第２MCU がマスタ状態に状態遷移してシステム処理
を引き継ぐ。

【０１７０】システム処理を引き継いだ第２MCU では、
PC 106がアドレス”8000”までカウントアップしたする
と、前述同様にアドレス比較器147 がそれを検出して第
１MCU に処理を移す。第１MCU では同様にPC 106の続き
のアドレス”8001”から処理を再開し、アドレス”FFF
F”で第２MCU に処理を移す。そして、第２MCU では同
様にPC 106の続きのアドレス”8001”から処理を再開
し、アドレス”FFFF”まで処理を行ってシステム処理が
終了する。

【０１７１】〔実施例13〕図21は請求項15に記載の第13
の発明のマイクロコンピュータのメモリマップの構成を
示す模式図であり、図22は請求項15に記載の第13の発明
のマイクロコンピュータのメモリマップの実施例を示す
ブロック図である。

【０１７２】内蔵メモリ３上には、メモリマップベース
レジスタ145 が示す内蔵メモリ３のアドレスからメモリ
サイズレジスタ146 が示すサイズを加算したアドレスに
渡って、他のスレーブ状態の MCUにシステム処理を引き
渡す任意のアドレス(MCUが実行するアドレス範囲）143
を示すメモリマップ142 が設定されている。

【０１７３】MCUがマスタ状態となって内蔵メモリ３に
アクセスしてシステム処理を行う際、アドレス比較器14
7 はメモリマップ142 に設定されたアドレス範囲143 と
PC 106の値とを常時比較する。PC 106の値がアドレス範
囲143 を越えていない場合は、そのまま処理を続行す
る。そして、PC 106の値がアドレス範囲143 を越えて内
蔵メモリ３をアクセスしたこと（アクセスすること）を
検出すると、アドレス比較器147 はアドレスオーバー信
号148 を出力することにより動作制御部103 に対してシ
ステム処理の引き渡しを指示する。動作制御部103 では
動作制御信号102 を出力して該当する MCUの起動処理を
行う。

【０１７４】例えば、 MCUを２つ備えたシステムにおい
て、メモリマップ142 の１エントリ（処理を引き渡すア
ドレス）が２バイトであり、メモリマップベースレジス
タ145 がアドレス”1000”であり、メモリマップサイズ
レジスタ146 が６バイトを指する場合には、図23の模式
図に例示するように３エントリのメモリマップとなる。
図23において、参照符号のａは第１MCU を、ｂは第２MC
U の該当部分をそれぞれ示す。

【０１７５】図23に示す第１MCU のメモリマップ142aに
は、アドレス範囲143aがアドレス”0000”（リセット
時）である場合に識別番号144aに第１MCU がマスタ状態
でスタートすること（マスタ）が、アドレス”8000”及
び”FFFF”である場合にシステム処理を引き渡すこと
が、それぞれ設定されている。同様に、第２MCU のメモ
リマップ142bには、アドレス範囲143bがアドレス”000
0”である場合に識別番号144bに第１MCU に処理が渡さ
れたスレーブ状態で立ち上がってシステム処理がスター
トすること（スレーブ）が、アドレス”8000”である場
合にシステム処理を引き渡すことが、そしてアドレス”
FFFF”である場合にシステム処理が終了すること(END)
が、それぞれ設定されている。

【０１７６】マスタ状態となった第１MCU によってシス
テムの処理が進み、第１MCU のPC 106がアドレス”800
0”までカウントアップすると、第１MCU のアドレス比
較器147aはアドレス範囲143aとの一致を検出してアドレ
スオーバー信号148 を出力することにより動作制御部10
3 に対してシステム処理の引き渡しを指示する。動作制
御部103 では動作制御信号を用いてスレーブ状態の第２
MCU の起動処理を行う。そして、第２MCU がマスタ状態
に状態遷移してシステム処理を引き継ぐ。

【０１７７】システム処理を引き継いだ第２MCU では、
PC 106がアドレス”8000”までカウントアップすると前
述同様にアドレス比較器147 がそれを検出して第１MCU
に処理を移す。第１MCU では同様にPC 106の続きのアド
レス”8001”から処理を再開し、アドレス”FFFF”で第
２MCU に処理を移す。そして、第２MCU では同様にPC 1
06の続きのアドレス”8001”から処理を再開し、アドレ
ス”FFFF”まで処理を行ってシステム処理が終了する。

【０１７８】ここでは、実施例２に示されているよう
に、動作制御信号102 を相互に接続することで、第１MC
U と第２MCU とがお互いを選択するように構成されてい
るものとして説明した。

【０１７９】〔実施例14〕図24は請求項16に記載の第14
の発明のマイクロコンピュータのメモリマップ専用メモ
リの実施例を示すブロック図である。図24において、参
照符号149 はメモリマップ専用メモリを示す。

【０１８０】請求項14に記載の第12の発明及び請求項15
に記載の第13の発明とは異なり、請求項16に記載の第14
の発明のマイクロコンピュータではメモリマップは MCU
に備えられた専用メモリ149 に設定されている。メモリ
マップの内容は上述の各例と同様に、他のスレーブ状態
の MCUに処理を引き渡すための任意のアドレス(MCUが実
行するアドレス範囲）または任意のアドレスと処理を引
き渡す MCUの識別番号である。

【０１８１】MCUがマスタ状態となって内蔵メモリ３に
アクセスしてシステム処理を行う際に、アドレス比較器
147 はメモリマップ専用メモリ149 に設定されたアドレ
ス範囲とPC 106の値とを常時比較する。PC 106の値がア
ドレス範囲を越えていない場合は、マスタ状態の MCUが
そのままシステム処理を続行する。

【０１８２】そして、PC 106の値がアドレス範囲143 を
越えて内蔵メモリ３をアクセスしたこと（アクセスする
こと）を検出すると、アドレス比較器147 はアドレスオ
ーバー信号148 を出力することにより、動作制御部に対
して処理の引き渡しを指示する。動作制御部では動作制
御信号または識別信号を出力して該当するスレーブ状態
の MCUの起動処理を行う。

【０１８３】〔実施例15〕請求項17に記載の第15の発明
のマイクロコンピュータの基本的な動作は実施例７に示
されているマイクロコンピュータの動作と同一であるた
めここでは省略する。請求項17に記載の第15の発明の M
CUでは、システム処理と並行してメモリマップを参照し
ており、メモリマップが指定するアドレスにおいて他の
スレーブ状態の MCUに処理を引き継ぐと同時に内部情報
の転送を行う。

【０１８４】図25は請求項17に記載の第15の発明のマイ
クロコンピュータのプロトコルの手順を示す模式図であ
る。図25において、参照符号150aは請求項17に記載の第
15の発明の第１MCU のアドレス比較処理を、150bは請求
項17に記載の第15の発明の第２MCU のアドレス比較処理
をそれぞれ示す。

【０１８５】請求項17に記載の第15の発明を適用した第
１MCU の処理124 として、第１MCUのCPU ２が内蔵メモ
リ３にアクセスしてシステム処理126aが進行する。この
際、アドレス比較器147 はメモリマップ142 に設定され
たアドレス範囲143 とPC 106の値とを常時比較すること
によりアドレス比較処理150aを行う。PC 106の値がアド
レス範囲143 を越えていない場合は、マスタ状態の MCU
がそのままシステム処理を続行する。PC 106の値がアド
レス範囲143 を越えて内蔵メモリ３をアクセスしたこと
（アクセスすること）を検出すると、アドレス比較器14
7 はアドレスオーバー信号148 を出力することにより動
作制御部103 に対してシステム処理の引き渡しを指示す
る。

【０１８６】動作制御部103 ではメモリマップ142 の識
別番号144 が指定するスレーブ状態の MCUの起動処理12
7 を行う。第１MCU により起動処理127 が行われた第２
MCU の処理125 として、第２MCUにより第１MCU の内部
情報の転送処理128 が行われる。この転送処理はシステ
ム処理の引継と同時に、専用プロトコルによって順次全
ての内部情報129 が転送される。そして、第１MCU が行
っていたシステムの処理126aによる状態を受けてシステ
ムの継続処理126bを実行する。

【０１８７】〔実施例16〕請求項18に記載の第16の発明
のマイクロコンピュータの更新情報保持部1300の構成は
実施例８に示されている構成と基本的に同一であるの
で、ここでは詳細を省略する。請求項18に記載の第16の
発明のMCU では、システム処理と並行してメモリマップ
を参照しており、メモリマップが指定するアドレスにて
他のスレーブ状態の MCUに処理を引き継ぐ際に更新情報
保持部1300を参照し、更新された内部情報のみを転送す
る。

【０１８８】請求項18に記載の第16の発明の実施例を、
実施例９に示されている請求項２に記載の第２の発明の
MCU に適用した場合についてて説明する。図26は請求項
18に記載の第16の発明を適用した実施例９に示す請求項
２に記載の第２の発明のMCU の実施例を示すブロック図
であり、参照符号151 は請求項18に記載の第16の発明の
MCU を示す。

【０１８９】実施例15の図25に示されているように、ま
ず第１MCU の処理124 としてシステムの処理126aが進行
し、メモリマップに基づくアドレス比較処理150aの結
果、第１MCU が行うアドレス範囲を越えた場合にスレー
ブ状態の第２MCU に対してマスタ状態への遷移を指示す
る起動処理127 が行われる。そして、第１MCU により起
動処理127 が行われた第２MCU の処理125 として、第２
MCU により更新情報レジスタ130 に内部情報129 が更新
されている（有効である）ことが示された第１MCU の内
部情報129 の転送処理128 が行われ、第１MCU が行って
いたシステムの処理126aによる状態を受けてシステム処
理126bが継続して実行される。

【０１９０】更新情報レジスタ130 はMCU 151 の汎用レ
ジスタあるいは制御レジスタなどの内部情報129 に１対
１に対応して備えられている。図26では例示していない
が、更新情報レジスタ130 は、CPU ２が内部情報129を
アクセスする信号によってセットされ、 MCU間で処理を
引き継いだ後にスレーブ状態となったことを示すステー
タス信号またはデータ転送処理の終了信号などでリセッ
トされるが、専用命令等でリセットしてもよいことは勿
論である。

【０１９１】MCU 151 の内部情報129 はMCU 151 のリセ
ット時に全てが無効な状態に設定される。次に、システ
ムの実行環境に合わせてスタートアッププログラムによ
って制御レジスタ等の設定が行われる。そして、アプリ
ケーションプログラムによって汎用レジスタ等にデータ
あるいはアドレスの設定が行われる。従って、なんらア
クセスされなかったレジスタ等の内部情報129 はリセッ
ト時に無効にされたままなので、 MCU間で処理を引き継
ぐ際にに転送する必要がないことに着目したものであ
る。

【０１９２】〔実施例17〕請求項19に記載の第17の発明
のマイクロコンピュータの実施例について、実施例９に
示されているマイクロコンピュータに適用した実施例で
説明する。図27は請求項19に記載の第17の発明を適用し
た実施例９に示す MCUの実施例を示すブロック図であ
る。図27において、参照符号152 は請求項19に記載の第
17の発明の MCUを、200 は処理を引き渡したMCU 152 の
識別番号を保持する識別番号レジスタをそれぞれ示す。

【０１９３】内蔵メモリ３上には、メモリマップベース
レジスタ145 が示す内蔵メモリ３のアドレスからメモリ
サイズレジスタ146 が示すサイズを加算したアドレスに
渡って、他のスレーブ状態のMCU 152 にシステム処理を
引き渡す任意のアドレス(MCUが実行するアドレス範囲）
143 とシステム処理を引き渡す相手の MCUの識別番号と
を示すメモリマップ142 が設定されている。

【０１９４】まず、マスタ状態のMCU 152 からスレーブ
状態のMCU 152 に対する処理の引き渡し動作について説
明する。MCU 152 がマスタ状態となって内蔵メモリ３に
アクセスしてシステム処理を行う際に、アドレス比較器
147 はメモリマップ142 に設定されたアドレス範囲143
とPC 106の値とを常時比較する。

【０１９５】PC 106の値がアドレス範囲143 を越えてい
ない場合は、マスタ状態のMCU 152がそのままシステム
処理を続行する。PC 106の値がアドレス範囲143 を越え
て内蔵メモリ３をアクセスしたこと（アクセスするこ
と）を検出すると、アドレス比較器147 はアドレスオー
バー信号148 を出力することにより動作制御部103 に対
してシステム処理の引き渡しを指示する。動作制御部10
3 ではメモリマップ142 の識別番号144 が指定するスレ
ーブ状態のMCU 152 の起動処理を行う。この起動処理に
おいて識別番号レジスタ200 に処理を引き渡したMCU 15
2 の識別番号が転送される。そして、マスタ状態に状態
遷移したMCU 52が処理を継続して行う。

【０１９６】次に、システム処理の引継におけるマスタ
状態のMCU 152 の内部情報129 のスレーブ状態のMCU 15
2 への転送方法について説明する。まず、マスタ状態の
MCU 152 からシステムの処理を引き継いだ直後のMCU 15
2の内部情報129 はリセット動作により全ての設定が無
効となっている。同様に、更新情報レジスタ130 の設定
も全てリセットされた状態になっている。

【０１９７】システムの処理が進行する間に内部情報12
9 を読み出すアクセスが発生した際、内部情報アクセス
部133 は内部情報129 の更新情報レジスタ130 を参照す
る。更新情報レジスタ130 から読み出された更新情報信
号132 が更新済みを示す場合、内部情報129 がそのまま
処理に使用される。次に、更新情報レジスタ130 から読
み出された更新情報信号132 が未更新を示す場合、内部
情報アクセス部133 は内部情報バス134 を通じて処理を
引き渡したMCU 152 の内部情報129 を読み出して内部情
報129 を書き換えると同時に更新情報レジスタ130 をセ
ットする。MCU 152 の全ての内部情報129 が更新される
まで内部情報バス134 を通じて内部情報129 のアクセス
が行われる。

【０１９８】ここで問題となるのは、内部情報129 の一
貫性の維持、即ち内部情報129 を参照すべきMCU 152 の
特定方法である。その対策は、処理を引き継ぐMCU 152
は識別番号によって一意に決定されており、処理を引き
渡したMCU 152 の識別番号を識別番号レジスタ200 に保
持しているので、処理を引き継いだMCU 152 はこの識別
番号を用いて処理を引き渡したMCU 152 に対して内部情
報129 へのアクセスを要求することで内部情報129 の一
貫性を維持する。即ち、内部情報へのアクセスを示すと
同時に識別番号を出力し、識別番号が識別番号比較手段
115 で一致したMCU 152 からの内部情報129 が内部情報
バス134 を通じてアクセスされる。

【０１９９】〔実施例18〕図28は請求項20に記載の第18
の発明のマイクロコンピュータの実施例を示すブロック
図である。図28において、請求項20に記載の第18の発明
を適用した MCUの内部情報129 のアクセス動作及び一貫
性を維持する方法は、実施例17に示されている MCUの場
合と基本的に同一であるので詳細を省略する。

【０２００】システムの処理が進行する間に内部情報12
9 を読み出すアクセスが発生した際、内部情報アクセス
部133 は内部情報129 の更新情報レジスタ130 を参照す
る。更新情報レジスタ130 から読み出された更新情報信
号132 が未更新を示していても、アドレス比較器138 が
メモリアドレス137 と上限アドレス138 とを比較した結
果、内部情報129 を参照するプログラムのアドレス（プ
ログラム範囲）を越えている場合は、アクセス終了信号
140 が出力されることにより内部情報アクセス部133 が
内部情報バス134 を通じて内部情報129 をアクセスする
ことを終了させる。あるいは、アクセス終了信号140 に
よって更新情報レジスタ130 の更新情報を全て更新にセ
ットしてもよい。

【０２０１】〔実施例19〕図29は請求項21に記載の第19
の発明のマイクロコンピュータの実施例を示すブロック
図であり、処理の引き渡し動作は先述した例と基本的に
同一であるので、ここでは省略する。

【０２０２】請求項21に記載の第19の発明の MCUでは、
内部情報129 の状態を常に内部情報アクセス部141 が監
視している。 MCUがマスタ状態となってCPU ２がシステ
ム処理を進めていく間に内部情報129 の読み出しアクセ
スを行った場合は、内部情報129 自体に変化が起こらな
いので内部情報アクセス部141 はそのまま監視を続行す
るのみでなんら動作を行わない。

【０２０３】一方、CPU ２がシステム処理を進めていく
間に内部情報129 の書き込みアクセスを行った場合、内
部情報129 が更新されてCPU ２がアクセスした前後で内
部情報129 の一貫性が維持されていない可能性があるた
め、内部情報アクセス部141は内部情報バス134 を用い
てスレーブ状態の MCUにCPU ２が書き込みアクセスを行
った内部情報129 を出力する。

【０２０４】他方のスレーブ状態の MCUの内部情報アク
セス部141 は、内部情報バス134 から更新された内部情
報129 を受けて内部資源の書換を行う。このように、内
部情報129 の一貫性は、マスタ状態の MCUの内部情報12
9 が更新されると同時に内部アクセス情報手段141 が内
部情報バス134 を通じて全てのスレーブ状態の MCUの内
部情報129 を更新させることで維持される。

【０２０５】〔実施例20〕図30は請求項22に記載の第20
の発明のマイクロコンピュータの内蔵メモリでのメモリ
マップの設定状態を示す模式図であり、参照符号153 は
メモリマップ認識パタンを示す。

【０２０６】請求項22に記載の第20の発明のマイクロコ
ンピュータでは、請求項14に記載の第12の発明または請
求項15に記載の第13の発明に示されているようなベース
アドレスとサイズデータとによって内蔵メモリ３上のメ
モリマップを明示するのではなく、内蔵メモリ３上にメ
モリマップを設定したことを示す認識パタン153 を設定
し、CPU ２がこの認識パタン153 をデコードした時点か
ら次に認識パタン１５３をデコードする時点までの間に
メモリに書き込まれた内容をメモリマップ１４２として
明示するものである。

【０２０７】図31は請求項22に記載の第20の発明を適用
した MCUの実施例を示すブロック図であり、参照符号15
4 は命令デコーダを示す。

【０２０８】MCUが内蔵メモリ３から命令を読み出しつ
つシステム処理が進行し、CPU ２が認識パタン153 を命
令デコーダ154 で検出すると、CPU ２は以後の内蔵メモ
リ３のデータをメモリマップ142 として認識し、最初に
処理を引き渡すスレーブ状態の MCUの識別番号144 を識
別番号レジスタ113 に設定する。同時に、メモリマップ
142 が示す最初に処理を引き渡すアドレス範囲143 がア
ドレス比較器147 に与えられる。CPU ２が内蔵メモリ３
にアクセスしてシステム処理を行う際に、アドレス比較
器147 はメモリマップ142 に設定されたアドレス範囲14
3 とPC 106の値とを常時比較する。

【０２０９】PC 106の値がアドレス範囲143 を越えてい
ない場合は、マスタ状態の MCUがそのままシステム処理
を続行する。PC 106の値がアドレス範囲143 を越えて内
蔵メモリ３をアクセスしたこと（アクセスすること）を
検出すると、アドレス比較器147 はアドレスオーバー信
号148 を出力することにより動作制御部103 に対してシ
ステム処理の引き渡しを指示する。動作制御部103 では
メモリマップ142 の識別番号144 が指定するスレーブ状
態の MCUの起動処理を行う。

【０２１０】ここで一旦スレーブ状態の MCUに引き渡し
た処理が再び引き渡される場合（メモリマップ142 に複
数個のアドレス143 とそれぞれに対応する識別番号144
とが設定されている）には、CPU ２はシステム処理が引
き渡されると同時にメモリマップ142 が示す次の処理を
引き渡すアドレス範囲143 をアドレス比較器147 に、ス
レーブ状態の MCUの識別番号144 を識別番号レジスタ11
3 にそれぞれ与え、前述の実施例と同様にシステム処理
を進める。

【０２１１】このように請求項22に記載の第20の発明で
は、CPU ２が認識パタン153 をデコードすることでメモ
リマップ142 が明示され、メモリマップ142 による MCU
間でのシステム処理が継続される。

【０２１２】〔実施例21〕図32は請求項23に記載の第21
の発明のマイクロコンピュータのメモリマップの認識パ
タンの設定状態を示す模式図である。図32において、参
照符号155 は内蔵メモリ３上に設定された処理を引き渡
す MCUの識別番号を示す。

【０２１３】請求項23に記載の第21の発明では、請求項
22に記載の第20の発明に示されているような内蔵メモリ
３上にメモリマップを設定したことを示す認識パタン15
3 を設定してCPU が認識パタン153 をデコードした時点
から次に認識パタン153 をデコードする時点までをメモ
リマップ142 として明示するものとは異なり、認識パタ
ン153 の検出そのものがシステム処理を引き渡すことを
意味し、この認識パタン153 に後続する内蔵メモリ３の
行に処理を引き渡す MCUの識別番号155 が設定される。

【０２１４】図33は請求項23に記載の第21の発明を適用
した MCUの実施例を示すブロック図である。

【０２１５】MCUが内蔵メモリ３から命令を読み出しつ
つシステム処理が進行し、CPU ２が認識パタン153 を命
令デコーダ154 で検出すると、CPU ２は動作制御部103
に対して認識パタン153 の後続行が示す識別番号155 を
与えることにより処理の引き渡しを指示する。そして、
動作制御部103 では識別番号155 が指定する MCUの起動
処理を行う。

【０２１６】ここで一旦スレーブ状態の MCUに引き渡し
た処理が再び引き渡された場合でもシステム処理が進
み、次の認識パタン153 が命令デコーダ154 で検出され
れば、再び同様にして処理の引き渡しが行われる。ま
た、認識パタン153 が検出されなければ内蔵メモリ３上
のプログラム終了と共にシステム処理が終了することに
なる。

【０２１７】〔実施例22〕図34に請求項24に記載の第22
の発明を適用したマイクロコンピュータのブロック図を
示す。図34において、参照符号156 は請求項24に記載の
第22の発明の MCUを、157 は内部情報129 を退避させる
ためのコンテキストスイッチ機構を、158 はコンテキス
トスイッチで用いられるコンテキストスイッチ専用バス
を、159 は内蔵データメモリ（以上の各実施例では図示
していない）をそれぞれ示す。

【０２１８】いまたとえば、システム100 の処理を進め
ているマスタ状態のMCU 156 に割込みなどのプロセスの
変更を伴う処理が入ると、内部情報129 を退避するコン
テキストスイッチが発生することは一般的に知られてい
る。コンテキストスイッチが発生すると、マスタ状態の
MCU 156 のコンテキストスイッチ機構157 は、内部情報
129 を退避するためにコンテキストスイッチ専用バス15
8 から内部情報129 の出力処理を行う。

【０２１９】一方、スレーブ状態のMCU 156 のコンテキ
ストスイッチ機構157 は、専用バス158 を監視してお
り、既に自身の内部情報129 が内蔵データメモリ159 上
に退避されている場合はこれを無視する。また、MCU 15
6 の内蔵データメモリ159 に未だ内部情報129 が退避さ
れていない場合には専用バス158 から内部情報129 が読
み込まれて保持される。

【０２２０】このように本発明のMCU 156 では、スレー
ブ状態のMCU 156 の内蔵データメモリ159 にコンテキス
トスイッチによる内部情報の退避が行われる。

【０２２１】また、内部情報は転送可能な回数が限定さ
れること、スレーブ状態からマスタ状態への状態遷移で
余分な情報転送が発生する場合があることを除けば、シ
ステム中に同一種類の MCUを複数個用いた場合、各 MCU
には同一の数及び種類の内部情報129 が保持されるの
で、それぞれの内部情報を保持する手段同士、たとえば
マスタ状態の MCUのレジスタの内容をスレーブ状態の M
CUのレジスタにというように、内部情報を保持させるこ
とも可能である。

【０２２２】〔実施例23〕図35は請求項25に記載の第23
の発明のマイクロコンピュータの割込み処理マップの構
成を示す模式図である。図35において、参照符号159 は
割込み処理マップを、160 は割込み処理レベルを、161
は割込み処理レベルに対応した処理を行う MCUの識別番
号をそれぞれ示す。

【０２２３】図36は請求項25に記載の第23の発明の割込
み処理マップの実施例を示すブロック図である。図36に
おいて、参照符号162 は割込み処理マップのベースアド
レスを示す割込み処理マップベースレジスタを、163 は
割込み処理マップのサイズを示す割込み処理マップサイ
ズレジスタを、164 は本発明の機能を実現するための割
込みコントローラ（以下、IRC とする）を、165 はCPU
２への割込み信号を、166 は動作制御部103 への割込み
処理引き渡し信号を、167 はシステムからの割込み要求
をそれぞれ示す。

【０２２４】内蔵メモリ３上には、割込み処理マップベ
ースレジスタ162 が示す内蔵メモリ３のアドレスからメ
モリサイズレジスタ163 が示すサイズを加算したアドレ
スに渡って、他のスレーブ状態の MCUに割込み処理を引
き渡す割込み処理レベル160と割込み処理を引き渡す MC
Uの識別番号161 を示す割込み処理マップ159 とが設定
されている。

【０２２５】システムから MCUへ割込み処理要求167 が
発生すると、 MCUのIRC 164 は割込み処理マップ159 の
システムの要求レベル160 に対応した割込み処理を行う
MCUの識別番号161 を参照する。参照した結果、割込み
要求167 の処理が可能な場合、そのまま割込み処理に移
行する。そして、割込み処理マップ159 を参照した結
果、システムが要求するレベルの割込み処理ができない
場合、IRC 164 は割込み処理引き渡し信号166 を出力す
ることにより、動作制御部103 に対して割込み処理マッ
プ159 の割込みレベルに対応する識別番号161 が示す M
CUへの割込み処理の引き渡しを指示する。動作制御部10
3 では識別番号161 が指定する MCUの起動処理を行う。

【０２２６】例えば MCUを２つ備えたシステムにおい
て、割込み処理マップ159 の１エントリ（処理レベルと
識別番号のセット）が４バイトであり、割込み処理マッ
プベースレジスタ162 にアドレス”1000”が、割込み処
理マップサイズレジスタ163 に12バイトがそれぞれ設定
されている場合には、図37の模式図に例示するように３
エントリの割込み処理マップとなる。図37において、符
号のａは第１MCU の、ｂは第２MCU のそれぞれ該当部分
を示す。

【０２２７】図37に示す第１MCU の割込み処理マップ15
9aでは、割込み処理レベル160aが１, ３, ５である場合
に割込み処理を行う MCUの識別番号161aが第２MCU であ
ることを示している。同様に、第２MCU の割込み処理マ
ップ159bでは割込み処理レベル160bが２, ４, ６である
場合に割込み処理を行う MCUの識別番号161bが第１MCU
であることを示している。

【０２２８】即ち、第１MCU がマスタ状態であり且つ要
求レベルが１, ３, ５である割込み要求167 がシステム
から発生した場合、IRC 164 は割込み処理マップ159aを
参照してシステムが要求する割込み処理ができないこと
を検出し、割込み処理引き渡し信号166 を発生する。割
込み処理引き渡し信号166 を受けた動作制御部103 は第
２MCU の起動処理を行い、第２MCU に割込み処理を引き
渡す。同様に、第２MCU がマスタ状態であり且つ要求レ
ベルが２, ４, ６である割込み要求167 がシステムから
発生した場合、IRC 164 は第１MCU に対して割込み処理
を引き渡す。

【０２２９】このような割込み処理マップ159 を有する
請求項25に記載の第23の発明の MCUでは、システムから
の割込み処理を、割込みレベルによって割込み処理マッ
プ159 で指定された処理可能な MCUに処理を引き渡して
実行する。

【０２３０】〔実施例24〕図38は請求項26に記載の第24
の発明のマイクロコンピュータの割込み処理マップ専用
メモリの実施例を示すブロック図であり、参照符号168
は割込み処理マップ専用メモリを示す。

【０２３１】請求項26に記載の第24の発明では、請求項
25に記載の第23の発明とは異なり、割込み処理マップは
MCUに備えられた専用メモリ168 に設定されている。割
込み処理マップの内容は前述の例と同様に、他のスレー
ブ状態の MCUに処理を引き渡す割込みレベル160 と処理
を引き渡す MCUの識別番号161 とである。

【０２３２】システムから MCUへ割込み処理要求167 が
発生すると、 MCUのIRC 164 は割込み処理マップ専用メ
モリ168 のシステムの要求レベル160 に対応した割込み
処理を行う MCUの識別番号161 を参照する。参照した結
果、割込み要求167 の処理が可能な場合はそのまま割込
み処理に移行する。

【０２３３】一方、割込み処理マップ専用メモリ168 を
参照した結果、システムの要求レベルの処理ができない
場合、IRC 164 は割込み処理引き渡し信号166 を出力し
て動作制御部103 に対して割込み処理マップ専用メモリ
168 の対応する識別番号１６１が示す ＭＣＵへの割込
み処理の引き渡しを指示する。動作制御部103 では識別
番号161 が指定する MCUの起動処理を行う。

【０２３４】〔実施例25〕図39は請求項27に記載の第25
の発明をマイクロコンピュータを適用したシステムにお
ける接続例を示す模式図である。図39において、参照符
号169 は請求項27に記載の第25の発明のシステムを、17
0 はシステム169 からのレベル１の割込み要求（以下、
IR１とする）を、171 はシステム169 からのレベル２の
割込み要求（以下、IR２とする）を、172aはIR１に対応
する割込み処理を行う第１MCU を、172bはIR２に対応す
る割込み処理を行う第２MCU をそれぞれ示す。なお、図
39においては、第１MCU 172aがマスタ状態であり、第２
MCU 172bがスレーブ状態であってシステム169 の処理を
行い、 MCU間の処理の引き渡しは動作制御信号102 によ
るものとする。

【０２３５】システム169 からIR１(170) が発生した場
合、IR１(170) は第１MCU 172aにのみ接続されており第
１MCU 172aが処理を受け付ける。いまたとえば、システ
ム169 では第１MCU 172aがマスタ状態であるため、その
ままIR１(170) を受け付けてコンテキストスイッチ後に
処理を開始する。

【０２３６】システム169 からIR２(171) が発生した場
合、IR２(171) は第２MCU 172bにのみ接続されており第
２MCU 172bが処理を受け付ける。いまたとえば、システ
ム169 では第１MCU 172aがマスタ状態であるため、IR２
(171) を受け付けた第２MCU 172bは動作制御部103bから
動作制御信号102 を出力し、第１MCU 172aをスレーブ状
態へ遷移させる。第１MCU 172aの動作制御部103aは処理
の切れ目で動作制御信号102 を受け付けてスレーブ状態
に遷移する。そして、第１MCU 172aがスレーブ状態にな
って初めて第２MCU 172bがIR２(171) の処理を開始す
る。

【０２３７】第２MCU 172bがマスタ状態であり、第１MC
U 172aがスレーブ状態である場合は、上述とは逆にIR２
(171) は第２MCU 172bにそのまま受け付けられ、IR１(1
70)は第１MCU 172aがマスタ状態に状態遷移してから受
け付けられる。

【０２３８】〔実施例26〕図40は請求項28に記載の第26
の発明を適用したシステムでのマイクロコンピュータの
第１の接続例の模式図である。図40において、参照符号
173 は本発明のシステムを、174aは本システムでの第１
MCU を、174bは本システムでの第２MCU を、175 は本発
明での割込み処理専用の MCU（以下、MCUIという）を、
176 は 第１MCU 174a及び第２MCU 174bと MCUＩ175 と
の間で割込み処理に関して動作状態を制御するための割
込み動作制御信号をそれぞれ示す。図40において、第１
MCU 174aがマスタ状態であり、第２MCU 174bとMCUI 175
とがスレーブ状態であってシステム173 の処理を行い、
MCU間の処理の引き渡しは割込み動作制御信号176 によ
るものとする。

【０２３９】システム173 で発生したIR１(170) または
IR２(171) は、第１MCU 174a及び第２MCU 174bのいずれ
にも接続されており、IR１(170) またはIR２(171) はマ
スタ状態にある MCUで受け付けられる。

【０２４０】まずIR１(170) が発生した場合、システム
173 では第１MCU 174aがマスタ状態であるため、IR１(1
70) を受け付けた第１MCU 174aは動作制御部103aから割
込み動作制御信号176 を出力してMCUI 175をスレーブ状
態からマスタ状態へ状態遷移させる。MCUI 175の動作制
御部103cは割込み動作制御信号176 を受け付けると動作
状態をマスタ状態に遷移する。そして、第１MCU 174aが
スレーブ状態に遷移した後にMCUI 175がIR１(170) の処
理を開始する。

【０２４１】第２MCU 174bがマスタ状態である場合は、
上述と同様にIR１(170) は第２MCU174bが受け付け、割
込み動作制御信号176 によりMCUI 175をマスタ状態に状
態遷移させて、MCUI 175が割込み処理を行う。また、IR
２(171) の処理が発生した場合も同様に処理される。

【０２４２】図41は請求項28に記載の第26の発明を適用
したシステムでの MCUの第２の接続例を示す模式図であ
る。図41において、第１MCU 174aがマスタ状態であり、
第２MCU 174bとMCUI 175とがスレーブ状態であってシス
テム173 の処理を行い、 MCU間の処理の引き渡しは割込
み動作制御信号176 によるものとする。

【０２４３】システム173 で発生したIR１(170) または
IR２(171) は、MCUI 175にのみ接続されており、IR１(1
70) またはIR２(171) はMCUI 175で受け付けられる。

【０２４４】まずIR１(170) が発生した場合、IR１(17
0) を受け付けたMCUI 175は動作制御部103cから割込み
動作制御信号176 を出力することにより、システム173
では第１MCU 174aがマスタ状態であるため、第１MCU 17
4aをマスタ状態からスレーブ状態に状態遷移させる。第
１MCU 174aの動作制御部103aは割込み動作制御信号176
を受け付けると動作状態をスレーブ状態に遷移する。そ
して、第１MCU 174aがスレーブ状態に遷移した後にMCUI
175がIR１(170) の処理を開始する。

【０２４５】第２MCU 174bがマスタ状態である場合は、
上述と同様にIR１(170) をMCUI 175が受け付け、割込み
動作制御信号176 により第２MCU 174bをスレーブ状態に
状態遷移させた後にMCUI 175が割込み処理を行う。ま
た、IR２(171) の処理が発生した場合も同様に処理され
る。

【０２４６】以上、請求項１に記載の第１の発明乃至請
求項28に記載の第26の発明の実施例について説明した
が、各実施例で参照した図において同一符号は同一また
は相当部分を示す。また、説明の便宜上システムの MCU
は最小限必要な数が示されているが、図示以外の任意の
複数で実施することも可能である。

【０２４７】

【発明の効果】近年では半導体製造技術の向上から描画
配線の微細化が進み、比較的規模の大きい32ビットのCP
U に周辺機能が取り込まれたマイクロコンピュータが登
場している。このような高機能なマイクロコンピュータ
が用いられるとアプリケーションのプログラムはより大
きくなる。また、動作周波数も高くなるため、本発明の
マイクロコンピュータシステムのように複数のマイクロ
コンピュータの内蔵メモリにプログラムを分割して格納
すれば、外部メモリへのアクセスが削減可能になること
によるノイズ低減とマイクロコンピュータの高速化に対
応するメモリ回路設計負荷の低減の面で効果が大きい。

【０２４８】また、外部メモリに格納されたプログラム
をボード上の信号線をプロービングすることにより解析
する場合に比して、内蔵メモリに格納されたプログラム
をチップ上の信号線をプロービングすることにより解析
することはより困難である。即ち、プログラム内容の解
析がより困難になり、守秘対策が外部回路によるものよ
り確実になる。以下、個々の発明の効果を述べる。

【０２４９】請求項１に記載の第１の発明によれば、シ
ステムのプログラムが一つのマイクロコンピュータの内
蔵メモリで収まらない場合にも、複数のマイクロコンピ
ュータの内蔵メモリに分割して格納されるため、外部メ
モリを設ける必要がなくなり、第１には部品点数が削減
されることによるコストの削減が可能になり、第２には
外部メモリへのアクセスが不要になることによる不要輻
射の低減が可能になり、そして第３にはマイクロコンピ
ュータのアプリケーションプログラムサイズに合わせた
メモリ展開を削減でき新機能開発にリソースを振り分け
ることが可能になる。また、稼働状態のマイクロコンピ
ュータが休止状態のマイクロコンピュータを稼働状態に
状態遷移させてから処理を引き渡すことにより、システ
ムで唯一の処理が継続して実行され、マルチプロセッサ
システムのようにマイクロコンピュータ同士の調停回路
を別個に設けなくて済むこと、並びに外部メモリの制御
が不要となり設計負荷の低減が図れる。

【０２５０】請求項２に記載の第２の発明のマイクロコ
ンピュータによれば、ソフトウェアあるいは外部回路に
よりシステムの立ち上がり時にマスタ状態となるマイク
ロコンピュータを決定する調停動作を行わなくとも外部
端子によってリセット時に動作状態が決定されるため、
電源投入と同時にマスタ状態となったマイクロコンピュ
ータによってシステム処理が開始される。このことは、
動作状態を設定するための外部回路が不要となり、部品
点数, 実装面積等のコストの点から有効である。また、
ソフトウェアによる設定が不要になるため、内蔵メモリ
の容量を節約することが可能になる。

【０２５１】マイクロコンピュータ間の処理の引き継ぎ
は、マスタ状態のマイクロコンピュータの内蔵メモリの
最大アドレスに達した時点でスレーブ状態のマイクロコ
ンピュータに対して制御信号を出力し、この制御信号を
受けたスレーブ状態のマイクロコンピュータが状態遷移
して処理を引き継ぐため、割り込み要求があった場合に
は信号が入力されると同時に処理が引き継がれるので、
処理の引継に関して引継先の検索や引き継ぐ側の確認が
不要となる。そして、一連の動作がハードウェアによっ
て行われるので、ソフトウェアからのアクセスが不要と
なる。ソフトウェアの介在が不要であるということは、
限られた容量の内蔵メモリを有効に利用することが可能
になる。

【０２５２】請求項３に記載の第３の発明のマイクロコ
ンピュータよれば、処理を引き継ぐスレーブ状態のマイ
クロコンピュータの識別番号を保持するレジスタの値を
変更することによりマイクロコンピュータ間の処理シー
ケンスを任意に変更できるため、請求項２に記載の第２
の発明のように、単一の信号線の場合に比べ処理を系統
的に分けて行う場合などには、識別番号さえ変更すれば
処理を引き渡すスレーブ状態のマイクロコンピュータを
任意に選べるため、プログラムの融通性が増大する。換
言すれば、プログラム中で状況によって処理を引き渡す
マイクロコンピュータを変更するような使い方が可能に
なる。

【０２５３】請求項４及び請求項５に記載の第４の発明
によれば、請求項２に記載の第２の発明または請求項３
に記載の第３の発明のマイクロコンピュータとは異な
り、リセット時に専用命令により任意の識別番号及び動
作状態がレジスタに設定可能となり、同じシステム構成
でも動作にバリエーションを持たせることが容易にな
る。換言すれば、プログラムによって処理を引き渡すマ
イクロコンピュータを変更するような使い方が可能にな
る。

【０２５４】また、信号線, 外部端子が不要となるこた
め、パッケージが小型化され、実装密度が高くなる。更
に、外部回路へのノイズのアンテナが無くなるため、シ
ステムのノイズが低減される効果がある。但し、極くわ
ずかながらではあるが、リセットシーケンスに割かれる
メモリ容量が増える。

【０２５５】請求項６に記載の第５の発明によれば、マ
スタ状態のマイクロコンピュータがスレーブ状態のマイ
クロコンピュータの動作制御レジスタの状態フラグをス
レーブ状態からマスタ状態にセットすることにより、ス
レーブ状態のマイクロコンピュータの動作状態をマスタ
状態に状態遷移させて処理を引き渡すため、制御信号に
よって処理を引き渡す場合に比して制御信号の入出力端
子が不要となり、パッケージが小型化され、実装密度が
高くなる。また、外部回路へのノイズのアンテナが無く
なることでシステムのノイズが低減される効果がある。

【０２５６】請求項７に記載の第６の発明によれば、プ
ログラム実行時のみならずリセット時においても専用命
令により動作状態の変更が可能となり、同じシステム構
成でも動作にバリエーションを持たせることが可能とな
る。また、請求項６に記載の第５の発明と同様に、マス
タ状態のマイクロコンピュータがスレーブ状態のマイク
ロコンピュータの動作制御レジスタの状態フラグをスレ
ーブ状態からマスタ状態にセットすることにより、スレ
ーブ状態のマイクロコンピュータの動作状態をスレーブ
状態からマスタ状態に状態遷移させて処理を引き渡すた
め、制御信号によって処理を引き渡す場合に比して制御
信号の入出力端子が不要となり、パッケージが小型化さ
れ、実装密度が高くなる。更に、外部回路へのノイズの
アンテナが無くなることでシステムのノイズが低減され
る効果がある。

【０２５７】請求項８に記載の第７の発明によれば、内
部情報の内容を転送するための専用プロトコルにより、
処理の引き継ぎと同時に内部情報の全ての内容をスレー
ブ状態のマイクロコンピュータの内部情報に自動的に複
写されるため、システムプログラムを設計する上での考
慮、即ち処理を引き継ぐ際のパラメータのコヒーレンシ
に対する考慮が不要となる。また、内部情報をアクセス
する命令で個々のデータを転送する場合に比して高速な
転送が可能となるのに加えて、転送情報の選択等の管理
が不要となる。

【０２５８】請求項９に記載の第８の発明によれば、マ
スタ状態において、スレーブ状態のマイクロコンピュー
タに処理を引き継ぐ際に、更新情報を保持する手段を参
照することによってマスタ状態のマイクロコンピュータ
がシステム処理を実行したことにより更新された内部情
報、即ち有効なデータのみスレーブ状態のマイクロコン
ピュータの内部情報に複写されるため、無駄な資源のコ
ピーがなくなり処理の引き渡しが迅速になる。また、割
込み処理における退避処理に応用すれば割込み処理の迅
速化が図れる。

【０２５９】請求項10及び請求項11に記載の第９の発明
によれば、処理を引き継いだ時点から内部情報が更新さ
れるまでスレーブ状態となったマイクロコンピュータの
該当する内部情報をアクセスするため、処理を引き継ぐ
際に内部情報をコピーする必要がなくなる分だけ処理の
引き継ぎが速くなる。特に、頻繁にマイクロコンピュー
タをスイッチさせるシステムに適用した場合の高速化に
効果が大きい。

【０２６０】請求項12に記載の第10の発明によれば、処
理を引き継いだ時点から内部情報が更新されるまでスレ
ーブ状態となったマイクロコンピュータの該当する内部
情報をアクセスするため、処理を引き継ぐ際に内部情報
をコピーする必要がなくなり、頻繁にマイクロコンピュ
ータをスイッチさせる場合などにパラメータを渡すため
の時間が無くなる分だけ高速になる。また、プログラマ
が参照する範囲が限定されるため、不要な内部情報参照
アクセスが削減され、チップ外部へアクセスされ続ける
ことによるノイズが低減される。

【０２６１】請求項13に記載の第11の発明では、マスタ
状態のマイクロコンピュータの内部情報の状態が変化す
る都度、スレーブ状態にあるマイクロコンピュータの内
部情報に専用線を介して内部状態の変化を複写するた
め、マイクロコンピュータ自体に内部情報を転送するた
めのプロトコルが不要となる。また、アプリケーション
側も処理を引き継ぐ段階での内部情報の操作が不要とな
るので、プログラムを作成する段階での負担が軽くな
る。

【０２６２】請求項14に記載の第12の発明では、メモリ
マップによりプログラムカウンタの値とメモリマップの
アドレス範囲とを比較した結果に基づいて、メモリマッ
プで指定された識別番号のマイクロコンピュータをマス
タ状態に状態遷移させて処理が引き継がれるため、端子
設定で指定する場合と異なり、処理の引き渡し設定の自
由度が高くなる。また、内蔵メモリの任意のアドレスの
アクセスでハードウェアによって処理を引き継ぐことが
検出されるため、引き渡しの検出が速い。

【０２６３】請求項15に記載の第13の発明では、メモリ
マップによりプログラムカウンタの値とメモリマップの
アドレス範囲とを比較した結果に基づいて、スレーブ状
態のマイクロコンピュータに対して動作状態を決定する
ための制御信号を出力し、スレーブ状態のマイクロコン
ピュータをマスタ状態に状態遷移させてシステム処理を
引き継ぐため、次に処理を引き継ぐマイクロコンピュー
タが必ず確定しており、割り込み要求等があった場合に
は信号が入力されると同時に処理が引き継がれ、処理の
引き継ぎに関して引き継ぎ先の検索あるいは引き継ぐ側
の確認が不要となる。

【０２６４】請求項16に記載の第14の発明では、プログ
ラムを格納する内蔵メモリとは独立したメモリマップ専
用のメモリにメモリマップが設定されるので、内蔵メモ
リを消費しないで済むためにプログラムの見通しが良く
なる。また、内蔵メモリへのアクセスではアドレス指定
を行う必要があるが、専用メモリではその必要がないた
め、検索が速くなる。更に、FIFOのような構成にするこ
とでより高速化を図ることも可能となる。

【０２６５】請求項17に記載の第15の発明では、メモリ
マップによりプログラムカウンタの値とメモリマップの
アドレス範囲とを比較した結果に基づいて、メモリマッ
プで指定された識別番号のマイクロコンピュータをマス
タ状態に状態遷移させて処理が引き継がれるため、端子
設定で指定する場合とは異なり、設定の自由度が高くな
る。また、内蔵メモリの任意のアドレスをアクセスして
ハードウェアによって処理を引き継ぐことが検出される
ため、引き渡しの検出が速く、専用プロトコルにより処
理の引き継ぎと同時に内部情報の全ての内容をスレーブ
状態のマイクロコンピュータの内部情報に複写できるた
め、システムプログラムを設計する上でパラメータのコ
ヒーレンシに対する考慮、即ちアプリケーション側で処
理を引き継ぐ段階での内部情報の操作が不要となり、プ
ログラムを作成する段階での負担が軽くなる。

【０２６６】請求項18に記載の第16の発明では、メモリ
マップによりプログラムカウンタの値とメモリマップの
アドレス範囲とを比較した結果に基づいて、メモリマッ
プで指定された識別番号のマイクロコンピュータをマス
タ状態に状態遷移させて処理が引き継がれるため、端子
設定で指定する場合とは異なり、設定の自由度が高くな
り、内蔵メモリの任意のアドレスをアクセスしてハード
ウェアによって処理を引き継ぐことが検出されるので引
き渡しの検出が速い。また、スレーブ状態のマイクロコ
ンピュータに処理を引き継ぐ際に更新情報を保持する手
段を参照することによってマスタ状態のマイクロコンピ
ュータがシステム処理を実行したことにより更新された
内部情報、即ち有効なデータのみスレーブ状態のマイク
ロコンピュータの内部情報に複写されるため、無駄な資
源のコピーがなくなり処理の引き渡しが迅速になる。

【０２６７】請求項19に記載の第17の発明では、メモリ
マップによりプログラムカウンタの値とメモリマップの
アドレス範囲とを比較した結果に基づいて、メモリマッ
プで指定された識別番号のマイクロコンピュータをマス
タ状態に状態遷移させて処理が引き継がれるため、端子
設定で指定する場合とは異なり、設定の自由度が高くな
り、内蔵メモリの任意のアドレスのアクセスでハードウ
ェアによって処理を引き継ぐことが検出されるため、引
き渡しの検出が速い。

【０２６８】また、処理を引き継いだ時点から内部情報
が更新されるまで識別番号を保持する手段が示す識別番
号のスレーブ状態となったマイクロコンピュータの該当
する内部情報をアクセスするため、処理を引き継ぐ際に
内部情報をコピーする必要がなくなり、頻繁にマイクロ
コンピュータをスイッチさせる場合などにはパラメータ
を渡すための時間が無くなる分だけ高速になる。更に、
更新されていない内部情報のみアクセスするため、不要
な内部情報参照アクセスを削減でき、チップ外部の信号
線がアクセスされることによるノイズを低減できる。

【０２６９】請求項20に記載の第18の発明では、メモリ
マップによりプログラムカウンタの値とメモリマップの
アドレス範囲とを比較した結果に基づいて、メモリマッ
プで指定された識別番号のマイクロコンピュータをマス
タ状態に状態遷移させて処理が引き継がれるため、端子
設定で指定する場合とは異なり、設定の自由度が高くな
り、内蔵メモリの任意のアドレスのアクセスでハードウ
ェアによって処理を引き継ぐことが検出されるため、引
き渡しの検出が速い。

【０２７０】また、処理を引き継いだ時点から識別番号
レジスタが示す識別番号のスレーブ状態となったマイク
ロコンピュータの該当する内部情報をアクセスするた
め、処理を引き継ぐ際に内部情報をコピーする必要がな
くなり、頻繁にマイクロコンピュータをスイッチさせる
場合などにはパラメータを渡すための時間が無くなる分
だけ高速になる。更に、内部情報が更新されていなくて
もプログラマが必要な範囲、即ち参照可能な範囲を限定
するため、不要な内部情報参照アクセスを削減でき、チ
ップ外部の信号線がアクセスされることによるノイズを
低減できる。

【０２７１】請求項21に記載の第19の発明では、メモリ
マップによりプログラムカウンタの値とメモリマップの
アドレス範囲とを比較した結果に基づいて、メモリマッ
プで指定された識別番号のマイクロコンピュータをマス
タ状態に状態遷移させて処理が引き継がれるため、端子
設定で指定する場合とは異なり、設定の自由度が高くな
り、内蔵メモリの任意のアドレスのアクセスでハードウ
ェアによって処理を引き継ぐことが検出されるため、引
き渡しの検出が速い。また、マスタ状態のマイクロコン
ピュータの内部情報の状態が変化する都度、スレーブ状
態にあるマイクロコンピュータの内部情報に専用線を介
して内部状態の変化を複写するため、専用のプロトコル
あるいは処理を引き継ぐ段階での内部情報の操作が不要
となり、プログラムを作成する段階での負担が軽くな
る。

【０２７２】請求項22に記載の第20の発明では、内蔵メ
モリの特定パタンで挟まれた領域をメモリマップとして
デコードするため、メモリ上の任意の位置、即ちプログ
ラムの繋ぎ目にメモリマップを設定できる。また、内蔵
メモリでメモリマップ領域として使用する領域を指定す
るためのハードウェアが不要となる。

【０２７３】請求項23に記載の第21の発明では、請求項
22に記載の第20の発明の効果に加えて、プログラムの実
行中のアドレスに関係なく、プログラムの流れの中で設
定した特定パタンの後続行がそのまま処理が引き渡され
るマイクロコンピュータの識別番号を意味するため、プ
ログラムの構成が見通し易くなり、デバッグが容易にな
る。

【０２７４】請求項24に記載の第22の発明では、コンテ
キストスイッチ命令によりマスタ状態のマイクロコンピ
ュータの内部情報を一時的に、スレーブ状態のマイクロ
コンピュータの内蔵メモリに退避するため、特別に内蔵
メモリにコンテキストを退避するための領域を設定しな
くて済む、即ちコンテキストの退避領域を確保するため
にメモリ空間を消費しなくて済む。特に、内蔵メモリの
容量には限りがあるため、コンテキスト退避領域を大き
く取りたい場合により有効である。

【０２７５】請求項25に記載の第23の発明では、割込み
レベルによって割込み処理を実行できるマイクロコンピ
ュータを指定した割込み処理マップを備えることによ
り、複数のマイクロコンピュータそれぞれがマスタ状態
となった場合に備えて、割込み処理に対処するためにプ
ログラムを重複して保持する必要が無くなり、内蔵メモ
リが有効に使えるようになる。

【０２７６】請求項26に記載の第24の発明では、プログ
ラムを格納する内蔵メモリとは独立したメモリマップ専
用のメモリにメモリマップが設定されるため、内蔵メモ
リを消費しないで済み、プログラムの見通しが良くな
る。また、内蔵メモリへのアクセスではアドレス指定を
行う必要があるが専用メモリではその必要がないため、
検索が速くなる。更に、FIFOのような構成にすることに
より、より高速化を図ることも可能となる。

【０２７７】請求項27に記載の第25の発明では、請求項
26に記載の第24の発明とは異なり、割込みレベルごとに
処理を行うマイクロコンピュータが決定するため、割込
み処理マップによる指定が不要になる。また、割込み処
理に対処するためにプログラムを重複して保持する必要
が無くなるので、内蔵メモリが有効に使えるようにな
る。

【０２７８】請求項28に記載の第26の発明では、割込み
処理を実行できるマイクロコンピュータが固定されてお
り、割込み処理のプログラムの一元管理及びボード上の
割込み処理信号の集約や割込みベクタのデコード回路を
集中して配置できる。

【図面の簡単な説明】

【図１】請求項１に記載の本発明の第１の発明に係るマ
イクロコンピュータシステムの実施例の構成を示すブロ
ック図である。

【図２】請求項２に記載の第２の発明に係るマイクロコ
ンピュータの実施例を示すブロック図である。

【図３】請求項２に記載の第２の発明のマイクロコンピ
ュータの動作制御信号の接続例を示すシステムの模式図
である。

【図４】請求項３に記載の第３の発明に係るマイクロコ
ンピュータの実施例を示すブロック図である。

【図５】請求項３に記載の第３の発明のマイクロコンピ
ュータの識別信号の接続例を示すシステムの模式図であ
る。

【図６】請求項４に記載の第４の発明を前述の請求項２
に記載の第２の発明に適用した場合のマイクロコンピュ
ータの実施例を示すブロック図である。

【図７】請求項５に記載の第４の発明を前述の請求項３
に記載の第３の発明に適用した場合のマイクロコンピュ
ータの実施例を示すブロック図である。

【図８】請求項６に記載の第５の発明に係るマイクロコ
ンピュータの実施例を示すブロック図である。

【図９】請求項７に記載の第６の発明に係るマイクロコ
ンピュータの実施例を示すブロック図である。

【図１０】請求項８に記載の第７の発明のマイクロコン
ピュータのプロトコルの手順を示す模式図である。

【図１１】請求項９に記載の第８の発明のマイクロコン
ピュータの更新情報保持手段の実施例を示す模式図であ
る。

【図１２】請求項10に記載の第９の発明を請求項２に記
載の第２の発明に適用した場合のマイクロコンピュータ
の実施例を示すブロック図である。

【図１３】請求項10に記載の第９の発明を請求項２に記
載の第２の発明のマイクロコンピュータに適用した場合
の接続例を示す模式図である。

【図１４】請求項11に記載の第９の発明を請求項３に記
載の第３の発明のマイクロコンピュータに適用した実施
例を示すブロック図である。

【図１５】請求項11に記載の第９の発明を請求項３に記
載の第３の発明のマイクロコンピュータに適用した場合
の接続例を示す模式図である。

【図１６】請求項12に記載の第10の発明のマイクロコン
ピュータの実施例を示すブロック図である。

【図１７】請求項13に記載の第11の発明のマイクロコン
ピュータに備えられているCPU の実施例を示すブロック
図である。

【図１８】請求項14に記載の第12の発明のマイクロコン
ピュータのメモリマップの構成を示す模式図である。

【図１９】請求項14に記載の第12の発明のマイクロコン
ピュータのメモリマップの実施例を示すブロック図であ
る。

【図２０】請求項14に記載の第12の発明のマイクロコン
ピュータのメモリマップの具体例を示す模式図である。

【図２１】請求項15に記載の第13の発明のマイクロコン
ピュータのメモリマップの構成を示す模式図である。

【図２２】請求項15に記載の第13の発明のマイクロコン
ピュータのメモリマップの実施例を示すブロック図であ
る。

【図２３】請求項15に記載の第13の発明のマイクロコン
ピュータのメモリマップの具体例を示す模式図である。

【図２４】請求項16に記載の第14の発明のマイクロコン
ピュータのメモリマップ専用メモリの実施例を示すブロ
ック図である。

【図２５】請求項17に記載の第15の発明のマイクロコン
ピュータのプロトコルの手順を示す模式図である。

【図２６】請求項18に記載の第16の発明を適用した実施
例９に示す請求項２に記載の第２の発明のマイクロコン
ピュータの実施例を示すブロック図である。

【図２７】請求項19に記載の第17の発明を適用した実施
例９に示すマイクロコンピュータの実施例を示すブロッ
ク図である。

【図２８】請求項20に記載の第18の発明のマイクロコン
ピュータの実施例を示すブロック図である。

【図２９】請求項21に記載の第19の発明のマイクロコン
ピュータの実施例を示すブロック図である。

【図３０】請求項22に記載の第20の発明のマイクロコン
ピュータの内蔵メモリでのメモリマップの設定状態を示
す模式図である。

【図３１】請求項22に記載の第20の発明を適用したマイ
クロコンピュータの実施例を示すブロック図である。

【図３２】請求項23に記載の第21の発明のマイクロコン
ピュータのメモリマップの認識パタンの設定状態を示す
模式図である。

【図３３】請求項23に記載の第21の発明を適用したマイ
クロコンピュータの実施例を示すブロック図である。

【図３４】請求項24に記載の第22の発明を適用したマイ
クロコンピュータのブロック図である。

【図３５】請求項25に記載の第23の発明のマイクロコン
ピュータの割込み処理マップの構成を示す模式図であ
る。

【図３６】請求項25に記載の第23の発明の割込み処理マ
ップの実施例を示すブロック図である。

【図３７】請求項25に記載の第23の発明のマイクロコン
ピュータのメモリマップの具体例を示す模式図である。

【図３８】請求項26に記載の第24の発明のマイクロコン
ピュータの割込み処理マップ専用メモリの実施例を示す
ブロック図である。

【図３９】請求項27に記載の第25の発明をマイクロコン
ピュータを適用したシステムにおける接続例を示す模式
図である。

【図４０】請求項28に記載の第26の発明を適用したシス
テムでのマイクロコンピュータの第１の接続例を示す模
式図である。

【図４１】請求項28に記載の第26の発明を適用したシス
テムでのマイクロコンピュータの第２の接続例を示す模
式図である。

【図４２】従来のメモリ内蔵マイクロコンピュータの構
成を示す概略のブロック図である。

【図４３】従来のメモリ内蔵マイクロコンピュータを用
いたマイクロコンピュータシステムの模式図である。

【図４４】コンテキストスイッチのための従来の構成例
を示す模式図である。

【図４５】従来のコンテキストスイッチにおける処理の
流れを示すフローチャートである。

【図４６】従来の一般的なマイクロコンピュータに使用
されている出力バッファの回路図である。

【図４７】図46に示す出力バッファの回路モデルの模式
図である。

【符号の説明】

１ メモリ内蔵マイクロコンピュータ(MCU） ２ 演算ユニット(CPU） ３ 内蔵メモリ ４ 内部バス ５ 周辺機能 ６ バスインタフェイス(I/F) ７ マイクロコンピュータシステム（システム） 100 マイクロコンピュータシステム 3a 内蔵メモリ 3b 内蔵メモリ 102 動作制御信号 103 動作制御部 103a 動作制御部 103b 動作制御部 105 外部端子 106 プログラムカウンタ(PC) 108 制御信号出力端子 109 制御信号入力端子 110 CPU制御信号 111 第３の発明のマイクロコンピュータ 112 外部端子 113 識別番号レジスタ 114 識別番号出力端子 115 識別信号比較回路 116 識別信号 117 第４の発明のマイクロコンピュータ 118 第４の発明のマイクロコンピュータ 119 動作状態レジスタ 120 識別番号レジスタ 121 第５の発明のマイクロコンピュータ 122 動作制御レジスタ 123 第６の発明のマイクロコンピュータ 124 第７の発明の第１マイクロコンピュータの処理 125 第７の発明の第２マイクロコンピュータの処理 126 システムの処理 126a 第１マイクロコンピュータのシステムの処理 126b 第２マイクロコンピュータのシステムの処理 127 スレーブ状態のマイクロコンピュータの起動処理 128 内部情報の転送処理 129 内部情報 130 更新情報レジスタ 131 第９の発明のマイクロコンピュータ 132 更新情報信号 133 内部情報アクセス部 135 第９の発明のマイクロコンピュータ 136 上限アドレスレジスタ 137 PCのメモリアドレス 138 上限アドレス 139 アドレス比較器 140 アクセス終了信号 141 第１１の発明の内部情報アクセス部 142 メモリマップ 143 アドレス範囲 144 識別番号 145 メモリマップベースレジスタ 146 メモリマップサイズレジスタ 147 アドレス比較器 148 アドレスオーバー信号 149 メモリマップ専用メモリ 150a 第１マイクロコンピュータのアドレス比較処理 150b 第２マイクロコンピュータのアドレス比較処理 151 第16の発明のマイクロコンピュータ 152 第17の発明のマイクロコンピュータ 153 メモリマップ認識パタン 154 命令デコーダ 155 識別番号 156 第22の発明のマイクロコンピュータ 157 コンテキストスイッチ機構 158 コンテキストスイッチ専用バス 159 内蔵データメモリ 160 割込み処理レベル 161 識別番号 162 割込み処理マップベースレジスタ 163 割込み処理マップサイズレジスタ 164 割込み処理専用のマイクロコンピュータ 165 CPU への割込み信号 166 割込み処理引き渡し信号 167 割込み処理要求 168 割込み処理マップ専用メモリ 169 第25の発明のシステム、 170 レベル１の割込み要求（IR１） 171 レベル２の割込み要求（TR２） 175 割込み処理専用のマイクロコンピュータ 176 割込み動作制御信号 200 識別番号レジスタ

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成５年１１月１７日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】請求項８

【補正方法】変更

【補正内容】

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】請求項９

【補正方法】変更

【補正内容】

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】請求項１７

【補正方法】変更

【補正内容】

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】０００１

【補正方法】変更

【補正内容】

【０００１】

【産業上の利用分野】本発明は、プログラムやデータを
格納するためのメモリを内蔵した複数個のマイクロコン
ピュータにシステムプログラムを分割して格納させたシ
ステムにおける、マイクロコンピュータの機能と、マイ
クロコンピュータ間での処理の引き渡し方法及び割込み
に対する処理方法を改善したマイクロコンピュータシス
テム及びそれに使用されるマイクロコンピュータに関す
る。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００２５

【補正方法】変更

【補正内容】

【００２５】 Ｖ＝ｉＲ＋（１／Ｃ）∫ｉｄｔ ・・・ (1) ここで、電流と電荷の関係はｉ＝ｄｑ／ｄｔであるか
ら、式(1) は下記式(2)のように表される。 Ｖ＝（ｄｑ／ｄｔ）Ｒ＋ｑ／Ｃ ・・・（２）

【手続補正６】

【補正対象書類名】明細書

【補正対象項目名】０２４６

【補正方法】変更

【補正内容】

【０２４６】以上、請求項１に記載の発明乃至請求項２
８に記載の発明の各実施例について説明したが、各実施
例で参照した図において同一符号は同一または相当部分
を示す。また、説明の便宜上システムの MCUは最小限必
要な数が示されているが、図示以外の任意の複数で実施
することも可能である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中野 直佳 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社北伊丹製作所内

Claims (28)

【特許請求の範囲】
1. 【請求項１】 それぞれが内蔵メモリを有する複数のマ
   イクロコンピュータを備え、唯一のプログラムを実行す
   るマイクロコンピュータシステムにおいて、 前記複数のマイクロコンピュータそれぞれの内蔵メモリ
   には、前記唯一のプログラム及びそれに関連するデータ
   が分割して格納され、 前記複数のマイクロコンピュータは、それらの内のいず
   れか一つが稼働状態に、残りの全てが休止状態にそれぞ
   れなり、前記稼働状態のマイクロコンピュータがその内
   蔵メモリに格納されているプログラム及びデータに従っ
   て処理を行うべくなしてあり、 前記複数のマイクロコンピュータそれぞれは、稼働状態
   である場合に他の休止状態のマイクロコンピュータの内
   の一つを稼働状態に状態遷移させると共に、その後に前
   記唯一のプログラムの処理に関連するデータを引き渡す
   手段を備えたことを特徴とするマイクロコンピュータシ
   ステム。
2. 【請求項２】 リセット時に稼働状態となるか否かを決
   定する第１の制御信号が与えられる外部端子と、 内蔵メモリをアクセスするためのアドレスを発生するプ
   ログラムカウンタのカウント値が前記内蔵メモリの最大
   アドレスに達した時点で第２の制御信号を発生する手段
   と、 発生された前記第２の制御信号を外部へ出力する出力端
   子と、 外部から前記第２の制御信号を入力する入力端子と、 リセット時に前記第１の制御信号が与えられることによ
   り稼働状態に状態遷移し、稼働状態時に前記プログラム
   カウンタのカウント値が前記内蔵メモリの最大アドレス
   に達した時点で前記第２の制御信号を前記出力端子から
   出力し、休止状態時に前記入力端子から前記第２の制御
   信号が入力されると休止状態から稼働状態に状態遷移し
   て唯一のプログラムの処理を引き継ぐ手段とを備えたこ
   とを特徴とする請求項１に記載のマイクロコンピュータ
   システムに使用されるマイクロコンピュータ。
3. 【請求項３】 個々を特定する識別番号及びリセット時
   に稼働状態となるか否かを決定する初期制御信号が与え
   られる外部端子と、 次に稼働状態となるべきマイクロコンピュータの識別番
   号を保持するレジスタと、 内蔵メモリをアクセスするためのプログラムカウンタの
   カウント値が前記内蔵メモリの最大アドレスに達した時
   点で前記レジスタが保持する識別番号を読み出す手段
   と、 前記レジスタから読み出された前記識別番号を外部へ出
   力する出力端子と、 外部から前記識別番号を入力する入力端子と、 リセット時に前記外部端子から与えられた識別番号と前
   記入力端子から入力された識別番号とを比較する比較手
   段と、 リセット時に前記初期制御信号が与えられることにより
   稼働状態に状態遷移し、稼働状態時に前記プログラムカ
   ウンタのカウント値が前記内蔵メモリの最大アドレスに
   達した時点で前記レジスタから読み出された識別番号を
   前記出力端子から出力し、休止状態時に前記比較手段に
   よる比較結果が一致した場合に休止状態から稼働状態に
   状態遷移して唯一のプログラムの処理を引き継ぐ手段と
   を備えたことを特徴とする請求項１に記載のマイクロコ
   ンピュータシステムに使用されるマイクロコンピュー
   タ。
4. 【請求項４】 外部端子から入力された制御信号により
   決定された稼働状態または休止状態のいずれかの動作状
   態を保持するレジスタを備え、 リセット時に、前記レジスタの内容を専用命令により設
   定すべくなしてあることを特徴とする請求項２に記載の
   マイクロコンピュータ。
5. 【請求項５】 外部端子から入力された制御信号により
   決定された稼働状態または休止状態のいずれかの動作状
   態を保持するレジスタと、次に稼働状態となるべきマイ
   クロコンピュータの識別番号を保持するレジスタとを備
   え、 リセット時に、前記両レジスタの内容を専用命令により
   設定すべくなしてあることを特徴とする請求項３に記載
   のマイクロコンピュータ。
6. 【請求項６】 リセット時に稼働状態となるか否かを決
   定する初期制御信号が与えられる外部端子と、 前記外部端子から入力された初期制御信号を保持するレ
   ジスタとを備え、 リセット時に前記初期制御信号が前記レジスタに保持さ
   れることにより稼働状態または休止状態になり、稼働状
   態時に内蔵メモリの所定アドレスに格納されている専用
   命令を外部へ出力し、休止状態時に前記専用命令が外部
   から与えられることにより前記レジスタの内容が書き換
   えられて休止状態から稼働状態に状態遷移して前記マイ
   クロコンピュータシステムの処理を引き継ぐべくなして
   あることを特徴とする請求項１に記載のマイクロコンピ
   ュータシステムに使用されるマイクロコンピュータ。
7. 【請求項７】 動作状態を保持するレジスタと、 前記レジスタの内容を書き換える専用命令とを備え、 リセット時に前記専用命令により前記レジスタに動作状
   態が設定され、 休止状態時に前記専用命令が与えられると前記レジスタ
   の内容が書き換えられることにより休止状態から稼働状
   態に状態遷移して前記マイクロコンピュータシステムの
   処理を引き継ぐべくなしてあることを特徴とする請求項
   １に記載のマイクロコンピュータシステムに使用される
   マイクロコンピュータ。
8. 【請求項８】 他のマイクロコンピュータに対する処理
   の引き継ぎのための内部情報を転送するためのプロトコ
   ルを有し、 稼働状態である場合に、前記プロトコルに専用命令を与
   えることにより、前記処理の引き継ぎと同時に全ての内
   部情報を休止状態のマイクロコンピュータへ転送して複
   写すべくなしてあることを特徴とする請求項２乃至請求
   項７に記載のマイクロコンピュータ。
9. 【請求項９】 他のマイクロコンピュータに対する処理
   の引き継ぎのための内部情報を転送するためのプロトコ
   ルと、内部情報を更新したか否かを示す更新情報を保持
   する保持手段とを有し、 稼働状態である場合に、前記プロトコルに専用命令を与
   えることにより、前記処理の引き継ぎと共に、前記保持
   手段が保持する更新情報を参照することにより更新され
   た内部情報のみを休止状態のマイクロコンピュータへ転
   送して複写すべくなしてあることを特徴とする請求項２
   乃至請求項７に記載のマイクロコンピュータ。
10. 【請求項１０】 内部情報の更新情報を保持する更新情
    報保持手段と、 前記内部情報へのアクセスが発生した際に前記更新情報
    を参照する手段とを備え、 稼働状態のマイクロコンピュータから休止状態のマイク
    ロコンピュータに処理を引き継ぐ際に、新たに稼働状態
    となったマイクロコンピュータの内部情報が更新されて
    該当する前記更新情報保持手段に内部情報が更新された
    ことがセットされるまで、休止状態となったマイクロコ
    ンピュータの該当する内部情報をアクセスすべくなして
    あることを特徴とする請求項２，請求項４，請求項５，
    請求項６及び請求項７に記載のマイクロコンピュータ。
11. 【請求項１１】 内部情報の更新情報を保持する更新情
    報保持手段と、 前記内部情報へのアクセスが発生した際に前記更新情報
    を参照する手段と、 処理を引き渡されたマイクロコンピュータの識別番号を
    保持する識別番号保持手段とを備え、 稼働状態のマイクロコンピュータから休止状態のマイク
    ロコンピュータに処理を引き継ぐ際に、前記識別番号保
    持手段が保持する識別番号のマイクロコンピュータの該
    当する内部情報をアクセスすべくなしてあることを特徴
    とする請求項３に記載のマイクロコンピュータ。
12. 【請求項１２】 内部情報の更新情報を保持する手段
    と、 前記内部情報へのアクセスが発生した際に前記更新情報
    を参照する手段と、 稼働状態となった際に、処理を引き渡して休止状態とな
    ったマイクロコンピュータの内部情報を参照すべきプロ
    グラム範囲を指定するアドレスレジスタとを備え、 稼働状態のマイクロコンピュータから休止状態のマイク
    ロコンピュータに処理を引き継いだ際に、前記処理を引
    き渡されたマイクロコンピュータは前記処理を引き渡し
    たマイクロコンピュータの内部情報を前記アドレスレジ
    スタに設定された前記プログラム範囲内で参照すべくな
    してあることを特徴とする請求項２乃至請求項７に記載
    したマイクロコンピュータ。
13. 【請求項１３】 稼働状態のマイクロコンピュータの内
    部情報が変化する都度、処理が引き渡されるべき休止状
    態にあるマイクロコンピュータの内部情報に専用信号線
    を介して内部状態の変化を複写する手段を有することを
    特徴とする請求項２乃至請求項７に記載のマイクロコン
    ピュータ。
14. 【請求項１４】 稼働状態である場合に、内蔵メモリ上
    にプログラムの処理を行うアドレス範囲及び前記アドレ
    ス範囲を越えた場合にシステム処理を引き継ぐべき休止
    状態のマイクロコンピュータの識別番号を特定するメモ
    リマップと、 前記メモリマップのベースアドレスを保持するメモリマ
    ップベースレジスタと、 前記メモリマップの大きさを指定するメモリマップサイ
    ズレジスタと、 内蔵メモリをアクセスするためのプログラムカウンタの
    カウント値と前記メモリマップに設定されたアドレスと
    を比較する比較手段と、 稼働状態時に、休止状態のマイクロコンピュータに対し
    て動作状態を決定するための識別信号を発生する手段及
    び前記識別信号の出力端子と、 休止状態時に、動作状態のマイクロコンピュータから出
    力される前記識別信号を入力する識別信号入力端子及び
    前記識別信号を受けて休止状態から稼働状態に状態遷移
    する手段とを備え、 前記比較手段による比較の結果、プログラムの処理を引
    き渡す必要がある場合は、前記メモリマップで指定され
    た識別番号の休止状態のマイクロコンピュータを稼働状
    態に状態遷移させてシステム処理を引き渡すべくなして
    あることを特徴とする請求項１に記載のマイクロコンピ
    ュータシステムに使用されるマイクロコンピュータ。
15. 【請求項１５】 内蔵メモリ上にプログラムの処理を行
    うアドレス範囲を指定するメモリマップと、 前記メモリマップのベースアドレスを保持するメモリマ
    ップベースレジスタと、 前記メモリマップの大きさを指定するメモリマップサイ
    ズレジスタと、 プログラムの処理が前記アドレス範囲を越えた場合にシ
    ステム処理を引き継ぐべき休止状態のマイクロコンピュ
    ータを特定する外部端子と、 前記内蔵メモリをアクセスするためのプログラムカウン
    タのカウント値と前記メモリマップに設定されたアドレ
    スとを比較する比較手段と、 稼働状態時に、休止状態のマイクロコンピュータに対し
    て動作状態を決定するための制御信号を発生する手段及
    び前記制御信号の出力端子と、 休止状態時に、稼働状態のマイクロコンピュータから出
    力される前記制御信号を入力する制御信号入力端子及び
    前記制御信号を受けて休止状態から稼働状態に状態遷移
    する手段とを備え、 前記比較手段による比較の結果、プログラムの処理を引
    き渡す必要がある場合は、前記メモリマップで指定され
    た範囲で外部端子により特定された休止状態のマイクロ
    コンピュータを稼働状態に状態遷移させてシステム処理
    を引き渡すべくなしてあることを特徴とする請求項１に
    記載のマイクロコンピュータシステムに使用されるマイ
    クロコンピュータ。
16. 【請求項１６】 プログラムを格納する内蔵メモリとは
    独立したメモリを備え、メモリマップが前記独立したメ
    モリに設定されていることを特徴とする請求項１４及び
    請求項１５に記載のマイクロコンピュータ。
17. 【請求項１７】 稼働状態のマイクロコンピュータから
    休止状態のマイクロコンピュータに処理を引き渡すため
    の内部情報を転送するためのプロトコルを備え、 稼働状態時に、前記プロトコルに専用命令を与えること
    により、前記処理の引き継ぎと同時に全ての内部情報を
    休止状態のマイクロコンピュータに複写すべくなしてあ
    ることを特徴とする請求項１４乃至請求項１６に記載の
    マイクロコンピュータ。
18. 【請求項１８】 稼働状態のマイクロコンピュータから
    休止状態のマイクロコンピュータに処理を引き継ぐため
    の内部情報を転送するためのプロトコルと、 内部情報の更新情報を保持する保持手段とを備え、 稼働状態時に、休止状態のマイクロコンピュータに処理
    を引き継ぐ際に、前記更新情報を保持する保持手段を参
    照することにより、稼働状態のマイクロコンピュータが
    プログラムの処理を実行したことにより更新された内部
    情報のみを休止状態のマイクロコンピュータの内部情報
    に複写すべくなしてあることを特徴とする請求項１４乃
    至請求項１６に記載のマイクロコンピュータ。
19. 【請求項１９】 内部情報の更新情報を保持する更新情
    報保持手段と、 前記内部情報へのアクセスが発生した場合に更新情報を
    参照する手段と、 処理を引き渡されたマイクロコンピュータの識別番号を
    保持する識別番号保持手段とを備え、 稼働状態のマイクロコンピュータから休止状態のマイク
    ロコンピュータに処理を引き継ぐ際に、新たに稼働状態
    となったマイクロコンピュータの内部情報が更新されて
    該当する前記更新情報保持手段に内部情報が更新された
    ことがセットされるまで、前記識別番号保持手段が保持
    する識別番号の休止状態にあるマイクロコンピュータの
    該当する内部情報をアクセスすべくなしてあることを特
    徴とする請求項１４乃至請求項１６に記載のマイクロコ
    ンピュータ。
20. 【請求項２０】 内部情報の更新情報を保持する手段
    と、 前記内部情報へのアクセスが発生した場合に更新情報を
    参照する手段と、 稼働状態となった際に処理を引き渡して休止状態となっ
    たマイクロコンピュータの内部情報を参照するプログラ
    ム範囲を指定するアドレスレジスタと、 前記処理を引き渡したマイクロコンピュータの識別番号
    を保持する識別番号保持手段とを備え、 稼働状態のマイクロコンピュータから休止状態のマイク
    ロコンピュータに処理を引き継いだ際に、前記処理を引
    き渡されたマイクロコンピュータは前記処理を引き渡し
    たマイクロコンピュータの前記識別番号保持手段が保持
    する識別番号の休止状態となったマイクロコンピュータ
    の内部情報を前記プログラム範囲内で参照すべくなして
    あることを特徴とする請求項１４乃至請求項１６に記載
    のマイクロコンピュータ。
21. 【請求項２１】 稼働状態において内部情報の状態変化
    を監視する監視手段と、 内部情報が変化する都度、休止状態にあるマイクロコン
    ピュータに内部情報の状態変化を複写する手段及び状態
    変化を転送するための専用線とを備え、 稼働状態のマイクロコンピュータの前記監視手段により
    監視されている前記内部情報の状態変化を常に前記専用
    線を介して複写すべくなしてあることを特徴とする請求
    項１４乃至請求項１６に記載のマイクロコンピュータ。
22. 【請求項２２】 稼働状態時に、処理を引き渡すべき休
    止状態のマイクロコンピュータの識別番号を保持する識
    別番号保持手段と、 内蔵メモリからの命令読み込みに際してある特定パタン
    を読み込んだ場合にその特定パタンに挟まれた領域を、
    複数のマイクロコンピュータ間で稼働状態のマイクロコ
    ンピュータがプログラム処理を行うアドレス範囲と前記
    アドレス範囲を越えた場合にシステム処理を引き継ぐ休
    止状態のマイクロコンピュータを特定するメモリマップ
    としてデコードする手段と、 前記内蔵メモリをアクセスするためのプログラムカウン
    タのカウント値と前記メモリマップのアドレスとを比較
    する第１の比較手段と、 前記識別番号保持手段に保持された識別番号に基づいて
    稼働状態に遷移させるべき休止状態のマイクロコンピュ
    ータの識別信号を出力する手段及び識別信号出力端子
    と、 休止状態時に、稼働状態のマイクロコンピュータからの
    前記識別信号を入力する識別信号入力端子及び入力した
    識別信号とリセット時にセットされた識別番号を比較す
    る第２の比較手段と、前記第２の比較手段による比較結
    果が一致した場合に休止状態から稼働状態に状態遷移す
    る手段とを備え、 前記第１の比較手段の比較結果により処理を引き渡す必
    要がある場合は、前記メモリマップで指定されたマイク
    ロコンピュータを稼働状態に状態遷移させてシステム処
    理を引き継ぐべくなしてあることを特徴とする請求項１
    に記載のマイクロコンピュータシステムに使用されるマ
    イクロコンピュータ。
23. 【請求項２３】 内蔵メモリからの命令読み込みに際し
    てある特定パタンを読み込んだ場合にその特定パタンの
    後続行を以降の処理を行うべきマイクロコンピュータの
    識別番号として特定するデコード手段と、 稼働状態時に、前記識別番号を示す識別信号を発生する
    手段及び前記識別信号の出力端子と、 休止状態時に、稼働状態のマイクロコンピュータから出
    力される前記制御信号を入力する識別信号入力端子及び
    前記制御信号を受けて休止状態から稼働状態に状態遷移
    する手段とを備え、 前記デコード手段が前記特定パタンをデコードすること
    により、前記特定された識別番号と一致する識別番号を
    有する休止状態のマイクロコンピュータの前記動作状態
    を稼働状態に状態遷移させてシステム処理を引き継ぐべ
    くなしてあることを特徴とする請求項１に記載のマイク
    ロコンピュータシステムに使用されるマイクロコンピュ
    ータ。
24. 【請求項２４】 内部情報退避命令により動作して複数
    のマイクロコンピュータ間で内部情報を退避させるプロ
    トコルを備え、 前記プロトコルにより稼働状態のマイクロコンピュータ
    の内部情報を一時的に退避する場合、任意の休止状態の
    マイクロコンピュータの内蔵メモリに内部情報を退避す
    べくなしてあることを特徴とする請求項１に記載のマイ
    クロコンピュータシステムに使用されるマイクロコンピ
    ュータ。
25. 【請求項２５】 内蔵メモリ上に設定され、割込み処理
    を実行するマイクロコンピュータを割込みレベルに対応
    して指定した割込み処理マップと、 前記割込み処理マップのベースアドレスを保持する割込
    み処理マップベースレジスタと、 前記割込み処理マップの大きさを指定する割込み処理マ
    ップサイズレジスタと、 割込み要求が発生した場合にその割込みレベルを前記割
    込み処理マップと照会する照会手段とを備え、 稼働状態のマイクロコンピュータに割込み要求が行われ
    た場合に、前記照会手段により稼働状態のマイクロコン
    ピュータの内蔵プログラムでは割込みに対する処理がで
    きないと判断された場合、実行中の命令終了後に、前記
    割込み処理マップに従って割込み処理が可能な休止状態
    のマイクロコンピュータに割込み処理を引き渡すべくな
    してあることを特徴とする請求項１に記載のマイクロコ
    ンピュータシステムに使用されるマイクロコンピュー
    タ。
26. 【請求項２６】 プログラムを格納する内蔵メモリとは
    独立したメモリを有し、前記独立したメモリに割込み処
    理マップが設定されていることを特徴とする請求項２５
    に記載のマイクロコンピュータ。
27. 【請求項２７】 それぞれに異なる優先レベルが予め設
    定されており、 稼働状態のマイクロコンピュータに該当する優先レベル
    の割込み要求が発生した場合はそのまま割込み処理を行
    い、休止状態のマイクロコンピュータに該当する優先レ
    ベルの割込み要求が発生した場合は稼働状態のマイクロ
    コンピュータを休止状態に状態遷移させると共に、発生
    した割込み要求の優先レベルに該当するマイクロコンピ
    ュータが稼働状態となって割込み処理を行うべくなして
    あることを特徴とする請求項１に記載のマイクロコンピ
    ュータシステムに使用されるマイクロコンピュータ。
28. 【請求項２８】 割込み処理が実行可能か否かが予め固
    定的に設定されており、稼働状態時に割込み要求が発生
    した場合、実行中の命令終了後に前記割込み処理を実行
    可能なマイクロコンピュータを休止状態から稼働状態に
    状態遷移させて割込み処理を引き渡すべくなしてあるこ
    とを特徴とする請求項１に記載のマイクロコンピュータ
    システムに使用されるマイクロコンピュータ。