CN101452262B - 一种基于计数器的输出扩展方法、装置及其应用系统 - Google Patents
一种基于计数器的输出扩展方法、装置及其应用系统 Download PDFInfo
- Publication number
- CN101452262B CN101452262B CN2008102415598A CN200810241559A CN101452262B CN 101452262 B CN101452262 B CN 101452262B CN 2008102415598 A CN2008102415598 A CN 2008102415598A CN 200810241559 A CN200810241559 A CN 200810241559A CN 101452262 B CN101452262 B CN 101452262B
- Authority
- CN
- China
- Prior art keywords
- output
- counter
- output control
- control line
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
本发明公开了一种基于计数器的输出扩展方法、装置及其应用系统。该输出扩展装置由控制器的3根I/O输出控制线、计数器和锁存器依次相连组成，3根I/O输出控制线分别与计数器的清零端、输入端和锁存器的使能端相连。以该输出扩展装置为基础，控制器根据预设控制信息，控制计数器清零、计数器脉冲给定、锁存器使能，最终实现任意多路输出控制的扩展。本发明使用I/O输出控制线取代地址线，保护了脆弱的控制系统，提高了嵌入式系统的可靠性。本发明通过控制器、计数器、锁存器的级联，实现任意多路输出控制的扩展，突破了高端、低端控制器对外接口有限的设计瓶颈。
Description
技术领域
本发明涉及嵌入式自动控制领域中的输出控制实现，具体的说，涉及一种基于计数器的输出扩展方法、装置及其应用系统。
背景技术
随着计算机技术尤其是嵌入式控制器的发展，其应用已渗透到各行各业。以单片机、嵌入式处理器、数字信号处理器(Digital Signal Processing，简称DSP)为核心的嵌入式控制系统，以其功能齐全、智能化程度高、高实时性、高可靠性、低功耗、体积小、重量轻、通用性和可扩展性好、适应面广等诸多优点在工业控制、消费电子、医疗器械、通讯设备、智能监控等领域得到了广泛的应用。技术实现上，测试和控制是嵌入式控制系统需要重点解决的技术问题。
嵌入式系统的应用中，由于控制器的资源有限，加之嵌入式系统的功能越来越庞大，往往需要将控制器的总线引出实现存储器、外设的扩展。数据总线、地址总线的引出，使得控制器系统特别容易受到干扰。传统的输出控制电路采用“地址线译码”的方式将地址线引出用作输出电路扩展，增加了系统可靠性设计的难度；同时，地址线引出需要额外设计硬件防护电路，地址线引出引起的信号失真需要额外设计整形电路，提高了系统实现的成本。
嵌入式控制技术的发展、数据信息的不断膨胀、需求的多样化，使得嵌入式系统的功能日趋复杂，对存贮空间的需求日益增大。传统的输出控制电路采用“地址线译码”的方式实现几个、几十个输出控制电路的控制，必然会浪费珍贵的地址线资源；以MCS-51单片机为例：MCS-51单片机有16位地址线，最大寻址64KB的RAM空间，如果使用部分地址译码用作输出控制，必然造成地址空间的不连续分配，浪费有限的地址空间资源。
在一些低端的嵌入式系统设计中，设计人员通常采用低端的控制器，这些控制器通常只有有限的几根地址线资源，并且不提供对外的设计接口。在一些高端的嵌入式系统设计中，设计人员通常优先选用集成度高的片上系统。片上系统通常对外不提供地址线、数据线的设计接口，只提供UART(Universal Asynchronous Receiver/Transmitter通用异步收发器)、A/D(模/数变换器)、D/A(数/模变换器)、USB(Universal Serial Bus通用串行总线)、I2C(Inter-Integrated Circuit内置集成电路)、I/O接口(Input/Output port)，这种情况下，传统的“地址线译码”输出控制则无法实现。
发明内容
本发明所要解决的技术问题在于提供一种基于计数器的输出扩展方法、装置及其应用系统，可以对控制器的输出进行扩展，实现任意多路输出控制的扩展。
为了解决上述技术问题，本发明提供了一种基于计数器的输出扩展装置，包括控制器、计数器和锁存器；所述控制器包括第一I/O输出控制线、第二I/O输出控制线和第三I/O输出控制线，所述第一I/O输出控制线连接所述计数器的清零端，所述第二I/O输出控制线连接所述计数器的信号输入端，所述第三I/O输出控制线连接所述锁存器的使能端；所述计数器的输出端与所述锁存器的输入端相连；所述控制器用于根据预设控制信息，计算需要计数的脉冲总数并输出到计数器，所述计数器用于在所述控制器控制下进行清零及计数，生成输出控制信号；所述锁存器用于在所述控制器控制下对输出控制信号进行锁存输出。
进一步的，所述第一I/O输出控制线、第二I/O输出控制线和第三I/O输出控制线的输出信号是电平信号。
所述控制器是嵌入式控制器。
本发明提供了一种应用系统，包括基于计数器的输出扩展装置，所述输出扩展装置包括控制器、计数器和锁存器；所述控制器包括第一I/O输出控制线、第二I/O输出控制线和第三I/O输出控制线，所述第一I/O输出控制线连接所述计数器的清零端，所述第二I/O输出控制线连接所述计数器的信号输入端，所述第三I/O输出控制线连接所述锁存器的使能端；所述计数器的输出端与所述锁存器的输入端相连；所述控制器用于根据预设控制信息，计算需要计数的脉冲总数并输出到计数器，所述计数器用于在所述控制器控制下进行清零及计数，生成输出控制信号；所述锁存器用于在所述控制器控制下对输出控制信号进行锁存输出。
进一步的，所述第一I/O输出控制线、第二I/O输出控制线和第三I/O输出控制线的输出信号是电平信号。
所述控制器是嵌入式控制器。
本发明提供了一种基于计数器的输出扩展方法，包括以下步骤：
控制器通过第一I/O输出控制线控制计数器清零；
控制器根据预设控制信息，计算需要所述计数器计数的脉冲总数，并通过第二I/O输出控制线向计数器输出脉冲；
控制器通过第三I/O输出控制线控制锁存器输出。
进一步的，所述第一I/O输出控制线、第二I/O输出控制线和第三I/O输出控制线是通过电平信号分别进行计数器清零、计数器脉冲给定和锁存器输出控制。
本发明使用I/O输出控制线取代地址线，保护了脆弱的控制系统，提高了嵌入式系统的可靠性，同时降低了系统实现的硬件成本。与传统的“地址线译码”输出控制相比，本发明通过控制器、计数器、锁存器的级联，实现任意多路输出控制的扩展，突破了高端、低端控制器对外接口有限的设计瓶颈。本发明将锁存器用作控制信号输出，加强了输出控制信号的抗干扰能力，提高了输出信号的稳定性。
附图说明
图1是本发明具体实施方式基于计数器的输出扩展方法示意图；
图2是本发明具体实施方式基于计数器的输出扩展装置示意图；
图3是本发明具体实施方式基于计数器的输出控制电路原理图；
图4是本发明具体实施方式的计数器清零流程图；
图5是本发明具体实施方式的计数器信号给定流程图；
图6是本发明具体实施方式的输出控制信号锁存流程图；
图7是本发明具体实施方式的输出扩展的仿真输出结果；
图8是本发明具体实施方式的输出扩展实现详细流程图。
具体实施方式
下面对照附图并结合具体实施方式对本发明进行进一步详细说明。
图1是本发明具体实施方式基于计数器的输出扩展方法示意图，计数器清零、脉冲给定、锁存器使能顺序执行。
图2是本发明具体实施方式基于计数器的输出扩展装置的示意图。
该输出扩展装置由控制器、计数器、锁存器顺次连接构成。控制器包括3根I/O输出控制线，分别为A(第一I/O输出控制线)、B(第二I/O输出控制线)、C(第三I/O输出控制线)。第一I/O输出控制线A与所述计数器的清零端相连，第二I/O输出控制线B与所述计数器的信号输入端相连，第三I/O输出控制线C与所述锁存器的使能端相连。计数器的输出端与锁存器的输入端相连，锁存器将计数器输出的信号输出并隔离，最终实现N路控制输出。
该输出扩展装置实现N路输出扩展的方法如下：
首先，控制器通过I/O输出控制线A的电平信号变化控制计数器清零。
其次，根据预设控制信息，控制器计算需要计数器计数的脉冲总数PLUS_NUM。
再次，控制器通过I/O输出控制线B的电平信号变化，模拟往计数器的信号输入端输入PLUS_NUM个脉冲。计数器根据输出的脉冲信号计数，并生成输出控制信号。
最后，控制器通过I/O输出控制线C的电平信号变化控制锁存器，将计数器的输出控制信号通过锁存器输出并隔离，最终实现所需的N路控制输出。锁存后的输出控制信号在I/O输出控制线C的下一个控制周期到来之前不再变化。
该方法由控制器的3根I/O输出控制线、计数器、锁存器共同组成的基于计数器的输出扩展控制电路为基础，在软件的配合下最终实现输出扩展。3根I/O输出控制线的输出信号是电平信号。与传统的“地址线译码”输出控制电路相比，该方法突破了高端、低端控制器对外接口有限的设计瓶颈。该方法输出扩展方式灵活，通过控制器、计数器、锁存器的级联，可以实现任意多路输出控制的扩展，具有传统的“地址线译码”输出控制电路不可比拟的优势。
图3是本发明具体实施方式基于计数器的输出控制电路原理图。用作计数器的芯片的型号是CD4024A，用作锁存器的芯片的型号是74AC573。控制器、计数器、锁存器顺次连接组成了基于计数器的输出控制电路。控制器包括3根I/O输出控制线，第一I/O输出控制线与计数器的清零端(图3所示的计数器的RESET端)相连、第二I/O输出控制线与计数器的信号输入端(图3所示的计数器的INPUT端)相连、第三I/O输出控制线与锁存器的使能端(图3所示的锁存器的LE端)相连；计数器的输出端与锁存器的输入端相连，搭建了一个有7路输出控制的输出扩展装置。图3所示的DSTM2、DSTM3、DSTM4分别为控制端的网络编号，对应控制器I/O控制端口。其中，DSTM2用作计数器信号输入，对应第二I/O输出控制线；DSTM3用作锁存器控制，对应第三I/O输出控制线；DSTM4用作控制计数器清零，对应第一I/O输出控制线。这里所述的控制端的网络编号DSTM2、DSTM3、DSTM4、用作计数器芯片的型号CD4024A、用作锁存器芯片的型号74AC573包括但不局限于本发明具体实施方式中所提供的，也可以有其他不同的变换。控制器包括但不限于嵌入式控制器。
本发明具体实施方式中的输出扩展装置可具体用在一些应用系统中，这些应用系统包括但不局限于智能机器人、智能监控系统、通讯设备等。
本发明具体实施方式中3根I/O输出控制线输出的信号是电平信号，这些信号以简单的电平变化控制计数器清零、计数器脉冲给定、输出锁存控制。计数器实现计数功能，对第二I/O输出控制线模拟输出的脉冲进行计数。而且计数器将第二I/O输出控制线模拟输出的脉冲信号从“串行信号”转变为“并行信号”，有效提高了输出控制系统的可靠性。锁存器用作控制信号输出，加强了输出控制信号的抗干扰能力，提高了输出信号的稳定性；除此之外，输出信号经锁存器输出，有效利用了锁存器的驱动能力，解决了控制器驱动能力弱的问题。
图4是本发明具体实施方式控制计数器清零流程图。“0”和“1”分别代表输出控制端输出信号对参考地信号的电平：“0”代表低电平，“1”代表高电平。P1.1、P1.2、P1.3为控制器的I/O端口。表一列出了控制器的I/O端口与图2中控制器I/O端口网络编号的对应关系。
第一I/O输出控制线一端与控制器I/O端口P1.1相连，另一端与计数器的RESET端相连。控制器通过P1.1模拟给出一个复位脉冲，使计数器可靠清零。当控制器I/O端口P1.1输出一个高电平，即P1.1＝1，计数器RESET置1即清零；接着控制器I/O端口P1.1输出一个低电平，即P1.1＝0，计数器RESET置0即计数状态，直至结束。
表一P1.1、P1.2、P1.3与DSTM2、DSTM3、DSTM4的对应关系
| I/O输出控制线 | 图2中的网络编号 | 控制器I/O端口 |
| 第一控制线 | DSTM4 | P1.1 |
| 第二控制线 | DSTM2 | P1.2 |
| 第三控制线 | DSTM3 | P1.3 |
根据预设控制信息，控制器计算计数器输入端的脉冲总数PLUS_NUM。例如在某一时刻，需要嵌入式应用系统的输出控制端Q6至Q0输出如表二所示的控制信息。Q6至Q0为锁存器的7位输出端子，分别对应嵌入式控制系统的7路控制电路，Q6至Q0对应的二进制信息为0x0010100，对应十进制数为20。
表二控制端的输出信息
| 引脚 | Q6 | Q5 | Q4 | Q3 | Q2 | Q1 | Q0 |
| 输出 | 0 | 0 | 1 | 0 | 1 | 0 | 0 |
图5是本发明具体实施方式计数器信号给定流程图。执行输出调度模块进行计数器脉冲给定，控制器通过P1.2模拟输出脉冲。第二I/O输出控制线一端与控制器I/O端口P1.2相连，另一端与计数器的INPUT端相连。这部分的工作流程是：
a1.控制器I/O端口P1.2输出一个低电平，即P1.2＝0，计数器INPUT清零；
a2.脉冲计数器开始计数，输入脉冲数i为零，即i＝0；
a3.把输入脉冲数i与计算所需脉冲总数PLUS_NUM相比较，如果i＜PLUS_NUM，执行步骤a4；如果i＞PLUS_NUM，执行步骤a9；
a4.延时过程；
a5.P1.2＝1，INPUT输入高电平；
a6.延时过程；
a7.P1.2＝0，INPUT输入低电平；
a8.i＝i+1，并执行步骤a3；
a9.结束。
图6是本发明具体实施方式输出控制信号锁存流程图。第三I/O输出控制线一端与控制器I/O端口P1.3相连，另一端与锁存器的LE端相连。控制器I/O端口P1.3输出一个高电平，即P1.3＝1，计数器输出信号通过锁存器锁存后输出，锁存后的输出控制信号在第三控制线的下一个控制周期到来之前保持不变。
顺序执行上述操作步骤，如果DSTM2端模拟给定20个脉冲，计数器CD4024A的Q7至Q1端对应输出为：0010100；经锁存器74AC573输出使能后，74AC573的Q7至Q0对应输出为：00010100。图7是本发明具体实施方式中根据以上条件输出扩展Pspice(Simulation Program withIntegrated Circuit Emphasis，集成电路设计程序)仿真输出的结果。可以看出：DSTM2输出20个脉冲后，CD4024A中Q7至Q1端对应输出为0010100；当LE脉冲下降沿后74AC573锁存输出Q7至Q0对应输出为00010100。
本发明具体实施方式巧妙使用3根I/O输出控制线取代了传统方法中的译码电路，降低了系统实现的硬件成本。而且，使用I/O输出控制线取代地址线，保护了脆弱的控制器系统，提供了嵌入式系统的可靠性。本发明具体实施方式将锁存器用于控制信号输出，加强了输出控制信号的抗干扰能力，提高了输出信号的稳定性；把锁存器用作控制信号输出，有效利用了锁存器的驱动能力，解决了控制器芯片驱动能力弱的问题。
本发明具体实施方式的实施过程是硬件在软件的配合下实现整个控制信号输出的。图8是本发明具体实施方式输出扩展实现的详细流程图，即将控制计数器清零、计数器脉冲给定、输出控制信号锁存三部分的流程合并为一个完整的控制信号输出过程流程。
以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施方式只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (8)
1.一种基于计数器的输出扩展装置，其特征在于：包括控制器、计数器和锁存器；所述控制器包括第一I/O输出控制线、第二I/O输出控制线和第三I/O输出控制线，所述第一I/O输出控制线连接所述计数器的清零端，所述第二I/O输出控制线连接所述计数器的信号输入端，所述第三I/O输出控制线连接所述锁存器的使能端；所述计数器的输出端与所述锁存器的输入端相连；所述控制器用于根据预设控制信息，计算需要计数的脉冲总数并输出到计数器，所述计数器用于在所述控制器控制下下进行清零及计数，生成输出控制信号；所述锁存器用于在所述控制器控制下对输出控制信号进行锁存输出。
2.根据权利要求1所述的输出扩展装置，其特征在于：所述第一I/O输出控制线、第二I/O输出控制线和第三I/O输出控制线的输出信号是电平信号。
3.根据权利要求1所述的输出扩展装置，其特征在于：所述控制器是嵌入式控制器。
4.一种应用系统，其特征在于：包括基于计数器的输出扩展装置，所述输出扩展装置包括控制器、计数器和锁存器；所述控制器包括第一I/O输出控制线、第二I/O输出控制线和第三I/O输出控制线，所述第一I/O输出控制线连接所述计数器的清零端，所述第二I/O输出控制线连接所述计数器的信号输入端，所述第三I/O输出控制线连接所述锁存器的使能端；所述计数器的输出端与所述锁存器的输入端相连；所述控制器用于根据预设控制信息，计算需要计数的脉冲总数并输出到计数器，所述计数器用于在所述控制器控制下进行清零及计数，生成输出控制信号；所述锁存器用于在所述控制器控制下对输出控制信号进行锁存输出。
5.根据权利要求4所述的应用系统，其特征在于：所述第一I/O输出控制线、第二I/O输出控制线和第三I/O输出控制线的输出信号是电平信号。
6.根据权利要求4所述的应用系统，其特征在于：所述控制器是嵌入式控制器。
7.一种基于计数器的输出扩展方法，其特征在于：包括以下步骤：
控制器通过第一I/O输出控制线控制计数器清零；
控制器根据预设控制信息，计算需要所述计数器计数的脉冲总数，并通过第二I/O输出控制线向计数器输出脉冲；
控制器通过第三I/O输出控制线控制锁存器输出。
8.根据权利要求7所述的输出扩展方法，其特征在于：所述第一I/O输出控制线、第二I/O输出控制线和第三I/O输出控制线是通过电平信号分别进行计数器清零、计数器脉冲给定和锁存器输出控制。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102415598A CN101452262B (zh) | 2008-12-24 | 2008-12-24 | 一种基于计数器的输出扩展方法、装置及其应用系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102415598A CN101452262B (zh) | 2008-12-24 | 2008-12-24 | 一种基于计数器的输出扩展方法、装置及其应用系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101452262A CN101452262A (zh) | 2009-06-10 |
| CN101452262B true CN101452262B (zh) | 2011-07-13 |
Family
ID=40734544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008102415598A Active CN101452262B (zh) | 2008-12-24 | 2008-12-24 | 一种基于计数器的输出扩展方法、装置及其应用系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101452262B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106354678B (zh) * | 2016-08-25 | 2023-08-18 | 黄骅市交大思诺科技有限公司 | 测试工装的数字输入输出口扩容装置和方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940009821B1 (ko) * | 1990-08-31 | 1994-10-17 | 금성정보통신주식회사 | 마이크로 프로세서의 입출력 기능을 이용한 어드레스 확장회로 |
| US5940432A (en) * | 1995-08-11 | 1999-08-17 | Kabushiki Kaisha Toshiba | Spread spectrum radiocommunication device utilizing rake reception scheme |
| US6343353B1 (en) * | 1998-06-29 | 2002-01-29 | Hyundai Electronics Industries Co., Ltd. | Micro-controller unit for accessing external memory using microcode |
| CN1731369A (zh) * | 2004-08-05 | 2006-02-08 | 中兴通讯股份有限公司 | 扩展存贮空间的装置和随机访问方法 |
| CN101071624A (zh) * | 2006-05-11 | 2007-11-14 | 上海集通数码科技有限责任公司 | 一种带扩展输入/输出接口的存储器芯片 |
| CN101078763A (zh) * | 2007-04-25 | 2007-11-28 | 北京网新易尚科技有限公司 | 在ip网络中依靠卫星定位系统校准时钟频率的方法及设备 |
-
2008
- 2008-12-24 CN CN2008102415598A patent/CN101452262B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940009821B1 (ko) * | 1990-08-31 | 1994-10-17 | 금성정보통신주식회사 | 마이크로 프로세서의 입출력 기능을 이용한 어드레스 확장회로 |
| US5940432A (en) * | 1995-08-11 | 1999-08-17 | Kabushiki Kaisha Toshiba | Spread spectrum radiocommunication device utilizing rake reception scheme |
| US6343353B1 (en) * | 1998-06-29 | 2002-01-29 | Hyundai Electronics Industries Co., Ltd. | Micro-controller unit for accessing external memory using microcode |
| CN1731369A (zh) * | 2004-08-05 | 2006-02-08 | 中兴通讯股份有限公司 | 扩展存贮空间的装置和随机访问方法 |
| CN101071624A (zh) * | 2006-05-11 | 2007-11-14 | 上海集通数码科技有限责任公司 | 一种带扩展输入/输出接口的存储器芯片 |
| CN101078763A (zh) * | 2007-04-25 | 2007-11-28 | 北京网新易尚科技有限公司 | 在ip网络中依靠卫星定位系统校准时钟频率的方法及设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101452262A (zh) | 2009-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104065545B (zh) | 基于Modbus协议的RS485总线通讯方法及基于该通讯方法的电力电子系统 | |
| CN103631360B (zh) | 一种支持睡眠模式的芯片及方法 | |
| CN105357070A (zh) | 一种基于fpga的arinc818总线分析与测试装置 | |
| CN104714907B (zh) | 一种pci总线转换为isa和apb总线设计方法 | |
| CN103870421A (zh) | 一种基于fpga的串行接口和pwm组合应用ip核 | |
| CN109656856A (zh) | 利用fpga实现非复用总线与复用总线互联装置及方法 | |
| CN101452262B (zh) | 一种基于计数器的输出扩展方法、装置及其应用系统 | |
| CN109857190A (zh) | 一种时钟信号处理方法、装置、设备及可读存储介质 | |
| CN103631314A (zh) | 去除电平信号中毛刺的方法 | |
| CN202904427U (zh) | 多功能模式的时钟树生成电路 | |
| CN205139636U (zh) | 一种微控制器及其定时计数器 | |
| CN103559159A (zh) | 一种信息处理方法以及电子设备 | |
| CN107797956A (zh) | 双沿触发环形缓冲器及通信系统 | |
| CN209448731U (zh) | 一种串行置数的同步置数计数器 | |
| CN203104406U (zh) | 一种异步计数器 | |
| Kong et al. | Design and Implementation of UART Based on Verilog HDL | |
| CN202145308U (zh) | 抗恶劣环境计算机的多主模块管理接口模块 | |
| CN101710271B (zh) | 一种混合数制加法器 | |
| CN203457135U (zh) | 格雷码计数器装置 | |
| CN100365639C (zh) | 先进先出仿真单元及逻辑验证仿真系统 | |
| CN204650202U (zh) | 一种利用cpld实现端口扩展的单片机控制系统 | |
| CN206711064U (zh) | 一种触摸式通信装置 | |
| CN203561978U (zh) | 具有改进结构的数据采集器 | |
| CN210233039U (zh) | 一种网络传输的工业机器人示教系统 | |
| CN203376748U (zh) | 单总线接收逻辑结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |