CN109857190A - 一种时钟信号处理方法、装置、设备及可读存储介质 - Google Patents

Abstract

本发明公开了一种时钟信号处理方法，该方法包括以下步骤：获取第一时钟产生的第一时钟信号，以及第二时钟产生的第二时钟信号；利用逻辑电路对第一时钟信号和第二时钟信号进行逻辑组合，获得组合时钟信号；向目标外设提供组合时钟信号，以便目标外设利用组合时钟信号进行工作。该方法可仅增加相对于独立时钟结构更为简单的逻辑电路的情况下，便可通过对已有的时钟信号进行逻辑组合，得到新的组合时钟信号，相较于通过增加独立时钟的个数的方式，可有效减少独立时钟的数量，降低系统结构的复杂度。本发明还公开了一种时钟信号处理装置、系统、设备及可读存储介质，具有相应的技术效果。

Description

一种时钟信号处理方法、装置、设备及可读存储介质

技术领域

本发明涉及通信技术领域，特别是涉及一种时钟信号处理方法、装置、系统、设备及可读存储介质。

背景技术

目前，对服务器系统速度要求越来越高的趋势，即对信号处理速度的要求也越来越高。而信号处理离不开基频信号，目前计算机系统，特别是服务器系统内皆配置有基频时钟结构。

通过额外的基频时钟(即独立时钟)产生芯片加在系统中可以提供更多的基频时钟频率选择，同时也不一定要通过系统主时钟来提供时钟信号，节省了服务器系统上的接口与线缆量，让基频时钟的架构具有更多变化。通常一个外设接口与一个时钟相连接，即一个外设接口所能提供的基频信号即仅为与之相连接的时钟所产生的时钟信号。各个外设接口间因连接的时钟所能提供的时钟信号的不同，也对插接的外设有一定的限定和要求，若向外设提供的信号频率不匹配，往往会出现外设无法正常工作，甚至会出现外设损坏的情况。然而，随着外设的种类、功能的日益反复，一旦新产生一种新需求的外设，则需相应地添加与之匹配的独立时钟，使得系统结构越来越复杂，不利于管理和控制。

综上所述，如何有效地提供更多种频率的时钟信号等问题，是目前本领域技术人员急需解决的技术问题。

发明内容

本发明的目的是提供一种时钟信号处理方法、装置、系统、设备及可读存储介质，通过利用逻辑电路的方式，向外提供更多种频率的时钟信号。

为解决上述技术问题，本发明提供如下技术方案：

一种时钟信号处理方法，包括：

获取第一时钟产生的第一时钟信号，以及第二时钟产生的第二时钟信号；

利用逻辑电路对所述第一时钟信号和所述第二时钟信号进行逻辑组合，获得组合时钟信号；

向目标外设提供所述组合时钟信号，以便所述目标外设利用所述组合时钟信号进行工作。

优选地，在所述逻辑电路为与电路时，所述利用逻辑电路对所述第一时钟信号和所述第二时钟信号进行逻辑组合，获得组合时钟信号，包括：

将所述第一时钟信号和所述第二时钟信号作为输入信号，利用所述与电路进行组合，将所述与电路的输出信号作为所述组合时钟信号。

优选地，在所述逻辑电路为或电路时，所述利用逻辑电路对所述第一时钟信号和所述第二时钟信号进行逻辑组合，获得组合时钟信号，包括：

将所述第一时钟信号和所述第二时钟信号作为输入信号，利用所述或电路进行组合，将所述或电路的输出信号作为所述组合时钟信号。

优选地，所述利用逻辑电路对所述第一时钟信号和所述第二时钟信号进行逻辑组合，获得组合时钟信号，包括：

利用具有与电路、或电路和非电路中的至少两种电路，对所述第一时钟信号和所述第二时钟信号进行逻辑组合，获得组合时钟信号。

优选地，所述向目标外设提供所述组合时钟信号，包括：

利用外设接口向所述目标外设提供所述组合时钟信号。

一种时钟信号处理装置，包括：

原始时钟信号获取模块，用于获取第一时钟产生的第一时钟信号，以及第二时钟产生的第二时钟信号；

基频信号组合模块，用于利用逻辑电路对所述第一时钟信号和所述第二时钟信号进行逻辑组合，获得组合时钟信号；

组合时钟信号提供模块，用于向目标外设提供所述组合时钟信号，以便所述目标外设利用所述组合时钟信号进行工作。

一种时钟信号处理系统，包括：

第一时钟、第二时钟、外设接口、逻辑电路、目标外设和CPU；其中，所述第一时钟与所述第二时钟的输出端与所述逻辑电路的输入端相连接，所述逻辑电路的输出端与所述外设接口相连接，所述目标外设通过插接于所述外设接口。

优选地，所述外设接口为PCIe Slot，相应地所述目标外设为PCIe设备。

一种时钟信号处理设备，包括：

存储器，用于存储计算机程序；

处理器，用于执行所述计算机程序时实现上述时钟信号处理方法的步骤。

一种可读存储介质，所述可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现上述时钟信号处理方法的步骤。

应用本发明实施例所提供的方法，获取第一时钟产生的第一时钟信号，以及第二时钟产生的第二时钟信号；利用逻辑电路对第一时钟信号和第二时钟信号进行逻辑组合，获得组合时钟信号；向目标外设提供组合时钟信号，以便目标外设利用组合时钟信号进行工作。

逻辑电路是一种离散信号的传递和处理，以二进制为原理，可实现数字信号逻辑运算和操作的电路。利用逻辑电路对第一时钟产生的第一时钟信号和第二时钟产生的第二时钟信号进行逻辑组合，便可获得区别于第一时钟信号和第二时钟信号的一种新的组合时钟信号。得到该组合时钟信号之后，便可将该组合时钟信号提供给目标外设，以便目标外设利用组合时钟信号进行工作。在仅增加相对于独立时钟结构更为简单的逻辑电路的情况下，便可通过对已有的时钟信号进行逻辑组合，得到新的组合时钟信号，相较于通过增加独立时钟的个数的方式，该方法可有效减少独立时钟的数量，降低系统结构的复杂度。

另外，逻辑电路结构简单，相对于独立时钟更为低廉，还可进一步降低系统的生产、维护成本。

相应地，本发明实施例还提供了与上述时钟信号处理方法相对应的时钟信号处理装置、系统、设备和可读存储介质，具有上述技术效果，在此不再赘述。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为服务器基频时钟含独立时钟时的基本架构示意图；

图2为本发明实施例中一种时钟信号处理方法的实施流程图；

图3为本发明实施例中一种时钟信号处理装置的结构示意图；

图4为本发明实施例中一种时钟信号处理系统的结构示意图；

图5为本发明实施例中一种时钟信号处理设备的结构示意图；

图6为本发明实施例中一种时钟信号处理设备的具体结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的核心是提供一种时钟信号处理方法。该方法可利用逻辑电路对已有的时钟信号进行逻辑组合，获得区域于已有时钟信号的组合时钟信号，以满足目标外设的时钟信号的需求。而在现有技术中，请参考图1，图1为服务器基频时钟含独立时钟时的基本架构示意图，其中，PCIe Slot1(PCIe总线标准的插槽)与独立时钟相连接，该PCIe插槽则只能与在clock1下能够正常工作的外设相连接；同理，PCIe Slot2与系统主时钟相连接，则该PCIe插槽只能与在clock2下能够正常工作的外设相连接。可见，若出现一种时钟信号需求在已有的系统主时钟和独立时钟无法满足的情况下，便需再次引入新的独立时钟，以满足该需求。与现有技术相较而言，本发明实施例所提供的方法可通过利用逻辑电路的逻辑组合能力，增强已有时钟的应用范围，能够有效降低系统结构复杂度。

本发明的另一核心是提供一种与上述时钟信号处理方法相对应的时钟信号处理的装置、系统、设备和可读存储介质。

实施例一：

请参考图2，图2为本发明实施例中一种时钟信号处理方法的流程图，该方法包括以下步骤：

S101、获取第一时钟产生的第一时钟信号，以及第二时钟产生的第二时钟信号。

需要说明的是，在本发明实施例中所描述的第一和第二仅用于区别冠以第一和第二的事务非同一个事务或表示其所对应的对象，而并非指存在先后、或主次关系。例如，本文中的第一时钟和第二时钟中的第一和第二，仅用于表示存在两个时钟，而第一时钟信号即为第一时钟产生的信号，而第二时钟则为第二时钟产生的信号。

第一时钟和第二时钟均可为系统中的独立时钟，当然，系统主时钟也可作为第一时钟或第二时钟。在本发明实施例中，对于第一时钟信号和第二时钟信号的频率、相位并不做限定，即第一时钟信号和第二时钟信号的频率可以完全一致也可不一致，第一时钟信号和第二时钟信号的相位可以相同也可以不同。

S102、利用逻辑电路对第一时钟信号和第二时钟信号进行逻辑组合，获得组合时钟信号。

其中，逻辑电路可以为分组合逻辑电路或时序逻辑电路。其中，分组逻辑电路则由最基本的“与门”电路、“或门”电路和“非门”电路组成，其输出值仅依赖于其输入变量的当前值，与输入变量的过去值无关—即不具记忆和存储功能；时序逻辑电路也由上述基本逻辑门电路组成，但存在反馈回路—即它的输出值不仅依赖于输入变量的当前值，也依赖于输入变量的过去值。

下面以逻辑电路为分组逻辑电路中不同逻辑电路为例，对时钟信号的逻辑组合进行详细说明，对于利用时序逻辑电路的对时钟信号进行逻辑组合的过程可结合时序电路的特点参照于此，在此不再一一赘述。

情况一：

在逻辑电路为与电路时，将第一时钟信号和第二时钟信号作为输入信号，利用与电路进行组合，将与电路的输出信号作为组合时钟信号。其中，与电路即为上文所描述的“与门”电路，与门有多个输入端，一个输出端，且当所有的输入同时为高电平(逻辑1)时，输出才为高电平，否则输出为低电平(逻辑0)。具体的，若用0和1分别表示高低电平，则在第一时钟信号和第二时钟信号同时为1时，输出信号才为1；其余情况均为0。例如，假设第一时钟信号为01010101、第二时钟信号为00110011，则与电路输出的组合时钟信号为00010001，可见组合时钟信号与第一时钟信号，第二时钟信号均不同。可见，只要第一时钟信号和第二时钟信号不相同，则输出的组合时钟信号必然是区别与第一时钟信号和第二时钟信号的。

情况二：

在逻辑电路为或电路时，将第一时钟信号和第二时钟信号作为输入信号，利用或电路进行组合，将或电路的输出信号作为组合时钟信号。其中，或电路即为上文所描述的“或门”电路，或门有多个输入端，一个输出端，且只要两个输入中至少有一个为高电平(1)，则输出为高电平(1)；若两个输入均为低电平(0)，输出才为低电平(0)。具体的，若用0和1分别表示高低电平，则在第一时钟信号和第二时钟信号同时为0时，输出信号才为0；其余情况均为1。例如，假设第一时钟信号为010101、第二时钟信号为001001，则与电路输出的组合时钟信号为011101，可见组合时钟信号与第一时钟信号，第二时钟信号均不同。可见，只要第一时钟信号和第二时钟信号不相同，则输出的组合时钟信号必然是区别与第一时钟信号和第二时钟信号的。

情况三：

考虑到上述两种情况下，均需要第一时钟和第二时钟满足所输出的第一时钟信号和第二时钟信号不相同，因此，在第一时钟信号和第二时钟信号相同的时候，还可将与电路、或电路和非电路中的两种或两种以上的电路进行组合，以便该逻辑电路可基于第一时钟信号和第二时钟信号进行逻辑组合，得到区别与第一时钟信号和第二时钟信号的组合时钟信号。即，在逻辑电路为与电路、或电路和非电路中的至少两种电路时，利用具有与电路、或电路和非电路中的至少两种电路，对第一时钟信号和第二时钟信号进行逻辑组合，获得组合时钟信号。其中，非电路即上文所描述的“非门”电路，该电路有一个输入和一个输出端，且当其输入端为高电平(逻辑1)时输出端为低电平(逻辑0)，当其输入端为低电平时输出端为高电平。也就是说，输入端和输出端的电平状态总是反相的。对于采样多种门电路进行组合后得到逻辑电路对第一时钟信号和第二时钟信号所进行的逻辑组合可参照于上述或逻辑、与电路，以及非电路的处理逻辑进行，在此不再一一赘述。另外，将多种门电路进行组合，还可针对不同的需求的目标外设，进行个性化地逻辑组合。

S103、向目标外设提供组合时钟信号，以便目标外设利用组合时钟信号进行工作。

得到组合时钟信号之后，便可向目标外设提供组合时钟信号。目标外设便可基于组合时钟信号进行信号调制，或将其作为参考时钟信号获取其需要的其他频率的基频信号。其中，向目标外设提供组合时钟信号时，可利用外设接口向目标外设提供组合时钟信号。其中外设接口可具体为能够与目标外设相连接的插槽、插孔、插针。例如，外设接口可具体为PCIe Slot、USB接口。

应用本发明实施例所提供的方法，获取第一时钟产生的第一时钟信号，以及第二时钟产生的第二时钟信号；利用逻辑电路对第一时钟信号和第二时钟信号进行逻辑组合，获得组合时钟信号；向目标外设提供组合时钟信号，以便目标外设利用组合时钟信号进行工作。

逻辑电路是一种离散信号的传递和处理，以二进制为原理，可实现数字信号逻辑运算和操作的电路。利用逻辑电路对第一时钟产生的第一时钟信号和第二时钟产生的第二时钟信号进行逻辑组合，便可获得区别于第一时钟信号和第二时钟信号的一种新的组合时钟信号。得到该组合时钟信号之后，便可将该组合时钟信号提供给目标外设，以便目标外设利用组合时钟信号进行工作。在仅增加相对于独立时钟结构更为简单的逻辑电路的情况下，便可通过对已有的时钟信号进行逻辑组合，得到新的组合时钟信号，相较于通过增加独立时钟的个数的方式，该方法可有效减少独立时钟的数量，降低系统结构的复杂度。

另外，逻辑电路结构简单，相对于独立时钟更为低廉，还可进一步降低系统的生产、维护成本。

实施例二：

相应于上面的方法实施例，本发明实施例还提供了一种时钟信号处理装置，下文描述的时钟信号处理装置与上文描述的时钟信号处理方法可相互对应参照。

参见图3所示，该装置包括以下模块：

原始时钟信号获取模块101，用于获取第一时钟产生的第一时钟信号，以及第二时钟产生的第二时钟信号；

基频信号组合模块102，用于利用逻辑电路对第一时钟信号和第二时钟信号进行逻辑组合，获得组合时钟信号；

组合时钟信号提供模块103，用于向目标外设提供组合时钟信号，以便目标外设利用组合时钟信号进行工作。

应用本发明实施例所提供的装置，获取第一时钟产生的第一时钟信号，以及第二时钟产生的第二时钟信号；利用逻辑电路对第一时钟信号和第二时钟信号进行逻辑组合，获得组合时钟信号；向目标外设提供组合时钟信号，以便目标外设利用组合时钟信号进行工作。

逻辑电路是一种离散信号的传递和处理，以二进制为原理，可实现数字信号逻辑运算和操作的电路。利用逻辑电路对第一时钟产生的第一时钟信号和第二时钟产生的第二时钟信号进行逻辑组合，便可获得区别于第一时钟信号和第二时钟信号的一种新的组合时钟信号。得到该组合时钟信号之后，便可将该组合时钟信号提供给目标外设，以便目标外设利用组合时钟信号进行工作。在仅增加相对于独立时钟结构更为简单的逻辑电路的情况下，便可通过对已有的时钟信号进行逻辑组合，得到新的组合时钟信号，相较于通过增加独立时钟的个数的方式，该装置可有效减少独立时钟的数量，降低系统结构的复杂度。

另外，逻辑电路结构简单，相对于独立时钟更为低廉，还可进一步降低系统的生产、维护成本。

在本发明的一种具体实施方式中，基频信号组合模块102，具体用于在逻辑电路为与电路时，将第一时钟信号和第二时钟信号作为输入信号，利用与电路进行组合，将与电路的输出信号作为组合时钟信号。

在本发明的一种具体实施方式中，基频信号组合模块102，具体用于在逻辑电路为或电路时，将第一时钟信号和第二时钟信号作为输入信号，利用或电路进行组合，将或电路的输出信号作为组合时钟信号。

在本发明的一种具体实施方式中，基频信号组合模块102，具体用于利用具有与电路、或电路和非电路中的至少两种电路，对第一时钟信号和第二时钟信号进行逻辑组合，获得组合时钟信号。

在本发明的一种具体实施方式中，组合时钟信号提供模块103，具体用于利用外设接口向目标外设提供组合时钟信号。

实施例三：

相应于上面的方法实施例，本发明实施例还提供了一种时钟信号处理系统，下文描述的一种时钟信号处理系统与上文描述的一种时钟信号处理方法可相互对应参照。

请参考图4，图示箭头方向表示信号走向，该时钟信号处理系统包括：

第一时钟100、第二时钟200、外设接口300、逻辑电路400、目标外设500和CPU600；其中，第一时钟与第二时钟的输出端与逻辑电路的输入端相连接，逻辑电路的输出端与外设接口相连接，目标外设通过插接于外设接口。

其中，外设接口为PCIe Slot，相应地目标外设为PCIe设备。第一时钟和第二时钟均可为系统中的独立时钟，当然，系统主时钟也可作为第一时钟或第二时钟。在本发明实施例中，对于第一时钟信号和第二时钟信号的频率、相位并不做限定，即第一时钟信号和第二时钟信号的频率可以完全一致也可不一致，第一时钟信号和第二时钟信号的相位可以相同也可以不同。另外，本系统中的CPU也可以替换为SOC，同样具备相应技术效果。

需要说明的是，在图4中仅绘制了一个逻辑电路，一个独立时钟，在本发明的其他实施例中，独立时钟的个数还可以为2个及2个以上，在存在2个即两个以上的独立时钟时，每个独立时钟的输出端分别与逻辑电路的输入端连接即可；在系统内还可以设置仅与某个时钟相连接的外设接口；逻辑电路还可和更多数量时钟相连接，以获得更多频率的基频时钟信号。另外，在实际应用中CPU还可以替换为SOC。

在上述系统中，可实现上述实施例所描述的时钟信号处理方法，因此本发明实施例所提供的系统具有上述方法实施例所具有的技术效果，在此不再赘述。另外，相较于如图1的架构，本系统还具有可以让CPU仅处理一种频率的基频信号的特点，可降低系统芯片的处理负担，进一步加快系统的处理速度。

实施例四：

相应于上面的方法实施例，本发明实施例还提供了一种时钟信号处理设备，下文描述的一种时钟信号处理设备与上文描述的一种时钟信号处理方法可相互对应参照。

参见图4所示，该时钟信号处理设备包括：

存储器D1，用于存储计算机程序；

处理器D2，用于执行计算机程序时实现上述方法实施例的时钟信号处理方法的步骤。

具体的，请参考图5，为本实施例提供的一种时钟信号处理设备的具体结构示意图，该时钟信号处理设备可因配置或性能不同而产生比较大的差异，可以包括一个或一个以上处理器(central processing units，CPU)322(例如，一个或一个以上处理器)和存储器332，一个或一个以上存储应用程序342或数据344的存储介质330(例如一个或一个以上海量存储设备)。其中，存储器332和存储介质330可以是短暂存储或持久存储。存储在存储介质330的程序可以包括一个或一个以上模块(图示没标出)，每个模块可以包括对数据处理设备中的一系列指令操作。更进一步地，中央处理器322可以设置为与存储介质330通信，在时钟信号处理设备301上执行存储介质330中的一系列指令操作。

时钟信号处理设备301还可以包括一个或一个以上电源326，一个或一个以上有线或无线网络接口350，一个或一个以上输入输出接口358，和/或，一个或一个以上操作系统341。例如，Windows ServerTM，Mac OS XTM，UnixTM，LinuxTM，FreeBSDTM等。

上文所描述的时钟信号处理方法中的步骤可以由时钟信号处理设备的结构实现。

相应于上面的方法实施例，本发明实施例还提供了一种可读存储介质，下文描述的一种可读存储介质与上文描述的一种时钟信号处理方法可相互对应参照。

一种可读存储介质，可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现上述方法实施例的时钟信号处理方法的步骤。

该可读存储介质具体可以为U盘、移动硬盘、只读存储器(Read-OnlyMemory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可存储程序代码的可读存储介质。

专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

Claims (10)

1.一种时钟信号处理方法，其特征在于，包括：

获取第一时钟产生的第一时钟信号，以及第二时钟产生的第二时钟信号；

利用逻辑电路对所述第一时钟信号和所述第二时钟信号进行逻辑组合，获得组合时钟信号；

向目标外设提供所述组合时钟信号，以便所述目标外设利用所述组合时钟信号进行工作。

2.根据权利要求1所述的时钟信号处理方法，其特征在于，在所述逻辑电路为与电路时，所述利用逻辑电路对所述第一时钟信号和所述第二时钟信号进行逻辑组合，获得组合时钟信号，包括：

将所述第一时钟信号和所述第二时钟信号作为输入信号，利用所述与电路进行组合，将所述与电路的输出信号作为所述组合时钟信号。

3.根据权利要求1所述的时钟信号处理方法，其特征在于，在所述逻辑电路为或电路时，所述利用逻辑电路对所述第一时钟信号和所述第二时钟信号进行逻辑组合，获得组合时钟信号，包括：

将所述第一时钟信号和所述第二时钟信号作为输入信号，利用所述或电路进行组合，将所述或电路的输出信号作为所述组合时钟信号。

4.根据权利要求1所述的时钟信号处理方法，其特征在于，所述利用逻辑电路对所述第一时钟信号和所述第二时钟信号进行逻辑组合，获得组合时钟信号，包括：

利用具有与电路、或电路和非电路中的至少两种电路，对所述第一时钟信号和所述第二时钟信号进行逻辑组合，获得组合时钟信号。

5.根据权利要求1至4任一项所述的时钟信号处理方法，其特征在于，所述向目标外设提供所述组合时钟信号，包括：

利用外设接口向所述目标外设提供所述组合时钟信号。

6.一种时钟信号处理装置，其特征在于，包括：

原始时钟信号获取模块，用于获取第一时钟产生的第一时钟信号，以及第二时钟产生的第二时钟信号；

基频信号组合模块，用于利用逻辑电路对所述第一时钟信号和所述第二时钟信号进行逻辑组合，获得组合时钟信号；

组合时钟信号提供模块，用于向目标外设提供所述组合时钟信号，以便所述目标外设利用所述组合时钟信号进行工作。

7.一种时钟信号处理系统，其特征在于，包括：

第一时钟、第二时钟、外设接口、逻辑电路、目标外设和CPU；其中，所述第一时钟与所述第二时钟的输出端与所述逻辑电路的输入端相连接，所述逻辑电路的输出端与所述外设接口相连接，所述目标外设通过插接于所述外设接口。

8.一种时钟信号处理系统，其特征在于，所述外设接口为PCIe Slot，相应地所述目标外设为PCIe设备。

9.一种时钟信号处理设备，其特征在于，包括：

存储器，用于存储计算机程序；

处理器，用于执行所述计算机程序时实现如权利要求1至5任一项所述时钟信号处理方法的步骤。

10.一种可读存储介质，其特征在于，所述可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至5任一项所述时钟信号处理方法的步骤。