KR940009821B1 - 마이크로 프로세서의 입출력 기능을 이용한 어드레스 확장회로 - Google Patents

Abstract

내용 없음.

Description

마이크로 프로세서의 입출력 기능을 이용한 어드레스 확장회로

제 1 도는 본 발명의 어드레스 확장 블록 구성도.

제 2 도는 종래의 마이크로 프로세서 어드레스 사용법을 설명하기 위한 블록 구성도.

* 도면의 주요부분에 대한 부호의 설명

1 : 마이크로 프로세서 2 : 마이크로 프로세서 주변버퍼

3 : 디코우더 4-1∼4-N : 8비트 2진 카운터

5-1∼5-N : 3상태 디플립플롭 6 : 카운터 및 플립플롭 제어회로

7 : 클럭 8 : 메모리

본 발명은 마이크로 프로세서의 입출력 기능을 이용한 어드레스 확장회로에 관한 것으로 특히 음성저장 메모리와 같은 대용량 메모리를 소용량 마이크로 프로세서가 관리할 수 있도록 함과 동시에 마이크로 프로세서의 로드(Lode)를 효율적으로 줄이는데 적당하도록 한 어드레스 확장회로에 관한 것이다.

종래의 구성은 제 2 도에서 나타낸 바와 같이 마이크로 프로세서(101)와 마이크로 프로세서 주변버퍼(102)와 데이타를 기억시키는 메모리(103)가 어드레스 버스와 콘트롤 버스들로 연결구성되어져 있다.

이는 마이크로 프로세서의 어드레스가 메모리의 어드레스와 1 : 1로 대응되어 있어 데이타를 메모리(103)에 읽거나 쓰고자 할때 마이크로 프로세서(101)가 자체의 어드레스를 메모리(103)의 어드레스에 맞게 지정한 후 메모리(103)에 데이타를 읽거나 쓰게된다.

즉, 마이크로 프로세서(101)의 어드레스 버스와 메모리(103)의 어드레스 버스를 일대일 대응시켜야 하므로 어드레스 라인을 16개 가지고 있는 마이크로 프로세서의 경우 최대 2¹⁶까지의 어드레스만 사용할 수 있다.

상기와 같이 마이크로 프로세서(101)가 자체의 어드레스 라인을 메모리(103)의 어드레스라인과 1 : 1대응시켜 메모리(103)를 관리할 경우 마이크로 프로세서(101)의 어드레스 버스 규모에 따라 관리할 수 있는 메모리의 용량이 한정되는 단점이 있고, 또한 메모리(103)에 데이타를 읽거나 쓸때마다 마이크로 프로세서(101)가 어드레스 버스를 지정하고 제반 제어신호들을 보내주어야 하므로 많은 량의 데이타를 연속적으로 메모리(103)에 쓰거나 읽어야 할 경우 마이크로 프로세서 감당해야 하는 일이 너무 많아져서 효율이 나빠지게 되는 문제점이 있었다.

본 발명은 상기와 같은 문제점을 해소하기 위하여 안출한 것으로서, 마이크로 프로세서의 어드레스 버스와 데이타 버스가 외부 메모리에 직접 연결되어 있지 않고 마이크로 프로세서는 외부메모리 관리에 필요한 스타트 어드레스를 데이타 버스를 통해 플립플롭에 래치 시켰다가 이를 다시 입력 레지스터를 내장한 8비트 2진 카운터에 로드 시킨 후 클럭을 맞추어 어드레스가 순차적으로 증가하면서 마이크로 프로세서가 직접 관장하는 어드레스 버스와 데이타 버스와는 상관없이 메모리를 관리할 수 있도록 함을 그 목적으로 한다.

이하 본 발명을 첨부된 도면에 의거하여 상세히 설명하면 다음과 같다.

제 1 도에서와 같이 본 발명의 구성은 마이크로 프로세서(1)와 마이크로 프로세서 주변버퍼(2)와 데이타를 기억시키는 메모리(3)가 어드레스 버스와 콘트롤 버스들로 연결구성되는 통상의 마이크로 프로세서 어드레스 회로에서 상기의 마이크로 프로세서 주변버퍼(2)에 상기 마이크로 프로세서의 입출력 기능을 이용하여 플립플롭에 데이타를 기록하기 위한 디코우더(3)와, 상기 디코우더(3)에서 출력되는 신호(n＋1)에 따라 3상태 디플립플롭(5-1∼5-N)에 래치되는 데이타를 받아들여 순차적으로 증가 하면서 메모리(3)의 어드레스 및 메모리 콘트롤 신호를 발생시켜 주는 입력레지스터를 내장한 8비트 2진 카운터(4-1∼4-N)와, 상기 디코우더(3)에서 출력되는 정보를 내장하는 3상태 디플립플롭(5-1∼5-N)과, 상기 2진 카운터(4-1∼4-N)와 플립플롭을 제어하는 신호를 출력하는 카운터 및 플립플롭 제어회로(6)와, 상기 마이크로 프로세서의 메모리(8)관리 시간을 적절하게 동기시키는 클럭(7)이 연결 구성되고 최종적으로 상기 구성들의 출력 데이타를 받아들여 기억시키는 메모리(8)가 연결구성된다.

이와 같이 구성된 본 발명의 작용 효과를 설명하면 다음과 같다.

본 발명은 소용량의 마이크로 프로세서가 대용량의 메모리를 관리함과 동시에 마이크로 프로세서의 로드를 크게 줄이기 위한 것으로서, 첫째 메모리(8)에 데이타를 기록 하기 위한 디코우더(3)에 상기 마이크로 프로세서(1)의 출력 기능을 이용하여 차례로 데이타를 기록하면 상기 디코우더(3)는 ①∼③라인을 통해 로우/하이 셀렉트 신호를 차례로 디플립플롭(5-1∼5-N)의 클럭단(CK)에 가해준다.

이때 디코우더에서 출력된 정보를 내장하기 위한 디플립플롭(5-1∼5-N)에 마이크로 프로세서(1)가 원하는 메모리(8)의 스타트 어드레스 및 메모리 콘트롤 신호들을 래치시킨다.

둘째 상기 디코우더(3)가 마이크로 프로세서(1)가 원하는 데이타를 플립플롭(5-1∼5-N)까지 래치시킨후, 클럭(7)에 동기된 적절한 시간에 디코우더(3)의 로우/하이 셀렉트 신호라인 (n＋1)을 통하여 스타트 타임을 알리는 신호를 송출하면 플립플롭과 카운터 신호를 제어하는 신호를 만들어 내는 카운터 및 플립플롭 제어회로(6)는 이 신호를 받아들여 (a)라인을 통해 상기 플립플롭에 래치한 데이타를 입력 레지스터를 내장한 8비트 2진 카운터(4-1∼4-N)가 받아들일 수 있도록 출력제어 신호를 발생시키는 동시에 카운터콘트롤 버스를 통하여 카운터(4-1∼4-N)가 플립플롭(5-1∼5-N)으로 부터 출력하는 데이타를 받아들일 수 있는 신호를 발생시킴으로서 마이크로 프로세서(1)가 원하는 데이타를 원하는 시점에서 카운터(4-1∼4-N)에 기록하게 된다.

세째 마이크로 프로세서(1)가 원하는 메모리(8)의 스타트 어드레스 및 메모리 컨트롤 신호들은 카운터(4-1∼4-N)까지 기록한후 부터는 카운터(4-1∼4-N)기능으로 부터 메모리(8)의 어드레스가 순차적으로 증가하면서 메모리(8)를 관리하게 된다.

상기의 과정에서 클럭(7)에 동기된 적절한 시간이란 클럭(7)을 이용한 인터럽트를 지칭하여 메모리(8) 컨트롤 신호들이란 CE, RD, WR 신호를 지칭한다.

또한, 4-1∼4-N, 5-1∼5-N, N＋1에서 N과 n은 동일숫자이며 N1이다.

이상에서 설명한 바와 같이 본 발명은 마이크로 프로세서의 어드레스를 확장하여 메모리(8)를 관리함으로써 소용량이 마이크로 프로세서가 대용량의메모리를 관리할 수 있게 되며 또한 필료한 시점에서만 메모리를 관리할 수 있어 마이크로 프로세서의 로드를 효율적으로 줄일 수 있는 효과가 있다.

Claims (1)

1. 마이크로 프로세서(1)와 마이크로 프로세서 주변버퍼(2)와 메모리(8)로 구성되는 마이크로 프로세서 어드레스 회로에 있어서, 상기 마이크로 프로세서의 입출력 기능을 이용하여 다수개의 디플립플롭(5-1∼5-N)에 데이타를 기록하기 위한 디코우더(3)와, 상기 디코우더(3)에서 출력되는 신호(n＋1)에 따라 상기 플립플롭으로 래치되는 데이타를 받아들여 메모리(8)의 어드레스 및 메모리 콘트롤 신호를 발생시켜 주는 다수개의 8비트 2진 카운터(4-1∼4-N)와, 상기 디코우더(3)의 출력 데이타를 내장하는 다수개의 디플립플롭(5-1∼5-N)과, 상기 플립프롭과 카운터 제어 신호를 출력하는 카운터 및 플립플롭 제어 회로(6)와, 메모리(8)관리 시간을 적절하게 동기시키는 클럭(7)과, 각 회로부의 출력 데이타를 받아 들여 기억시키는 메모리(8)로 구성된 것을 특징으로 하는 마이크로 프로세서의 입출력 기능을 이용한 어드레스 확장회로.

Images