KR0121145B1

KR0121145B1 - 씨디롬 디코더의 디엠에이 제어회로

Info

Publication number: KR0121145B1
Application number: KR1019940030059A
Authority: KR
Inventors: 김두현
Original assignee: 구자홍; 엘지전자주식회사
Priority date: 1994-11-16
Filing date: 1994-11-16
Publication date: 1997-11-21
Also published as: KR960018941A

Abstract

본 발명은 호스트컴퓨터가 모드 선택에 따라 80계열 또는 SCSI(SCSI : Small Computer System Interface)와 접속되어 억세스하는 씨디롬 디코더의 DMA 제어기술에 관한 것으로, 종래의 DMA 제어수단은 데이타가 변질되거나 유실되는 것을 방지하기 위하여 콘트롤신호들을 제어하기 위해 인터페이스부를 씨디롬 디코더(10)와 SCSI 집적소자(12) 사이에 추가하게 되어 구성이 복잡해지는 결합이 있었는 바, 본 발명은 이를 해결하기 위하여 별도의 인터페이스부를 사용하지 않고 디코더 집적소자내에 리드/라이트제어부를 구비하여 디코더 집적소자가 직접 SCSI 집적소자와 연결되도록 하고, 호스트컴퓨터에서 외부메모리에 데이타를 라이트할 수 있게 하며, SCSI 집적소자를 사용하지 않고도 외부 버퍼메모리를 억세스하여 데이타를 리드/라이트할 수 있게 한 것이다.

Description

씨디롬 디코더의 디엠에이 제어회로

제1도는 일반적인 씨디롬 구동장치의 블록도.

제2도는 인터페이스를 이용한 일반적인 씨디롬 디코더의 디엠에이 제어블록도.

제3도는 본 발명 씨디롬 디코더의 디엠에이 제어회로에 대한 블록도.

제4도는 제3도에서 라이트제어부1의 상세블록도.

제5도는 제4도에서 SCSI 라이트제어부1, 2(125), (126)의 상세 회로도.

제6도는 제1도에서 라이트제어부2(103)의 상세회로도.

제7도는 제6도에서 라이트제어부1, 2(166), (167)의 로직회로도.

제8도는 제1도에서 리드제어부1(105)의 상세 회로도.

제9도는 제8도에서 리드제어부1, 2(195),(196)의 상세 회로도.

제10도는 제1도에서 리드제어부2(104)의 상세 회로도.

제11도는 제10도에서 리드제어부1, 2(252),(253)의 상세 회로도.

제12도는 제6도에서 선입선출기(165)의 상세 회로도.

제13도는 제10도에서 선입선출기(251)의 상세 회로도.

제14도는 사이클신호에 의한 사이클 로직표.

제15도의 (a)는 메인클럭신호의 파형도.

(b)는 호스트 인에이블 어드레스신호의 파형도.

(c)는 호스트 인에이블 데이타의 파형도.

* 도면의 주요부분에 대한 부호의 설명

100A : 호스트모드 선택부 100B : 리드/라이트제어부

100C : 호스트 데이타 요청신호 발생부

100D : 호스트 리드/라이트신호 발생부

100, 101, 106, 109 : 멀티플렉서 102 : 라이트제어부1

103 : 라이트제어부2 104 : 리드제어부2

105 : 리드제어부1 107, 114, 115 : 플립플롭

본 발명은 호스트컴퓨터가 모드 선택에 따라 80계열 또는 SCSI(SCSI : Small Computer System Interface)와 접속되어 억세스하는 씨디롬 디코더의 DMA 제어기술에 관한 것으로, 특히 씨디롬(CD-ROM), 대화형 씨디(CD-I), 비디오씨디 등에 적용되는 씨디롬 디코더에 제어부를 내장하여 별도의 인터페이스부를 사용하지 않고 그 디코더가 SCSI와 직접 연결되도록 하고, 호스트컴퓨터에서 외부의 버퍼메모리에 데이타를 라이트할 수 있도록 한 씨디롬 디코더의 디엠에이 제어회로에 관한 것이다.

제1도는 일반적인 씨디롬 구동장치의 블록도로서 이의 작용을 설명하면 다음과 같다.

씨디롬 디코더(10)는 디에스피(9)로부터 직렬 입력데이타를 제공받아 병렬데이타(lbyte)로 변환하여 에스램(11)에 저장하고, 현재 입력되는 섹터의 1섹터이전의 데이타를 그 에스램(11)으로부터 읽어내어 에러를 정정한 후 다시 그 에스램(11)에 저장하고, 이렇게 에러가 정정된 데이타를 호스트컴퓨터(13)가 읽어가게 된다.

상기 호스트컴퓨터(13)가 에스램(11)의 데이타를 억세스하는 방법에는 두가지 방법이 있는데, 그 중에서 하나는 SCSI 집적소자(12)가 있을 경우 그 SCSI 집적소자(12)와 통신하여 에스램(11)의 데이타를 억세스하는 방법이고, 다른 하나는 SCSI 집적소자(12)가 없을 경우 호스트컴퓨터(13)가 80계열의 중앙처리장치(1)와 통신하여 에스램(11)의 데이타를 억세스하는 방법이다.

씨디롬 디코더(10)와 SCSI 집적소자(12)간에 데이타가 DMA 전송될때에는 데이타를 DMA 방식으로 전송하기 위한 여러개의 콘트롤신호를 핸드쉐이크방식에 의해 전송하게 되는데, 이때 콘트롤신호들의 상호 교환을 위해 수십 NS 주기로 전송하게 되므로 상호 교환되는 콘트롤신호들간의 제어시간에 에러가 발생되면 데이타가 변질되거나 유실되어 정확한 전송이 이루어지지 않는다.

상기의 문제점을 해결하기 위한 수단으로서 종래에 있어서는 제2도에서와 같이, 씨디롬 디코더(10)와 SCSI 집적소자(12) 사이에 인터페이스부(13)를 추가하여 씨디롬 디코더(10)가 에스램(11)에서 픽업된 데이타를 읽어내기 위한 리드신호(/HRD)가 액티브된 후 씨디롬 디코더(10)와 SCSI 집적소자(12)사이의 데이타를 호스트컴퓨터(13)로 전송하기 위한 인지신호(/DACK)가 액티브되도록 로직을 구성하였다.

그러나, 이와 같은 종래의 DMA 제어수단은 데이타가 변질되거나 유실되는 것을 방지하기 위하여 콘트롤신호들을 제어하기 위해 인터페이스부를 씨디롬 디코더(10)와 SCSI 집적소자(12)사이에 추가하게 되어 구성이 복잡해지는 결함이 있었다.

따라서, 본 발명의 목적은 별도의 인터페이스부를 사용하지 않고도 씨디롬 디코더가 SCSI와 직접 연결되도록 하고, 호스트컴퓨터에서 외부의 버퍼메모리에 데이타를 라이트할 수 있는 DMA 제어회로를 제공함에 있다.

제3도는 본 발명 씨디롬 디코더의 디엠에이 제어회로에 대한 블록도로서 이에 도시한 바와 같이, 호스트컴퓨터가 80계열의 중앙처리장치와 연결되거나 SCSI 콘트롤러와 연결되어 씨디롬 드라이브의 외부 버퍼메모리를 억세스하고자 할때, 호스트모드 선택신호(hmds)에 따라 리드/라이트데이타(rd-data8)/(/wr-data8), 호스트 라이트신호(/xhwrs), 리드데이타(rd-datas)를 선택출력하는 호스트모드 선택부(100A)와, 호스트컴퓨터가 80계열의 중앙처리장치와 연결되거나 SCSI 콘트롤러와 연결되어 씨디롬 드라이브의 외부 버퍼메모리를 억세스하고자 할때, 호스트리드/라이트신호(host-read)(host-write)에 따라 상기 호스트모드선택부(100A)의 출력신호를 처리하여 각종 콘트롤신호(/xhwrs),(/h-mwr),(h-add),(bdb),(/h-moe),(/xhrds)를 생성하는 리드/라이트제어부(100B)와, 호스트모드 선택신호(hmds)에 따라 호스트 인지신호(xhac)를 선택하여 이를 호스트데이타 요청신호(hdrq)로 출력하는 호스트데이타 요청신호 발생부(100C)와, 호스트컴퓨터가 씨디롬 드라이브의 외부 버퍼메모리에 데이타를 리드할 것이지 라이트할 것인지를 선택하기 위해 호스트 디엠에이 인에이블신호(hdmaen)와 호스트 소오스신호(hsrc)를 논리조합하여 호스트 라이트신호(host-write)나 호스트 리드신호(host-read)를 발생하는 호스트 리드/라이트신호 발생부(100D)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용 및 효과를 첨부한 제4도 내지 제15도를 참조하여 상세히 설명하면 다음과 같다.

제3도에서 보는 바와 같이 호스트컴퓨터가 외부메모리(BM : External Buffer Memory)를 억세스할때는 호스트모드 선택신호(hmds)에 따라 멀티플렉서(100), (101)의 선택단자(S)에 로우(L) 또는 하이(H)를 출력하므로서 80계열(hmds=L)과 접속되어 억세스하거나 SCSI 콘트롤러(hmds=H)와 접속하여 억세스하게 되며, 이 선택은 시스템에 의해 결정된다.

상기 호스트모드 선택신호(hmds)가 결정되면 중앙처리장치에 의해 세팅된 DMA 콘트롤 레지스터내의 호스트 디엠에이 인에이블신호(hdmaen)와 호스트 소오스신호(hsrc)에 따라 D형 플립플롭(114), (115)의 출력신호가 결정되고, 이에 의해 호스트의 데이타를 버퍼메모리에 라이트(hdmaen=hsrc=H) 할것인가, 아니면 버퍼메모리의 데이타를 호스트컴퓨터가 리드(hdmaen=H,hsrc=L)해 갈것인가가 결정된다.

상기에서 결정된 사실을 토대로 호스트모드 선택신호(hmds)가 하이이고, 호스트 라이트신호(host-write)가 하이이면 SCSI 접속시 연결되는 라이트제어부1(102)에 의해 호스트 라이트신호(/xhwrs : Low active SCSI access host write signal)가 생성되고, 이는 멀티플렉서(100)에 의해 라이트제어부2(103)로 입력되어 해당 콘트롤신호들이 생성된다.

상기 호스트모드 선택신호(hmds)가 로우이고 호스트 라이트신호(host-write)가 하이이면 입력되는 라이트 데이타(/wr-data8 : low active 80계열 access host write signal)가 상기 멀티플렉서(100)를 통해 라이트제어부2(103)로 입력된다.

또한, 호스트모드 선택신호(hmds) 및 호스트 리드신호(host-read)가 모두 하이가 되면 리드제어부1(105)에 의해 호스트 리드신호(/xhrds : Low active SCSI access host read signal)가 생성되어 이 신호를 반전시킨 리드데이타(rd-datas : high active SCSI access host read signal)가 멀티플렉서(101)를 통해 리드제어부2(104)로 입력되며, 호스트모드 선택신호(hmds)가 로우이고, 호스트 리드신호(host-read)가 하이이면 멀티플렉서(101)에 의해 입력되는 리드데이타(rd-data8 : high active 80계열 access host read signal)가 리드제어부2(104)로 입력되어 해당 콘트롤신호가 생성된다.

호스트데이타 요청신호(hdrq : host data request output signal)는 멀티플렉서(109)에 입력되는 호스트모드 선택신호(hmds)에 의해 결정되며, 앤드게이트(108)는 호스트데이타 요청신호(hdrq)가 로우 액티브이기 때문에 주어진 것이다.

80계열 접속시 호스트 인지신호(xhac : low active host acknowledge)는 멀티플렉서(106)를 통해 호스트 데이타 요청신호(hdrq)로 공급되며, 이는 플립플롭(107)에 의해 소정시간 지연되어 나타난다.

오아게이트(110)는 버퍼메모리의 리드/라이트시에 버퍼메모리의 어드레스를 액티브시키는 호스트 어드레스신호(h-add)가 하이 액티브이기 때문에 이들을 조합시키기 위해 사용한 것이다.

제4도는 제3도에서 라이트제어부1(102)의 상세블록도로서 이는 라이트제어부2(103)에 내장되어 있는 2byte의 선입선출기(FIFO : 제6도의 (165)에 호스트컴퓨터로부터 입력되는 데이타를 래치시키기 위해 필요한 호스트데이타 요청신호(/hdrqws)와 호스트 라이트신호(/xhwrs)를 생성하게 되는데, 이의 작용을 설명하면 하기와 같다.

여기서, 버퍼메모리의 데이타는 1byte 단위로 리드/라이트되며 전송효율을 높이기 위해 상기 2byte의 선입선출기(165)를 구비하여 교번적으로 억세스하게 되며, 또한 2byte의 선입선출기(165)를 교번적으로 억세스하기 위해 제3도에서 라이트/리드제어부(102~105)내에 동일 기능을 갖는 제어부를 두개씩 두었다.

플립플롭(122)과 앤드게이트(122),(124)는 데이타 요청신호(scsi-drq)가 하이로 액티브될때 교번적으로 SCSI 라이트제어부1, 2(125),(126)에 차례로 입력되도록 하기 위하여 사용된 것이며, 앤드게이트(127),(128)는 이들의 신호가 로우 액티브이기 때문에 이들을 조합시키기 위해 사용된 것이다.

라이트 준비신호(write-ready1,2)는 제3도의 라이트제어부2(103)내에 있는 두개의 라이트제어부(166),(167)에서 출력되는 신호로서 하이일때 2개의 선입선출기(165)가 비워져 있음(empty)을 나타내며, 이때 데이타 요청신호(scsi-drq)가 하이로 액티브되면 SCSI 라이트제어부1, 2(125),(126)내에서 호스트데이타 요청신호(/hdrqws), 호스트 라이트 신호(/xhwrs)가 생성되어 그 호스트 라이트신호(/xhwrs)의 상승에지에서 호스트컴퓨터로부터 입력된 데이타가 선입선출기(165)에 라이트된다.

상기와 같이 선입선출기(165)에 데이타가 라이트되면 라이트 준비신호(write-ready1,2)는 로우로 변환된 후 호스트컴퓨터가 할당받은 구간에서 선입선출기(165)의 데이타는 버퍼메모리에 라이트되고, 라이트 준비신호(write-ready1,2)가 다시 하이로 변환되며, 이와 같은 동작은 호스트 라이트신호(host-write)가 로우로 될때까지 반복된다.

중앙처리장치에서 세팅된 사이클신호(sdmacy0,1)는 씨디롬 디코더 집적소자와 SCSI 콘트롤러 집적소자간의 데이타 전송시 상기와 같이 DMA 전송하는 경우 시스템의 전송속도에 의존하여 호스트데이타 요청신호(/hdrqws)와 호스트 라이트신호(/xhwrs)의 로우 액티브 폭을 제14도와 같은 사이클로 실행되도록 하기 위한 신호이다.

제5도는 호스트데이타 요청신호(/hdrqws)와 호스트 라이트신호(/xhwrs)가 어떻게 생성되는지를 보인 제4도 SCSI 라이트제어부1,2(125),(126)의 상세 회로도로서 이의 작용을 설명하면 하기와 같다.

호스트 라이트신호(host-write)와 라이트 준비신호(write-ready)가 하이로 액티브되고, 데이타 요청신호(scsi-drq)가 하이로 액티브되면 6개 플립플롭(132-137)의 출력(Q1-Q6)은 1클럭 사이클 만큼의 차이를 가지고 액티브 하이가 된다. 이 신호들은 익스쿨루시브 오아게이트 및 앤드게이트(142-147),(149-154)를 통해 논리조합되어 멀티플렉서(148),(150)에 공급되고, 그 논리조합된 각각의 신호가 선택신호(sdmacy0,1)에 의해 선택되어 해당 사이클의 호스트데이타 요청신호(/hdrqws)와 호스트 라이트신호(/xhwrs)로 출력된다.

상기 호스트데이타 요청신호(/hdrqws)가 로우 액티브에서 하이로 되면 로우펄스발생부(156)는 로우 액티브신호(/pulse, 이하 로우펄스로 칭함)를 생성하게 되며, 이 로우펄스(/pulse)가 앤드게이트(140)와 플립플롭(141)을 통해 상기 플립플롭(132-137)에 공급될때 그들이 초기화 된다.

상기 호스트데이타 요청신호(/hdrqws)의 상승에지에서 호스트 데이타는 라이트제어부2(103) 내의 선입선출기(165)에 래치되고, 이때, 라이트 준비신호(write-ready)는 로우로 변환되어 선입선출기(165)가 채워져 있음(full)을 나타내며, 이에 의해 데이타 요청신호(scsi-drq)는 로우로 변환된다. 상기 데이타 요청신호(scsi-drq)가 로우일때 호스트 할당구간에서 선입선출기(165)의 데이타가 버퍼메모리에 라이트되면 라이트 준비신호(write-ready)가 하이가 되어 상기의 동작이 반복된다.

제6도는 제1도에서 라이트제어부2(103)의 상세회로도로서 이에 도시한 바와 같이, 호스트버스로부터 입력되는 데이타를 임시로 저장하기 위해 필요한 2byte의 선입선출기(165)와, 이에 필요한 각종 콘트롤신호 및 그 선입선출기(165)에 저장된 데이타를 버퍼메모리에 라이트하기 위해 필요한 콘트롤신호들을 생성시키는 두개의 라이트제어부1,2(166),(167)로 구성한 것으로, 이의 작용을 설명하면 하기와 같다.

호스트모드 선택신호(hmds)에 의해 SCSI 접속시 호스트 라이트신호(/xhwrs)로 선택되는 라이트데이타(/wr-data)가 로우로 액티브되면 라이트제어부1,2(166),(167)를 교번적으로 억세스하기 위해 풀립플롭(162)과 두개의 낸드게이트(163),(164)를 사용하였다.

라이트데이타(/wr-data)가 로우로 액티브되면 낸드게이트(163)에 의해 라이트제어부1(166)가 먼저 로우로 액티브되어 억세스되고, 다음의 라이트데이타(/wr-data)가 입력되면 낸드게이트(164)에 의해 라이트제어부2(167)가 억세스된다.

라이트데이타(/wr-data)의 상승에지에서 호스트 버스의 1byte 데이타가 선입선출기(165)에 래치되면 라이트 준비신호(write-ready)는 하이에서 로우로 변환되고, 이 로우구간에서 입력되는 호스트 인에이블 어드레스신호(h-en-add : host enable address signal)와 호스트 인에이블 데이타(h-en-data : host enable data)가 억셉트되어 호스트 인에이블 어드레스신호(h-en-add)가 하이구간일때 선입선출기(165)의 데이타를 버퍼메모리에 라이트할 어드레스가 액티브되고, 호스트 인에이블 데이타(h-en-data)가 하이일때 선입선출기(165)의 데이타가 버퍼메모리 버스로 출력(out-enable)되면 이는 호스트 인에이블 데이타(h-en-data)의 하강에지에서 버퍼메모리에 라이트된다.

상기와 같이 버퍼메모리에 데이타가 라이트되면 라이트 준비신호(write-ready)는 하이가 되어 선입선출기(165)가 비워져 있음을 알리게 되고, 이에 따라 라이트데이타(/wr-data)가 액티브될 때 호스트 버스의 데이타를 선입선출기(165)에 라이트할 수 있게 된다.

제7도는 상기 제6도의 라이트제어부1,2(166),(167)의 로직회로도로서 이의 작용을 제15도를 참조하여 설명하면 하기와 같다.

호스트 라이트신호(host-write)가 하이로 액티브되면 플립플롭(171)의 클럭신호로 공급되는 라이트데이타(/wr-data)의 상승에지에서 선입선출기(165)에 호스트 버스 데이타가 래치되고, 초기에 하이상태를 유지하던 라이트 준비신호(write-ready)는 로우로 변환된다.

상기 라이트 준비신호(write-ready)가 로우일때 플립플롭(173)의 클럭신호로 입력되는 호스트 인에이블 어드레스신호(h-en-add)가 하강에지에서 그 플립플롭(173)은 하이를 출력하게 되고, 다음의 호스트 할당구간에서 호스트 인에이블 어드레스신호(h-en-add)가 하이일때 앤드게이트(174)에서 하이로 출력되는 호스트 어드레스신호(h-add)에 의해 버퍼메모리의 어드레스가 액티브된다.

또한, 호스트 인에이블 어드레스신호(h-en-add)가 하이로 출력될때 낸드게이트(175)에서 출력되는 로우신호에 의해 플립플롭(180)의 데이타 입력단자(D)에 하이가 제공되어 이로부터 아웃인에이블신호(out-enable)가 출력되는데, 이에 의해 선입선출기(165)의 데이타가 버퍼메모리 버스로 아웃인에이블된다. 그리고, 호스트 인에이블 데이타(h-en-data)의 하강에지에서 낸드게이트(175)의 출력인 호스트 라이트신호(h-mwr)가 상승되어 그 상승에지에서 버퍼메모리의 데이타가 버퍼메모리에 라이트된다.

상기 호스트 어드레스신호(h-add)가 두개의 플립플롭(176),(178)과 익스클루시브 노아게이트(181)를 통하면서 하이에서 로우로 변환되면 오아게이트(182)에 하나의 로우펄스가 출력되고, 이는 앤드게이트(183)를 통해 상기 플립플롭(171),(173)을 초기화시켜 상기의 동작이 반복수행된다.

제8도는 제1도의 리드제어부1(105)의 상세 회로도로서 이의 작용을 설명하면 하기와 같다.

이 회로는 호스프 리드신호(host-read)가 하이로 액티브될때 버퍼메모리의 데이타를 호스트컴퓨터가 리드할 수 있도록 리드제어부2(104)내에 있는 선입선출기(165)에 래치시키면 리드제어부1,2(195),(196)에 의해 선입선출기(165)의 데이타를 호스트 버스로 출력할때 사용하는 호스트데이타 요청신호(/xhdrqs)와 호스트 리드신호(/xhrds) 및 리드데이타(rd-data) 신호를 생성하는 회로이다.

플립플롭(192)과 두개의 앤드게이트(193),(194)는 데이타 요청신호(scsi-drq)가 하이로 액티브될때 리드제어부1,2(195),(196)를 교번적으로 차례로 억세스할 수 있도록 하기 위해 사용된 로직들이며, 리드 준비신호(read-ready1,2)는 제1도의 리드제어부2(104)에서 출력되는 신호들로 호스트 할당구간에서 선입선출기(165)에 버퍼메모리의 데이타를 래치시키면 호스트컴퓨터에서 리드해갈 수 있다는 것을 알리는 하이 액티브신호들이다.

제9도는 제8도에서 리드제어부1,2(195),(196)의 상세 회로도로서 이의 작용을 설명하면 하기와 같다.

호스트 리드신호(host-read)가 하이로 액티브된 후 버퍼메모리의 데이타를 선입선출기(165)에 래치시켰다는 리드 준비신호(ready-ready)가 리드제어부2(104)에서 하이로 출력되면, 이는 데이타 요청신호(scsi-drq)가 하이인 구간에서 플립플롭(201),(202)에 래치되어 앤드게이트(204)에서 하이신호가 출력되고, 이에 의해 플립플롭(205-207)이 순차적으로 1클럭 사이클 만큼의 지연시간을 갖은 후 하이로 액티브된다.

플립플롭(205-211)이 액티브되어 그의 출력단자(Q1-Q7)에서 하이가 출력되면, 이는 익스클루시브 오아게이트 및 낸드게이트(213-214)에 공급되어 논리조합되고, 이 논리조합된 신호에 의해 중앙처리장치에서 세팅된 사이클의 종류인 선택신호(sdmscy0,1)에 따라 스펙에 맞도록 호스트데이타 요청신호(/xhdrqs)와 호스트 리드신호(/xhrds)가 로우로 액티브된다.

상기 호스트 리드신호(/xhrds)가 로우로 되면 반 클럭의 지연시간을 갖고 리드데이타(rd-datas)가 하이로 변환되며, 이 하이신호가 리드제어부2(104)에 입력되어 하이구간에서 선입선출기(165)의 데이타가 아웃인에이블되어 호스트 버스에 실리게 된다.

이후, 호스트 리드신호(/xhrds)의 상승에지에서 호스트컴퓨터로 입력된 다음 1클럭 사이클의 지연시간을 갖고 호스트데이타 요청신호(/xhdrqs)가 하이로 인액티브되면서 로우펄스 발진부(227)로 입력되어 이로부터 로우펄스(/pulse)가 출력되며, 이 로우펄스(/pulse)에 의해 플립플롭(202)이 초기화 된다.

제10도는 제1도에서 리드제어부2(104)의 상세 회로도로서 이의 작용을 설명하면 하기와 같다.

이 회로는 호스트 리드신호(host-read)가 액티브되면 호스트 할당구간에서 2byte의 선입선출기(251)에 버퍼메모리의 데이타를 래치시키고, 호스트컴퓨터로 리드하는 리드데이타(rd-data)가 액티브될때 그 선입선출기(251)내의 데이타를 호스트 버스에 싣는 동작을 콘트롤하는 신호들을 발생하기 위한 회로이다.

호스트 리드신호(host-read)가 하이로 액티브되면 호스트 할당구간내 처음의 호스트 인에이블 어드레스신호(h-en-add)의 하강에지에서 호스트 리드신호(host-read)가 플립플롭(232)에 입력되므로 앤드게이트(233)의 출력신호는 다음에 입력되는 호스트 인에이블 어드레스신호(h-en-add)에 의해 변환된다.

플립플롭(235)과 앤드게이트(236),(237)는 호스트 할당구간에서 입력되는 호스트 인에이블 어드레스신호(h-en-add)를 교번되게 차례로 어드레스신호(addressl),(address2)로 출력시킴으로써 리드제어부1,2(252),(253)가 교번적으로 액티브하도록 하기 위하여 사용된 것이다.

또한, 앤드게이트(240)는 호스트모드 선택신호(hmds)가 하이일때는 플립플롭(242)과 앤드게이트(246),(247)를 인액티브시킴으로써 제3도의 라이트제어부1(102), 리드제어부1(105)로부터 출력되는 신호를 앤드게이트(108)를 통해 조합시켜 호스트 인지신호(host ack)로 사용할 수 있도록 하였다.

호스트모드 선택신호(hmds)가 로우일때는 입력되는 호스트 인지신호(xhac)를 인지신호(ack)로 사용한다. 즉, 리드제어부1,2(252),(253)에 의해 앤드게이트(254)에서 출력되는 아웃인에이블신호(/h-moe)를 이용하여 호스트 인지신호(xhac)가 하이일때 버퍼메모리의 데이타를 선입선출기(251)에 래치하면 그 호스트 인지신호(xhac)가 로우일때 입력되는 리드데이타(rd-data)에 의해 그 선입선출기(251)에 래치된 데이타가 호스트 버스측으로 아웃인에이블된다.

여기서, 플립플롭(242)과 앤드게이트(246),(247)는 입력되는 호스트 인지신호(xhac)를 리드제어부1,2(252),(253)에 교번적으로 억세스되도록 콘트롤하기 위해 사용된 것이며, 이와 마찬가지로 플립플롭(244)과 앤드게이트(245),(248)도 리드데이타(rd-data)를 교번적으로 리드제어부(252),(253)에 억세스되도록 콘트롤하기 위해 사용된 것이다.

제11도는 제10도에서 콘트롤신호를 발생시키는 리드제어부1,2(252),(253)의 상세 회로도로서 이의 작용을 설명하면 다음과 같다.

호스트모드 선택신호(hmds)가 로우이고, 호스트 리드신호(host-read)가 로우이면 플립플롭(272)이 리세트되어 리드 준비신호(read-ready)가 로우로 출력되는데, 이는 현재 선입선출기(251)가 비워져 있음을 의미한다. 호스트 리드신호(host-read)가 하이로 되면 호스트 할당구간에서 리드제어부2(104)도에서 입력되는 어드레스신호(address)에 의해 플립플롭(261)의 출력은 하이가 되므로 앤드게이트(262)가 어드레스신호(address)에 의해 변환된다.

어드레스신호(address)가 하이구간에서 버퍼메모리의 어드레스신호(address)가 액티브되고, 약간의 지연시간을 갖은 후 호스트 인에이블 데이타(h-en-data)가 하이가 되므로 아웃인에블신호(/h-moe)는 반대로 로우가 되며, 아웃인에이블(/h-moe)의 상승에지에서 즉, 호스트 인에이블 데이타(h-en-data)가 하강에지에서 버퍼메모리의 데이타는 선입선출기(251)에 래치된다.

상기 호스트 인에이블 데이타(h-en-data)가 로우로 변환된 후 약간의 지연 시간을 갖은 다음 호스트 인에이블 어드레스신호(h-en-add)가 로우로 떨어지면 이 하강에지에서 플립플롭(272)은 하이가 출력되고, 이에 의해 선입선출기(251)가 채워져 있음을 나타내는 리드 준비신호(read-ready)가 하이로 액티브된다.

상기 리드 준비신호(read-ready)가 하이로 변환되면 로우펄스 발진부(273)로부터 로우펄스(/pulse)가 출력되고, 이 신호에 의해 플립플롭(274)이 클리어되며, 이로 인하여 앤드게이트(262)에 로우가 출력된다. 이에따라 호스트컴퓨터가 선입선출기(251)의 데이타를 읽어갈때까지 버퍼메모리의 데이타를 그 선입선출기(251)에 래치시키지 못하게 된다.

그러나, 선입선출기(251)에 있는 두개의 선입선출기 중에서 어느 하나라도 데이타가 채워져 있으면, 제10도의 호스트 인지신호(xhac)가 로우로 액티브되고, 그 호스트 인지신호(xhac)의 로우 액티브 구간에서 리드데이타(rd-data : 제11도의 brdt 1 or 2)에 의해 선입선출기(251)의 데이타가 호스트 버스에 라이트된다.

리드데이타(brdt)가 하이에서 로우로 천이되면 익스클루시브 노아게이트(267)와 오아게이트(269)에 의해 로우펄스가 출력되고, 이로 인하여 앤드게이트(270)에서 출력되는 로우펄스에 의해 플릴플롭(272)이 클리어된다. 이에 따라 리드 준비신호(read-ready)가 로우가 되어 선입선출기(251)가 비워져 있음을 알리게 되고, 상기의 동작이 반복된다.

제12도는 제6도에서 선입선출기(165)의 호스트 데이타를 래치하기 위한 2byte의 선입선출기를, 제13도는 제10도에서 선입선출기(251)의 버퍼메모리 데이타를 래치하기 위한 2byte의 선입선출기를 나타낸 블록도이며, 여기서, 신호(hdbp),(bdbp)는 에러정정을 위해 사용된 신호로서 리드/라이트되는 데이타에 에러가 있는지 없는지를 알려주는 포인터신호이다.

이상에서 상세히 설명한 바와 같이, 본 발명은 별도의 인터페이스부를 사용하지 않고 디코더 집적소자내에 리드/라이트제어부를 구비하여 디코더 집적소자가 직접 SCSI 집적소자와 연결되도록 하고, 호스트컴퓨터에서 외부메모리에 데이타를 라이트할 수 있게 하며, SCSI 집적소자를 사용하지 않고도 외부 버퍼메모리를 억세스하여 데이타를 리드/라이트할 수 있게 하므로서 디코더 집적소자의 수행능력을 향상시키고, 구성을 간단히 할 수 있는 효과가 있다.

Claims

호스트컴퓨터가 80계열의 중앙처리장치와 연결되거나 SCSI 콘트롤러와 연결되어 씨디롬 드라이브의 외부 버퍼메모리를 억세스하고자 할때, 호스트모드 선택신호(hmds)에 따라 리드/라이트데이타(rd-data8)/(/wr-data8), 호스트 라이트신호(/xhwrs), 리드데이타(rd-datas)를 선택출력하는 호스트모드 선택부(100A)와, 호스트컴퓨터가 80계열의 중앙처리장치와 연결되거나 SCSI 콘트롤러와 연결되어 씨디롬 드라이브의 외부 버퍼메모리를 억세스하고자 할때, 호스트리드/라이트신호(host-read)(host-write)에 따라 상기 호스트모드 선택부(100A)의 출력신호를 처리하여 각종 콘트롤신호(/xhwrs),(/h-mwr),(h-add),(bdb),(/h-moe),(/xhrds)를 생성하는 리드/라이트제어부(100B)와, 호스트모드 선택신호(hmds)에 따라 호스트 인지신호(xhac)를 선택하여 이를 호스트데이타 요청신호(hdrp)로 출력하는 호스트데이타 요청신호 발생부(100C)와, 호스트컴퓨터가 씨디롬 드라이브의 외부 버퍼메모리에 데이타를 리드할 것인지 라이트할 것인지를 선택하기 위해 호스트 디엠에이 인에이블신호(hdmaen)와 호스트 소오스신호(hsrc)를 논리조합하여 호스트 라이트신호(host-write)나 호스트 리드신호(host-read)를 발생하는 호스트 리드/라이트신호 발생부(100D)로 구성한 것을 특징으로 하는 씨디롬 디코더의 디엠에이 제어회로.
제1항에 있어서, 호스트모드 선택부(100A)는 호스트모드 선택신호(hmds)에 따라 라이트데이타(/wr-data8)나 호스트 라이트신호(/xhwrs)를 선택하여 출력하는 멀티플렉서(100)와, 호스트모드 선택신호(hmds)에 따라 리드데이타(rd-data8)나 리드데이타(rd-datas)를 선택하여 출력하는 멀티플렉서(101)로 구성한 것을 특징으로 하는 씨디롬 디코더의 디엠에이 제어회로.
제1항에서 있어서, 리드/라이트제어부(100B)는 라이트제어부2(103)에 내장되어 있는 선입선출기에 호스트컴퓨터로부터 입력되는 데이타를 래치시키기 위해 필요한 호스트데이타 요청신호(/hdrqws)와 호스트 라이트신호(/xhwrs)를 생성하는 라이트제어부1(102)와, 호스트 버스로부터 입력되는 데이타를 임시로 저장하기 위한 소정 용량의 선입선출기를 구비하여 임시저장에 필요한 각종 콘트롤신호 및 그 선입선출기에 저장된 데이타를 버퍼메모리에 라이트하기 위해 필요한 각종 콘트롤신호를 생성하는 라이트제어부2(103)와, 호스트 리드신호(host-read)가 액티브되면 호스트 할당구간에서 선입선출기에 버퍼메모리의 데이타를 래치시키고, 호스트컴퓨터로 리드하는 리드데이타(rd-data)가 액티브될때 그 선입선출기내의 데이타를 호스트 버스에 싣는 동작을 콘트롤하는 신호들을 발생하는 리드제어부2(104)와, 호스트 리드신호(host-read)가 하이로 액티브될때 버퍼메모리의 데이타를 호스트컴퓨터가 리드할 수 있도록 상기 리드제어부2(104)내에 있는 선입선출기에 래치시키면, 리드제어부1,2(195),(196)에 의해 선입선출기의 데이타를 호스트 버스로 출력 할때 사용하는 호스트데이타 요청신호(/xhdrqs)와 호스트 리드신호(/xhrds) 및 리드데이타(rd-data)를 생성하는 리드제어부1(105)로 구성한 것을 특징으로 하는 씨디롬 디코더의 디엠에이 제어회로.
제1항에 있어서, 호스트데이타 요청신호 발생부(100C)는 호스트모드 선택신호(hmds)에 따라 호스트 인지신호(xhac)나 전원단자전압(V_dd)을 선택출력하는 멀티플렉서(106)와, 메인클럭신호에 동기하여 상기 멀티플렉서(106)의 출력신호를 출력하는 플립플롭(107)과, 호스트데이타 요청신호(hdrq)가 로우 액티브인 것을 감안하여 상기 리드/라이트제어부(100B)내의 리드/라이트제어부(102),(105)의 출력신호를 앤드조합하는 앤드게이트(108)와, 호스트모드 선택신호(hmds)에 따라 상기 플립플롭(107)의 출력신호나 앤드게이트(108)의 출력신호를 선택하여 호스트데이타 요청신호(hdrq)로 출력하는 멀티플렉서(109)로 구성한 것을 특징으로 하는 씨디롬 디코더의 디엠에이 제어회로.
제1항에 있어서, 호스트 리드/ 라이트신호 발생부(100D)는 호스트 디엠에이 인에이블신호(hdmaen)와 호스트 소오스신호(hsrc)를 앤드조합하는 앤드게이트(112)와, 상기 호스트 소오스신호(hsrc)를 반전출력하는 인버터(111)와, 호스트 디엠에이 인에이블신호(hdmaen)와 상기 인버터(111)의 출력신호를 앤드조합하는 앤드게이트(113)와, 메인클럭신호(main-ck)를 클럭신호로 하고, 상기 앤드게이트(112),(113)의 출력신호를 입력데이타로 하여 호스트 라이트신호(host-write), 호스트 리드신호(host-read)를 각기 생성하는 플립플롭(114),(115)으로 구성한 것을 특징으로 하는 씨디롬 디코더의 디엠에이 제어회로.