JPH08194658A - マイクロコンピュータシステム - Google Patents
マイクロコンピュータシステムInfo
- Publication number
- JPH08194658A JPH08194658A JP7005197A JP519795A JPH08194658A JP H08194658 A JPH08194658 A JP H08194658A JP 7005197 A JP7005197 A JP 7005197A JP 519795 A JP519795 A JP 519795A JP H08194658 A JPH08194658 A JP H08194658A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- microprocessor
- interface
- initial setting
- initialization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 マイクロプロセッサの内蔵メモリインタフェ
ースなどの初期設定用ソフトウェアの開発を不要とし、
ソフトウェア開発の負担を軽減する。 【構成】 マイクロプロセッサ１はメモリインタフェー
ス、そのインタフェースの初期設定プログラム、及び初
期設定情報を格納するコントロールレジスタ１０を内蔵
し、一方、メモリ２は自己の仕様情報を格納した初期設
定用レジスタ２０を内蔵している。そして、システムの
電源投入直後やリセット直後にマイクロプロセッサ１が
メモリ２から前記仕様情報を読み出し、その読み出した
仕様情報に基づいてメモリインタフェースの初期設定を
行なってから、通常の演算処理等を開始するようになっ
ている。 【効果】 マイクロプロセッサの内蔵メモリインタフェ
ースなどの初期設定が自動的に行なわれるので、インタ
フェースの初期設定用ソフトウェアを作成する必要がな
くなり、ソフトウェア開発の負担が軽減される。
ースなどの初期設定用ソフトウェアの開発を不要とし、
ソフトウェア開発の負担を軽減する。 【構成】 マイクロプロセッサ１はメモリインタフェー
ス、そのインタフェースの初期設定プログラム、及び初
期設定情報を格納するコントロールレジスタ１０を内蔵
し、一方、メモリ２は自己の仕様情報を格納した初期設
定用レジスタ２０を内蔵している。そして、システムの
電源投入直後やリセット直後にマイクロプロセッサ１が
メモリ２から前記仕様情報を読み出し、その読み出した
仕様情報に基づいてメモリインタフェースの初期設定を
行なってから、通常の演算処理等を開始するようになっ
ている。 【効果】 マイクロプロセッサの内蔵メモリインタフェ
ースなどの初期設定が自動的に行なわれるので、インタ
フェースの初期設定用ソフトウェアを作成する必要がな
くなり、ソフトウェア開発の負担が軽減される。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロコンピュータ
システムさらにはマイクロプロセッサとその周辺に配さ
れるメモリや各種Ｉ／Ｏなどとの接続に適用して特に有
効な技術に関し、例えばマイクロプロセッサが内蔵する
メモリインタフェースなどの初期設定に利用して有用な
技術に関する。
システムさらにはマイクロプロセッサとその周辺に配さ
れるメモリや各種Ｉ／Ｏなどとの接続に適用して特に有
効な技術に関し、例えばマイクロプロセッサが内蔵する
メモリインタフェースなどの初期設定に利用して有用な
技術に関する。
【０００２】
【従来の技術】一般に、マイクロコンピュータシステム
は、ＣＰＵ（中央演算処理装置）等を有するマイクロプ
ロセッサに半導体メモリやその他の周辺ＬＳＩが接続さ
れて構成されている。種々のマイクロプロセッサの中に
は、接続されたメモリを使用するためのインタフェース
機能を有するものがある。このようなインタフェース機
能を有するマイクロプロセッサを用いたシステムでは、
ＣＰＵがメモリにアクセスし始める前に、メモリの種類
やアクセススピードなどに応じてマイクロプロセッサの
メモリインタフェースを初期設定する必要がある。
は、ＣＰＵ（中央演算処理装置）等を有するマイクロプ
ロセッサに半導体メモリやその他の周辺ＬＳＩが接続さ
れて構成されている。種々のマイクロプロセッサの中に
は、接続されたメモリを使用するためのインタフェース
機能を有するものがある。このようなインタフェース機
能を有するマイクロプロセッサを用いたシステムでは、
ＣＰＵがメモリにアクセスし始める前に、メモリの種類
やアクセススピードなどに応じてマイクロプロセッサの
メモリインタフェースを初期設定する必要がある。
【０００３】従来、上記メモリインタフェースの初期設
定にあたっては、マイクロコンピュータシステムの電源
投入後或はリセット後にインタフェースの初期設定用ソ
フトウェアを立ち上げることにより行なっている。その
初期設定用ソフトウェアは、オペレーティング・システ
ム（ＯＳ）やアプリケーション・ソフトウェアなどの他
に、別途専用に開発される。
定にあたっては、マイクロコンピュータシステムの電源
投入後或はリセット後にインタフェースの初期設定用ソ
フトウェアを立ち上げることにより行なっている。その
初期設定用ソフトウェアは、オペレーティング・システ
ム（ＯＳ）やアプリケーション・ソフトウェアなどの他
に、別途専用に開発される。
【０００４】
【発明が解決しようとする課題】しかしながら、近時、
マイクロプロセッサに接続されるメモリの種類は、ＤＲ
ＡＭやＳＲＡＭやクロックに同期してデータの読み書き
が高速で行なえるＳＤＲＡＭ（Synchronous ＤＲＡＭ）
などのように多様化している。それに伴って、上記メモ
リインタフェースの初期設定も非常に繁雑となり、メモ
リインタフェースの初期設定用ソフトウェアのプログラ
ムが非常に複雑化してしまい、ソフトウェア開発の負担
が大きいという問題点があった。
マイクロプロセッサに接続されるメモリの種類は、ＤＲ
ＡＭやＳＲＡＭやクロックに同期してデータの読み書き
が高速で行なえるＳＤＲＡＭ（Synchronous ＤＲＡＭ）
などのように多様化している。それに伴って、上記メモ
リインタフェースの初期設定も非常に繁雑となり、メモ
リインタフェースの初期設定用ソフトウェアのプログラ
ムが非常に複雑化してしまい、ソフトウェア開発の負担
が大きいという問題点があった。
【０００５】本発明はかかる事情に鑑みてなされたもの
で、その目的は、マイクロプロセッサの内蔵メモリイン
タフェースなどの初期設定用ソフトウェアの開発を不要
なものとし、それによってソフトウェア開発の負担を軽
減することにある。
で、その目的は、マイクロプロセッサの内蔵メモリイン
タフェースなどの初期設定用ソフトウェアの開発を不要
なものとし、それによってソフトウェア開発の負担を軽
減することにある。
【０００６】この発明の前記ならびにそのほかの目的と
新規な特徴については、本明細書の記述及び添附図面か
ら明らかになるであろう。
新規な特徴については、本明細書の記述及び添附図面か
ら明らかになるであろう。
【０００７】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。
【０００８】すなわち、本発明のマイクロコンピュータ
システムは、マイクロプロセッサに、半導体メモリやそ
の他の周辺ＬＳＩなどの周辺装置との接続用のインタフ
ェースと、そのインタフェースの初期設定手段を設ける
とともに、マイクロプロセッサに接続されるメモリなど
に、その種類やアクセススピード等の自己の仕様情報を
予め記憶させておき、システムの電源投入直後或はリセ
ット直後に初期設定手段がメモリなどから仕様情報を読
み込んで、その仕様情報に基づいてインタフェースの初
期設定を行なうようにしたものである。
システムは、マイクロプロセッサに、半導体メモリやそ
の他の周辺ＬＳＩなどの周辺装置との接続用のインタフ
ェースと、そのインタフェースの初期設定手段を設ける
とともに、マイクロプロセッサに接続されるメモリなど
に、その種類やアクセススピード等の自己の仕様情報を
予め記憶させておき、システムの電源投入直後或はリセ
ット直後に初期設定手段がメモリなどから仕様情報を読
み込んで、その仕様情報に基づいてインタフェースの初
期設定を行なうようにしたものである。
【０００９】
【作用】上記した手段によれば、マイクロプロセッサの
初期設定手段がメモリなどの周辺装置からその装置固有
の仕様情報を読み込み、それに基づいてマイクロプロセ
ッサの内蔵インタフェースを自動的に初期設定するた
め、インタフェースの初期設定用ソフトウェアが不要と
なる。従って、初期設定用ソフトウェアを作成せずに済
み、ソフトウェア開発の負担が軽減される。
初期設定手段がメモリなどの周辺装置からその装置固有
の仕様情報を読み込み、それに基づいてマイクロプロセ
ッサの内蔵インタフェースを自動的に初期設定するた
め、インタフェースの初期設定用ソフトウェアが不要と
なる。従って、初期設定用ソフトウェアを作成せずに済
み、ソフトウェア開発の負担が軽減される。
【００１０】
【実施例】本発明に係るマイクロコンピュータシステム
の一実施例を図１乃至図３に示し、以下に説明する。
の一実施例を図１乃至図３に示し、以下に説明する。
【００１１】図１は、本発明に係るマイクロコンピュー
タシステムの要部、すなわちマイクロプロセッサ１とＳ
ＲＡＭのようなメモリ２との接続関係の概略を示してい
る。同図に示すように、マイクロプロセッサ１とメモリ
２とは、アドレスバス３及びデータバス４によって接続
されている。また、図示しないが、アドレスバス３及び
データバス４には、プログラムを格納したＲＯＭやＣＲ
Ｔコントローラ、ＤＭＡコントローラ、ＦＤＤコントロ
ーラ等の周辺ＬＳＩが接続されている。
タシステムの要部、すなわちマイクロプロセッサ１とＳ
ＲＡＭのようなメモリ２との接続関係の概略を示してい
る。同図に示すように、マイクロプロセッサ１とメモリ
２とは、アドレスバス３及びデータバス４によって接続
されている。また、図示しないが、アドレスバス３及び
データバス４には、プログラムを格納したＲＯＭやＣＲ
Ｔコントローラ、ＤＭＡコントローラ、ＦＤＤコントロ
ーラ等の周辺ＬＳＩが接続されている。
【００１２】この実施例のマイクロプロセッサ１はメモ
リインタフェース、そのインタフェースの初期設定プロ
グラム、及び初期設定情報を格納するコントロールレジ
スタ１０を内蔵している。一方、メモリ２は自己の仕様
情報を格納した初期設定用レジスタ２０を内蔵してい
る。そして、このマイクロコンピュータシステムでは、
コントロールレジスタ１０に“１”が格納されている
と、システムの電源投入直後やリセット直後にマイクロ
プロセッサ１がメモリ２の初期設定用レジスタ２０から
前記仕様情報を読み出し、その読み出した仕様情報に基
づいてメモリインタフェースの初期設定を行なってか
ら、通常の演算処理等を開始するようになっている。
リインタフェース、そのインタフェースの初期設定プロ
グラム、及び初期設定情報を格納するコントロールレジ
スタ１０を内蔵している。一方、メモリ２は自己の仕様
情報を格納した初期設定用レジスタ２０を内蔵してい
る。そして、このマイクロコンピュータシステムでは、
コントロールレジスタ１０に“１”が格納されている
と、システムの電源投入直後やリセット直後にマイクロ
プロセッサ１がメモリ２の初期設定用レジスタ２０から
前記仕様情報を読み出し、その読み出した仕様情報に基
づいてメモリインタフェースの初期設定を行なってか
ら、通常の演算処理等を開始するようになっている。
【００１３】マイクロプロセッサ１は、システムのリセ
ット時に／ＲＥＳ端子を介してマイクロプロセッサ１に
外部からリセット信号が入力され、そのリセット信号が
解除されると上記インタフェースの初期設定プログラム
が自動的に立ち上がるようになっている。この、初期設
定プログラムはマイクロプロセッサ１内若しくは外部の
ＲＯＭ領域に予め格納されており、マイクロプロセッサ
１内のＣＰＵ（中央演算処理装置）がそのＲＯＭ領域か
らプログラムを読み込んで実行する。
ット時に／ＲＥＳ端子を介してマイクロプロセッサ１に
外部からリセット信号が入力され、そのリセット信号が
解除されると上記インタフェースの初期設定プログラム
が自動的に立ち上がるようになっている。この、初期設
定プログラムはマイクロプロセッサ１内若しくは外部の
ＲＯＭ領域に予め格納されており、マイクロプロセッサ
１内のＣＰＵ（中央演算処理装置）がそのＲＯＭ領域か
らプログラムを読み込んで実行する。
【００１４】また、マイクロプロセッサ１は、特に図示
しないが、初期設定用信号ＩＮＩを生成する生成回路を
内蔵しているとともに、生成した初期設定用信号ＩＮＩ
を出力するための初期設定用信号出力端子１１を有して
いる。その初期設定用信号出力端子１１はメモリ２の初
期設定用信号入力端子２１に接続されている。ここで、
初期設定用信号ＩＮＩとは、メモリ２に対して仕様情報
の出力を要求するための信号であり、また内部ではメモ
リ２から読み出された仕様情報に基づいてメモリインタ
フェースのレジスタ類の設定を行なわせるための信号で
ある。
しないが、初期設定用信号ＩＮＩを生成する生成回路を
内蔵しているとともに、生成した初期設定用信号ＩＮＩ
を出力するための初期設定用信号出力端子１１を有して
いる。その初期設定用信号出力端子１１はメモリ２の初
期設定用信号入力端子２１に接続されている。ここで、
初期設定用信号ＩＮＩとは、メモリ２に対して仕様情報
の出力を要求するための信号であり、また内部ではメモ
リ２から読み出された仕様情報に基づいてメモリインタ
フェースのレジスタ類の設定を行なわせるための信号で
ある。
【００１５】従って、初期設定プログラム、コントロー
ルレジスタ１０、初期設定用信号出力端子１１及び初期
設定用信号ＩＮＩの生成回路は、マイクロプロセッサ１
の初期設定手段の機能を有している。
ルレジスタ１０、初期設定用信号出力端子１１及び初期
設定用信号ＩＮＩの生成回路は、マイクロプロセッサ１
の初期設定手段の機能を有している。
【００１６】なお、コントロールレジスタ１０について
は、新たにマイクロプロセッサ１に設けてもよいし、既
設のコントロールレジスタの空きビットを割り当てても
よい。
は、新たにマイクロプロセッサ１に設けてもよいし、既
設のコントロールレジスタの空きビットを割り当てても
よい。
【００１７】また、図１に示すように、アドレスバス３
の上位アドレスの各信号をデコーダ５でデコードしてメ
モリ選択用のチップ・イネーブル信号を生成し、そのチ
ップ・イネーブル信号をメモリ２の／ＣＥ端子に入力さ
せている。また、マイクロプロセッサ１が出力するデー
タ・ストローブ信号とリード／ライト信号とを／ＯＥジ
ェネレータ６に入力させてアウトプット・イネーブル信
号を生成し、そのアウトプット・イネーブル信号をメモ
リ２の／ＯＥ端子に入力させている。さらに、マイクロ
プロセッサ１から出力されるリード／ライト信号はライ
ト・イネーブル信号としてそのままメモリ２の／ＷＥ端
子にも入力される。
の上位アドレスの各信号をデコーダ５でデコードしてメ
モリ選択用のチップ・イネーブル信号を生成し、そのチ
ップ・イネーブル信号をメモリ２の／ＣＥ端子に入力さ
せている。また、マイクロプロセッサ１が出力するデー
タ・ストローブ信号とリード／ライト信号とを／ＯＥジ
ェネレータ６に入力させてアウトプット・イネーブル信
号を生成し、そのアウトプット・イネーブル信号をメモ
リ２の／ＯＥ端子に入力させている。さらに、マイクロ
プロセッサ１から出力されるリード／ライト信号はライ
ト・イネーブル信号としてそのままメモリ２の／ＷＥ端
子にも入力される。
【００１８】図２は、本発明に係るメモリの内部構成の
一例を示す概略図であるが、同図に示すように、このメ
モリ２は、上記初期設定用レジスタ２０、上記初期設定
用信号入力端子２１、メモリセルアレイ２２、バスバッ
ファ２３及びコントロールロジック部２４を有してい
る。
一例を示す概略図であるが、同図に示すように、このメ
モリ２は、上記初期設定用レジスタ２０、上記初期設定
用信号入力端子２１、メモリセルアレイ２２、バスバッ
ファ２３及びコントロールロジック部２４を有してい
る。
【００１９】初期設定用レジスタ２０はＲＯＭのような
不揮発性メモリからなり、当該メモリ２の種類やアクセ
ススピード等の初期設定用データが予め格納されてい
る。そして、初期設定用レジスタ２０は、初期設定用信
号入力端子２１を介してマイクロプロセッサ１から“Ｌ
（ロー）”レベルの初期設定用信号ＩＮＩが入力される
と初期設定用データを順次バスバッファ２３に出力す
る。
不揮発性メモリからなり、当該メモリ２の種類やアクセ
ススピード等の初期設定用データが予め格納されてい
る。そして、初期設定用レジスタ２０は、初期設定用信
号入力端子２１を介してマイクロプロセッサ１から“Ｌ
（ロー）”レベルの初期設定用信号ＩＮＩが入力される
と初期設定用データを順次バスバッファ２３に出力す
る。
【００２０】メモリセルアレイ２２は通常のＲＡＭとし
てデータを記憶したり作業領域として使用される。
てデータを記憶したり作業領域として使用される。
【００２１】バスバッファ２３は、初期設定用レジスタ
２０またはメモリセルアレイ２２から内部データバス２
５に出力された各種データを、メモリ２の図示しない各
データ端子を介してメモリ２の外部に出力するか否かを
制御する。その制御は、コントロールロジック部２４か
ら供給される制御信号に基づいて行なわれる。
２０またはメモリセルアレイ２２から内部データバス２
５に出力された各種データを、メモリ２の図示しない各
データ端子を介してメモリ２の外部に出力するか否かを
制御する。その制御は、コントロールロジック部２４か
ら供給される制御信号に基づいて行なわれる。
【００２２】コントロールロジック部２４には、メモリ
２に入力したチップ・イネーブル信号、アウトプット・
イネーブル信号、ライト・イネーブル信号及び初期設定
用信号ＩＮＩが入力される。そして、コントロールロジ
ック部２４は、ライト・イネーブル信号が“Ｈ（ハ
イ）”レベルで、かつ、チップ・イネーブル信号とアウ
トプット・イネーブル信号と初期設定用信号ＩＮＩがす
べて“Ｌ”レベルの時に、バスバッファ２３を初期設定
用レジスタ２０側に切り換える制御信号を生成してバス
バッファ２３に出力する。それによって、初期設定用レ
ジスタ２０から読み出された初期設定用データは、順次
バスバッファ２３へ供給され、内部データバス２５を介
して外部のデータバス４へ出力されて、マイクロプロセ
ッサ１に送られる。
２に入力したチップ・イネーブル信号、アウトプット・
イネーブル信号、ライト・イネーブル信号及び初期設定
用信号ＩＮＩが入力される。そして、コントロールロジ
ック部２４は、ライト・イネーブル信号が“Ｈ（ハ
イ）”レベルで、かつ、チップ・イネーブル信号とアウ
トプット・イネーブル信号と初期設定用信号ＩＮＩがす
べて“Ｌ”レベルの時に、バスバッファ２３を初期設定
用レジスタ２０側に切り換える制御信号を生成してバス
バッファ２３に出力する。それによって、初期設定用レ
ジスタ２０から読み出された初期設定用データは、順次
バスバッファ２３へ供給され、内部データバス２５を介
して外部のデータバス４へ出力されて、マイクロプロセ
ッサ１に送られる。
【００２３】また、チップ・イネーブル信号とアウトプ
ット・イネーブル信号が両方とも“Ｌ”レベルで、か
つ、ライト・イネーブル信号と初期設定用信号ＩＮＩが
両方とも“Ｈ”レベルの時には、コントロールロジック
部２４は、指定されたアドレス（図２では、アドレスバ
スの図示を省略した。）に該当するデータを出力させる
制御信号を生成してメモリセルアレイ２２に出力すると
ともに、バスバッファ２３をメモリセルアレイ２２側に
切り換える制御信号を生成してバスバッファ２３に出力
する。それによって、メモリ２は、内部データバス２５
に該当データを出力し、さらにその出力された該当デー
タをメモリ２の外部に出力してマイクロプロセッサ１等
に送る。
ット・イネーブル信号が両方とも“Ｌ”レベルで、か
つ、ライト・イネーブル信号と初期設定用信号ＩＮＩが
両方とも“Ｈ”レベルの時には、コントロールロジック
部２４は、指定されたアドレス（図２では、アドレスバ
スの図示を省略した。）に該当するデータを出力させる
制御信号を生成してメモリセルアレイ２２に出力すると
ともに、バスバッファ２３をメモリセルアレイ２２側に
切り換える制御信号を生成してバスバッファ２３に出力
する。それによって、メモリ２は、内部データバス２５
に該当データを出力し、さらにその出力された該当デー
タをメモリ２の外部に出力してマイクロプロセッサ１等
に送る。
【００２４】従って、初期設定用レジスタ２０、初期設
定用信号入力端子２１、バスバッファ２３及びコントロ
ールロジック部２４は、メモリ２の記憶手段の機能を有
している。
定用信号入力端子２１、バスバッファ２３及びコントロ
ールロジック部２４は、メモリ２の記憶手段の機能を有
している。
【００２５】次に、上記のように構成されたマイクロコ
ンピュータシステムの初期設定の動作タイミングを図３
を用いて説明する。図３に示すように、先ず、マイクロ
プロセッサ１の／ＲＥＳ端子（図１参照）に外部のパワ
ーオンリセット回路等からリセット信号が入力される。
そのリセット信号が“Ｌ”レベルから“Ｈ”レベルに立
ち上がってリセットが解除されると、初期設定プログラ
ムが立ち上がる。以後、この初期設定プログラムに従っ
て初期設定処理が行なわれる。初期設定処理の開始後、
マイクロプロセッサ１は初期設定用信号出力端子１１か
ら“Ｌ”レベルの初期設定用信号ＩＮＩを出力する。そ
の際、メモリ２の／ＣＥ端子にはデコーダ５で生成され
た“Ｌ”レベルのチップ・イネーブル信号が入力され、
当該メモリ２が選択された状態となる。また、マイクロ
プロセッサ１は／ＤＳ端子から“Ｌ”レベルのデータ・
ストローブ信号を出力するとともに、Ｒ／Ｗ端子から
“Ｈ”レベルのリード・ライト信号（すなわち、リード
信号）を出力してデータの読込みサイクルを指定する。
それらデータ・ストローブ信号とリード信号に基づいて
／ＯＥジェネレータ６で生成された“Ｌ”レベルのアウ
トプット・イネーブル信号によりメモリ２はデータの出
力が可能な状態となる。
ンピュータシステムの初期設定の動作タイミングを図３
を用いて説明する。図３に示すように、先ず、マイクロ
プロセッサ１の／ＲＥＳ端子（図１参照）に外部のパワ
ーオンリセット回路等からリセット信号が入力される。
そのリセット信号が“Ｌ”レベルから“Ｈ”レベルに立
ち上がってリセットが解除されると、初期設定プログラ
ムが立ち上がる。以後、この初期設定プログラムに従っ
て初期設定処理が行なわれる。初期設定処理の開始後、
マイクロプロセッサ１は初期設定用信号出力端子１１か
ら“Ｌ”レベルの初期設定用信号ＩＮＩを出力する。そ
の際、メモリ２の／ＣＥ端子にはデコーダ５で生成され
た“Ｌ”レベルのチップ・イネーブル信号が入力され、
当該メモリ２が選択された状態となる。また、マイクロ
プロセッサ１は／ＤＳ端子から“Ｌ”レベルのデータ・
ストローブ信号を出力するとともに、Ｒ／Ｗ端子から
“Ｈ”レベルのリード・ライト信号（すなわち、リード
信号）を出力してデータの読込みサイクルを指定する。
それらデータ・ストローブ信号とリード信号に基づいて
／ＯＥジェネレータ６で生成された“Ｌ”レベルのアウ
トプット・イネーブル信号によりメモリ２はデータの出
力が可能な状態となる。
【００２６】そして、メモリ２の初期設定用信号入力端
子２１に初期設定用信号ＩＮＩが入力されることによ
り、メモリ２は、初期設定用レジスタ２０に予め格納さ
れた初期設定用データＤini をデータバス４に出力す
る。マイクロプロセッサ１は、そのデータバス４に出力
された初期設定用データＤini を取り込み、初期設定用
信号ＩＮＩが“Ｌ”レベルから“Ｈ”レベルに立ち上が
ることによってデータの取込みを終了する。そして、取
り込んだ初期設定用データＤini に基づいてインタフェ
ースの初期設定を行い、その初期設定情報をコントロー
ルレジスタ１０に格納する。
子２１に初期設定用信号ＩＮＩが入力されることによ
り、メモリ２は、初期設定用レジスタ２０に予め格納さ
れた初期設定用データＤini をデータバス４に出力す
る。マイクロプロセッサ１は、そのデータバス４に出力
された初期設定用データＤini を取り込み、初期設定用
信号ＩＮＩが“Ｌ”レベルから“Ｈ”レベルに立ち上が
ることによってデータの取込みを終了する。そして、取
り込んだ初期設定用データＤini に基づいてインタフェ
ースの初期設定を行い、その初期設定情報をコントロー
ルレジスタ１０に格納する。
【００２７】以上のようにしてメモリインタフェースの
初期設定が終了した後、ＣＰＵは通常の演算処理等の命
令実効開始の先頭アドレスとして予めマイクロプロセッ
サ１内のＲＯＭ領域に記憶されたリセットベクタアドレ
スＲＶＡを読み込み、通常のプログラム動作を開始す
る。
初期設定が終了した後、ＣＰＵは通常の演算処理等の命
令実効開始の先頭アドレスとして予めマイクロプロセッ
サ１内のＲＯＭ領域に記憶されたリセットベクタアドレ
スＲＶＡを読み込み、通常のプログラム動作を開始す
る。
【００２８】なお、本明細書及び添付した図面において
は、“Ｌ”レベルが有効状態を示す端子名の略号の上に
付されるバーの印の代わりに、“／”を用いた。すなわ
ち、／ＣＥ及び／ＯＥは、“Ｌ”レベルが有効な状態で
あることを表している。
は、“Ｌ”レベルが有効状態を示す端子名の略号の上に
付されるバーの印の代わりに、“／”を用いた。すなわ
ち、／ＣＥ及び／ＯＥは、“Ｌ”レベルが有効な状態で
あることを表している。
【００２９】以上、詳述したように、上記実施例におい
ては、メモリ等のインタフェースを内蔵するマイクロプ
ロセッサ１がそのインタフェースの初期設定プログラム
を内蔵し、一方、メモリ２が自己の仕様情報を内蔵し、
システムの電源投入直後やリセット直後にマイクロプロ
セッサ１がメモリ２から仕様情報を読み出してインタフ
ェースの初期設定を自動的に行なうようにしたので、従
来のようにインタフェースの初期設定用ソフトウェアを
作成せずに済み、ソフトウェア開発の負担が軽減され
る。また、同一のハードウェアで種々のメモリを接続す
ることができるので、製品の出荷時にメモリの種類を変
更する必要がある場合などに有効である。さらに、ソフ
トウェア開発のデバッグ時に、リセットの度にインタフ
ェースの初期設定を行う動作が不要となるので、デバッ
グ効率が向上するという効果もある。
ては、メモリ等のインタフェースを内蔵するマイクロプ
ロセッサ１がそのインタフェースの初期設定プログラム
を内蔵し、一方、メモリ２が自己の仕様情報を内蔵し、
システムの電源投入直後やリセット直後にマイクロプロ
セッサ１がメモリ２から仕様情報を読み出してインタフ
ェースの初期設定を自動的に行なうようにしたので、従
来のようにインタフェースの初期設定用ソフトウェアを
作成せずに済み、ソフトウェア開発の負担が軽減され
る。また、同一のハードウェアで種々のメモリを接続す
ることができるので、製品の出荷時にメモリの種類を変
更する必要がある場合などに有効である。さらに、ソフ
トウェア開発のデバッグ時に、リセットの度にインタフ
ェースの初期設定を行う動作が不要となるので、デバッ
グ効率が向上するという効果もある。
【００３０】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【００３１】例えば、初期設定用レジスタ２０が内蔵さ
れるメモリの種類はＳＲＡＭに限らず、ＤＲＡＭ、擬似
スタティックＲＡＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭなどそ
の他のメモリでもよい。また、専用のメモリとしてもよ
い。その際、メモリに入力させる信号は、メモリの種類
に応じて適宜選択する。例えば、ＤＲＡＭの場合には、
チップ・イネーブル信号及びアウトプット・イネーブル
信号に代えてそれぞれ行アドレス・ストローブ信号及び
列アドレス・ストローブ信号を用い、マイクロプロセッ
サ１とＤＲＡＭとの間の回路もそれらの信号を生成また
は伝送するようなものにすればよい。
れるメモリの種類はＳＲＡＭに限らず、ＤＲＡＭ、擬似
スタティックＲＡＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭなどそ
の他のメモリでもよい。また、専用のメモリとしてもよ
い。その際、メモリに入力させる信号は、メモリの種類
に応じて適宜選択する。例えば、ＤＲＡＭの場合には、
チップ・イネーブル信号及びアウトプット・イネーブル
信号に代えてそれぞれ行アドレス・ストローブ信号及び
列アドレス・ストローブ信号を用い、マイクロプロセッ
サ１とＤＲＡＭとの間の回路もそれらの信号を生成また
は伝送するようなものにすればよい。
【００３２】また、マイクロプロセッサ１の内蔵するメ
モリインタフェースの初期設定以外にも、マイクロプロ
セッサ１がメモリ以外の各種Ｉ／Ｏなどの周辺ＬＳＩの
インタフェースを内蔵する場合には、本発明をその各種
Ｉ／Ｏのインタフェースの初期設定にも適用できる。そ
の場合には、各種Ｉ／ＯにＲＯＭ領域を設け、自己の仕
様情報を内蔵させればよい。
モリインタフェースの初期設定以外にも、マイクロプロ
セッサ１がメモリ以外の各種Ｉ／Ｏなどの周辺ＬＳＩの
インタフェースを内蔵する場合には、本発明をその各種
Ｉ／Ｏのインタフェースの初期設定にも適用できる。そ
の場合には、各種Ｉ／ＯにＲＯＭ領域を設け、自己の仕
様情報を内蔵させればよい。
【００３３】さらに、リセット信号によってインタフェ
ースの初期設定を自動的に開始させる方法以外にも、初
期化コマンドを設けて、その初期化命令を外部から入力
することによってインタフェースの初期設定を行なわせ
るようにしてもよい。
ースの初期設定を自動的に開始させる方法以外にも、初
期化コマンドを設けて、その初期化命令を外部から入力
することによってインタフェースの初期設定を行なわせ
るようにしてもよい。
【００３４】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるマイク
ロコンピュータシステムにおけるインタフェースの初期
設定に適用した場合について説明したが、この発明はそ
れに限定されるものではなく、種々の初期設定を必要と
するコンピュータシステムを有する電子機器に利用する
ことができる。
なされた発明をその背景となった利用分野であるマイク
ロコンピュータシステムにおけるインタフェースの初期
設定に適用した場合について説明したが、この発明はそ
れに限定されるものではなく、種々の初期設定を必要と
するコンピュータシステムを有する電子機器に利用する
ことができる。
【００３５】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。
【００３６】すなわち、マイクロプロセッサの内蔵メモ
リインタフェースなどの初期設定が自動的に行なわれる
ので、インタフェースの初期設定用ソフトウェアを作成
する必要がなくなり、ソフトウェア開発の負担が軽減さ
れる。
リインタフェースなどの初期設定が自動的に行なわれる
ので、インタフェースの初期設定用ソフトウェアを作成
する必要がなくなり、ソフトウェア開発の負担が軽減さ
れる。
【図１】本発明に係るマイクロコンピュータシステムに
おけるマイクロプロセッサとメモリの接続関係の一例を
示す概略図である。
おけるマイクロプロセッサとメモリの接続関係の一例を
示す概略図である。
【図２】本発明に係るマイクロコンピュータシステムの
メモリの内部構成の一例を示す概略図である。
メモリの内部構成の一例を示す概略図である。
【図３】そのインタフェースの初期設定の動作タイミン
グの一例を示すタイミングチャートである。
グの一例を示すタイミングチャートである。
１ マイクロプロセッサ ２ メモリ ３ アドレスバス ４ データバス ５ デコーダ ６ ／ＯＥジェネレータ １０ コントロールレジスタ（初期設定手段） １１ 初期設定用信号出力端子（初期設定手段） ２０ 初期設定用レジスタ（記憶手段） ２１ 初期設定用信号入力端子（記憶手段） ２２ メモリセルアレイ ２３ バスバッファ（記憶手段） ２４ コントロールロジック部（記憶手段） ２５ 内部データバス ＤINI 初期設定用データ ＩＮＩ 初期設定用信号 ＲＶＡ リセットベクタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 青砥 義一 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内
Claims (3)
- 【請求項１】 マイクロプロセッサと、該マイクロプロ
セッサに接続されて同マイクロプロセッサとの間でデー
タをやり取りする周辺装置を有し、前記マイクロプロセ
ッサは前記周辺装置のインタフェース及び該インタフェ
ースの初期設定を行なう初期設定手段を有しており、一
方、前記周辺装置は自己の仕様情報を記憶する記憶手段
を有しており、前記初期設定手段は、前記周辺装置から
前記仕様情報を読み込み、その読み込んだ前記仕様情報
に基づいて前記インタフェースの初期設定を行なうこと
を特徴とするマイクロコンピュータシステム。 - 【請求項２】 前記周辺装置はメモリであることを特徴
とする請求項１記載のマイクロコンピュータシステム。 - 【請求項３】 前記初期設定手段は、リセットの解除後
直ちに前記インタフェースの初期設定を行なうようにな
っていることを特徴とする請求項１または２記載のマイ
クロコンピュータシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7005197A JPH08194658A (ja) | 1995-01-17 | 1995-01-17 | マイクロコンピュータシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7005197A JPH08194658A (ja) | 1995-01-17 | 1995-01-17 | マイクロコンピュータシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08194658A true JPH08194658A (ja) | 1996-07-30 |
Family
ID=11604488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7005197A Withdrawn JPH08194658A (ja) | 1995-01-17 | 1995-01-17 | マイクロコンピュータシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08194658A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007116486A1 (ja) * | 2006-03-31 | 2009-08-20 | 富士通株式会社 | メモリ装置、その制御方法、その制御プログラム、メモリ・カード、回路基板及び電子機器 |
| JPWO2007116483A1 (ja) * | 2006-03-31 | 2009-08-20 | 富士通株式会社 | メモリ装置、その制御方法、その制御プログラム、メモリ・カード、回路基板及び電子機器 |
-
1995
- 1995-01-17 JP JP7005197A patent/JPH08194658A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007116486A1 (ja) * | 2006-03-31 | 2009-08-20 | 富士通株式会社 | メモリ装置、その制御方法、その制御プログラム、メモリ・カード、回路基板及び電子機器 |
| JPWO2007116483A1 (ja) * | 2006-03-31 | 2009-08-20 | 富士通株式会社 | メモリ装置、その制御方法、その制御プログラム、メモリ・カード、回路基板及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4727491A (en) | Personal computer having normal and high speed execution modes | |
| US4835681A (en) | Personal computer having normal and high speed execution modes | |
| JP2504206B2 (ja) | バスコントロ―ラ | |
| EP0348240B1 (en) | Microprocessor equipped with parity control unit on same chip | |
| JPS6045828A (ja) | シングルチツプマイコン | |
| JP3153078B2 (ja) | データ処理装置 | |
| JPH08194658A (ja) | マイクロコンピュータシステム | |
| JP2987809B2 (ja) | シンクロナスｄｒａｍのｃａｓ信号発生器 | |
| US5163135A (en) | Computer system and method for setting recovery time upon execution of an I/O command | |
| JPH0789346B2 (ja) | Ｄｍａコントローラ | |
| JPH04305735A (ja) | マイクロプログラム制御回路 | |
| KR100710644B1 (ko) | 에스디램 컨트롤러 | |
| JP3323341B2 (ja) | エミュレーション用プロセッサおよびそれを搭載したエミュレータ | |
| JPH0547855B2 (ja) | ||
| JPH05307519A (ja) | データ処理装置 | |
| JPH0731439Y2 (ja) | スタティック・カラムｄｒａｍアクセス装置 | |
| JPH04372030A (ja) | プロセッサのメモリアクセス方式 | |
| JP3028779B2 (ja) | 半導体装置 | |
| JP2001175586A (ja) | データプロセッサ及びデータ処理システム | |
| JP2515772B2 (ja) | 情報処理装置 | |
| JPS6258348A (ja) | メモリコントロ−ル集積回路 | |
| JP3182174B2 (ja) | ノイマン型ｃｐｕにおけるｄｒａｍリフレッシュ方法 | |
| JPH10154124A (ja) | マイクロプロセッサ及びマルチプロセッサシステム | |
| JPS58109950A (ja) | ヒドンメモリアクセス制御回路 | |
| JP3006487B2 (ja) | エミュレーション装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020402 |