JP2987809B2 - シンクロナスｄｒａｍのｃａｓ信号発生器 - Google Patents
シンクロナスｄｒａｍのｃａｓ信号発生器Info
- Publication number
- JP2987809B2 JP2987809B2 JP9086816A JP8681697A JP2987809B2 JP 2987809 B2 JP2987809 B2 JP 2987809B2 JP 9086816 A JP9086816 A JP 9086816A JP 8681697 A JP8681697 A JP 8681697A JP 2987809 B2 JP2987809 B2 JP 2987809B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- cas
- bank
- refresh
- ras
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001360 synchronised effect Effects 0.000 title claims description 9
- 238000012360 testing method Methods 0.000 claims description 36
- 230000005540 biological transmission Effects 0.000 claims description 8
- 230000007704 transition Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012812 general test Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はシンクロナスＤＲＡ
Ｍ（Synchronous DRAM ；以下‘SDRAM’という）に関
し、特に二つ以上のバンク（Bank）を有するＳＤＲＡＭ
でテスト モード動作の際、ＲＡＳ発生時とＣＡＳ発生
時のバンク選定アドレスの不一致を解決したＳＤＲＡＭ
のＣＡＳ信号発生器に関する。
Ｍ（Synchronous DRAM ；以下‘SDRAM’という）に関
し、特に二つ以上のバンク（Bank）を有するＳＤＲＡＭ
でテスト モード動作の際、ＲＡＳ発生時とＣＡＳ発生
時のバンク選定アドレスの不一致を解決したＳＤＲＡＭ
のＣＡＳ信号発生器に関する。
【０００２】
【従来の技術】通常、ＳＤＲＡＭの自動リフレッシュ
（Auto Refresh）動作は従来のDRAMにおいて、ＣＡＳ−
before−ＲＡＳ(ＣＢＲ)リフレッシュと同じものであ
り、チップ内部のリフレッシュ カウンターからロー ア
ドレスを入力してリフレッシュ サイクルを進める。
（Auto Refresh）動作は従来のDRAMにおいて、ＣＡＳ−
before−ＲＡＳ(ＣＢＲ)リフレッシュと同じものであ
り、チップ内部のリフレッシュ カウンターからロー ア
ドレスを入力してリフレッシュ サイクルを進める。
【０００３】ＳＤＲＡＭの自動リフレッシュ動作の特徴
は次の通りである。一番目に、自動リフレッシュ命令
（Auto Ref）入力の後、バンク選択（Bank Select）に
該当するＲＡＳ信号が動作し、内部に既に設けられてい
るディレイ時間の後、自動的にプリチャージ状態に戻る
セルフ−タイムド(self-timed)ＲＡＳ信号方式なので、
自動リフレッシュ出口（Exit）命令が不要であるという
ことと、二番目に、バンク選択アドレス（Bank Select
Address‘ＢＳ’という）に該当するカウンター ビット
が、リフレッシュ カウンターの最下位ビット（ＬＳ
Ｂ）としてＢＳを含むリフレッシュ サイクルの場合、
毎自動リフレッシュ サイクルごとにＢＳがトグルされ
るということである。
は次の通りである。一番目に、自動リフレッシュ命令
（Auto Ref）入力の後、バンク選択（Bank Select）に
該当するＲＡＳ信号が動作し、内部に既に設けられてい
るディレイ時間の後、自動的にプリチャージ状態に戻る
セルフ−タイムド(self-timed)ＲＡＳ信号方式なので、
自動リフレッシュ出口（Exit）命令が不要であるという
ことと、二番目に、バンク選択アドレス（Bank Select
Address‘ＢＳ’という）に該当するカウンター ビット
が、リフレッシュ カウンターの最下位ビット（ＬＳ
Ｂ）としてＢＳを含むリフレッシュ サイクルの場合、
毎自動リフレッシュ サイクルごとにＢＳがトグルされ
るということである。
【０００４】本明細書の理解のため、一般のＳＤＲＡＭ
と関連した信号の意味を先に説明する。
と関連した信号の意味を先に説明する。
【０００５】ＣＬＫは、システム クロック ピン（syst
em clock pin）を意味しＳＤＲＡＭでは全ての命令動作
がクロックに同期して進められる。Bankは、アドレス
フィールド（address field）を異にするメモリ領域を
意味し、各自、独立的に動作可能な周辺回路部を有する
ことになり、一つのバンクが命令遂行を行う間、他のバ
ンク等は他の命令の遂行が選択的に可能である。
em clock pin）を意味しＳＤＲＡＭでは全ての命令動作
がクロックに同期して進められる。Bankは、アドレス
フィールド（address field）を異にするメモリ領域を
意味し、各自、独立的に動作可能な周辺回路部を有する
ことになり、一つのバンクが命令遂行を行う間、他のバ
ンク等は他の命令の遂行が選択的に可能である。
【０００６】command信号は、／ＣＳ、／ＲＡＳ、／Ｃ
ＡＳ、／Ｗｅ信号の組合せにより決定される命令語であ
る。Auto Refreshは、自動リフレッシュ命令入力で従来
ＤＲＡＭのＣＡＳ―ｂｅｆｏｒｅ―ＲＡＳリフレッシュ
と類似する。ｘｃｎｔ［0:n］は、0−nまでのロー アド
レスに該当するリフレッシュ カウンター出力信号であ
る。
ＡＳ、／Ｗｅ信号の組合せにより決定される命令語であ
る。Auto Refreshは、自動リフレッシュ命令入力で従来
ＤＲＡＭのＣＡＳ―ｂｅｆｏｒｅ―ＲＡＳリフレッシュ
と類似する。ｘｃｎｔ［0:n］は、0−nまでのロー アド
レスに該当するリフレッシュ カウンター出力信号であ
る。
【０００７】xcnt［BS］は、バンク選定アドレス（Bank
Select Address：ＢＳ）に該当するリフレッシュ カウ
ンター出力信号であり、シンクロノス メモリでリフレ
ッシュ カウンターの最下位ビット（LSB）に該当する。
Select Address：ＢＳ）に該当するリフレッシュ カウ
ンター出力信号であり、シンクロノス メモリでリフレ
ッシュ カウンターの最下位ビット（LSB）に該当する。
【０００８】xcntineは、リフレッシュ カウンターから
順次増加された信号であり、自動リフレッシュ サイク
ル毎に発生する。
順次増加された信号であり、自動リフレッシュ サイク
ル毎に発生する。
【０００９】RAS_Bk［0：1］は、バンク（Bank）０又は
バンク１に該当するRAS動作信号であり、二つのバンク
を有する１６M SDRAMの各バンク（０又は１）を制御
し、従来の／RAS入力バッファの出力と同様にロー サイ
クルを開始して選定されたワードラインを動作させビッ
トライン センシング動作を起こす。
バンク１に該当するRAS動作信号であり、二つのバンク
を有する１６M SDRAMの各バンク（０又は１）を制御
し、従来の／RAS入力バッファの出力と同様にロー サイ
クルを開始して選定されたワードラインを動作させビッ
トライン センシング動作を起こす。
【００１０】MRSは、‘モード レジスタ セット（Mode
Register Set）’命令信号の略語であり、シンクロノス
メモリに必要なモード レジスタの状態をプログラムす
るサイクルを意味する。
Register Set）’命令信号の略語であり、シンクロノス
メモリに必要なモード レジスタの状態をプログラムす
るサイクルを意味する。
【００１１】test modeは、モード レジスタ（Mode Reg
ister）のビット７に該当するOP−codeの一つであり、
‘Ｈ’にセットされるとテスト モードに設定されリフ
レッシュ カウンター テスト サイクルに進入する。
ister）のビット７に該当するOP−codeの一つであり、
‘Ｈ’にセットされるとテスト モードに設定されリフ
レッシュ カウンター テスト サイクルに進入する。
【００１２】WT or RDは、バースト ライト（Write）或
いはリード(Read)命令入力で、全てのレジストにプログ
ラムされたバースト長さに該当するクロック数ほどバー
ストモードに進められる。
いはリード(Read)命令入力で、全てのレジストにプログ
ラムされたバースト長さに該当するクロック数ほどバー
ストモードに進められる。
【００１３】Bk［i］、［j］は、複数個のバンクの中、
任意のバンク状態を示す。tRCDは、RASアクティブから
バースト命令までの必要時間を意味する。tRPは、RASプ
リチャージ最小時間を意味する。
任意のバンク状態を示す。tRCDは、RASアクティブから
バースト命令までの必要時間を意味する。tRPは、RASプ
リチャージ最小時間を意味する。
【００１４】PCG#Allは、‘Precharge All Banks’の略
語であり、シンクロナスメモリ内の全てのバンクを同時
にプリチャージ状態にする信号である。ｔRRDは、ＲＡ
ＳアクティブからＲＡＳアクティブまでの最小時間、即
ち各バンクの間のＲＡＳアクティブ時間差を意味する。
BSは、バンク選定アドレスの外部入力で、構成図の‘ア
ドレス［BS］’を意味する。YAは、バーストモードが進
められるカラムアドレスの入力で、一般のテストモード
の際、一定のYAで固定するのが通例である。
語であり、シンクロナスメモリ内の全てのバンクを同時
にプリチャージ状態にする信号である。ｔRRDは、ＲＡ
ＳアクティブからＲＡＳアクティブまでの最小時間、即
ち各バンクの間のＲＡＳアクティブ時間差を意味する。
BSは、バンク選定アドレスの外部入力で、構成図の‘ア
ドレス［BS］’を意味する。YAは、バーストモードが進
められるカラムアドレスの入力で、一般のテストモード
の際、一定のYAで固定するのが通例である。
【００１５】次に、従来技術に伴うSDRAMのリフレッシ
ュ カウンター及び自動リフレッシュ命令の動作タイミ
ングと、さらにテスト モード進入及びリフレッシュ カ
ウンターのテスト サイクルの動作タイミングが示され
た図１乃至図４を参照して説明する。
ュ カウンター及び自動リフレッシュ命令の動作タイミ
ングと、さらにテスト モード進入及びリフレッシュ カ
ウンターのテスト サイクルの動作タイミングが示され
た図１乃至図４を参照して説明する。
【００１６】図１は、従来技術によるSDRAMのリフレッ
シュ カウンターの構成図を示したもので、自動リフレ
ッシュ サイクル毎に発生するアドレス信号（xcntinc）
を入力として前記自動リフレッシュ サイクルにトグル
される最下位ビットのバンク選択アドレス信号（xcnt
［BS］）を出力する第１カウンター回路部（１１）と、
前記第１カウンター回路部（１１）に直列に連結されロ
ー（ＲＯＷ） アドレスに該当するアドレス信号を出力
するn個のカウンター回路部で構成される。
シュ カウンターの構成図を示したもので、自動リフレ
ッシュ サイクル毎に発生するアドレス信号（xcntinc）
を入力として前記自動リフレッシュ サイクルにトグル
される最下位ビットのバンク選択アドレス信号（xcnt
［BS］）を出力する第１カウンター回路部（１１）と、
前記第１カウンター回路部（１１）に直列に連結されロ
ー（ＲＯＷ） アドレスに該当するアドレス信号を出力
するn個のカウンター回路部で構成される。
【００１７】図２は、従来技術による自動リフレッシュ
命令の動作タイミング図である。チップ選択信号（／C
S）、ラスバ（／RAS）信号、カスバ（／CAS）信号、ラ
イト イネーブル（／We）信号の組合せにより自動リフ
レッシュ命令（b）が入力されれば、（図１のリフレッ
シュ カウンターから）バンク選択アドレス（BS）に該
当するリフレッシュ第１カウンター回路部の出力（xcnt
［BS］）(d) が毎自動リフレッシュ サイクルごとにト
グルされ発生する。また、バンク１に該当するRAS動作
信号（RAS_Bkl）(f) が一番目の自動リフレッシュ命令
信号により一定期間の間、ローからハイに遷移する。そ
の後、二番目の自動リフレッシュ命令が入力されれば、
バンク０に該当するRAS動作信号（RAS_Bk）(g) が一定
期間の間、ローからハイに遷移する。
命令の動作タイミング図である。チップ選択信号（／C
S）、ラスバ（／RAS）信号、カスバ（／CAS）信号、ラ
イト イネーブル（／We）信号の組合せにより自動リフ
レッシュ命令（b）が入力されれば、（図１のリフレッ
シュ カウンターから）バンク選択アドレス（BS）に該
当するリフレッシュ第１カウンター回路部の出力（xcnt
［BS］）(d) が毎自動リフレッシュ サイクルごとにト
グルされ発生する。また、バンク１に該当するRAS動作
信号（RAS_Bkl）(f) が一番目の自動リフレッシュ命令
信号により一定期間の間、ローからハイに遷移する。そ
の後、二番目の自動リフレッシュ命令が入力されれば、
バンク０に該当するRAS動作信号（RAS_Bk）(g) が一定
期間の間、ローからハイに遷移する。
【００１８】図３（Ａ）及び図３（Ｂ）は、従来技術に
よるSDRAMのRAS及びCAS信号発生器の構成図を示したも
のである。
よるSDRAMのRAS及びCAS信号発生器の構成図を示したも
のである。
【００１９】図３（Ａ）に示すRAS発生器は、各バンクに
該当するRAS動作信号発生器であり、RAS動作信号がアク
ティブ状態で入力するようにするRAS_active入力端と、
RAS動作信号がプリチャージ状態で入力するようにするR
AS_precharge入力端と、指定されたバンク選定アドレス
が一致する場合、動作するようにするBS入力端で構成さ
れロー サイクルを調節するRAS_BK〔i〕、RAS_BK〔j〕
を出力する。
該当するRAS動作信号発生器であり、RAS動作信号がアク
ティブ状態で入力するようにするRAS_active入力端と、
RAS動作信号がプリチャージ状態で入力するようにするR
AS_precharge入力端と、指定されたバンク選定アドレス
が一致する場合、動作するようにするBS入力端で構成さ
れロー サイクルを調節するRAS_BK〔i〕、RAS_BK〔j〕
を出力する。
【００２０】前記RAS#active入力端は、ROW#active命令
又は自動リフレッシュ命令によりRAS動作信号を‘ロ
ー’から‘ハイ’にライジング（rising）する。前記RA
S#precharge入力端は、プリチャージ命令又は、リフレ
ッシュサイクルの中でビットラインセンシング動作の完
了後チップ内で自動発生する‘Self-timed delay’信号
により動作し、RAS動作信号が‘ハイ’から‘ロー’に
フォーリング（falling）する。しかし、テストモード
（test mode）の際には、自動リフレッシュ命令サイク
ルにおいてもプリチャージ命令により動作し、RAS動作
信号を‘ハイ’から‘ロー’にフォーリングさせる。
又は自動リフレッシュ命令によりRAS動作信号を‘ロ
ー’から‘ハイ’にライジング（rising）する。前記RA
S#precharge入力端は、プリチャージ命令又は、リフレ
ッシュサイクルの中でビットラインセンシング動作の完
了後チップ内で自動発生する‘Self-timed delay’信号
により動作し、RAS動作信号が‘ハイ’から‘ロー’に
フォーリング（falling）する。しかし、テストモード
（test mode）の際には、自動リフレッシュ命令サイク
ルにおいてもプリチャージ命令により動作し、RAS動作
信号を‘ハイ’から‘ロー’にフォーリングさせる。
【００２１】また、前記BS入力端はROW_active命令によ
り動作する正常状態の場合には、バンク選択アドレス
［BS］を外部から入力する‘アドレス［BS］’を選択し
て入力し、自動リフレッシュ命令の際（テスト モード
含む）にはリフレッシュ カウンターからの‘xcnt［B
S］’が入力される。
り動作する正常状態の場合には、バンク選択アドレス
［BS］を外部から入力する‘アドレス［BS］’を選択し
て入力し、自動リフレッシュ命令の際（テスト モード
含む）にはリフレッシュ カウンターからの‘xcnt［B
S］’が入力される。
【００２２】前記BS入力端は、指定されたBSが一致する
場合に動作するようになりRAS#precharge状態が入力さ
れてもバンク選定アドレスに該当しなければ発生器の動
作は抑制される。
場合に動作するようになりRAS#precharge状態が入力さ
れてもバンク選定アドレスに該当しなければ発生器の動
作は抑制される。
【００２３】図３（Ｂ）に示すＣＡＳ発生器は各バンク
に該当するＣＡＳ動作信号発生器であり、ＣＡＳ動作信
号がアクティブ状態で入力するようにするCAS#active入
力端と、ＣＡＳ動作信号がプリチャージ状態で入力する
ようにすCAS#precharge入力端と、指定されたバンク選
定アドレスが一致する場合に、動作するようにするＢＳ
入力端が備えられ、ライト（write）又はリード（rea
d）のカラムサイクルを調節するCAS#BK［ｉ］、CAS#BK
［ｊ］を出力する。
に該当するＣＡＳ動作信号発生器であり、ＣＡＳ動作信
号がアクティブ状態で入力するようにするCAS#active入
力端と、ＣＡＳ動作信号がプリチャージ状態で入力する
ようにすCAS#precharge入力端と、指定されたバンク選
定アドレスが一致する場合に、動作するようにするＢＳ
入力端が備えられ、ライト（write）又はリード（rea
d）のカラムサイクルを調節するCAS#BK［ｉ］、CAS#BK
［ｊ］を出力する。
【００２４】前記CAS_active入力端は、バースト ライ
ト（Burst write）命令又はバーストリード（Burst rea
d）命令によりCAS動作信号が‘ロー’から‘ハイ’にラ
イジング（rising）する。前記CAS_precharge入力端
は、図示するように指定されたバースト命令の バース
ト長さ（Burst Length）が充足すれば、自動的にCAS_pr
echargeを命令する‘バースト長さ中断（Burst Length
End）’信号とバースト命令進行中に任意のバースト中
止命令に該当する‘Burst Stop’信号により動作する。
ト（Burst write）命令又はバーストリード（Burst rea
d）命令によりCAS動作信号が‘ロー’から‘ハイ’にラ
イジング（rising）する。前記CAS_precharge入力端
は、図示するように指定されたバースト命令の バース
ト長さ（Burst Length）が充足すれば、自動的にCAS_pr
echargeを命令する‘バースト長さ中断（Burst Length
End）’信号とバースト命令進行中に任意のバースト中
止命令に該当する‘Burst Stop’信号により動作する。
【００２５】前記BS入力端はバンク選定アドレスに該当
する入力端であり、指定されたBSが一致する場合に動作
するようになりCAS_active、又はCAS_precharge状態が
入力されてもバンク選択アドレスに該当しなければ発生
器の動作は抑制される。図４は、図３に示すRAS及びCAS
信号発生器によるテスト モード進入命令及びリフレッ
シュ カウンターのテスト モード サイクルの動作タイ
ム図である。
する入力端であり、指定されたBSが一致する場合に動作
するようになりCAS_active、又はCAS_precharge状態が
入力されてもバンク選択アドレスに該当しなければ発生
器の動作は抑制される。図４は、図３に示すRAS及びCAS
信号発生器によるテスト モード進入命令及びリフレッ
シュ カウンターのテスト モード サイクルの動作タイ
ム図である。
【００２６】‘モード レジスタ セット（Mode Registe
r set）’命令と、これに伴うOP−codeのテスト モード
選択ビットを介してテスト モードに進入することにな
れば、正常状態の際の自動リフレッシュ動作とは異なりs
elf−timed RAS機能が遮断され、ハ゛ースト ライト又はリー
ド サイクル進行後外部から‘precharge’命令（例示で
は全てのバンクを同時にプリチャージ状態にする‘PCG_
ALL’命令を示す）を介しBAS信号がプリチャージ状態に
戻る。
r set）’命令と、これに伴うOP−codeのテスト モード
選択ビットを介してテスト モードに進入することにな
れば、正常状態の際の自動リフレッシュ動作とは異なりs
elf−timed RAS機能が遮断され、ハ゛ースト ライト又はリー
ド サイクル進行後外部から‘precharge’命令（例示で
は全てのバンクを同時にプリチャージ状態にする‘PCG_
ALL’命令を示す）を介しBAS信号がプリチャージ状態に
戻る。
【００２７】ここで、SDRAMは従来のDRAMとは別にカラ
ム サイクルに該当するバースト 命令の際に、チップ内
部のマルチ−バンク（multi−bank）中の一つを選定す
るためのBS入力が伴わなければならないが、従来にはCA
S発生器のバンク選択入力端であるBS部に外部から入力
する‘address［BS］’が連結されている。
ム サイクルに該当するバースト 命令の際に、チップ内
部のマルチ−バンク（multi−bank）中の一つを選定す
るためのBS入力が伴わなければならないが、従来にはCA
S発生器のバンク選択入力端であるBS部に外部から入力
する‘address［BS］’が連結されている。
【００２８】
【発明が解決しようとする課題】しかし、図示のように
自動リフレッシュ命令の際、BSは内部のリフレッシュカ
ウンターからxcnt［BS］状態が提供され（例示のように
Bank［i］が指定）、バースト命令はバースト命令の際
に共に入力されたaddress［BS］に該当するBankのCAS信
号（例示のようにBank［j］が指定）が動作するので、
もし一つの自動リフレッシュ命令サイクル内で指定され
たxcnt［BS］状態とバースト命令の際のaddress［BS］
が異なれば、望むバースト ライト（Burst write）又は
リード（read）動作が生じない問題がある。
自動リフレッシュ命令の際、BSは内部のリフレッシュカ
ウンターからxcnt［BS］状態が提供され（例示のように
Bank［i］が指定）、バースト命令はバースト命令の際
に共に入力されたaddress［BS］に該当するBankのCAS信
号（例示のようにBank［j］が指定）が動作するので、
もし一つの自動リフレッシュ命令サイクル内で指定され
たxcnt［BS］状態とバースト命令の際のaddress［BS］
が異なれば、望むバースト ライト（Burst write）又は
リード（read）動作が生じない問題がある。
【００２９】従って、本発明では二つ以上のバンクを有
するSDRAMでテスト モード動作の際、RAS発生時とCAS発
生時のバンク選定アドレスの不一致を解決したSDRAMのC
AS信号発生器を提供することにその目的がある。
するSDRAMでテスト モード動作の際、RAS発生時とCAS発
生時のバンク選定アドレスの不一致を解決したSDRAMのC
AS信号発生器を提供することにその目的がある。
【００３０】
【課題を解決するための手段】前記目的を達成するた
め、本発明によるＳＤＲＡＭのＣＡＳ信号発生器では、
ＣＡＳ動作信号がアクティブ状態に移行するようにする
ＣＡＳアクティブ入力手段と、ＣＡＳ動作信号がプリチ
ャージ状態に移行するＣＡＳプリチャージ入力手段と、
リフレッシュカウンターをテストするためのテストモー
ド信号が非活性化されると、外部からのバンク選定アド
レスにより前記内部バンクを選定し、前記テストモード
信号が活性化されると前記リフレッシュカウンターより
提供されるローアドレス中でバンク選定アドレスに該当
する信号を、ＣＡＳバンク選定アドレス信号として前記
内部バンク中の該当バンクを選定するバンク選定アドレ
ス入力手段を備えた。
め、本発明によるＳＤＲＡＭのＣＡＳ信号発生器では、
ＣＡＳ動作信号がアクティブ状態に移行するようにする
ＣＡＳアクティブ入力手段と、ＣＡＳ動作信号がプリチ
ャージ状態に移行するＣＡＳプリチャージ入力手段と、
リフレッシュカウンターをテストするためのテストモー
ド信号が非活性化されると、外部からのバンク選定アド
レスにより前記内部バンクを選定し、前記テストモード
信号が活性化されると前記リフレッシュカウンターより
提供されるローアドレス中でバンク選定アドレスに該当
する信号を、ＣＡＳバンク選定アドレス信号として前記
内部バンク中の該当バンクを選定するバンク選定アドレ
ス入力手段を備えた。
【００３１】
【発明の実施の形態】以下、添付図面を参照して本発明
の一実施例を詳細に説明する。図５（Ａ）及び図５
（Ｂ）は、本発明の一実施例によるSDRAMのRAS及びCAS
信号発生器の構成図である。図５（Ａ）に示すRAS信号
発生器は、従来の図３（Ａ）のものとその構成及び動作
が同様のものであり、ここでは省略することにする。
の一実施例を詳細に説明する。図５（Ａ）及び図５
（Ｂ）は、本発明の一実施例によるSDRAMのRAS及びCAS
信号発生器の構成図である。図５（Ａ）に示すRAS信号
発生器は、従来の図３（Ａ）のものとその構成及び動作
が同様のものであり、ここでは省略することにする。
【００３２】図５（Ｂ）に示すCAS信号発生器は、CAS動
作信号がアクティブ状態で進入するようにするCAS_acti
ve入力端と、CAS動作信号がプリチャージ状態で進入す
るようにするCAS_precharge入力端と、指定されたバン
ク選定アドレスが一致する場合に動作するようにするBS
入力端で備えられ、ライト（write）又はリード（rea
d）のカラム サイクルを調節するCAS_BK［i］、CAS_BK
［j］を出力する。
作信号がアクティブ状態で進入するようにするCAS_acti
ve入力端と、CAS動作信号がプリチャージ状態で進入す
るようにするCAS_precharge入力端と、指定されたバン
ク選定アドレスが一致する場合に動作するようにするBS
入力端で備えられ、ライト（write）又はリード（rea
d）のカラム サイクルを調節するCAS_BK［i］、CAS_BK
［j］を出力する。
【００３３】前記CAS_active入力端とCAS_precharge入
力端の構成及び動作は、従来の図３（Ｂ）と同様のもの
であり、ここでは本発明の実施例で示された前記ＢＳ入
力端１００の構成及び動作に対してのみ説明することに
する。
力端の構成及び動作は、従来の図３（Ｂ）と同様のもの
であり、ここでは本発明の実施例で示された前記ＢＳ入
力端１００の構成及び動作に対してのみ説明することに
する。
【００３４】前記ＢＳ入力端１００は二つの入力、addr
ess［BS］とxcnt［bs］を選択的に入力するためのマル
チプレクサ装置であり、第１伝達スイッチ（S3）はテス
トモードの際にイネーブルされるtest_mode信号が非動
作状態（例示でロー状態）の時、選択的に外部入力addr
ess［BS］を出力するようにし、第２伝達スイッチ（S
5）はテスト モードの際にイネーブルされるtest_mode
信号が動作状態（例示でハイ状態）の時にのみ、選択的
にリフレッシュ カウンターのロー アドレスのうちBSに
該当するxcnt［BS］のレジスタ出力を伝える。
ess［BS］とxcnt［bs］を選択的に入力するためのマル
チプレクサ装置であり、第１伝達スイッチ（S3）はテス
トモードの際にイネーブルされるtest_mode信号が非動
作状態（例示でロー状態）の時、選択的に外部入力addr
ess［BS］を出力するようにし、第２伝達スイッチ（S
5）はテスト モードの際にイネーブルされるtest_mode
信号が動作状態（例示でハイ状態）の時にのみ、選択的
にリフレッシュ カウンターのロー アドレスのうちBSに
該当するxcnt［BS］のレジスタ出力を伝える。
【００３５】前記した第１、第２伝達スイッチ（S3、S
5）の出力端を共通点にして各バンクに対応するCAS発生
器のBS入力端で接続される。
5）の出力端を共通点にして各バンクに対応するCAS発生
器のBS入力端で接続される。
【００３６】以下に、図６に示すテスト モードの際の
タイミング図を引用し本発明の原理を利用したCAS発生
器の動作方法と、従来技術が有していたRAS発生器とCAS
発生器間のバンク指定不一致問題の解決方法を説明す
る。
タイミング図を引用し本発明の原理を利用したCAS発生
器の動作方法と、従来技術が有していたRAS発生器とCAS
発生器間のバンク指定不一致問題の解決方法を説明す
る。
【００３７】SDRAM内部にある全てのレジスタは、SDRAM
の主要特徴中の一つであるバーストモードの際の連続動
作するクロックの数を制限するバースト長さ；１、２、
４、８、…、バースト モードの際のカウンター方式、
バースト リードの命令入力後、初データがDQピンに乗
せられるまでのクロック遅延数を現すCAS長さ；１、
２、３、４、…及びリフレッシュ カウンターの正常動
作可否をテストするためのテスト モード指定等のOP−c
ode（operation code）がプログラムされるようになっ
ている。このようなモード レジスタのプラグラム内容
を変更するためにはタイミング図のT0サイクルに位置し
たモード レジスタ セット（Mode Register Set（MR
S））命令の実施が必要である。この際、プログラム内
容に該当するOP−codeはアドレス入力ピン等のaddress
［0：n］を利用して入力される。
の主要特徴中の一つであるバーストモードの際の連続動
作するクロックの数を制限するバースト長さ；１、２、
４、８、…、バースト モードの際のカウンター方式、
バースト リードの命令入力後、初データがDQピンに乗
せられるまでのクロック遅延数を現すCAS長さ；１、
２、３、４、…及びリフレッシュ カウンターの正常動
作可否をテストするためのテスト モード指定等のOP−c
ode（operation code）がプログラムされるようになっ
ている。このようなモード レジスタのプラグラム内容
を変更するためにはタイミング図のT0サイクルに位置し
たモード レジスタ セット（Mode Register Set（MR
S））命令の実施が必要である。この際、プログラム内
容に該当するOP−codeはアドレス入力ピン等のaddress
［0：n］を利用して入力される。
【００３８】テスト モード進入のためOP−code中、テ
スト モード指定がT0サイクルに行われればテスト モー
ド状態信号のTEST_MODEがローからハイに遷移してイネ
ーブルされる。TEST_MODE信号により前記したCAS発生器
のBS入力端（１００）からaddress［BS］を選択的に出
力する第１伝達スイッチ（S3）はオフ状態になり、xcnt
［BS］を選択的に出力する第2伝達スイッチ（S5）がタ
ーンオン状態となり、二つ以上のCAS発生器のBS入力端
でxcnt［BS］のレジスタ通過出力を伝える。
スト モード指定がT0サイクルに行われればテスト モー
ド状態信号のTEST_MODEがローからハイに遷移してイネ
ーブルされる。TEST_MODE信号により前記したCAS発生器
のBS入力端（１００）からaddress［BS］を選択的に出
力する第１伝達スイッチ（S3）はオフ状態になり、xcnt
［BS］を選択的に出力する第2伝達スイッチ（S5）がタ
ーンオン状態となり、二つ以上のCAS発生器のBS入力端
でxcnt［BS］のレジスタ通過出力を伝える。
【００３９】T2サイクルで自動リフレッシュ命令、Auto
Refが入力されるとチップ内部ではパルス信号、リフレ
ッシュがアクティブされこの時のxcnt［BS］が指定する
BankのBAS信号（例示のRAS_Bk［i］）をアクティブさせ
る。アクティブ状態の時のリフレッシュ信号によりCAS
発生器のBS入力端１００のレジスタがこの時のxcnt［B
S］状態をレジスタでライトすることになる。
Refが入力されるとチップ内部ではパルス信号、リフレ
ッシュがアクティブされこの時のxcnt［BS］が指定する
BankのBAS信号（例示のRAS_Bk［i］）をアクティブさせ
る。アクティブ状態の時のリフレッシュ信号によりCAS
発生器のBS入力端１００のレジスタがこの時のxcnt［B
S］状態をレジスタでライトすることになる。
【００４０】パルス信号、リフレッシュがローにディス
エーブルすると、xcntinc信号端を介してリフレッシュ
カウンターのカウントがなされ次ぎの自動リフレッシュ
命令に備える。CAS発生器のBS入力端１００のxcnt［B
S］入力端にレジスタを位置した理由は、リフレッシュ
カウンターのカウント状態が直ちにCAS発生器のBS入力
端１００に伝えられる場合、BAS信号発生のため指定さ
れたxcnt［BS］のバンク選定がCAS発生器指定の際にも
維持されるようにするための装置である。
エーブルすると、xcntinc信号端を介してリフレッシュ
カウンターのカウントがなされ次ぎの自動リフレッシュ
命令に備える。CAS発生器のBS入力端１００のxcnt［B
S］入力端にレジスタを位置した理由は、リフレッシュ
カウンターのカウント状態が直ちにCAS発生器のBS入力
端１００に伝えられる場合、BAS信号発生のため指定さ
れたxcnt［BS］のバンク選定がCAS発生器指定の際にも
維持されるようにするための装置である。
【００４１】T4サイクルのバースト ライト又はリード
命令、WT又はRDの際に従来とは別にバンク選定のための
外部入力、address［BS］はドントキャア(don't care)
状態に与えられ、CAS発生器のBS入力端（１）では先行
されたRAS信号発生に対応するxcnt［BS］の状態がレジ
スタを介して維持され伝えられるため、CAS動作の際
に、外部入力に依存した従来の方式が有する‘バンク指
定不一致問題’可能性が除去される。
命令、WT又はRDの際に従来とは別にバンク選定のための
外部入力、address［BS］はドントキャア(don't care)
状態に与えられ、CAS発生器のBS入力端（１）では先行
されたRAS信号発生に対応するxcnt［BS］の状態がレジ
スタを介して維持され伝えられるため、CAS動作の際
に、外部入力に依存した従来の方式が有する‘バンク指
定不一致問題’可能性が除去される。
【００４２】
【発明の効果】以上で説明したように、請求項１又は２
記載のＳＤＲＡＭのＣＡＳ信号発生器は、二つ以上のバ
ンクを有するＳＤＲＡＭでテストモード動作の際、ＲＡ
Ｓ信号発生時とＣＡＳ信号発生時のバンク選定アドレス
の不一致を解決することによりリフレッシュカウンター
のテストモード動作を簡単かつ確実に行うことができる
という効果がある。また、請求項３記載のＣＡＳ信号発
生器によれば、例えば、図５（Ｂ）中、第１伝達スイッ
チ（Ｓ３）及び第２伝達スイッチ（Ｓ５）により、テス
トモード動作が非動作時と動作時に、外部からのバンク
アドレス信号とリフレッシュカウンターからのバンクア
ドレス信号をそれぞれ切り換えて入力するように、バン
ク選定アドレス信号を自動的に選択してＣＡＳ信号発生
器に入力できるという効果がある。
記載のＳＤＲＡＭのＣＡＳ信号発生器は、二つ以上のバ
ンクを有するＳＤＲＡＭでテストモード動作の際、ＲＡ
Ｓ信号発生時とＣＡＳ信号発生時のバンク選定アドレス
の不一致を解決することによりリフレッシュカウンター
のテストモード動作を簡単かつ確実に行うことができる
という効果がある。また、請求項３記載のＣＡＳ信号発
生器によれば、例えば、図５（Ｂ）中、第１伝達スイッ
チ（Ｓ３）及び第２伝達スイッチ（Ｓ５）により、テス
トモード動作が非動作時と動作時に、外部からのバンク
アドレス信号とリフレッシュカウンターからのバンクア
ドレス信号をそれぞれ切り換えて入力するように、バン
ク選定アドレス信号を自動的に選択してＣＡＳ信号発生
器に入力できるという効果がある。
【図面の簡単な説明】
【図１】従来技術によるSDRAMのリフレッシュ カウンタ
ーの構成図。
ーの構成図。
【図２】図１に示すリフレッシュ カウンターによる自
動リフレッシュ命令の動作タイミング図。
動リフレッシュ命令の動作タイミング図。
【図３】従来技術によるSDRAMのRAS及びCAS信号発生器
の構成図。
の構成図。
【図４】図３に示すRAS及びCAS信号発生器によるテスト
モード進入命令、及びリフレッシュ カウンターのテス
ト モード サイクルの動作タイミング図。
モード進入命令、及びリフレッシュ カウンターのテス
ト モード サイクルの動作タイミング図。
【図５】本発明の実施例によるSDRAMのRAS及びCAS信号
発生器の構成図。
発生器の構成図。
【図６】図５に示すRAS及びCAS信号発生器によるテスト
モード進入命令、及びリフレッシュ カウンターのテス
ト モード サイクルの動作タイミング図。
モード進入命令、及びリフレッシュ カウンターのテス
ト モード サイクルの動作タイミング図。
１００…BS入力端
Claims (3)
- 【請求項１】二つ以上の内部バンクを有するシンクロナ
スＤＲＡＭにおいて、 ＣＡＳ動作信号がアクティブ状態に移行するようにする
ＣＡＳアクティブ入力手段と、 ＣＡＳ動作信号がプリチャージ状態に移行するようにす
るＣＡＳプリチャージ入力手段と、 リフレッシュカウンターをテストするためのテストモー
ド信号が非活性化されると、外部からのバンク選定アド
レスにより前記内部バンクを選定し、前記テストモード
信号が活性化されると前記リフレッシュカウンターより
提供されるロー（ＲＯＷ）アドレス中で、バンク選定ア
ドレスに該当する信号を、ＣＡＳバンク選定アドレス信
号として前記内部バンク中の該当バンクを選定するバン
ク選定アドレス入力手段を備え、 テストモード動作の際、ＲＡＳ指定バンクとＣＡＳ指定
バンクを一致させることを特徴とするシンクロナスＤＲ
ＡＭのＣＡＳ信号発生器。 - 【請求項２】前記リフレッシュカウンターより前記バン
ク選定アドレス入力手段で提供される信号は、ＲＡＳ信
号発生の際に指定されるバンク選定アドレスに該当する
リフレッシュカウンターの出力信号を維持することを特
徴とする請求項１記載のシンクロナスＤＲＡＭのＣＡＳ
信号発生器。 - 【請求項３】前記バンク選定アドレス入力手段は、 前記テストモード信号が非活性化するに従い外部のバン
ク選定アドレスを前記内部バンクに伝える第１伝達素子
と、 前記テストモード信号が活性化するに従い、前記リフレ
ッシュカウンターから提供されるロー（ＲＯＷ）アドレ
ス中で、前記バンク選定アドレスに該当する信号を前記
内部バンク中の該当バンクに伝える第２伝達素子と、 を備えることを特徴とする請求項１記載のシンクロナス
ＤＲＡＭのＣＡＳ信号発生器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960010214A KR100218733B1 (ko) | 1996-04-04 | 1996-04-04 | 싱크로노스 디램의 카스신호 발생기 |
| KR1996P-10214 | 1996-04-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1092175A JPH1092175A (ja) | 1998-04-10 |
| JP2987809B2 true JP2987809B2 (ja) | 1999-12-06 |
Family
ID=19455084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9086816A Expired - Fee Related JP2987809B2 (ja) | 1996-04-04 | 1997-04-04 | シンクロナスｄｒａｍのｃａｓ信号発生器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6108248A (ja) |
| JP (1) | JP2987809B2 (ja) |
| KR (1) | KR100218733B1 (ja) |
| GB (1) | GB2311883B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3319429B2 (ja) | 1999-04-23 | 2002-09-03 | 日本電気株式会社 | 半導体記憶装置 |
| KR100401506B1 (ko) | 2001-05-10 | 2003-10-17 | 주식회사 하이닉스반도체 | 비동기 프리차지 기능을 갖는 싱크로노스 메모리 디바이스 |
| KR100414734B1 (ko) * | 2001-12-21 | 2004-01-13 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
| KR100802075B1 (ko) | 2006-08-31 | 2008-02-12 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
| KR100864624B1 (ko) * | 2007-03-31 | 2008-10-22 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 |
| KR100881134B1 (ko) * | 2007-06-27 | 2009-02-02 | 주식회사 하이닉스반도체 | 컬럼 엑세스 제어 장치 |
| US20100325333A1 (en) * | 2008-10-14 | 2010-12-23 | Texas Instruments Incorporated | Method Allowing Processor with Fewer Pins to Use SDRAM |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960003526B1 (ko) * | 1992-10-02 | 1996-03-14 | 삼성전자주식회사 | 반도체 메모리장치 |
| DE3068578D1 (en) * | 1979-05-15 | 1984-08-23 | Mostek Corp | Method of testing the operation of an internal refresh counter in a random access memory and circuit for the testing thereof |
| JPH087995B2 (ja) * | 1985-08-16 | 1996-01-29 | 富士通株式会社 | ダイナミツク半導体記憶装置のリフレツシユ方法および装置 |
| CA2118662C (en) * | 1993-03-22 | 1999-07-13 | Paul A. Santeler | Memory controller having all dram address and control signals provided synchronously from a single device |
| JP3244340B2 (ja) * | 1993-05-24 | 2002-01-07 | 三菱電機株式会社 | 同期型半導体記憶装置 |
| JPH0887883A (ja) * | 1994-09-19 | 1996-04-02 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
| KR0142795B1 (ko) * | 1994-12-01 | 1998-08-17 | 문정환 | 디램 리프레쉬 회로 |
| US5926827A (en) * | 1996-02-09 | 1999-07-20 | International Business Machines Corp. | High density SIMM or DIMM with RAS address re-mapping |
| US5895481A (en) * | 1996-05-22 | 1999-04-20 | Cypress Semiconductor Corp. | Programmable VESA unified memory architecture (VUMA) row address strobe (RAS) |
-
1996
- 1996-04-04 KR KR1019960010214A patent/KR100218733B1/ko not_active IP Right Cessation
-
1997
- 1997-04-03 GB GB9706736A patent/GB2311883B/en not_active Expired - Fee Related
- 1997-04-04 US US08/828,494 patent/US6108248A/en not_active Expired - Lifetime
- 1997-04-04 JP JP9086816A patent/JP2987809B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6108248A (en) | 2000-08-22 |
| GB2311883A (en) | 1997-10-08 |
| KR970071805A (ko) | 1997-11-07 |
| KR100218733B1 (ko) | 1999-09-01 |
| GB2311883B (en) | 2000-04-26 |
| JPH1092175A (ja) | 1998-04-10 |
| GB9706736D0 (en) | 1997-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3843145B2 (ja) | 同期型半導体記憶装置 | |
| US6252807B1 (en) | Memory device with reduced power consumption when byte-unit accessed | |
| US6680869B2 (en) | Semiconductor device | |
| KR100233973B1 (ko) | 동기형 반도체 기억 장치 | |
| KR100256308B1 (ko) | 프로그램 가능한 레이턴시 주기를 갖는 동기 메모리 장치용의최적 회로 및 그 제어 방법 | |
| US7102960B2 (en) | Semiconductor memory device | |
| KR100719377B1 (ko) | 데이터 패턴을 읽는 반도체 메모리 장치 | |
| KR20230153531A (ko) | 구성 가능한 메모리 어레이 뱅크 아키텍처를 위한 장치 및 방법 | |
| KR20010071575A (ko) | 클럭킹 회로의 데이터 레이트 제어 방법 및 장치 | |
| US6628566B2 (en) | Synchronous semiconductor memory device for controlling cell operations by using frequency information of a clock signal | |
| JPH09167485A (ja) | 同期型半導体記憶装置 | |
| KR100473747B1 (ko) | 클럭 신호에 동기하여 동작하는 반도체 기억 장치 | |
| JPH11328007A (ja) | 連続ペ―ジ・モ―ドを有するメモリ・コントロ―ラおよびその方法 | |
| JP2987809B2 (ja) | シンクロナスｄｒａｍのｃａｓ信号発生器 | |
| KR100206600B1 (ko) | 싱크로노스 디램의 리프레쉬 카운터 테스트 모드방법 및 그 장치 | |
| JPH10208468A (ja) | 半導体記憶装置並びに同期型半導体記憶装置 | |
| US7154316B2 (en) | Circuit for controlling pulse width | |
| JP4266436B2 (ja) | 半導体記憶装置 | |
| JP2001189078A (ja) | 半導体記憶装置 | |
| KR100265589B1 (ko) | 동기식 기억장치 | |
| JP2000067576A (ja) | 半導体記憶装置 | |
| JP4327482B2 (ja) | 同期型半導体記憶装置 | |
| JP2005267354A (ja) | 半導体装置 | |
| JPH09330589A (ja) | 半導体記憶装置 | |
| KR100924017B1 (ko) | 오토 프리차지 회로 및 오토 프리차지 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071008 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |