JPH10116263A - マイクロコンピュータとそのデータ読み出し試験方法 - Google Patents
マイクロコンピュータとそのデータ読み出し試験方法Info
- Publication number
- JPH10116263A JPH10116263A JP8272058A JP27205896A JPH10116263A JP H10116263 A JPH10116263 A JP H10116263A JP 8272058 A JP8272058 A JP 8272058A JP 27205896 A JP27205896 A JP 27205896A JP H10116263 A JPH10116263 A JP H10116263A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- microcomputer
- prom
- operation mode
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title abstract description 35
- 230000006870 function Effects 0.000 claims description 21
- 238000010998 test method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 18
- 238000000034 method Methods 0.000 description 9
- 238000007689 inspection Methods 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
- G06F11/2635—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers using a storage for the test inputs, e.g. test ROM, script files
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【課題】 ＰＲＯＭ搭載マイコンのＰＲＯＭデータのリ
ード試験を、通常の動作モードで行い得るようにする。 【解決手段】 マイコンのモードをＲＯＭレスモードに
設定し（Ｓ７０１）、このＲＯＭレスモードで外部拡張
機能の設定を行い（Ｓ７０５）、外部拡張領域へアドレ
ス分岐する（Ｓ７０６）。マイコンを通常の動作モード
に設定した上で（Ｓ７０７）、ＣＰＵは外部拡張領域の
該当するアドレスに予め準備した命令をフェッチし、Ｐ
ＲＯＭのデータをリードする（Ｓ７０８）。リードした
データを評価し（Ｓ７０９，Ｓ７１０）、試験を完了す
る。
ード試験を、通常の動作モードで行い得るようにする。 【解決手段】 マイコンのモードをＲＯＭレスモードに
設定し（Ｓ７０１）、このＲＯＭレスモードで外部拡張
機能の設定を行い（Ｓ７０５）、外部拡張領域へアドレ
ス分岐する（Ｓ７０６）。マイコンを通常の動作モード
に設定した上で（Ｓ７０７）、ＣＰＵは外部拡張領域の
該当するアドレスに予め準備した命令をフェッチし、Ｐ
ＲＯＭのデータをリードする（Ｓ７０８）。リードした
データを評価し（Ｓ７０９，Ｓ７１０）、試験を完了す
る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体基板上に、Ｃ
ＰＵ（中央演算処理装置）、ＲＯＭ（リードオンリメモ
リ）、ＲＡＭ（ランダムクセスメモリ）、タイマ、シリ
アル入出力、Ａ／Ｄコンバータ等の周辺機器を搭載した
シングルチップマイクロコンピュータ（以下、マイコン
と呼ぶ）に関し、特にＰＲＯＭ（プログラム可能な不揮
発性半導体メモリ）を搭載したマイコンにおけるＰＲＯ
Ｍのデータの読み出し動作の試験方法に関する。
ＰＵ（中央演算処理装置）、ＲＯＭ（リードオンリメモ
リ）、ＲＡＭ（ランダムクセスメモリ）、タイマ、シリ
アル入出力、Ａ／Ｄコンバータ等の周辺機器を搭載した
シングルチップマイクロコンピュータ（以下、マイコン
と呼ぶ）に関し、特にＰＲＯＭ（プログラム可能な不揮
発性半導体メモリ）を搭載したマイコンにおけるＰＲＯ
Ｍのデータの読み出し動作の試験方法に関する。
【０００２】
【従来の技術】従来、マイコンに搭載されているＣＰＵ
の動作、特にメモリに対するデータ読み出し動作を試験
することが要求されており、この種の試験を可能にした
マイコンとして、例えば特開昭６２−９８４３７号公報
に示されるものがある。図１５は、この従来技術の基本
構成を示す構成図である。同図において、マイコン１
は、ＣＰＵ３、ＰＲＯＭ４、試験用ＲＯＭ４Ｔ、動作モ
ード制御回路５を備えており、アドレスバス６とデータ
バス７により相互に、およびアドレス入出力端子８、デ
ータ入出力端子９、動作モード設定端子１１に接続され
ている。ここで、試験用ＲＯＭ４Ｔにはマイコン１を試
験するための命令が格納されている。また、動作モード
制御回路５は、通常の動作モードと試験モードとを切り
換える機能を有している。
の動作、特にメモリに対するデータ読み出し動作を試験
することが要求されており、この種の試験を可能にした
マイコンとして、例えば特開昭６２−９８４３７号公報
に示されるものがある。図１５は、この従来技術の基本
構成を示す構成図である。同図において、マイコン１
は、ＣＰＵ３、ＰＲＯＭ４、試験用ＲＯＭ４Ｔ、動作モ
ード制御回路５を備えており、アドレスバス６とデータ
バス７により相互に、およびアドレス入出力端子８、デ
ータ入出力端子９、動作モード設定端子１１に接続され
ている。ここで、試験用ＲＯＭ４Ｔにはマイコン１を試
験するための命令が格納されている。また、動作モード
制御回路５は、通常の動作モードと試験モードとを切り
換える機能を有している。
【０００３】このマイコン１において、動作モード制御
回路５が、通常の動作モードである第１の動作モードの
場合には、ＣＰＵ３はＰＲＯＭ４から命令を取り込み実
行する。一方、ＣＰＵ３のデータ読み出し動作を試験す
べく、動作モード設定端子１１に信号を与えて動作モー
ド制御回路５を試験モードである第２の動作モードに切
り換えると、ＣＰＵ３は試験用ＲＯＭ４Ｔから命令を取
り込み、この命令に従って実行する。すなわち、この試
験においては、マイコン１を試験モードに設定し、試験
ＲＯＭに格納されている試験用の命令を実行すること
で、ＣＰＵ３におけるデータ読み出し動作の試験を行う
ことになる。
回路５が、通常の動作モードである第１の動作モードの
場合には、ＣＰＵ３はＰＲＯＭ４から命令を取り込み実
行する。一方、ＣＰＵ３のデータ読み出し動作を試験す
べく、動作モード設定端子１１に信号を与えて動作モー
ド制御回路５を試験モードである第２の動作モードに切
り換えると、ＣＰＵ３は試験用ＲＯＭ４Ｔから命令を取
り込み、この命令に従って実行する。すなわち、この試
験においては、マイコン１を試験モードに設定し、試験
ＲＯＭに格納されている試験用の命令を実行すること
で、ＣＰＵ３におけるデータ読み出し動作の試験を行う
ことになる。
【０００４】
【発明が解決しようとする課題】しかしながら、この従
来のマイコンでは、試験モード時には試験用ＲＯＭ４Ｔ
に記憶されているデータを読み出して実行することでデ
ータ読み出し試験を行っているため、ＣＰＵ３がＰＲＯ
Ｍ４にアクセスすることはなく、したがってＰＲＯＭ４
からのデータの読み出し試験を行うことができない。ま
た、通常動作モードでは、ＣＰＵ３はＰＲＯＭ４に対し
てアクセスすることが可能であるが、ＰＲＯＭ４は試験
時には消去状態とされているため、試験用の命令を格納
するメモリ領域がなく、データ読み出しの試験を行うこ
とはできない。このように、従来のマイコンでは、通常
の使用時と同じ動作モードでＰＲＯＭの通常使用するメ
モリ領域でのデータ読み出し試験を行うことができず、
マイコンの信頼性を確認することが難しいという問題が
生じている。
来のマイコンでは、試験モード時には試験用ＲＯＭ４Ｔ
に記憶されているデータを読み出して実行することでデ
ータ読み出し試験を行っているため、ＣＰＵ３がＰＲＯ
Ｍ４にアクセスすることはなく、したがってＰＲＯＭ４
からのデータの読み出し試験を行うことができない。ま
た、通常動作モードでは、ＣＰＵ３はＰＲＯＭ４に対し
てアクセスすることが可能であるが、ＰＲＯＭ４は試験
時には消去状態とされているため、試験用の命令を格納
するメモリ領域がなく、データ読み出しの試験を行うこ
とはできない。このように、従来のマイコンでは、通常
の使用時と同じ動作モードでＰＲＯＭの通常使用するメ
モリ領域でのデータ読み出し試験を行うことができず、
マイコンの信頼性を確認することが難しいという問題が
生じている。
【０００５】本発明の目的は、通常の動作モードで、Ｐ
ＲＯＭのデータ読み出し試験を行うことを可能にしたマ
イコンとそのデータ読み出し試験方法を提供することに
ある。
ＲＯＭのデータ読み出し試験を行うことを可能にしたマ
イコンとそのデータ読み出し試験方法を提供することに
ある。
【０００６】
【課題を解決するための手段】本発明は、ＣＰＵと、Ｐ
ＲＯＭと、通常の動作モードとＲＯＭレスモードを切り
換える動作モード制御回路と、外部拡張機能を備えたマ
イコンにおいて、外部拡張領域から命令をフェッチする
手段と、このフェッチした命令に基づいてＰＲＯＭから
データをリードする手段とを備える。あるいは、ＣＰＵ
と、ＰＲＯＭと、通常の動作モードとＲＯＭレスモード
を切り換える動作モード制御回路と、命令フェッチ可能
ＲＡＭを備えたマイコンにおいて、命令フェッチ可能Ｒ
ＡＭから命令をフェッチする手段と、このフェッチした
命令に基づいてＰＲＯＭからデータをリードする手段と
を備える。さらには、ＣＰＵと、ＰＲＯＭと、通常の動
作モードとＲＯＭレスモードを切り換える動作モード制
御回路を備えたマイコンにおいて、ＰＲＯＭのデータを
リードする手段を備えており、この手段は、ＲＯＭレス
モード設定手段と、アドレスを指定する手段と、結果を
出力する手段と、ＰＲＯＭのデータをリードする手段
と、リードしたデータを出力する手段と、アドレスを比
較する手段とを備える。
ＲＯＭと、通常の動作モードとＲＯＭレスモードを切り
換える動作モード制御回路と、外部拡張機能を備えたマ
イコンにおいて、外部拡張領域から命令をフェッチする
手段と、このフェッチした命令に基づいてＰＲＯＭから
データをリードする手段とを備える。あるいは、ＣＰＵ
と、ＰＲＯＭと、通常の動作モードとＲＯＭレスモード
を切り換える動作モード制御回路と、命令フェッチ可能
ＲＡＭを備えたマイコンにおいて、命令フェッチ可能Ｒ
ＡＭから命令をフェッチする手段と、このフェッチした
命令に基づいてＰＲＯＭからデータをリードする手段と
を備える。さらには、ＣＰＵと、ＰＲＯＭと、通常の動
作モードとＲＯＭレスモードを切り換える動作モード制
御回路を備えたマイコンにおいて、ＰＲＯＭのデータを
リードする手段を備えており、この手段は、ＲＯＭレス
モード設定手段と、アドレスを指定する手段と、結果を
出力する手段と、ＰＲＯＭのデータをリードする手段
と、リードしたデータを出力する手段と、アドレスを比
較する手段とを備える。
【０００７】また、本発明の試験方法では、マイコンの
動作モードをＲＯＭレスモードに設定し、このＲＯＭレ
スモードでＣＰＵが外部から命令をフェッチし、外部拡
張機能を設定して外部拡張領域にアドレスを分岐し、マ
イコンを通常の動作モードにし、外部拡張領域に予め準
備した命令を実行し、ＰＲＯＭのデータを読み出し、リ
ードしたデータを評価する工程とを含んでいる。あるい
は、マイコンの動作モードをＲＯＭレスモードに設定
し、このＲＯＭレスモードでＣＰＵが外部から命令をフ
ェッチして、ＰＲＯＭのデータをリードする命令を命令
フェッチ可能ＲＡＭに転送し、命令フェッチ可能ＲＡＭ
のメモリ領域にアドレスを分岐し、マイコンを通常の動
作モードに設定し、ＣＰＵが命令フェッチ可能ＲＡＭか
ら命令をフェッチして、ＰＲＯＭのデータをリードし、
リードしたデータを評価する工程とを含んでいる。さら
には、動作モードをＲＯＭレスモードに設定し、このＲ
ＯＭレスモードでＣＰＵが外部からＰＲＯＭのデータを
リードする命令をフェッチし、マイコンの動作モードを
通常の動作モードに設定し、フェッチした命令を実行す
ることで、ＰＲＯＭのデータをリードし、リードしたデ
ータを評価する工程とを含んでいる。
動作モードをＲＯＭレスモードに設定し、このＲＯＭレ
スモードでＣＰＵが外部から命令をフェッチし、外部拡
張機能を設定して外部拡張領域にアドレスを分岐し、マ
イコンを通常の動作モードにし、外部拡張領域に予め準
備した命令を実行し、ＰＲＯＭのデータを読み出し、リ
ードしたデータを評価する工程とを含んでいる。あるい
は、マイコンの動作モードをＲＯＭレスモードに設定
し、このＲＯＭレスモードでＣＰＵが外部から命令をフ
ェッチして、ＰＲＯＭのデータをリードする命令を命令
フェッチ可能ＲＡＭに転送し、命令フェッチ可能ＲＡＭ
のメモリ領域にアドレスを分岐し、マイコンを通常の動
作モードに設定し、ＣＰＵが命令フェッチ可能ＲＡＭか
ら命令をフェッチして、ＰＲＯＭのデータをリードし、
リードしたデータを評価する工程とを含んでいる。さら
には、動作モードをＲＯＭレスモードに設定し、このＲ
ＯＭレスモードでＣＰＵが外部からＰＲＯＭのデータを
リードする命令をフェッチし、マイコンの動作モードを
通常の動作モードに設定し、フェッチした命令を実行す
ることで、ＰＲＯＭのデータをリードし、リードしたデ
ータを評価する工程とを含んでいる。
【０００８】
【発明の実施形態】次に、本発明の実施形態を図面を参
照して説明する。図１は本発明の第１の実施形態のマイ
コン１のブロック構成であり、同図では詳細を後述する
ＬＳＩテスタ２に接続された状態を示している。マイコ
ン１は、ＣＰＵ３、ＰＲＯＭ４、マイコンの動作モード
を制御する動作モード制御回路５及び外部拡張機能設定
レジスタ５ａを備えており、アドレスバス６とデータバ
ス７により、アドレス入出力端子８、データ入出力端子
９、結果出力端子１０に接続される。また、前記外部拡
張機能設定レジスタ５ａには動作モード制御端子１１や
リセット端子１２が接続され、前記ＣＰＵ３にはクロッ
ク入力用の端子１３，１４が接続される。なお、この実
施形態においては、便宜上、ＰＲＯＭ４はＡ番地からＢ
番地までを割り振っているものとする。
照して説明する。図１は本発明の第１の実施形態のマイ
コン１のブロック構成であり、同図では詳細を後述する
ＬＳＩテスタ２に接続された状態を示している。マイコ
ン１は、ＣＰＵ３、ＰＲＯＭ４、マイコンの動作モード
を制御する動作モード制御回路５及び外部拡張機能設定
レジスタ５ａを備えており、アドレスバス６とデータバ
ス７により、アドレス入出力端子８、データ入出力端子
９、結果出力端子１０に接続される。また、前記外部拡
張機能設定レジスタ５ａには動作モード制御端子１１や
リセット端子１２が接続され、前記ＣＰＵ３にはクロッ
ク入力用の端子１３，１４が接続される。なお、この実
施形態においては、便宜上、ＰＲＯＭ４はＡ番地からＢ
番地までを割り振っているものとする。
【０００９】図２は前記ＣＰＵ３の内部構成を示すブロ
ック図である。前記ＣＰＵ３は、アドレス指定用のＨＬ
レジスタ１８、アドレス指定用のプログラムカウンタ１
９、命令格納用のレジスタ２０、命令デコード用のデコ
ーダ２１、データ格納用のレジスタ２２で構成されてお
り、アドレスバス６とデータバス７により相互に接続さ
れている。プログラムカウンタ１９に格納されるアドレ
スは命令の実行と共に一番地ずつインクリメントされ
る。ＨＬレジスタ１８はアドレスの指定が可能である。
ック図である。前記ＣＰＵ３は、アドレス指定用のＨＬ
レジスタ１８、アドレス指定用のプログラムカウンタ１
９、命令格納用のレジスタ２０、命令デコード用のデコ
ーダ２１、データ格納用のレジスタ２２で構成されてお
り、アドレスバス６とデータバス７により相互に接続さ
れている。プログラムカウンタ１９に格納されるアドレ
スは命令の実行と共に一番地ずつインクリメントされ
る。ＨＬレジスタ１８はアドレスの指定が可能である。
【００１０】次に、マイコン１の動作モードを図３ない
し図５を参照して説明する。マイコン１は、通常の動作
モードとＲＯＭレスモードの二つの動作モードを持って
おり、動作モード制御端子１１に信号を入力すること
で、マイコン１の外部から動作モードの制御が可能であ
る。図３は通常の動作モードを説明する図であり、例え
ば、マイコン１のＣＰＵ３が（Ａ＋１）番地をアクセス
した場合、ＰＲＯＭ４の（Ａ＋１）番地の命令をフェッ
チする。また、図４はＲＯＭレスモードを説明する図で
あり、マイコン１の外部には内前記ＰＲＯＭ４と同じア
ドレスＡ番地からＢ番地までが割り振られている外部メ
モリ３０が準備されている。そして、例えば、ＲＯＭレ
スモードでマイコン１のＣＰＵ３が（Ａ＋１）番地をア
クセスした場合、ＣＰＵ３はマイコン１の外部メモリ３
０の（Ａ＋１）番地から命令をフェッチする。図５は、
外部拡張機能を説明するための図である。外部拡張領域
をＣ番地からＤ番地とした場合、外部拡張機能設定レジ
スタ５ａセットすると、ＣＰＵ３が外部拡張領域をアク
セスした場合、動作モードに関わらず外部メモリ３０の
Ｃ番地からＤ番地まで命令をフェッチする。
し図５を参照して説明する。マイコン１は、通常の動作
モードとＲＯＭレスモードの二つの動作モードを持って
おり、動作モード制御端子１１に信号を入力すること
で、マイコン１の外部から動作モードの制御が可能であ
る。図３は通常の動作モードを説明する図であり、例え
ば、マイコン１のＣＰＵ３が（Ａ＋１）番地をアクセス
した場合、ＰＲＯＭ４の（Ａ＋１）番地の命令をフェッ
チする。また、図４はＲＯＭレスモードを説明する図で
あり、マイコン１の外部には内前記ＰＲＯＭ４と同じア
ドレスＡ番地からＢ番地までが割り振られている外部メ
モリ３０が準備されている。そして、例えば、ＲＯＭレ
スモードでマイコン１のＣＰＵ３が（Ａ＋１）番地をア
クセスした場合、ＣＰＵ３はマイコン１の外部メモリ３
０の（Ａ＋１）番地から命令をフェッチする。図５は、
外部拡張機能を説明するための図である。外部拡張領域
をＣ番地からＤ番地とした場合、外部拡張機能設定レジ
スタ５ａセットすると、ＣＰＵ３が外部拡張領域をアク
セスした場合、動作モードに関わらず外部メモリ３０の
Ｃ番地からＤ番地まで命令をフェッチする。
【００１１】図６を参照すると、１０Ａは外部拡張領域
から命令をフェッチする手段である。この外部拡張領域
から命令をフェッチする手段１０Ａは、ＲＯＭレスモー
ド設定手段１０１と、外部拡張機能設定手段１０２と、
外部拡張領域にアドレス分岐する手段１０３から構成さ
れる。ＲＯＭレスモード設定手段１０１は、マイコン１
の外部から、動作モード設定端子１１に信号を与えた
後、マイコン１の外部からリセット端子に信号を与えて
マイコン１をリセットすることで、マイコン１をＲＯＭ
レスモードに設定する。外部拡張設定手段１０２は、マ
イコン１の外部から命令をフェッチし、外部拡張機能レ
ジスタに値を書き込み外部拡張機能を設定する。外部拡
張領域にアドレス分岐する手段１０３は、マイコン１の
外部から命令をフェッチして、外部拡張領域のアドレス
に分岐する。
から命令をフェッチする手段である。この外部拡張領域
から命令をフェッチする手段１０Ａは、ＲＯＭレスモー
ド設定手段１０１と、外部拡張機能設定手段１０２と、
外部拡張領域にアドレス分岐する手段１０３から構成さ
れる。ＲＯＭレスモード設定手段１０１は、マイコン１
の外部から、動作モード設定端子１１に信号を与えた
後、マイコン１の外部からリセット端子に信号を与えて
マイコン１をリセットすることで、マイコン１をＲＯＭ
レスモードに設定する。外部拡張設定手段１０２は、マ
イコン１の外部から命令をフェッチし、外部拡張機能レ
ジスタに値を書き込み外部拡張機能を設定する。外部拡
張領域にアドレス分岐する手段１０３は、マイコン１の
外部から命令をフェッチして、外部拡張領域のアドレス
に分岐する。
【００１２】一方、１０ＢはＰＲＯＭからデータをリー
ドする手段である。このＰＲＯＭからデータをリードす
る手段１０Ｂは、アドレスを指定する手段１０４と、結
果を出力する手段１０５と、通常の動作モード設定手段
１０６と、ＰＲＯＭのデータをリードする手段１０７
と、リードしたデータを出力する手段１０８と、アドレ
スを比較する手段１０９から構成される。アドレスを指
定する手段１０４は、マイコン１の外部から命令をフェ
ッチし、ＰＲＯＭ４のアドレス領域のスタートアドレス
と最終アドレスを所定の領域に記憶する。結果を出力す
る手段１０５は、外部から命令をフェッチして、リード
したデータを出力する端子を結果出力端子１０に設定す
る。通常の動作モード設定手段１０６は、マイコン１の
外部から動作モード設定端子１１に信号を与えて、マイ
コン１を通常の動作モードに設定する。ＰＲＯＭのデー
タをリードする手段１０７は、外部拡張領域から命令を
フェッチして、セットしたＰＲＯＭ４のアドレスのデー
タをリードする。リードしたデータを出力する手段１０
８は、外部拡張領域から命令をフェッチして、リードし
たデータを結果出力端子１０から出力する。アドレスの
比較手段１０９は、リードしたアドレスのデータを、セ
ットされた最終アドレスと比較し、一致すれば終了、小
さければアドレスを増加し、ＰＲＯＭのデータをリード
する手段１０７の動作に戻る。大きければ終了する。
ドする手段である。このＰＲＯＭからデータをリードす
る手段１０Ｂは、アドレスを指定する手段１０４と、結
果を出力する手段１０５と、通常の動作モード設定手段
１０６と、ＰＲＯＭのデータをリードする手段１０７
と、リードしたデータを出力する手段１０８と、アドレ
スを比較する手段１０９から構成される。アドレスを指
定する手段１０４は、マイコン１の外部から命令をフェ
ッチし、ＰＲＯＭ４のアドレス領域のスタートアドレス
と最終アドレスを所定の領域に記憶する。結果を出力す
る手段１０５は、外部から命令をフェッチして、リード
したデータを出力する端子を結果出力端子１０に設定す
る。通常の動作モード設定手段１０６は、マイコン１の
外部から動作モード設定端子１１に信号を与えて、マイ
コン１を通常の動作モードに設定する。ＰＲＯＭのデー
タをリードする手段１０７は、外部拡張領域から命令を
フェッチして、セットしたＰＲＯＭ４のアドレスのデー
タをリードする。リードしたデータを出力する手段１０
８は、外部拡張領域から命令をフェッチして、リードし
たデータを結果出力端子１０から出力する。アドレスの
比較手段１０９は、リードしたアドレスのデータを、セ
ットされた最終アドレスと比較し、一致すれば終了、小
さければアドレスを増加し、ＰＲＯＭのデータをリード
する手段１０７の動作に戻る。大きければ終了する。
【００１３】次に、以上の構成のマイコンにおけるＰＲ
ＯＭ４のデータ読み出し試験の動作について説明する。
図１を参照すると、マイコン１に接続されたＬＳＩテス
タ２は、マイコン１を試験するための命令を格納するメ
モリ１５と、マイコン１から出力したデータを期待値と
比較してＰＡＳＳ／ＦＡＩＬの判定をするコンパレータ
１６と、マイコン１を制御するための信号を与えるドラ
イバ１７から構成される。マイコン１のアドレスバス
６、データバス７はアドレス入出力端子８、データ入出
力端子９を介して、ＬＳＩテスタ２のメモリ１５と接続
している。このため、ＲＯＭレスモード、またはＣＰＵ
３が外部拡張領域をアクセスした場合は、ＬＳＩテスタ
２のメモリ１５が外部メモリとなり、ここから命令をフ
ェッチする。マイコン１のデータ出力端子１０は、ＬＳ
Ｉテスタ２のコンパレータ１６と接続している。このた
め、マイコン１の結果出力端子１０から出力したデータ
を期待値と比較してＰＡＳＳ／ＦＡＩＬの判定ができ
る。マイコン１の動作モード制御端子１１、リセット端
子１２、クロック入力端子１３，１４は、ＬＳＩテスタ
２のドライバ１７と接続している。このためＬＳＩテス
タ２からマイコン１の動作モードの設定、リセット、動
作速度の設定が可能である。
ＯＭ４のデータ読み出し試験の動作について説明する。
図１を参照すると、マイコン１に接続されたＬＳＩテス
タ２は、マイコン１を試験するための命令を格納するメ
モリ１５と、マイコン１から出力したデータを期待値と
比較してＰＡＳＳ／ＦＡＩＬの判定をするコンパレータ
１６と、マイコン１を制御するための信号を与えるドラ
イバ１７から構成される。マイコン１のアドレスバス
６、データバス７はアドレス入出力端子８、データ入出
力端子９を介して、ＬＳＩテスタ２のメモリ１５と接続
している。このため、ＲＯＭレスモード、またはＣＰＵ
３が外部拡張領域をアクセスした場合は、ＬＳＩテスタ
２のメモリ１５が外部メモリとなり、ここから命令をフ
ェッチする。マイコン１のデータ出力端子１０は、ＬＳ
Ｉテスタ２のコンパレータ１６と接続している。このた
め、マイコン１の結果出力端子１０から出力したデータ
を期待値と比較してＰＡＳＳ／ＦＡＩＬの判定ができ
る。マイコン１の動作モード制御端子１１、リセット端
子１２、クロック入力端子１３，１４は、ＬＳＩテスタ
２のドライバ１７と接続している。このためＬＳＩテス
タ２からマイコン１の動作モードの設定、リセット、動
作速度の設定が可能である。
【００１４】ＬＳＩテスタ２のメモリ１５には、予め以
下の命令を準備する。 Ａ番地からＢ番地 （命令１）結果出力端子を設定する命令 （命令２）ＰＲＯＭ４の先頭アドレスと最終アドレスを
指定する命令 （命令３）外部拡張機能を設定する命令 （命令４）外部拡張領域に分岐する命令Ｃ番地からＤ番
地 （命令５）ＰＲＯＭ４のデータをリードする命令 （命令６）リードしたデータを結果出力端子から出力す
る命令 （命令７）リードしたアドレスとＰＲＯＭの最終アドレ
スを比較する命令 （命令８）アドレスを増分する命令
下の命令を準備する。 Ａ番地からＢ番地 （命令１）結果出力端子を設定する命令 （命令２）ＰＲＯＭ４の先頭アドレスと最終アドレスを
指定する命令 （命令３）外部拡張機能を設定する命令 （命令４）外部拡張領域に分岐する命令Ｃ番地からＤ番
地 （命令５）ＰＲＯＭ４のデータをリードする命令 （命令６）リードしたデータを結果出力端子から出力す
る命令 （命令７）リードしたアドレスとＰＲＯＭの最終アドレ
スを比較する命令 （命令８）アドレスを増分する命令
【００１５】その上で、図７に試験動作のフローチャー
トを示すように、ＲＯＭレスモード設定手段１０１は、
ＬＳＩテスタ２のドライバ１７から、動作モード設定端
子１１に信号を与えて、リセット端子１２にリセット信
号を与えることで、マイコン１をＲＯＭレスモードに設
定する（ステップＳ７０１，Ｓ７０２）。このＲＯＭレ
スモードでは、ＣＰＵ３はＬＳＩテスタ２のメモリ１５
のＡ番地以降の命令をフェッチする。このため、アドレ
スを指定する手段１０４と、結果を出力する手段１０５
と、外部拡張機能を設定する手段１０２と、外部拡張領
域から命令をフェッチする手段１０３とは、メモリ１５
に予め準備されている（命令１），（命令２），（命令
３），（命令４）をフェッチすることができる。ＣＰＵ
３は、このフェッチした命令を実行する。その結果、リ
ードするメモリ領域の先頭アドレスがＡ番地、最終アド
レスがＢ番地に設定される（ステップＳ７０３）。ま
た、結果を出力する端子が結果出力端子１１に設定され
る（ステップＳ７０４）。さらに、外部拡張機能が設定
された後（ステップＳ７０５）、外部拡張領域にアドレ
スが分岐する（ステップＳ７０６）。
トを示すように、ＲＯＭレスモード設定手段１０１は、
ＬＳＩテスタ２のドライバ１７から、動作モード設定端
子１１に信号を与えて、リセット端子１２にリセット信
号を与えることで、マイコン１をＲＯＭレスモードに設
定する（ステップＳ７０１，Ｓ７０２）。このＲＯＭレ
スモードでは、ＣＰＵ３はＬＳＩテスタ２のメモリ１５
のＡ番地以降の命令をフェッチする。このため、アドレ
スを指定する手段１０４と、結果を出力する手段１０５
と、外部拡張機能を設定する手段１０２と、外部拡張領
域から命令をフェッチする手段１０３とは、メモリ１５
に予め準備されている（命令１），（命令２），（命令
３），（命令４）をフェッチすることができる。ＣＰＵ
３は、このフェッチした命令を実行する。その結果、リ
ードするメモリ領域の先頭アドレスがＡ番地、最終アド
レスがＢ番地に設定される（ステップＳ７０３）。ま
た、結果を出力する端子が結果出力端子１１に設定され
る（ステップＳ７０４）。さらに、外部拡張機能が設定
された後（ステップＳ７０５）、外部拡張領域にアドレ
スが分岐する（ステップＳ７０６）。
【００１６】通常の動作モード設定手段１０６は、ＬＳ
Ｉテスタ２のドライバ１７から信号を与えることで、マ
イコン１の動作モードを通常の動作モードに設定する
（ステップＳ７０７）。ＰＲＯＭのデータをリードする
手段１０７と、リードしたデータを出力する手段１０８
と、アドレスを比較する手段１０９は、ステップＳ７０
６で外部拡張領域にアドレス分岐しているので、メモリ
１５のＣ番地からＤ番地に予め準備した（命令５），
（命令６），（命令７），（命令８）をフェッチするこ
とができる。また通常の動作モードであるので、（命令
５）を実行すると、マイコン１のＰＲＯＭのメモリ領域
のＡ番地からデータをリードする（ステップＳ７０
８）。リードしたデータを出力する手段１０８は、デー
タを結果出力端子１１に出力する。ＬＳＩテスタ２のコ
ンパレータ１６は、リードしたデータを期待値を比較す
る。そして、一致すれば次の命令へ進み、不一致であれ
ば、試験を終了する（ステップＳ７０９）。次に、アド
レスを比較する手段１０９は、メモリ１５からフェッチ
した（命令７）により、リードしたアドレスと最終アド
レスＢ番地とを比較する。そして、一致若しくはリード
したアドレスが大きければ試験終了、リードしたアドレ
スが最終アドレスＢ番地よりも小さければ、アドレスを
増分して、ステップＳ７０９に戻る（ステップＳ７１
０，Ｓ７１１）。
Ｉテスタ２のドライバ１７から信号を与えることで、マ
イコン１の動作モードを通常の動作モードに設定する
（ステップＳ７０７）。ＰＲＯＭのデータをリードする
手段１０７と、リードしたデータを出力する手段１０８
と、アドレスを比較する手段１０９は、ステップＳ７０
６で外部拡張領域にアドレス分岐しているので、メモリ
１５のＣ番地からＤ番地に予め準備した（命令５），
（命令６），（命令７），（命令８）をフェッチするこ
とができる。また通常の動作モードであるので、（命令
５）を実行すると、マイコン１のＰＲＯＭのメモリ領域
のＡ番地からデータをリードする（ステップＳ７０
８）。リードしたデータを出力する手段１０８は、デー
タを結果出力端子１１に出力する。ＬＳＩテスタ２のコ
ンパレータ１６は、リードしたデータを期待値を比較す
る。そして、一致すれば次の命令へ進み、不一致であれ
ば、試験を終了する（ステップＳ７０９）。次に、アド
レスを比較する手段１０９は、メモリ１５からフェッチ
した（命令７）により、リードしたアドレスと最終アド
レスＢ番地とを比較する。そして、一致若しくはリード
したアドレスが大きければ試験終了、リードしたアドレ
スが最終アドレスＢ番地よりも小さければ、アドレスを
増分して、ステップＳ７０９に戻る（ステップＳ７１
０，Ｓ７１１）。
【００１７】例えば、ＰＲＯＭ４が３２Ｋｂｙｔｅのメ
モリ容量を持ち、先頭アドレスが００００Ｈ番地、最終
アドレスが７ＦＦＦＨ番地であり、外部拡張領域の先頭
アドレスが８０００Ｈ番地、最終アドレスがＢＦＦＦＨ
番地である場合、ＬＳＩテスタ２のメモリ１５には以下
の命令を準備する。 ００００Ｈ番地から７ＦＦＦＨ番地 （命令１）結果を出力する端子を、結果出力端子１１に
設定する。 （命令２）ＨＬレジスタ１８に００００Ｈ，ＢＣレジス
タ２２に７ＦＦＦＨを設定する。 （命令３）外部拡張機能レジスタを設定して、外部拡張
モードに設定する。 （命令４）プログラムカウンタ１９を８０００Ｈに設定
する。 ８０００Ｈ番地以降 （命令５）ＨＬレジスタ１８でセットしたアドレスのデ
ータをリードする。 （命令６）リードしたデータを結果出力端子１１から出
力する。 （命令７）ＨＬレジスタ１８のデータとＢＣレジスタ２
２のデータを比較する。 （命令８）ＨＬレジスタ１８のデータを１番地インクリ
メントする。
モリ容量を持ち、先頭アドレスが００００Ｈ番地、最終
アドレスが７ＦＦＦＨ番地であり、外部拡張領域の先頭
アドレスが８０００Ｈ番地、最終アドレスがＢＦＦＦＨ
番地である場合、ＬＳＩテスタ２のメモリ１５には以下
の命令を準備する。 ００００Ｈ番地から７ＦＦＦＨ番地 （命令１）結果を出力する端子を、結果出力端子１１に
設定する。 （命令２）ＨＬレジスタ１８に００００Ｈ，ＢＣレジス
タ２２に７ＦＦＦＨを設定する。 （命令３）外部拡張機能レジスタを設定して、外部拡張
モードに設定する。 （命令４）プログラムカウンタ１９を８０００Ｈに設定
する。 ８０００Ｈ番地以降 （命令５）ＨＬレジスタ１８でセットしたアドレスのデ
ータをリードする。 （命令６）リードしたデータを結果出力端子１１から出
力する。 （命令７）ＨＬレジスタ１８のデータとＢＣレジスタ２
２のデータを比較する。 （命令８）ＨＬレジスタ１８のデータを１番地インクリ
メントする。
【００１８】その上で、前記ステップＳ７０８では、Ｈ
Ｌレジスタ１８に設定した００００Ｈ番地のデータをリ
ードする。マイコン１が通常の動作モードであるので、
ＰＲＯＭ４の００００Ｈ番地のデータをリードする。ま
た、ステップＳ７１０では、ＨＬレジスタ１８に設定し
た００００ＨとＢＣレジスタ２２に設定した７ＦＦＦＨ
を比較する。ＨＬ＜ＢＣであるので、ＨＬレジスタ１８
を０００１Ｈに設定して、再びステップＳ７０８に戻
る。ＨＬレジスタ１８が７ＦＦＦＨになるまでステップ
Ｓ７０８〜Ｓ７１１が繰り返されて、ＨＬレジスタ１８
が７ＦＦＦＨになると試験が終了する。
Ｌレジスタ１８に設定した００００Ｈ番地のデータをリ
ードする。マイコン１が通常の動作モードであるので、
ＰＲＯＭ４の００００Ｈ番地のデータをリードする。ま
た、ステップＳ７１０では、ＨＬレジスタ１８に設定し
た００００ＨとＢＣレジスタ２２に設定した７ＦＦＦＨ
を比較する。ＨＬ＜ＢＣであるので、ＨＬレジスタ１８
を０００１Ｈに設定して、再びステップＳ７０８に戻
る。ＨＬレジスタ１８が７ＦＦＦＨになるまでステップ
Ｓ７０８〜Ｓ７１１が繰り返されて、ＨＬレジスタ１８
が７ＦＦＦＨになると試験が終了する。
【００１９】以上のように、この実施形態では、通常の
動作モードで命令をフェッチすることができる外部拡張
領域に、ＰＲＯＭのデータをリードする命令を格納する
ことで、通常の動作モードでのＰＲＯＭのデータの読み
出し試験が可能になる。
動作モードで命令をフェッチすることができる外部拡張
領域に、ＰＲＯＭのデータをリードする命令を格納する
ことで、通常の動作モードでのＰＲＯＭのデータの読み
出し試験が可能になる。
【００２０】次に、本発明の第２の実施形態について図
８を参照して詳細に説明する。同図において、図１の構
成と等価な部分には同一符号を付してある。この第２の
実施形態のマイコン１が特徴とされる点は、外部拡張機
能設定レジスタ５ａを持たない点と、マイコン１の内部
に命令フェッチ可能ＲＡＭ２３を備えている点である。
また、図９に示すように、この第２の実施形態では、第
１の実施形態のい外部拡張領域から命令をフェッチする
手段１０Ａの変わりに、命令フェッチ可能ＲＡＭから命
令をフェッチする手段２０Ａから構成される点である。
すなわち、命令フェッチ可能ＲＡＭから命令をフェッチ
する手段２０Ａは、ＲＯＭレスモード設定手段１０１
と、命令フェッチ可能ＲＡＭのメモリ領域にＰＲＯＭか
らデータをリードする命令を転送する手段２０２と、命
令フェッチ可能ＲＡＭのメモリ領域にアドレス分岐する
手段２０３とから構成される。命令フェッチ可能ＲＡＭ
に命令を格納する手段２０２は、マイコン１の外部から
命令をフェッチして、命令フェッチ可能ＲＡＭに、ＰＲ
ＯＭ４のデータをリードする命令を転送する。命令フェ
ッチ可能ＲＡＭのメモリ領域にアドレス分岐する手段２
０３は、マイコン１の外部から命令をフェッチして、命
令フェッチ可能ＲＡＭのメモリ領域にアドレスを分岐す
る。
８を参照して詳細に説明する。同図において、図１の構
成と等価な部分には同一符号を付してある。この第２の
実施形態のマイコン１が特徴とされる点は、外部拡張機
能設定レジスタ５ａを持たない点と、マイコン１の内部
に命令フェッチ可能ＲＡＭ２３を備えている点である。
また、図９に示すように、この第２の実施形態では、第
１の実施形態のい外部拡張領域から命令をフェッチする
手段１０Ａの変わりに、命令フェッチ可能ＲＡＭから命
令をフェッチする手段２０Ａから構成される点である。
すなわち、命令フェッチ可能ＲＡＭから命令をフェッチ
する手段２０Ａは、ＲＯＭレスモード設定手段１０１
と、命令フェッチ可能ＲＡＭのメモリ領域にＰＲＯＭか
らデータをリードする命令を転送する手段２０２と、命
令フェッチ可能ＲＡＭのメモリ領域にアドレス分岐する
手段２０３とから構成される。命令フェッチ可能ＲＡＭ
に命令を格納する手段２０２は、マイコン１の外部から
命令をフェッチして、命令フェッチ可能ＲＡＭに、ＰＲ
ＯＭ４のデータをリードする命令を転送する。命令フェ
ッチ可能ＲＡＭのメモリ領域にアドレス分岐する手段２
０３は、マイコン１の外部から命令をフェッチして、命
令フェッチ可能ＲＡＭのメモリ領域にアドレスを分岐す
る。
【００２１】本発明の第２の実施形態におけるＰＲＯＭ
４のデータ読み出し動作を図面を参照して詳細に説明す
る。まず、ＬＳＩテスタ２のメモリ１５に予め以下の命
令を準備する。 （命令１）結果出力端子を設定する命令 （命令２）命令フェッチ可能ＲＡＭに以下の（命令２
１），（命令２２），（命令２３），（命令２４）を転
送する。 （命令２１）ＰＲＯＭ４のデータをリードする命令 （命令２２）リードしたデータを結果出力端子から出力
する命令 （命令２３）リードしたアドレスとＰＲＯＭの最終アド
レスを比較する命令 （命令２４）アドレスを増分する命令 （命令３）ＰＲＯＭ４の先頭アドレスと最終アドレスを
指定する命令 （命令４）命令フェッチ可能ＲＡＭのメモリ領域にアド
レスを分岐する。
４のデータ読み出し動作を図面を参照して詳細に説明す
る。まず、ＬＳＩテスタ２のメモリ１５に予め以下の命
令を準備する。 （命令１）結果出力端子を設定する命令 （命令２）命令フェッチ可能ＲＡＭに以下の（命令２
１），（命令２２），（命令２３），（命令２４）を転
送する。 （命令２１）ＰＲＯＭ４のデータをリードする命令 （命令２２）リードしたデータを結果出力端子から出力
する命令 （命令２３）リードしたアドレスとＰＲＯＭの最終アド
レスを比較する命令 （命令２４）アドレスを増分する命令 （命令３）ＰＲＯＭ４の先頭アドレスと最終アドレスを
指定する命令 （命令４）命令フェッチ可能ＲＡＭのメモリ領域にアド
レスを分岐する。
【００２２】図１０はその動作のフローチャートであ
り、ステップＳ１００１とＳ１００２は第１の実施形態
のステップＳ７０１とＳ７０２と動作が同じであるの
で、説明は省略する。ついで、命令フェッチ可能ＲＡＭ
にＰＲＯＭのデータをリードする命令を転送する手段２
０２は、ＬＳＩテスタ２のメモリ１５からフェッチした
（命令３）を実行することで、（命令２１）と、（命令
２２）と、（命令２３）と（命令２４）を命令フェッチ
可能ＲＡＭ２３に転送する（ステップＳ１００４）。次
に、命令フェッチ可能ＲＡＭのアドレス領域にアドレス
分岐する手段２０３は、ＬＳＩテスタ２のメモリ１５か
ら（命令４）をフェッチし、アドレスをＣ番地に設定す
る（ステップＳ１００６）。
り、ステップＳ１００１とＳ１００２は第１の実施形態
のステップＳ７０１とＳ７０２と動作が同じであるの
で、説明は省略する。ついで、命令フェッチ可能ＲＡＭ
にＰＲＯＭのデータをリードする命令を転送する手段２
０２は、ＬＳＩテスタ２のメモリ１５からフェッチした
（命令３）を実行することで、（命令２１）と、（命令
２２）と、（命令２３）と（命令２４）を命令フェッチ
可能ＲＡＭ２３に転送する（ステップＳ１００４）。次
に、命令フェッチ可能ＲＡＭのアドレス領域にアドレス
分岐する手段２０３は、ＬＳＩテスタ２のメモリ１５か
ら（命令４）をフェッチし、アドレスをＣ番地に設定す
る（ステップＳ１００６）。
【００２３】通常の動作モード設定手段１０６は、ＬＳ
Ｉテスタ２のドライバ１７からマイコン１の動作モード
制御端子１１に信号を与えて、マイコン１を通常の動作
モードに設定する（ステップＳ１００７）。その後、マ
イコン１のＣＰＵ３は命令フェッチ可能ＲＡＭ２３に格
納された（命令２１）と（命令２２）と（命令２３）と
（命令２４）を、通常の動作モードで実行する。なお、
ステップＳ１００８、Ｓ１００９、Ｓ１０１０、Ｓ１０
１１は第１の実施形態における図７のステップＳ７０
８、Ｓ７０９、Ｓ７１０、Ｓ７１１と動作は同じである
ので説明は省略する。
Ｉテスタ２のドライバ１７からマイコン１の動作モード
制御端子１１に信号を与えて、マイコン１を通常の動作
モードに設定する（ステップＳ１００７）。その後、マ
イコン１のＣＰＵ３は命令フェッチ可能ＲＡＭ２３に格
納された（命令２１）と（命令２２）と（命令２３）と
（命令２４）を、通常の動作モードで実行する。なお、
ステップＳ１００８、Ｓ１００９、Ｓ１０１０、Ｓ１０
１１は第１の実施形態における図７のステップＳ７０
８、Ｓ７０９、Ｓ７１０、Ｓ７１１と動作は同じである
ので説明は省略する。
【００２４】例えば、ＰＲＯＭ４が３２Ｋｂｙｔｅのメ
モリ容量を持ち、先頭アドレスが００００Ｈ番地、最終
アドレスが７ＦＦＦＨ番地であるとする。また、命令フ
ェッチ可能ＲＡＭが１Ｋｂｙｔｅのメモリ容量を持ち、
先頭アドレスが８０００Ｈ番地、最終アドレスが８３Ｆ
ＦＨ番地であり、また、マイコン１のＣＰＵ３がＨＬレ
ジスタ１８と同様に、間接アドレス指定が可能なレジス
タＺＷレジスタを持つとする。ＬＳＩテスタ２のメモリ
１５の１ＦＦＦＨ番地以降にＰＲＯＭ４のデータをリー
ドする以下の命令を準備する。
モリ容量を持ち、先頭アドレスが００００Ｈ番地、最終
アドレスが７ＦＦＦＨ番地であるとする。また、命令フ
ェッチ可能ＲＡＭが１Ｋｂｙｔｅのメモリ容量を持ち、
先頭アドレスが８０００Ｈ番地、最終アドレスが８３Ｆ
ＦＨ番地であり、また、マイコン１のＣＰＵ３がＨＬレ
ジスタ１８と同様に、間接アドレス指定が可能なレジス
タＺＷレジスタを持つとする。ＬＳＩテスタ２のメモリ
１５の１ＦＦＦＨ番地以降にＰＲＯＭ４のデータをリー
ドする以下の命令を準備する。
【００２５】１ＦＦＦＨ番地以降 （命令２１）ＨＬレジスタで指定するアドレスのデータ
をリードする。 （命令２２）リードしたデータを結果出力端子１１から
出力する。 （命令２３）ＨＬレジスタとＢＣレジスタを比較する。 （命令２４）ＨＬレジスタを１Ｈインクリメントする。 ００００Ｈ番地以降には以下の命令を準備する。 （命令１）結果を出力する端子を、結果出力端子１１に
設定する。 （命令２）ＨＬレジスタに１ＦＦＦＨ、ＺＷレジスタに
８０００Ｈを設定し、ＨＬレジスタで指定したアドレス
の内容を、ＺＷレジスタで指定したアドレスの内容に転
送する。転送が終わればＨＬレジスタ、ＺＷレジスタを
それぞれインクリメントする。（命令２１）から（命令
２４）を転送すると終了する。 （命令３）ＨＬレジスタに００００Ｈ、ＢＣレジスタに
７ＦＦＦＨを設定する。 （命令４）プログラムカウンタを８０００Ｈに設定す
る。
をリードする。 （命令２２）リードしたデータを結果出力端子１１から
出力する。 （命令２３）ＨＬレジスタとＢＣレジスタを比較する。 （命令２４）ＨＬレジスタを１Ｈインクリメントする。 ００００Ｈ番地以降には以下の命令を準備する。 （命令１）結果を出力する端子を、結果出力端子１１に
設定する。 （命令２）ＨＬレジスタに１ＦＦＦＨ、ＺＷレジスタに
８０００Ｈを設定し、ＨＬレジスタで指定したアドレス
の内容を、ＺＷレジスタで指定したアドレスの内容に転
送する。転送が終わればＨＬレジスタ、ＺＷレジスタを
それぞれインクリメントする。（命令２１）から（命令
２４）を転送すると終了する。 （命令３）ＨＬレジスタに００００Ｈ、ＢＣレジスタに
７ＦＦＦＨを設定する。 （命令４）プログラムカウンタを８０００Ｈに設定す
る。
【００２６】（命令２）は命令フェッチ可能ＲＡＭ２３
に、ＰＲＯＭのデータをリードする命令を転送する命令
である。まず、ＨＬレジスタに（命令２１）が格納され
ているメモリのアドレスを設定する。また、ＺＷレジス
タに転送先のアドレスを設定する。次に、ＨＬレジスタ
で指定したアドレスの内容を、例えばＡレジスタに転送
し、Ａレジスタの内容をＺＷレジスタで指定したアドレ
スに転送する。以上の方法で、命令フェッチ可能ＲＡＭ
にＰＲＯＭのデータをリードする命令を転送することが
できる。次に、通常の動作モードで命令フェッチ可能Ｒ
ＡＭに格納された命令を実行すると、ＰＲＯＭ４のデー
タのリードができる。ＰＲＯＭ４のデータのリードの実
施形態は、第１の実施形態と同じであるので、説明は省
略する。
に、ＰＲＯＭのデータをリードする命令を転送する命令
である。まず、ＨＬレジスタに（命令２１）が格納され
ているメモリのアドレスを設定する。また、ＺＷレジス
タに転送先のアドレスを設定する。次に、ＨＬレジスタ
で指定したアドレスの内容を、例えばＡレジスタに転送
し、Ａレジスタの内容をＺＷレジスタで指定したアドレ
スに転送する。以上の方法で、命令フェッチ可能ＲＡＭ
にＰＲＯＭのデータをリードする命令を転送することが
できる。次に、通常の動作モードで命令フェッチ可能Ｒ
ＡＭに格納された命令を実行すると、ＰＲＯＭ４のデー
タのリードができる。ＰＲＯＭ４のデータのリードの実
施形態は、第１の実施形態と同じであるので、説明は省
略する。
【００２７】図１１は本発明の第３の実施形態のブロッ
ク図であり、前記各実施形態と等価な部分には同一符号
を付してある。この実施形態のマイコン１が特徴とする
点は、外部拡張機能設定レジスタと命令フェッチ可能Ｒ
ＡＭを備えない点である。また、図１２を参照すると、
本発明の第３の実施形態の特徴は、ＰＲＯＭのデータを
リードする手段３０７のみを通常の動作モードで行う点
である。このＰＲＯＭのデータをリードする手段３０７
は、まずＲＯＭレスモードでマイコン１のＣＰＵ３は外
部から命令をフェッチする。次に動作モード制御端子に
マイコン１の外部から信号を与えて、マイコン１を通常
の動作モードに設定する。通常の動作モードで、ＣＰＵ
がフェッチした命令を実行することで、ＰＲＯＭのデー
タをリードする。その後、マイコン１の外部から、動作
モード制御端子に信号を与えてマイコン１をＲＯＭレス
モードに設定する。
ク図であり、前記各実施形態と等価な部分には同一符号
を付してある。この実施形態のマイコン１が特徴とする
点は、外部拡張機能設定レジスタと命令フェッチ可能Ｒ
ＡＭを備えない点である。また、図１２を参照すると、
本発明の第３の実施形態の特徴は、ＰＲＯＭのデータを
リードする手段３０７のみを通常の動作モードで行う点
である。このＰＲＯＭのデータをリードする手段３０７
は、まずＲＯＭレスモードでマイコン１のＣＰＵ３は外
部から命令をフェッチする。次に動作モード制御端子に
マイコン１の外部から信号を与えて、マイコン１を通常
の動作モードに設定する。通常の動作モードで、ＣＰＵ
がフェッチした命令を実行することで、ＰＲＯＭのデー
タをリードする。その後、マイコン１の外部から、動作
モード制御端子に信号を与えてマイコン１をＲＯＭレス
モードに設定する。
【００２８】図１３のフローチャートを参照して第３の
実施形態におけるＰＲＯＭのデータ読み出し動作を説明
する。ＬＳＩテスタ２のメモリ１５に、予め以下の命令
を準備する。 （命令１）結果出力端子を設定する命令 （命令２）ＰＲＯＭ４の先頭アドレスと最終アドレスを
指定する命令 （命令３）ＰＲＯＭ４のデータをリードする命令 （命令４）リードしたデータを結果出力端子から出力す
る命令 （命令５）リードしたアドレスとＰＲＯＭの最終アドレ
スを比較する命令 （命令６）アドレスを増分する命令
実施形態におけるＰＲＯＭのデータ読み出し動作を説明
する。ＬＳＩテスタ２のメモリ１５に、予め以下の命令
を準備する。 （命令１）結果出力端子を設定する命令 （命令２）ＰＲＯＭ４の先頭アドレスと最終アドレスを
指定する命令 （命令３）ＰＲＯＭ４のデータをリードする命令 （命令４）リードしたデータを結果出力端子から出力す
る命令 （命令５）リードしたアドレスとＰＲＯＭの最終アドレ
スを比較する命令 （命令６）アドレスを増分する命令
【００２９】そして、図１３において、ステップＳ１３
０１、Ｓ１３０２、Ｓ１３０３、Ｓ１３０４は図７のス
テップＳ７０１、Ｓ７０２、Ｓ７０３、Ｓ７０４と動作
は同じであるので説明は省略する。ＰＲＯＭのデータを
リードする手段３０７は、ＬＳＩテスタ２のメモリ１５
から（命令３）をフェッチした後（ステップＳ１３０
５）、ＬＳＩテスタ２のドライバ１７からマイコン１の
動作モード制御端子１１に信号を与えてマイコン１を通
常の動作モードに設定する（ステップＳ１３０６）。通
常の動作モードでフェッチした命令を実行することでＰ
ＲＯＭ４のデータをリードすることができる（ステップ
Ｓ１３０７）。ＬＳＩテスタ２のドライバ１７からマイ
コン１の動作モード制御端子１１に信号を与えて、マイ
コン１をＲＯＭレスモードに設定して（ステップＳ１３
０８）、次の命令に進む。なお、ステップＳ１３０９、
Ｓ１３１０、Ｓ１３１１は図７のステップＳ７０９、Ｓ
７１０、Ｓ７１１と動作は同じであるので、説明は省略
する。
０１、Ｓ１３０２、Ｓ１３０３、Ｓ１３０４は図７のス
テップＳ７０１、Ｓ７０２、Ｓ７０３、Ｓ７０４と動作
は同じであるので説明は省略する。ＰＲＯＭのデータを
リードする手段３０７は、ＬＳＩテスタ２のメモリ１５
から（命令３）をフェッチした後（ステップＳ１３０
５）、ＬＳＩテスタ２のドライバ１７からマイコン１の
動作モード制御端子１１に信号を与えてマイコン１を通
常の動作モードに設定する（ステップＳ１３０６）。通
常の動作モードでフェッチした命令を実行することでＰ
ＲＯＭ４のデータをリードすることができる（ステップ
Ｓ１３０７）。ＬＳＩテスタ２のドライバ１７からマイ
コン１の動作モード制御端子１１に信号を与えて、マイ
コン１をＲＯＭレスモードに設定して（ステップＳ１３
０８）、次の命令に進む。なお、ステップＳ１３０９、
Ｓ１３１０、Ｓ１３１１は図７のステップＳ７０９、Ｓ
７１０、Ｓ７１１と動作は同じであるので、説明は省略
する。
【００３０】例えば、ＰＲＯＭ４が３２Ｋｂｙｔｅのメ
モリ容量を持ち、先頭アドレスが００００Ｈ番地、最終
アドレスが７ＦＦＦＨ番地とする。またＬＳＩテスタ２
のメモリ１５に予め以下の命令を準備する。 （命令１）結果の出力を結果出力端子１１に設定する。 （命令２）ＨＬレジスタに００００Ｈ、ＢＣレジスタに
７ＦＦＦＨを設定する。 （命令３）ＨＬレジスタ１８で指定するアドレスのデー
タをリードする。 （命令４）リードしたデータを結果出力端子１１から出
力する。 （命令５）ＨＬレジスタとＢＣレジスタを比較する。 （命令６）ＨＬレジスタを１Ｈインクリメントする。
モリ容量を持ち、先頭アドレスが００００Ｈ番地、最終
アドレスが７ＦＦＦＨ番地とする。またＬＳＩテスタ２
のメモリ１５に予め以下の命令を準備する。 （命令１）結果の出力を結果出力端子１１に設定する。 （命令２）ＨＬレジスタに００００Ｈ、ＢＣレジスタに
７ＦＦＦＨを設定する。 （命令３）ＨＬレジスタ１８で指定するアドレスのデー
タをリードする。 （命令４）リードしたデータを結果出力端子１１から出
力する。 （命令５）ＨＬレジスタとＢＣレジスタを比較する。 （命令６）ＨＬレジスタを１Ｈインクリメントする。
【００３１】ＲＯＭレスモード設定手段１０１でＲＯＭ
レスモードに設定したマイコン１のＣＰＵ３はＬＳＩテ
スタ２のメモリ１５から上記の命令をフェッチする。Ｐ
ＲＯＭのデータをリードする手段３０７はＲＯＭレスモ
ードで、ＬＳＩテスタ２のメモリ１５から（命令３）を
フェッチする。図１４を参照すると、マイコン１のＣＰ
Ｕ３の命令は、命令フェッチ（ｉ１）と、命令デコード
（ｉ２）と、命令実行（ｉ３）から構成される。マイコ
ン１のリセットから、（命令３）の命令フェッチまでの
クロック数を予め数えておく。例えば、（命令３）の命
令フェッチ（ｉ１）が、リセット後から（ｎ−２）クロ
ック目である場合、（ｎ−１）クロック目でマイコン１
の動作モードを通常の動作モードに設定する。すると、
ｎクロック目の命令の実行（ｉ３）はＰＲＯＭ４からデ
ータをリードする。
レスモードに設定したマイコン１のＣＰＵ３はＬＳＩテ
スタ２のメモリ１５から上記の命令をフェッチする。Ｐ
ＲＯＭのデータをリードする手段３０７はＲＯＭレスモ
ードで、ＬＳＩテスタ２のメモリ１５から（命令３）を
フェッチする。図１４を参照すると、マイコン１のＣＰ
Ｕ３の命令は、命令フェッチ（ｉ１）と、命令デコード
（ｉ２）と、命令実行（ｉ３）から構成される。マイコ
ン１のリセットから、（命令３）の命令フェッチまでの
クロック数を予め数えておく。例えば、（命令３）の命
令フェッチ（ｉ１）が、リセット後から（ｎ−２）クロ
ック目である場合、（ｎ−１）クロック目でマイコン１
の動作モードを通常の動作モードに設定する。すると、
ｎクロック目の命令の実行（ｉ３）はＰＲＯＭ４からデ
ータをリードする。
【００３２】
【発明の効果】以上説明したように本発明は、マイクロ
コンピュータの動作モードをＲＯＭレスモードに設定
し、このＲＯＭレスモードでＣＰＵが外部から命令をフ
ェッチし、あるいはマイコン内部の命令フェッチＲＡＭ
に命令を転送した上でその命令をフェッチし、さらには
ＰＲＯＭと同じアドレスの外部メモリの命令をフェッチ
した上で、マイコンの動作モードを通常動作モードに設
定してその命令を実行してＰＲＯＭのデータを読み出
し、このリードしたデータを評価しているので、マイコ
ンの通常使用時と同じ動作モードでＰＲＯＭの通常使用
するメモリ領域のデータの読み出し検査が実行でき、マ
イコンの信頼性、品質を高め、出荷検査時の不良検出率
を向上することができる。
コンピュータの動作モードをＲＯＭレスモードに設定
し、このＲＯＭレスモードでＣＰＵが外部から命令をフ
ェッチし、あるいはマイコン内部の命令フェッチＲＡＭ
に命令を転送した上でその命令をフェッチし、さらには
ＰＲＯＭと同じアドレスの外部メモリの命令をフェッチ
した上で、マイコンの動作モードを通常動作モードに設
定してその命令を実行してＰＲＯＭのデータを読み出
し、このリードしたデータを評価しているので、マイコ
ンの通常使用時と同じ動作モードでＰＲＯＭの通常使用
するメモリ領域のデータの読み出し検査が実行でき、マ
イコンの信頼性、品質を高め、出荷検査時の不良検出率
を向上することができる。
【図１】本発明のマイコンの第１の実施形態のブロック
図である。
図である。
【図２】ＣＰＵの内部構成のブロック図である。
【図３】マイコンの通常動作モードを説明するための図
である。
である。
【図４】マイコンのＲＯＭレスモードを説明するための
図である。
図である。
【図５】マイコンの外部拡張機能を説明するための図で
ある。
ある。
【図６】本発明の第１の実施形態の主要手段の構成を示
す図である。
す図である。
【図７】本発明の第１の実施形態の試験工程のフローチ
ャートである。
ャートである。
【図８】本発明のマイコンの第２の実施形態のブロック
図である。
図である。
【図９】本発明の第２の実施形態の主要手段の構成を示
す図である。
す図である。
【図１０】本発明の第２の実施形態の試験工程のフロー
チャートである。
チャートである。
【図１１】本発明のマイコンの第３の実施形態のブロッ
ク図である。
ク図である。
【図１２】本発明の第３の実施形態の主要手段の構成を
示す図である。
示す図である。
【図１３】本発明の第３の実施形態の試験工程のフロー
チャートである。
チャートである。
【図１４】本発明の第３の実施形態の動作タイングを示
す図である。
す図である。
【図１５】従来のマイコンの一例のブロック図である。
１ マイコン ２ ＬＳＩテスタ ３ ＣＰＵ ４ ＰＲＯＭ ５ 動作モード制御回路 ５ａ 外部拡張機能設定レジスタ ６ アドレスバス ７ データバス ８ アドレス入出力用端子 ９ データ入出力用端子 １０Ａ 外部拡張領域から命令をフェッチする手段 １０Ｂ ＰＲＯＭからデータをリードする手段 １５ メモリ １６ コンパレータ １７ ドライバ ２０Ａ 命令フェッチ可能ＲＡＭから命令をフェッチす
る手段 ３０ 外部メモリ
る手段 ３０ 外部メモリ
Claims (8)
- 【請求項１】 ＣＰＵと、ＰＲＯＭと、通常の動作モー
ドとＲＯＭレスモードを切り換える動作モード制御回路
と、外部拡張機能を備えたマイクロコンピュータにおい
て、外部拡張領域から命令をフェッチする手段と、この
フェッチした命令に基づいてＰＲＯＭからデータをリー
ドする手段とを備えることを特徴とするマイクロコンピ
ュータ。 - 【請求項２】 前記外部拡張領域から命令をフェッチす
る手段は、ＲＯＭレスモード設定手段と、外部拡張機能
設定手段と、外部拡張領域にアドレス分岐する手段を備
え、前記ＰＲＯＭからデータをリードする手段は、アド
レスを指定する手段と、結果を出力する手段と、通常の
動作モード設定手段と、ＰＲＯＭのデータをリードする
手段と、リードしたデータを出力する手段と、アドレス
を比較する手段とを備える請求項１のマイクロコンピュ
ータ。 - 【請求項３】 ＣＰＵと、ＰＲＯＭと、通常の動作モー
ドとＲＯＭレスモードを切り換える動作モード制御回路
と、外部拡張機能を備えたマイクロコンピュータにおい
て、マイクロコンピュータの動作モードをＲＯＭレスモ
ードに設定する工程と、このＲＯＭレスモードでＣＰＵ
が外部から命令をフェッチする工程と、外部拡張機能を
設定し、外部拡張領域にアドレスを分岐する工程と、マ
イクロコンピュータを通常の動作モードにし、外部拡張
領域に予め準備した命令を実行し、ＰＲＯＭのデータを
読み出す工程と、リードしたデータを評価する工程とを
含むことを特徴とするマイクロコンピュータのデータ読
み出し試験方法。 - 【請求項４】 ＣＰＵと、ＰＲＯＭと、通常の動作モー
ドとＲＯＭレスモードを切り換える動作モード制御回路
と、命令フェッチ可能ＲＡＭを備えたマイクロコンピュ
ータにおいて、命令フェッチ可能ＲＡＭから命令をフェ
ッチする手段と、このフェッチした命令に基づいてＰＲ
ＯＭからデータをリードする手段とを備えることを特徴
とするマイクロコンピュータ。 - 【請求項５】 前記命令フェッチ可能ＲＡＭから命令を
フェッチする手段は、ＲＯＭレスモード設定手段と、命
令フェッチ可能ＲＡＭにＰＲＯＭのデータをリードする
命令を転送する手段と、命令フェッチ可能ＲＡＭのメモ
リ領域にアドレスを分岐する手段を備え、前記ＰＲＯＭ
からデータをリードする手段は、アドレスを指定する手
段と、結果を出力する手段と、通常の動作モード設定手
段と、ＰＲＯＭのデータをリードする手段と、リードし
たデータを出力する手段と、アドレスを比較する手段と
を備える請求項４のマイクロコンピュータ。 - 【請求項６】 ＣＰＵと、ＰＲＯＭと、通常の動作モー
ドとＲＯＭレスモードを切り換える動作モード制御回路
と、命令フェッチ可能ＲＡＭを備えたマイクロコンピュ
ータにおいて、マイクロコンピュータの動作モードをＲ
ＯＭレスモードに設定する工程と、このＲＯＭレスモー
ドでＣＰＵが外部から命令をフェッチして、ＰＲＯＭの
データをリードする命令を命令フェッチ可能ＲＡＭに転
送し、命令フェッチ可能ＲＡＭのメモリ領域にアドレス
を分岐する工程と、マイクロコンピュータを通常の動作
モードに設定し、ＣＰＵが命令フェッチ可能ＲＡＭから
命令をフェッチして、ＰＲＯＭのデータをリードする工
程と、リードしたデータを評価する工程とを含むことを
特徴とするマイクロコンピュータのデータ読み出し試験
方法。 - 【請求項７】 ＣＰＵと、ＰＲＯＭと、通常の動作モー
ドとＲＯＭレスモードを切り換える動作モード制御回路
を備えたマイクロコンピュータにおいて、ＰＲＯＭのデ
ータをリードする手段を備えており、この手段は、ＲＯ
Ｍレスモード設定手段と、アドレスを指定する手段と、
結果を出力する手段と、ＰＲＯＭのデータをリードする
手段と、リードしたデータを出力する手段と、アドレス
を比較する手段とを備えることを特徴とするマイクロコ
ンピュータ。 - 【請求項８】 ＣＰＵと、ＰＲＯＭと、通常の動作モー
ドとＲＯＭレスモードを切り換える動作モード制御回路
を備えたマイクロコンピュータにおいて、動作モードを
ＲＯＭレスモードに設定する工程と、このＲＯＭレスモ
ードでＣＰＵが外部からＰＲＯＭのデータをリードする
命令をフェッチする工程と、マイクロコンピュータの動
作モードを通常の動作モードに設定する工程と、フェッ
チした命令を実行することで、ＰＲＯＭのデータをリー
ドする工程と、リードしたデータを評価する工程とを含
むことを特徴とするマイクロコンピュータのデータ読み
出し試験方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8272058A JPH10116263A (ja) | 1996-10-15 | 1996-10-15 | マイクロコンピュータとそのデータ読み出し試験方法 |
| EP97117770A EP0837395A3 (en) | 1996-10-15 | 1997-10-14 | Microcomputer loaded with PROM and data read-out testing method for same |
| CN97122742A CN1182912A (zh) | 1996-10-15 | 1997-10-15 | 用可编程非易失半导体储器加戴的微机和数据读出测法 |
| KR1019970052736A KR100297224B1 (ko) | 1996-10-15 | 1997-10-15 | Prom이구비된마이크로컴퓨터및그것의데이타판독검사방법 |
| US08/950,597 US5905907A (en) | 1996-10-15 | 1997-10-15 | Microcomputer loaded with PROM and data read-out testing method for same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8272058A JPH10116263A (ja) | 1996-10-15 | 1996-10-15 | マイクロコンピュータとそのデータ読み出し試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10116263A true JPH10116263A (ja) | 1998-05-06 |
Family
ID=17508522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8272058A Pending JPH10116263A (ja) | 1996-10-15 | 1996-10-15 | マイクロコンピュータとそのデータ読み出し試験方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5905907A (ja) |
| EP (1) | EP0837395A3 (ja) |
| JP (1) | JPH10116263A (ja) |
| KR (1) | KR100297224B1 (ja) |
| CN (1) | CN1182912A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100294927B1 (ko) * | 1998-08-29 | 2001-07-12 | 윤종용 | 점진적인 삼차원 메쉬 정보의 부호화 방법 및 그 장치 |
| US20030031235A1 (en) * | 2001-07-18 | 2003-02-13 | Cyberlane Inc. | PCMCIA CDMA data modem with test code selection switch |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1540923A (en) * | 1975-12-01 | 1979-02-21 | Intel Corp | Programmable single chip mos computer |
| JPS57137952A (en) * | 1981-02-20 | 1982-08-25 | Hitachi Ltd | Microcomputer |
| US4797808A (en) * | 1981-06-22 | 1989-01-10 | Texas Instruments Incorporated | Microcomputer with self-test of macrocode |
| JPS6298437A (ja) * | 1985-10-24 | 1987-05-07 | Oki Electric Ind Co Ltd | マイクロコンピユ−タ |
| JPH01123343A (ja) * | 1987-11-06 | 1989-05-16 | Nec Corp | シングルチップ・マイクロコンピュータ |
| US5307464A (en) * | 1989-12-07 | 1994-04-26 | Hitachi, Ltd. | Microprocessor and method for setting up its peripheral functions |
| JPH06348490A (ja) * | 1993-06-08 | 1994-12-22 | Hitachi Ltd | 演算処理方法、及びマイクロコンピュータ |
| US5754764A (en) * | 1994-02-22 | 1998-05-19 | National Semiconductor Corp. | Combination of input output circuitry and local area network systems |
-
1996
- 1996-10-15 JP JP8272058A patent/JPH10116263A/ja active Pending
-
1997
- 1997-10-14 EP EP97117770A patent/EP0837395A3/en not_active Withdrawn
- 1997-10-15 CN CN97122742A patent/CN1182912A/zh active Pending
- 1997-10-15 US US08/950,597 patent/US5905907A/en not_active Expired - Fee Related
- 1997-10-15 KR KR1019970052736A patent/KR100297224B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0837395A3 (en) | 2000-05-10 |
| US5905907A (en) | 1999-05-18 |
| KR100297224B1 (ko) | 2001-08-07 |
| KR19980032849A (ko) | 1998-07-25 |
| CN1182912A (zh) | 1998-05-27 |
| EP0837395A2 (en) | 1998-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4672534A (en) | Integrated circuit device incorporating a data processing unit and a ROM storing applications program therein | |
| JPH0764770A (ja) | 遠隔的に書込み可能なｅｐｒｏｍを有するマイクロコントローラ装置及び書込み方法 | |
| JPH06223002A (ja) | マイクロプロセッサメモリのテスト回路 | |
| US20070283139A1 (en) | Information processing apparatus and control method used thereby | |
| JP2866896B2 (ja) | 読取り専用記憶装置の試験方法とその方法を実行するデバイス | |
| JPH10116263A (ja) | マイクロコンピュータとそのデータ読み出し試験方法 | |
| KR100543152B1 (ko) | 마이크로프로세서 및 마이크로프로세서의 처리 방법 | |
| US11521698B2 (en) | Testing read-only memory using memory built-in self-test controller | |
| JPH0744418A (ja) | ワンチップマイクロコンピュータ | |
| JP2001209463A (ja) | リセット後にデータ処理システムを構成するための方法および装置 | |
| JP2918019B2 (ja) | シングルチップマイクロプロセッサのテスト回路 | |
| JP2904172B2 (ja) | 論理回路シミュレータ | |
| JP2004013289A (ja) | マイクロコントローラのオンチップデバッグ方法 | |
| JPH1083384A (ja) | マイクロコンピュータ | |
| JPH0575985B2 (ja) | ||
| JPH0256644A (ja) | マイクロプロセッサ用デバッグ装置 | |
| JP2596355B2 (ja) | マイクロコンピュータ | |
| JP2604203B2 (ja) | ワンチップデジタル信号処理装置のデバック装置 | |
| JP2984628B2 (ja) | マイクロコンピュータ | |
| JPH06187307A (ja) | コプロセッサ | |
| JPH09106359A (ja) | 半導体集積回路 | |
| JPS62248043A (ja) | マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路 | |
| JPS608938A (ja) | マイクロ・プログラムのデバツグ・システム | |
| JP2000207380A (ja) | マイクロコンピュ―タ | |
| JPH1040699A (ja) | Ｒｏｍ内蔵マイクロコンピュータ |