KR100297224B1 - Prom이구비된마이크로컴퓨터및그것의데이타판독검사방법 - Google Patents

Prom이구비된마이크로컴퓨터및그것의데이타판독검사방법 Download PDF

Info

Publication number
KR100297224B1
KR100297224B1 KR1019970052736A KR19970052736A KR100297224B1 KR 100297224 B1 KR100297224 B1 KR 100297224B1 KR 1019970052736 A KR1019970052736 A KR 1019970052736A KR 19970052736 A KR19970052736 A KR 19970052736A KR 100297224 B1 KR100297224 B1 KR 100297224B1
Authority
KR
South Korea
Prior art keywords
data
microcomputer
prom
instruction
operation mode
Prior art date
Application number
KR1019970052736A
Other languages
English (en)
Other versions
KR19980032849A (ko
Inventor
데라우찌요우지
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19980032849A publication Critical patent/KR19980032849A/ko
Application granted granted Critical
Publication of KR100297224B1 publication Critical patent/KR100297224B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G06F11/2635—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers using a storage for the test inputs, e.g. test ROM, script files

Abstract

통상 동작 모드에서 수행되는 PROM을 구비한 마이크로컴퓨터의 데이타 판독 검사 방법은 마이크로컴퓨터의 동작 모드를 ROM-레스 모드로 설정하는 단계, ROM-레스 모드에서 외부 확장 기능을 설정하는 단계, 외부 확장 영역으로 어드레스를 분기하는 단계, 마이크로컴퓨터를 통상 동작 모드로 설정하고 CPU가 외부 확장 영역의 어드레스에 사전에 제공되어 있는 명령을 페치하여 PROM으로부터 데이타를 판독하는 단계, 판독 데이타를 평가하는 단계 및 판독 검사를 종료하는 단계를 포함한다.

Description

ＰＲＯＭ이 구비된 마이크로컴퓨터 및 그것의 데이타 판독 검사 방법{MICROCOMPUTER LOADED WITH PROM AND DATA READ-OUT TESTING METHOD FOR SAME}
본 발명은 CPU, ROM, RAM, 타이머, 직렬 입/출력, A/D 변환기 등을 포함하는 주변 기기가 구비된 반도체 기판을 구비하는 단일 칩 마이크로컴퓨터에 관한 것이다. 특히, 본 발명은 PROM이 구비된 마이크로컴퓨터 및 PROM의 데이타의 판독 동작을 검사하는 방법에 관한 것이다.
종래에, 마이크로컴퓨터는 구비된 CPU의 동작, 특히 메모리에 대한 데이타 판독 동작을 검사하는 것이 요구되었다. 그러한 검사를 가능케 하는 이러한 종류의 마이크로컴퓨터의 한 예가 일본 특허 공개 공보 제62-98437호에 개시되어 있다. 도 1은 종래의 마이크로컴퓨터의 기본 구조를 도시한 구조도이다. 이 도면에서, 마이크로컴퓨터(1)는 CPU(3), PROM(4), 검사용 ROM(4T), 동작 모드 제어 회로 등으로 구성된다. 이러한 마이크로컴퓨터의 구성 요소들은 마이크로컴퓨터(1)와 어드레스 입/출력 단자(8), 데이타 입/출력 단자(9) 및 동작 모드 설정 단자(11)를 접속시키는 어드레스 버스(6) 및 데이타 버스(7)에 의해 상호 접속된다. 여기에서, 검사용 ROM(4T)은 마이크로컴퓨터(1)를 검사하라는 명령을 저장한다. 더우기, 동작 모드 제어 회로(5)는 통상의 동작 모드와 검사 모드를 전환하는 기능을 갖는다.
마이크로컴퓨터(1)에 따르면, 동작 모드 제어 회로(5)가 통상 동작 모드라는 것을 나타내는 제1 동작 모드인 경우, CPU(3)은 PROM(4)로부터 명령을 받고 취득된 그러한 명령을 실행한다. 반면에, CPU(3)의 데이타 판독 동작을 검사하기 위해 동작 모드 설정 단자(11)에 신호를 인가함으로써 동작 모드 제어 회로(5)가 제2 동작 모드, 즉 검사 모드로 전환되면, CPU(3)은 검사용 ROM(4T)로부터 명령을 받고 취득된 그러한 명령을 실행한다. 결론적으로, 이러한 특별한 검사 방식에 따라 마이크로컴퓨터(1)를 검사 모드로 설정하여 검사 ROM 내에 저장된 검사 명령을 실행함으로써 CPU(3)의 데이타 판독 동작에 대한 검사가 수행된다.
종래의 마이크로컴퓨터에 있어서, 검사 모드시에 검사용 ROM에 저장된 데이타를 판독 및 처리하여 데이타 판독 동작에 대한 검사가 수행된다. 이러한 방식에있어서, 그러나 CPU(3)은 검사 모드중에 PROM(4T)로 액세스하지 않는다. 그러므로, PROM(4)로부터 데이타의 데이타 판독을 수행할 수 없다. 통상 동작 모드시에는 CPU(3)이 PROM(4)로 액세스될 수 있지만, PROM(4)가 검사 명령을 저장하기 위한 메모리 영역을 가지고 있지 않다는 것을 나타내는 검사 모드시에는 소거 상태이다. 결과적으로, PROM(4)로부터 데이타의 데이타 판독에 대한 검사가 불가능하다. 따라서, 종래의 마이크로컴퓨터에 따르면, 통상 동작 모드, 즉 동작 모드시에 마이크로컴퓨터가 통상 조건에서 사용되는 PROM의 메모리 영역 내에서 뿐만 아니라 통상적으로 사용되는 경우 데이타 판독 검사를 실행할 수 없다. 따라서, 마이크로컴퓨터의 신뢰성을 확인하기 어렵다는 문제점을 갖는다.
그러므로, 본 발명의 목적은 통상 동작 모드에서 PROM으로부터의 데이타의 판독 동작을 수행할 수 있는 마이크로컴퓨터를 제공함과 동시에 대응하는 데이타 판독 검사 방법을 제공하는 것이다
본 발명의 한 특징에 따르면, CPU, PROM, 통상 동작 모드와 ROM-레스 모드(ROM-less mode)를 전환하는 동작 모드 제어 회로 및 외부 확장 기능을 구비한 마이크로컴퓨터가 제공되며, 외부 확장 영역으로부터의 명령을 페치하는 페치 수단 및 상기 페치 수단에 의해 페치된 명령에 따라 PROM으로부터 데이타를 판독하는 판독 수단을 포함한다.
본 발명의 다른 특징에 따르면, CPU, PROM, 통상의 동작 모드와 ROM-레스 모드를 전환하는 동작 모드 제어 회로 및 명령 페치 가능 RAM을 구비한 마이크로컴퓨터가 제공되며, 상기 페치 수단에 의해 페치된 명령에 따라 PROM으로부터 데이타를 판독하는 판독 수단을 포함한다.
본 발명의 또 다른 특징에 따르면, CPU, PROM 및 통상의 동작 모드와 ROM-레스 모드를 전환하는 동작 모드 제어 회로를 구비한 마이크로컴퓨터가 제공되며, ROM으로부터 데이타를 판독하며 ROM-레스 모드 설정 수단을 갖는 판독 수단, 어드레스 지정 수단, 결과 출력 수단, PROM으로부터 데이타를 판독하는 데이타 판독 수단 및 어드레스 비교 수단을 포함한다.
본 발명에 따른 마이크로컴퓨터의 데이타 판독 검사 방법의 한 특징에 있어서, 마이크로컴퓨터의 동작 모드를 ROM-레스 모드로 설정하는 모드 설정 단계, ROM-레스 모드에서 CPU의 외부로부터 명령을 페치하는 페치 단계, 외부 확장 기능을 설정하고 외부 확장 영역으로 어드레스를 분기하는 어드레스 분기 단계, 마이크로컴퓨터를 통상 동작 모드로 설정하고 외부 확장 영역에 사전에 제공되어 있는 명령을 실행하여 PROM의 데이타를 판독하는 데이타 판독 단계 및 판독 데이타를 평가하는 평가 단계를 포함한다.
본 발명에 따른 마이크로컴퓨터의 데이타 판독 검사 방법의 또 다른 특징에 있어서, 마이크로컴퓨터의 동작 모드를 ROM-레스 모드로 설정하는 모드 설정 단계, ROM-레스 모드에서 CPU의 외부로부터 명령을 페치하고 명령 페치 가능 RAM에 PROM으로부터 데이타를 판독하라는 명령을 전송하며 명령 페치 가능 RAM의 메모리 영역으로 어드레스를 분기하는 어드레스 분기 단계, 마이크로컴퓨터를 CPU가 명령 페치 가능 RAM으로부터 명령을 페치하는 통상 동작 모드로 설정하여 PROM으로부터 데이타를 판독하는 데이타 판독 단계 및 판독된 데이타를 평가하는 평가 단계를 포함한다.
본 발명에 따른 마이크로컴퓨터의 데이타 판독 검사 방법의 또 다른 특징에 있어서, 데이타 판독 검사 방법은 마이크로컴퓨터의 동작 모드를 ROM-레스 모드로 설정하는 모드 설정 단계, ROM-레스 모드에서 PROM으로부터 데이타를 판독하기 위해 CPU의 외부로부터 명령을 페치하는 페치 단계, 마이크로컴퓨터를 통상 동작 모드로 설정하는 모드 설정 단계, 페치된 명령을 실행하여 PROM으로부터 데이타를 판독하는 데이타 판독 단계 및 판독된 데이타를 평가하는 평가 단계를 포함한다.
첨부된 도면을 참조하여, 다음의 상세한 설명으로부터 본 발명의 상기 목적 및 다른 목적들 및 신규 특징들이 보다 완전히 알 수 있을 것이다.
도 1은 종래의 마이크로컴퓨터의 한 예의 블럭도.
도 2는 본 발명의 제1 실시예에 따른 마이크로컴퓨터의 블럭도.
도 3은 CPU의 내부 구조의 블럭도.
도 4는 마이크로컴퓨터의 통상 동작 모드를 설명하는 도면.
도 5는 마이크로컴퓨터의 외부 확장 기능을 설명하는 도면.
도 6은 마이크로컴퓨터의 ROM-레스 모드를 설명하는 도면.
도 7은 본 발명의 제1 실시예의 주요 수단을 도시한 도면.
도 8은 본 발명의 제1 실시예의 검사 공정을 도시한 흐름도.
도 9는 본 발명의 제2 실시예에 따른 마이크로컴퓨터의 블럭도.
도 10은 본 발명의 제2 실시예의 주요 수단을 도시한 도면.
도 11은 본 발명의 제2 실시예의 검사 공정을 도시한 흐름도.
도 12는 본 발명의 제3 실시예에 따른 마이크로컴퓨터의 블럭도.
도 13은 본 발명의 제3 실시예의 주요 수단을 도시한 도면.
도 14는 본 발명의 제3 실시예의 검사 공정을 도시한 흐름도.
도 15는 본 발명의 제3 실시예의 동작 시간을 도시한 도면.
<도면의 주요 부분에 대한 부호의 설명>
1 : 마이크로컴퓨터
2 : LSI 검사기
3 : CPU
4 : PROM
5 : 동작 모드 제어 회로
5a : 외부 확장 기능 설정 레지스터
6 : 어드레스 버스
7 : 데이타 버스
15 : 메모리
16 : 비교기
17 : 드라이버
이제, 도면을 참조하면, PROM이 구비된 본 발명의 마이크로컴퓨터 및 데이타 판독 동작의 대응하는 검사 방법이 본 발명의 양호한 실시예의 다음의 설명으로부터 분명해질 것이다.
이제, 도 2를 참조하여, 본 발명의 제1 실시예를 설명하기로 한다. 도 2는 제1 실시예의 마이크로컴퓨터(1)의 블럭 구조를 보여준다. 동도면에서, 마이크로컴퓨터(1)는 LSI 검사기에 접속되어 도시되어 있다. 이후, LSI 검사기를 상세히 설명하기로 한다. 마이크로컴퓨터(1)는 CPU(3), PROM(4), 마이크로컴퓨터의 동작 모드를 제어하기 위한 동작 모드 제어 회로(5) 및 외부 확장 기능 설정 레지스터(5a)로 구성되며, 어드레스 버스(6) 및 데이타 버스(7)에 의해 어드레스입/출력 단자(8), 데이타 입/출력 단자(9) 및 결과 출력 단자(10)에 접속된다. 더우기, 외부 확장 기능 설정 레지스터(5a)에는 동작 모드 제어 단자(11) 및 리셋 단자(12)가 접속되어 있으며, CPU(3)에는 클럭 입력 단자(13 및 14)가 접속되어 있다. 게다가, PROM(4)에는 편의상 A 내지 B 번지가 할당되어 있다.
도 3은 CPU(3)의 내부 구조를 도시한 블럭도이다. CPU(3)은 어드레스 지정용의 HL 레지스터(18), 어드레스 지정용의 프로그램 카운터(19), 명령 저장 레지스터(20), 명령 디코딩 레지스터(21) 및 데이타 저장 레지스터(22)를 포함한다. CPU(3)의 이들 구성 요소들은 어드레스 버스(6) 및 데이타 버스(7)에 의해 서로 접속된다. 프로그램 카운터(19)에 저장된 어드레스는 명령이 실행될 때마다 어드레스를 하나씩 증가시킨다. HL 레지스터(18)는 어드레스를 지정할 수 있다.
다음에, 도 4 또는 도 5를 참조하여, 마이크로컴퓨터(1)의 동작 모드를 설명하기로 한다. 마이크로컴퓨터(1)는 통상 동작 모드와 ROM-레스 동작 모드를 포함하는 2가지 동작 모드로 구성된다. 동작 모드 제어 단자(11)에 신호를 입력함으로써 마이크로컴퓨터(1)의 외부로부터 동작 모드를 제어할 수 있다. 예를 들어, 마이크로컴퓨터(1)의 CPU(3)이 (A+1) 번지로 액세스되는 경우, PROM(4)로부터 (A+1) 번지의 명령을 페치하게 된다. 또한, 도 6은 ROM-레스 모드를 설명하는 도면이다. 마이크로컴퓨터(1)의 외부에서 할당된 PROM(4)과 동일한 A 내지 B 번지를 갖는 외부 메모리(30)가 구비되어 있다. 예를 들어, ROM-레스 모드에서 마이크로컴퓨터(1)의 CPU(3)이 (A+1) 번지로 액세스되는 경우, CPU(3)은 마이크로컴퓨터(1)의 외부 메모리(30)로부터 (A+1) 번지의 명령을 페치하게 된다. 도 5는외부 확장 기능을 설명하는 도면이다. 외부 확장 영역이 C 내지 D 번지로 정의된다면, 외부 확장 기능 설정 레지스터(5a)를 설정하고 CPU(3)이 외부 확장 영역으로 액세스되는 경우, 동작 모드와는 무관하게 외부 메모리(30)로부터 C 내지 D 번지의 명령이 페치된다.
도 7을 참조하면, 10A는 외부 확장 영역으로부터 명령을 페치하는 수단이다. 외부 확장 영역으로부터 명령을 페치하는 페치 수단(10A)은 ROM-레스 모드 설정 수단(101), 외부 확장 기능 설정 수단(102) 및 외부 확장 영역에 어드레스를 분기하는 어드레스 분기 수단(103)을 포함한다. ROM-레스 모드 설정 수단(101)은 마이크로컴퓨터(1)의 외부로부터 동작 모드 설정 단자(11)로 신호를 제공한 후 마이크로컴퓨터(1)의 외부로부터 리셋 단자(12)로 신호를 제공하여, 마이크로컴퓨터(1)를 리셋시키고 마이크로컴퓨터(1)를 ROM-레스 모드로 설정한다. 외부 확장 기능 설정 수단(102)은 마이크로컴퓨터(1)의 외부로부터 명령을 페치하여 외부 확장 기능 레지스터에 소정 값을 기록하고 외부 확장 기능을 설정한다. 외부 확장 영역으로 어드레스를 분기하는 어드레스 분기 수단(103)은 마이크로컴퓨터(1)의 외부로부터 명령을 페치하여 외부 확장 영역으로 어드레스를 분기한다.
반면에, 10B는 PROM으로부터 데이타를 판독하는 수단이다. PROM으로부터 데이타를 판독하는 판독 수단(10B)은 어드레스 지정 수단(104), 통상 출력 수단(105), 통상 동작 모드 설정 수단(106), PROM으로부터 데이타를 판독하는 판독 수단(107), 판독된 데이타를 출력하는 데이타 출력 수단(108) 및 어드레스 비교 수단(109)으로 구성된다. 어드레스 지정 수단(104)은 마이크로컴퓨터(1)의 외부로부터 명령을 페치하여 할당된 영역에 PROM(4)의 어드레스 영역의 헤드 어드레스 및 엔드 어드레스를 저장한다. 결과 출력 수단(105)은 마이크로컴퓨터(1)의 외부로부터 명령을 페치하여 판독된 데이타를 결과 출력 단자(10)에 출력하기 위한 단자를 설정한다. 통상 동작 모드 설정 수단(106)은 마이크로컴퓨터(1)의 외부로부터 동작 모드 설정 단자(11)에 신호를 제공하여 마이크로컴퓨터(1)를 통상 동작 모드로 설정한다. PROM으로부터 데이타를 판독하는 판독 수단(107)은 외부 확장 영역으로부터 명령을 페치하여 설정된 PROM(4)로부터 데이타를 판독한다. 판독된 데이타를 출력하는 데이타 출력 수단(108)은 마이크로컴퓨터(1)의 외부로부터 명령을 페치하여 결과 출력 단자(10)로부터 판독 데이타를 출력한다. 어드레스 비교 수단(109)은 판독 데이타의 어드레스와 설정된 엔드 어드레스를 비교한다. 비교 결과 두개의 어드레스가 일치하면, 동작은 종료된다. 반면에, 판독 어드레스가 더 작으면, 어드레스는 증분되어 동작이 PROM 데이타 판독 수단(107)의 제어로 복귀된다. 판독 어드레스가 큰 경우 그 동작은 또한 종료된다.
다음에, 상술된 구성의 마이크로컴퓨터에 대해 PROM(4)로부터 데이타 판독에 대한 검사 동작이 설명될 것이다. 도 2를 참조하면, 마이크로컴퓨터(1)에 접속된 LSI 검사기(2)는 마이크로컴퓨터(1)를 검사하는데 사용되는 명령을 저장하는 메모리(15), 마이크로컴퓨터(1)의 출력 데이타와 PASS 또는 FAIL이 평가되는 기대치와 비교하는 비교기(16) 및 마이크로컴퓨터(1)를 제어하기 위한 신호를 제공하는 드라이버(17)로 구성된다. 마이크로컴퓨터(1)의 어드레스 버스(6) 및 데이타 버스(7)는 어드레스 입/출력 단자(8) 및 데이타 입/출력 단자(9)를 통해 LSI 검사기(2)의메모리(15)에 접속된다. 따라서, ROM-레스 모드인 경우 또는 CPU(3)이 외부 확장 영역으로 액세스되는 경우, LSI 검사기(2)의 메모리(15)는 명령이 페치되는 외부 메모리가 된다. 마이크로컴퓨터(1)의 데이타 출력 단자(10)는 LSI 검사기(2)의 비교기(16)에 접속된다. 따라서, 마이크로컴퓨터(1)의 결과 출력 단자(10)로부터의 출력 데이타와 기대치를 비교함으로써 PASS 또는 FAIL을 평가할 수 있다. 동작 모드 제어 단자(11), 리셋 단자(12) 및 클럭 입력 단자(13 및 14)는 LSI 검사기(2)의 드라이버(17)에 접속된다. 그러므로, 동작 모드 설정, 리셋 및 마이크로컴퓨터(1)의 동작 속도 설정 모두가 LSI 검사기(2)로부터 실행가능하다.
LSI 검사기(2)의 메모리(15)에는, 다음의 명령들이 사전에 제공되어 있다.
A 번지로부터 B 번지로:
(명령 1) 결과 출력 단자를 설정하는 명령.
(명령 2) PROM(4)의 헤드 어드레스 및 엔드 어드레스를 지정하는 명령.
(명령 3) 외부 확장 기능을 설정하는 명령.
(명령 4) 외부 확장 영역에 분기되는 명령, C 번지로부터 D 번지.
(명령 5) PROM(4)로부터 데이타를 판독하라는 명령.
(명령 6) 결과 출력 단자로부터 판독 데이타를 출력하는 명령.
(명령 7) 판독 어드레스와 PROM의 엔드 어드레스를 비교하는 명령.
(명령 8) 어드레스를 증분하는 명령.
도 8에 도시된 검사 동작의 흐름도에 나타난 바와 같이, LSI 검사기(2)의 메모리(15)에 상기 명령이 사전에 제공되어 있다고 가정하면, ROM-레스 모드 설정 수단(101)은 동작 모드 설정 단자(11)에 신호를 제공하고 리셋 단자(12)에 리셋 신호를 제공하여 마이크로컴퓨터(1)를 ROM-레스 모드로 설정한다〔단계(S701 및S702)〕. ROM-레스 모드에서, CPU(3)은 A 번지 이후의 LSI 검사기의 메모리(15)로부터 명을 페치한다. 그러므로, 어드레스 지정 수단(104), 결과 출력 수단(105), 외부 확장 기능 설정 수단(102) 및 외부 확장 영역으로부터 명령을 페치하는 페치 수단(103)은 메모리(15)에 사전에 제공되어 있는 명령 1, 명령 2, 명령 3 및 명령 4를 페치 가능하다. 그 후, CPU(3)은 페치 명령을 실행한다. 그 결과, 판독될 메모리 영역의 헤드 어드레스 및 엔드 어드레스가 각각 헤드 어드레스는 A 번지가 되도록 엔드 어드레스는 B 번지가 되도록 설정된다. 더우기, 결과를 출력하는 단자가 결과 출력 단자(11)로 설정된다〔단계(S704)〕. 더우기, 외부 확장 기능이 설정된 후〔단계(S705)〕, 어드레스는 외부 확장 영역으로 분기한다〔단계(S706)〕.
통상 동작 모드 설정 수단(106)은 LSI 검사기(2)의 드라이버(17)로부터 마이크로컴퓨터(1)에 신호를 제공하여 마이크로컴퓨터(1)의 동작 모드를 통상 동작 모드로 설정한다〔단계(S707)〕. 외부 확장 영역으로 어드레스들이 분기되기 때문에, PROM으로부터 데이타를 판독하는 판독 수단(107), 판독 데이타를 출력하는 데이타 출력 수단(108) 및 어드레스 비교 수단(109)은 메모리(15)의 C 번지 내지 D 번지에 사전에 제공되어 있는 명령5, 명령 6, 명령 7 및 명령 8을 페치 가능하다. 더우기, 통상 동작 모드이기 때문에, 명령 5를 실행시, 마이크로컴퓨터(1)의 PROM의 메모리 영역의 A 번지로부터 데이타가 판독된다〔단계(S708). 판독 데이타를 출력하는 데이타 출력 수단(108)은 결과 출력 단자(11)에 데이타를 출력한다. SLI검사기(2)의 비교기(16)는 판독 데이타와 기대치를 비교한다. 그 후, 2개의 값이 서로 일치하면, 절차는 다음 명령으로 진행된다. 반면에, 판독 데이타 및 기대치가 사로 불일치하면, 검사가 종료된다〔단계(S709)〕. 그 후, 메모리(15)로부터 페치된 명령 7에 따라, 어드레스 비교 수단(109)이 판독 어드레스와 엔드 어드레스 B를 비교한다. 판독 어드레스와 엔드 어드레스 B가 서로 일치하거나 판독 어드레스가 엔드 어드레스보다 크면, 검사는 종료된다. 판독 어드레스가 엔드 어드레스 B보다 작으면, 판독 어드레스는 증분되며 절차는 단계(S709)로 복귀된다〔단계(S710 및 S711)〕.
예를 들어, PROM(4)가 32 Kbyte의 메모리 용량을 가지며, 헤드 어드레스는 0000H 번지, 엔드 어드레스는 7FFFH 번지, 외부 확장 영역의 헤드 어드레스는 8000H 번지이며 외부 확장 영역의 엔드 어드레스는 BFFFH 번지인 경우, LSI 검사기(2)의 메모리(15)에는 사전에 다음의 명령이 제공되어 있다.
0000H 번지로부터 7FFFH 번지로:
(명령 1) 결과를 출력하는 단자를 결과 출력 단자(11)로 설정한다.
(명령 2) HL 레지스터(18)에 0000H를, BC 레지스터(22)에 7FFFH를 설정한다.
(명령 3) 외부 확장 기능 레지스터를 설정하여 외부 확장 모드를 설정한다.
(명령 4) 프로그램 카운터(19)에 8000H를 설정한다.
8000H 번지 이후
(명령 5) HL 레지스터(18)에 설정된 어드레스의 데이타를 판독한다.
(명령 6) 결과 출력 단자(11)로부터 판독 데이타를 출력한다.
(명령 7) HL 레지스터(18)의 데이타와 BC 레지스터(22)의 데이타를 비교한다.
(명령 8) HL 레지스터(18)의 데이타를 1 번지 증가시키는 명령.
단계(S708)에서, LSI 검사기(2)의 메모리(15)에 사전에 상기 명령이 제공되어 있다고 가정하면, HL 레지스터(18)에 설정된 0000H 번지의 데이타가 판독된다. 마이크로컴퓨터(1)은 통상 동작 모드이기 때문에, PROM(4)의 0000H 번지의 데이타가 판독된다. 더우기, 단계(S710)에서, HL 레지스터(18)에 설정된 0000H 및 BC 레지스터(22)에 설정된 7FFFH가 비교된다. HL< BC 때문에, HL 레지스터(18)에는 0001H가 설정되며 절차는 단계(S708)로 복귀된다. HL 레지스터(18)가 7FFFH로 될 때까지 단계(S708 및 S709)가 반복되며, HL 레지스터(18)가 7FFFH가 되면 검사가 종료된다.
상술된 바와 같이, 본 발명에 따르면, PROM으로부터 데이타를 판독하라는 명령을 통상 동작 모드에서 명령을 페치할 수 있는 외부 확장 영역에 저장함으로써 통상 동작 모드에서 PROM의 데이타의 판독 검사를 수행할 수 있다.
이제, 도 9를 참조하여, 본 발명의 제2 실시예를 설명하기로 한다. 동도면에서, 도 2에 도시된 것과 동일한 부분에 대해서는 동일한 부호가 사용되었다. 이러한 특정 실시예에서, 마이크로컴퓨터(1)는 외부 확장 기능 설정 레지스터(5a)를 갖지 않고 마이크로컴퓨터(1)에 명령 페치 가능 RAM(23)이 구비되어 있는 것으로 특징된다. 더우기, 도 10에 도시된 바와 같이, 제2 실시예는 제1 실시예에서와 같이 외부 확장 영역으로부터 명령을 페치하는 페치 수단(10A) 대신에 명령 페치 가능 RAM으로부터 명령을 페치하는 페치 수단(20A)으로 구성된다. 즉, 명령 페치 가능 RAM으로부터 명령을 페치하는 페치 수단(20A)은 ROM-레스 모드 설정 수단(101), 명령 페치 가능 RAM의 메모리 영역에 PROM으로부터의 데이타를 판독하라는 명령을 전송하는 전송 수단(202) 및 명령 페치 가능 RAM의 메모리 영역으로 어드레스를 분기하는 어드레스 분기 수단(203)을 포함한다. 명령 페치 가능 RAM에 명령을 저장하는 저장 수단(202)은 마이크로컴퓨터(1)의 외부로부터 명령을 페치하여 명령 페치 가능 RAM에 PROM(4)로부터 데이타를 판독하라는 명령을 전송한다. 명령 페치 가능 RAM의 메모리 영역으로 어드레스를 분기하는 어드레스 분기 수단(203)은 마이크로컴퓨터(1)의 외부로부터 명령을 페치하여 명령 페치 가능 RAM의 메모리 영역으로 어드레스를 분기한다.
본 발명의 제2 실시예에 따른 PROM(4)로부터의 데이타 판독 동작이 도면을 참조로 자세히 설명된다. 먼저, LSI 검사기(2)의 메모리(15)는 사전에 제공된 아래의 명령을 가지는 것이다.
(명령 1) 결과 출력 단자를 설정하기 위한 명령.
(명령 2) 다음 명령 21, 22, 23 및 24를 명령 페치 가능 RAM으로 전송.
(명령 21) PROM(4)로부터 데이타를 판독하기 위한 명령.
(명령 22) 결과 출력 단자로부터 판독 데이타를 출력하기 위한 명령.
(명령 23) 판독 어드레스와 PROM의 엔드 어드레스를 비교하기 위한 명령.
(명령 24) 어드레스를 증가시키기 위한 명령.
(명령 3) PROM의 헤드 어드레스와 엔드 어드레스를 지정하기 위한 명령.
(명령 4) 어드레스를 명령 페치 가능 RAM의 메모리 영역으로 분기.
도 11은 제2 실시예에 따른 판독 동작의 흐름도이다. 단계(S1001 및 S1002)에서의 동작이 제1 실시예의 단계(S701 및 S702)와 동일하므로, 단계(S1001 및 S1002)에 대한 설명은 생략된다. 순차적으로, PROM으로부터 명령 페치 가능 RAM까지 데이타를 판독하기 위한 명령을 전송하기 위한 전송 수단(202)은 명령 21, 22, 23, 및 24를 명령 페치 가능 RAM(23)으로 전송하도록 LSI 검사기(2)의 메모리(15)로부터 페치되는 명령 3을 수행하기 위한 것이다〔단계(S1004)〕. 다음으로, 명령 페치 가능 RAM의 어드레스 영역으로 어드레스를 분기하기 위한 어드레스 분기 수단(203)은 어드레스를 어드레스 C로 설정하기 위한 LSI 검사기(2)의 메모리(15)로부터의 페치 명령이다〔단계(S1006)〕.
통상 동작 모드 설정 수단(106)은 드라이버(17)가 마이크로컴퓨터(1)를 통상 동작 모드로 설정하도록 마이크로컴퓨터(1)의 동작 모드 제어 단자(11)에 신호를 주도록 하는 것이다〔단계(S1007)〕. 다음에, 마이크로컴퓨터(1)의 CPU(3)는 통상 동작 모드 하에서 명령 페치 가능 RAM(23)내에 저장될 명령 21, 22, 23, 및 24를 수행하는 것이다. 또한, 단계(S1008, S1009, S1010 및 S1011)의 동작은 도 8에 도시된 제1 실시예의 단계(S708, S709, S710, 및 S711)와 같으므로, 단계(S1008, S1009, S1010, 및 S1001)의 설명은 생략된다.
예를 들면, PROM(4)가 32 Kbyte의 메모리 용량을 가지며, 헤드 어드레스는 0000H 번지이고, 엔드 어드레스는 7FFFH 번지이다. 또한, 명령 페치 가능 RAM은 1 Kbyte의 메모리 용량을 가지며, 헤드 어드레스는 8000H 번지이고, 엔드 어드레스는83FFH 번지이고, 마이크로컴퓨터(1)의 CPU는 HL 레지스터(18)와 같은 간접 어드레스 지정이 가능한 ZW 레지스터를 가진다. LSI 검사기(2)의 메모리(15)는 1FFFH 번지 이후에 PROM(4)로부터 데이타를 판독하기 위한 다음 명령을 구비한다.
1FFFH 번지 이후:
(명령 21) HL 레지스터에 의해 지정된 어드레스의 데이타의 판독.
(명령 22) 결과 출력 단자(11)로부터 판독 데이타를 출력.
(명령 23) HL 레지스터와 BC 레지스터 비교.
(명령 24) 1 H 당 HL 레지스터 증가.
다음 명령이 0000H 번지 이후에 제공된다.
(명령 1) 결과 출력 단자(11)에 결과를 출력하기 위한 단자 설정.
(명령 2) HL 레지스터에 1FFFH를 설정하고, HL 레지스터에 8000H를 설정하며, HL 레지스터에서 지정된 어드레스의 내용을 ZW 레지스터에서 지정된 어드레스의 내용으로 전송함. 전송 이후에, HL 레지스터 및 ZW 레지스터는 각각 증가함. 명령 21 내지 24가 전송되는 경우, 동작이 종료됨.
(명령 3) HL 레지스터에 0000H 설정하고, BC 레지스터에 7FFFH를 설정.
(명령 4) 프로그램 카운터를 8000H로 설정.
명령 2는 PROM으로부터 명령 페치 가능 RAM(23)까지 데이타를 판독하기 위한 명령을 전송하기 위한 명령이다. 먼저, 명령 21이 저장되는 메모리의 어드레스는 HL 레지스터로 설정된다. 또한, 전송 목표의 어드레스는 ZW 레지스터로 설정된다. 다음으로, HL 레지스터에서 지정되는 어드레스의 내용은 예를 들면 A 레지스터로전송되며, A 레지스터의 내용은 ZW 레지스터에서 지정되는 어드레스로 전송된다. 상술한 방법을 통해, 명령 페치 가능 RAM으로 PROM 으로부터의 데이타를 판독하기 위한 명령을 전송하는 것이 가능하다. 다음으로, 통상 동작 모드 하에서 수행될 명령 페치 가능 RAM내에 저장된 명령과 같이, PROM(4)로부터의 데이타의 판독이 가능해진다. 이는 제1 실시예의 것과 동일하므로, PROM(4)로부터 데이타의 판독의 실시예에 대한 설명이 생략된다.
도 12는 본 발명의 제3 실시예의 블럭도이다. 상기 표시된 실시예의 것과 동등한 부분에 대해서, 동일한 부호가 사용된다. 이러한 특수한 실시예의 마이크로컴퓨터(1)가 외부로 연장된 기능 설정 레지스터 및 명령 페치 가능 RAM을 가지지 않는 특징이 있다. 또한, 도 13을 참조로, 본 발명의 제3 실시예에서 마이크로컴퓨터(1)는 통상 동작 모드에서의 PROM(4)로부터 데이타를 판독하기 위한 판독 수단(307)이 ROM-레스 모드 하의 마이크로컴퓨터(1)의 CPU(3)의 외부로부터 명령을 페치하는 것을 특징으로 한다. 다음으로, 데이타 판독 수단(307)은 마이크로컴퓨터(1)를 통상 동작 모드로 설정하도록 마이크로컴퓨터(1)의 외부로부터의 동작 모드 제어 단자로 신호를 공급한다. 페치되는 명령을 수행하는 CPU를 가지므로, PROM으로부터의 데이타는 판독된다. 그 후, 데이타 판독 수단(307)은 마이크로컴퓨터(1)을 ROM-레스 모드로 설정하도록 마이크로컴퓨터(1)의 외부로부터 동작 모드 제어 단자로 신호를 제공한다.
이제, 제3 실시예인 PROM으로부터의 데이타의 동작 판독이 도 14를 참조로 설명된다. LSI 검사기(2)의 메모리(15)는 아래의 명령을 사전에 구비한다.
(명령 1) 결과 출력 단자를 설정하기 위한 명령.
(명령 2) PROM(4)의 헤드 어드레스 및 엔드 어드레스를 지정하기 위한 명령.
(명령 3) PROM(4)로부터 데이타를 판독하기 위한 명령.
(명령 4) 결과 출력 단자로부터 데이타를 출력하기 위한 명령.
(명령 5) PROM의 판독 어드레스와 엔드 어드레스를 비교하기 위한 명령.
(명령 6) 어드레스를 증가하기 위한 명령.
도 14에 도시된 단계(S1301, S1302, S1303, 및 S1304)의 동작이 도 8에 도시된 단계(S701, S702, S703 및 S704)와 동일하므로, 단계(S1301, S1302, S1303, 및 S1304)의 설명은 생략된다. PROM으로부터 데이타를 판독하기 위한 판독 수단(307)은 LSI 검사기(2)의 메모리로부터 명령 3을 페치하고〔단계(S1305)〕, 그 후 LSI 검사기(2)의 드라이버(17)를 가지는 판독 수단(307)은 마이크로컴퓨터(1)를 통상 동작 모드로 설정하도록 마이크로컴퓨터(1)의 동작 모드 제어 단자(11)로 신호를 준다(단계 S1306). 다음으로, PROM(4)로부터의 데이타는 통상 동작 모드 하에서 페치될 명령을 수행시킴에 의해 판독될 수 있다〔단계(S1307)〕. 다음으로, 동작은 마이크로컴퓨터(1)를 ROM-레스 모드로 설정하는 LSI 검사기(2)의 드라이버(17)에 의해 마이크로컴퓨터(1)의 동작 모드 제어 단자(11)에 신호를 제공함으로써 다음 명령으로 진행한다〔단계(S1308)〕. 또한, 단계(S1309, S1310 및 S1311)의 동작이 도 8에 도시된 단계(S709, S710 및 S711)와 동일하므로, 단계(S1309, S1310 및 S1311)에 대한 설명은 생략된다.
예를 들면, PROM(4)은 32 Kbyte의 메모리 용량을 가지며, 0000H 번지의 헤드어드레스 및 7FFFH 번지의 엔드 어드레스를 가진다. 또한, LSI(2)의 메모리(15)는 미리 제공되는 다음 명령을 가진다.
(명령 1) 결과 출력의 단자를 결과 출력 단자(11)로 설정.
(명령 2) HL 레지스터를 0000H로,BC 레지스터를 7FFFH로 설정.
(명령 3) HL 레지스터(18)에서 지정된 어드레스의 데이타를 판독.
(명령 4) 결과 출력 단자(11)로부터 판독 데이타를 출력.
(명령 5) HL 레지스터와 BC 레지스터 비교.
(명령 6) HL 레지스터를 1 H 씩 증가.
ROM-레스 모드 설정 수단(101)에 의해 ROM-레스 모드로 설정되는 마이크로컴퓨터(1)의 CPU(3)는 LSI 검사기(2)의 메모리(15)로부터 상기 명령을 페치한다. PROM으로부터 데이타를 판독하기 위한 판독 수단(307)은 ROM-레스 모드 하의 LSI 검사기(2)의 메모리(15)로부터 명령 3을 페치한다. 도 15를 참조로, 마이크로컴퓨터(1)의 CPU(3)의 명령은 명령 페치(i1), 명령 디코딩(i2) 및 명령 수행(i3)을 포함한다. 클럭 수는 명령 3의 페치까지 마이크로컴퓨터(1)의 재설정으로부터 시작하는 시간 이전에 키운트된다. 예를 들면, 명령 3의 명령 페치(i1)가 재설정으로부터 카운트된 클럭 번호(n-2)에서 수행되며, 마이크로컴퓨터(1)의 동작 모드는 클럭 번호(n-1)에서 통상 동작 모드로 설정된다. 다음으로, 클럭 번호(n)에서의 명령 수행(i3)에 따라, PROM(4)로부터의 데이타가 판독된다.
상술한 것처럼, 본 발명에 따르면, 마이크로컴퓨터의 동작 모드는 ROM-레스모드로 설정되는데, 여기서 CPU는 외부로부터의 명령을 페치하거나 또는 마이크로컴퓨터내의 명령 페치 가능 RAM로 명령을 전송한 이후의 명령을 페치하며, PROM과 동일한 어드레스를 가지는 외부 메모리의 명령이 페치되며, 이때 마이크로컴퓨터의 동작 모드는 통상 동작 모드로 설정되며, 명령은 PROM의 데이타를 판독 및 계산하도록 수행된다. 그러므로, 마이크로컴퓨터가 통상적으로 사용되는 경우와 동일한 동작 모드 하에서 통상적으로 사용된 PROM의 메모리 영역내의 데이타의 판독을 검사하는 것이 가능하여, 선적 검사 시에 신뢰도, 품질, 및 불량 검출율에 대하여 마이크로컴퓨터를 개선하게 된다.
본 발명의 양호한 실시예가 도식을 목적으로 한 설명과 같은 특정 용어를 사용하여 설명되었지만, 변경 및 변형이 첨부된 청구 범위의 기술 사상 및 범위로부터 벗어나지 않고 가능하다는 것이 이해된다.

Claims (8)

  1. CPU, PROM, 통상의 동작 모드와 ROM-레스 모드(ROM-less mode)를 전환하는 동작 모드 제어 회로 및 외부 확장 기능을 구비한 마이크로컴퓨터에 있어서,
    외부 확장 영역으로부터 명령을 페치하는 페치 수단; 및
    상기 페치 수단에 의해 페치된 상기 명령에 따라 상기 PROM으로부터 데이타를 판독하는 판독 수단
    을 포함하는 것을 특징으로 하는 마이크로컴퓨터.
  2. 제1항에 있어서,
    상기 외부 확장 영역으로부터 상기 명령을 페치하는 상기 페치 수단은 ROM-레스 모드 설정 수단, 외부 확장 기능 설정 수단 및 상기 외부 확장 영역에 어드레스를 분기하는 어드레스 분기 수단을 포함하며,
    상기 PROM으로부터 데이타를 판독하는 상기 판독 수단은 어드레스 지정 수단, 결과 출력 수단, 통상의 동작 모드 설정 수단, 상기 PROM으로부터 데이타를 판독하는 데이타 판독 수단, 판독된 상기 데이타를 출력하는 데이타 출력 수단, 및 어드레스 비교 수단을 포함하는 것을 특징으로 하는 마이크로컴퓨터.
  3. CPU, PROM, 통상의 동작 모드와 ROM-레스 모드를 전환하는 동작 모드 제어 회로 및 외부 확장 기능을 구비한 마이크로컴퓨터의 데이타 판독 검사 방법에 있어서,
    상기 마이크로컴퓨터의 동작 모드를 ROM-레스 모드로 설정하는 모드 설정 단계;
    상기 ROM-레스 모드에서 CPU가 외부로부터 명령을 페치하는 페치 단계;
    상기 외부 확장 기능을 설정하여, 외부 확장 영역에 어드레스를 분기하는 어드레스 분기 단계;
    상기 마이크로컴퓨터를 통상의 동작 모드로 설정하고, 상기 외부 확장 영역에 사전에 제공되어 있는 명령을 실행하여 상기 PROM으로부터 데이타를 판독하는 데이타 판독 단계; 및
    판독된 상기 데이타를 평가하는 평가 단계
    를 포함하는 것을 특징으로 하는 마이크로컴퓨터의 데이타 판독 검사 방법.
  4. CPU, PROM, 통상의 동작 모드와 ROM-레스 모드를 전환하는 동작 모드 제어 회로 및 명령 페치 가능 RAM을 구비한 마이크로컴퓨터에 있어서,
    상기 명령 페치 가능 RAM으로부터 명령을 페치하는 페치 수단; 및
    상기 페치 수단에 의해 페치된 상기 명령에 따라 상기 PROM으로부터 데이타를 판독하는 판독 수단
    을 포함하는 것을 특징으로 하는 마이크로컴퓨터.
  5. 제4항에 있어서,
    상기 명령 페치 가능 RAM으로부터 상기 명령을 페치하는 상기 페치 수단은 ROM-레스 모드 설정 수단, 상기 명령 페치 가능 RAM에 상기 PROM으로부터 데이타를 판독하라는 명령을 전송하는 전송 수단, 및 상기 명령 페치 가능 RAM의 메모리 영역에 어드레스를 분기하는 어드레스 분기 수단을 포함하며,
    상기 PROM으로부터 데이타를 판독하는 상기 판독 수단은 어드레스 지정 수단, 결과 출력 수단, 통상의 동작 모드 설정 수단, 상기 PROM으로부터 상기 데이타를 판독하는 데이타 판독 수단, 판독된 상기 데이타를 출력하는 데이타 출력 수단, 및 어드레스 비교 수단을 포함하는 것을 특징으로 하는 마이크로컴퓨터.
  6. CPU, PROM, 통상의 동작 모드와 ROM-레스 모드를 전환하는 동작 모드 제어 회로 및 명령 페치 가능 RAM을 구비한 마이크로컴퓨터의 데이타 판독 검사 방법에 있어서,
    상기 마이크로컴퓨터의 동작 모드를 ROM-레스 모드로 설정하는 모드 설정 단계;
    상기 ROM-레스 모드에서, CPU가 외부로부터 명령을 페치하여 상기 PROM으로부터 상기 데이타를 판독하라는 명령을 상기 명령 페치 가능 RAM에 전송하여, 상기 명령 페치 가능 RAM의 메모리 영역에 어드레스를 분기하는 어드레스 분기 단계;
    상기 마이크로컴퓨터를 통상의 동작 모드로 설정하고, 통상의 동작 모드에서 CPU가 상기 명령 페치 가능 RAM으로부터 명령을 페치하여 상기 PROM으로부터 데이타를 판독하는 데이타 판독 단계; 및
    판독된 상기 데이타를 평가하는 평가 단계
    를 포함하는 것을 특징으로 하는 마이크로컴퓨터의 데이타 판독 검사 방법.
  7. CPU, PROM 및 통상의 동작 모드와 ROM-레스 모드를 전환하는 동작 모드 제어 회로를 구비한 마이크로컴퓨터에 있어서,
    상기 PROM으로부터 데이타를 판독하는 수단으로서, ROM-레스 모드 설정 수단, 어드레스 지정 수단, 결과 출력 수단, 상기 PROM으로부터 데이타를 판독하는 데이타 판독 수단, 판독된 상기 데이타를 출력하는 데이타 출력 수단, 및 어드레스 비교 수단을 구비하는 것을 특징으로 하는 마이크로컴퓨터.
  8. CPU, PROM 및 통상의 동작 모드와 ROM-레스 모드를 전환하는 동작 모드 제어 회로를 구비한 마이크로컴퓨터의 데이타 판독 검사 방법에 있어서,
    상기 마이크로컴퓨터의 동작 모드를 ROM-레스 모드로 설정하는 모드 설정 단계;
    상기 ROM-레스 모드에서, CPU가 외부로부터 상기 PROM으로부터 상기 데이타를 판독하라는 명령을 페치하는 페치 단계;
    상기 마이크로컴퓨터의 동작 모드를 통상의 동작 모드로 설정하는 모드 설정 단계;
    페치된 상기 명령을 실행하여 상기 PROM으로부터 데이타를 판독하는 데이타 판독 단계; 및
    판독된 상기 데이타를 평가하는 평가 단계
    를 포함하는 것을 특징으로 하는 마이크로컴퓨터의 데이타 판독 검사 방법.
KR1019970052736A 1996-10-15 1997-10-15 Prom이구비된마이크로컴퓨터및그것의데이타판독검사방법 KR100297224B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-272058 1996-10-15
JP8272058A JPH10116263A (ja) 1996-10-15 1996-10-15 マイクロコンピュータとそのデータ読み出し試験方法

Publications (2)

Publication Number Publication Date
KR19980032849A KR19980032849A (ko) 1998-07-25
KR100297224B1 true KR100297224B1 (ko) 2001-08-07

Family

ID=17508522

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970052736A KR100297224B1 (ko) 1996-10-15 1997-10-15 Prom이구비된마이크로컴퓨터및그것의데이타판독검사방법

Country Status (5)

Country Link
US (1) US5905907A (ko)
EP (1) EP0837395A3 (ko)
JP (1) JPH10116263A (ko)
KR (1) KR100297224B1 (ko)
CN (1) CN1182912A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100294927B1 (ko) * 1998-08-29 2001-07-12 윤종용 점진적인 삼차원 메쉬 정보의 부호화 방법 및 그 장치
US20030031235A1 (en) * 2001-07-18 2003-02-13 Cyberlane Inc. PCMCIA CDMA data modem with test code selection switch

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01123343A (ja) * 1987-11-06 1989-05-16 Nec Corp シングルチップ・マイクロコンピュータ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1540923A (en) * 1975-12-01 1979-02-21 Intel Corp Programmable single chip mos computer
JPS57137952A (en) * 1981-02-20 1982-08-25 Hitachi Ltd Microcomputer
US4797808A (en) * 1981-06-22 1989-01-10 Texas Instruments Incorporated Microcomputer with self-test of macrocode
JPS6298437A (ja) * 1985-10-24 1987-05-07 Oki Electric Ind Co Ltd マイクロコンピユ−タ
US5307464A (en) * 1989-12-07 1994-04-26 Hitachi, Ltd. Microprocessor and method for setting up its peripheral functions
JPH06348490A (ja) * 1993-06-08 1994-12-22 Hitachi Ltd 演算処理方法、及びマイクロコンピュータ
US5754764A (en) * 1994-02-22 1998-05-19 National Semiconductor Corp. Combination of input output circuitry and local area network systems

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01123343A (ja) * 1987-11-06 1989-05-16 Nec Corp シングルチップ・マイクロコンピュータ

Also Published As

Publication number Publication date
EP0837395A2 (en) 1998-04-22
KR19980032849A (ko) 1998-07-25
US5905907A (en) 1999-05-18
CN1182912A (zh) 1998-05-27
EP0837395A3 (en) 2000-05-10
JPH10116263A (ja) 1998-05-06

Similar Documents

Publication Publication Date Title
US4672534A (en) Integrated circuit device incorporating a data processing unit and a ROM storing applications program therein
US5495593A (en) Microcontroller device having remotely programmable EPROM and method for programming
JP3277900B2 (ja) プログラム検査方法、プログラム検査装置及び、検査プログラムを記憶したコンピュータ読み取り可能な記憶媒体
JP2006127553A (ja) プログラムのテスト及びデバッギングが容易な中央処理装置
JPH01251141A (ja) データバスおよびアドレスバスによって相互接続されたマイクロプロセッサならびにメモリを有する型式の装置をテストする方法
JPH06223002A (ja) マイクロプロセッサメモリのテスト回路
US4127768A (en) Data processing system self-test enabling technique
JPH04220744A (ja) 限定アクセス・プロセッサ・システムでのキャッシュ・タグｒａｍの機能試験方法
KR100297224B1 (ko) Prom이구비된마이크로컴퓨터및그것의데이타판독검사방법
US5941995A (en) Reloading state analyzer
US4679194A (en) Load double test instruction
KR100543152B1 (ko) 마이크로프로세서 및 마이크로프로세서의 처리 방법
JPH1069396A (ja) チップ検査システム及び制御装置
JPS6045829B2 (ja) フエイルメモリ
JPH0575985B2 (ko)
KR100557918B1 (ko) 조인트 테스트 액세스 그룹을 이용한 오류수정장치
JPH0520773B2 (ko)
JP3087282B2 (ja) ソフトウェア開発支援装置
JPS6230453B2 (ko)
JPH10177505A (ja) エミュレータ装置
JPH10300824A (ja) 半導体集積回路のテスト装置
JPS5875254A (ja) １チツプマイクロコンピユ−タシステム
JPH0620069A (ja) マイクロコンピュータ
JPH02105231A (ja) マイクロコンピュータの試験方式
JPS5987555A (ja) マイクロプログラム・ロムのハッシュ・トータル・チェック方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120423

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee