JPH06348490A - 演算処理方法、及びマイクロコンピュータ - Google Patents
演算処理方法、及びマイクロコンピュータInfo
- Publication number
- JPH06348490A JPH06348490A JP5164079A JP16407993A JPH06348490A JP H06348490 A JPH06348490 A JP H06348490A JP 5164079 A JP5164079 A JP 5164079A JP 16407993 A JP16407993 A JP 16407993A JP H06348490 A JPH06348490 A JP H06348490A
- Authority
- JP
- Japan
- Prior art keywords
- program
- compressed
- address
- instruction
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/3017—Runtime instruction translation, e.g. macros
- G06F9/30178—Runtime instruction translation, e.g. macros of compressed or encrypted instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
Abstract
(57)【要約】
【目的】 本発明の目的は、主記憶装置の使用容量を低
減するための技術を提供することにある。 【構成】 実行形式のプログラムを圧縮処理された状態
でＲＯＭ５に格納しておき、このＲＯＭ５から圧縮プロ
グラムデータをフェッチし、それを、伸長部１０８によ
り、圧縮前の形式に伸長してから、命令デコーダ１１０
でデコードして実行することによって、ＲＯＭ５を含む
主記憶装置のメモリ使用量の低減を図る。そして分岐命
令が出現した場合、制御部１１１において、圧縮後分岐
先アドレスに変換し、それをプログラムカウンタ１１４
にセットする。
減するための技術を提供することにある。 【構成】 実行形式のプログラムを圧縮処理された状態
でＲＯＭ５に格納しておき、このＲＯＭ５から圧縮プロ
グラムデータをフェッチし、それを、伸長部１０８によ
り、圧縮前の形式に伸長してから、命令デコーダ１１０
でデコードして実行することによって、ＲＯＭ５を含む
主記憶装置のメモリ使用量の低減を図る。そして分岐命
令が出現した場合、制御部１１１において、圧縮後分岐
先アドレスに変換し、それをプログラムカウンタ１１４
にセットする。
Description
【０００１】
【産業上の利用分野】本発明は、プログラムを構成する
一連の命令を実行することによって所定の演算処理を行
う演算処理方法、及びマイクロコンピュータに関し、例
えば、ＣＰＵ（中央処理装置）とメモリとを内蔵する１
チップ型のマイクロコンピュータ（シングルチップマイ
クロコンピュータ）に適用して有効な技術に関する。
一連の命令を実行することによって所定の演算処理を行
う演算処理方法、及びマイクロコンピュータに関し、例
えば、ＣＰＵ（中央処理装置）とメモリとを内蔵する１
チップ型のマイクロコンピュータ（シングルチップマイ
クロコンピュータ）に適用して有効な技術に関する。
【０００２】
【従来の技術】シングルチップマイクロコンピュータ
は、ＣＰＵを中心に所要の周辺回路が１個の半導体基板
に含まれていて、その動作プログラムを保有するプログ
ラムＲＯＭ（リード・オンリー・メモリ）を内蔵する。
一方、マルチチップマイクロコンピュータにおいては、
その動作プログラムを格納するためのＲＯＭを内蔵せ
ず、必要な動作プログラムは、マルチチップマイクロコ
ンピュータの外部に配置された外部メモリ（ＲＯＭ）か
ら得るようにしている。
は、ＣＰＵを中心に所要の周辺回路が１個の半導体基板
に含まれていて、その動作プログラムを保有するプログ
ラムＲＯＭ（リード・オンリー・メモリ）を内蔵する。
一方、マルチチップマイクロコンピュータにおいては、
その動作プログラムを格納するためのＲＯＭを内蔵せ
ず、必要な動作プログラムは、マルチチップマイクロコ
ンピュータの外部に配置された外部メモリ（ＲＯＭ）か
ら得るようにしている。
【０００３】そのようなシングルチップマイクロコンピ
ュータにおいては、プログラムＲＯＭ等の主記憶装置に
記憶された命令がＣＰＵに直接読込まれるようになって
いるため、プログラムサイズが大きくなると、それに伴
い、主記憶装置の記憶容量を増やす必要がある。しか
し、それは半導体チップにおける主記憶装置の占有面積
の増大、さらにはコストの増大を招来する。
ュータにおいては、プログラムＲＯＭ等の主記憶装置に
記憶された命令がＣＰＵに直接読込まれるようになって
いるため、プログラムサイズが大きくなると、それに伴
い、主記憶装置の記憶容量を増やす必要がある。しか
し、それは半導体チップにおける主記憶装置の占有面積
の増大、さらにはコストの増大を招来する。
【０００４】また、従来技術として、例えば特開昭５５
−１３１８４８号公報に記載されているように、プログ
ラムを圧縮して補助記憶装置に記憶しておき、当該プロ
グラムを主記憶装置にロードする際に元のサイズに伸長
する方式がある。
−１３１８４８号公報に記載されているように、プログ
ラムを圧縮して補助記憶装置に記憶しておき、当該プロ
グラムを主記憶装置にロードする際に元のサイズに伸長
する方式がある。
【０００５】
【発明が解決しようとする課題】しかしながら、特開昭
５５−１３１８４８号公報記載技術によれば、補助記憶
装置におけるプログラムサイズを小さくすることによっ
て当該補助記憶装置の記憶容量を見かけ上大きくするこ
とができるものの、主記憶装置にプログラムをロードす
る際に元のサイズに伸長されるため、主記憶装置のメモ
リ使用量を特に少なくすることはできない。マイクロコ
ンピュータ組込みシステムにおいては、特にＲＯＭサイ
ズ、ＲＡＭサイズを小さくし、メモリ使用量を減らすこ
とによってシステム全体のコストを抑えることが重要で
ある。
５５−１３１８４８号公報記載技術によれば、補助記憶
装置におけるプログラムサイズを小さくすることによっ
て当該補助記憶装置の記憶容量を見かけ上大きくするこ
とができるものの、主記憶装置にプログラムをロードす
る際に元のサイズに伸長されるため、主記憶装置のメモ
リ使用量を特に少なくすることはできない。マイクロコ
ンピュータ組込みシステムにおいては、特にＲＯＭサイ
ズ、ＲＡＭサイズを小さくし、メモリ使用量を減らすこ
とによってシステム全体のコストを抑えることが重要で
ある。
【０００６】本発明の目的は、主記憶装置の使用容量を
低減するための技術を提供することにある。
低減するための技術を提供することにある。
【０００７】本発明の別の目的は、そのように主記憶装
置の使用容量を低減した場合において、プログラム実行
速度の低下を可能な限り抑えるための技術を提供するこ
とにある。
置の使用容量を低減した場合において、プログラム実行
速度の低下を可能な限り抑えるための技術を提供するこ
とにある。
【０００８】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
【００１０】すなわち、プログラムが圧縮されて記憶手
段に記憶されるとき、上記記憶手段内の圧縮プログラム
データをフェッチし、このフェッチされたプログラムデ
ータを伸長することによって命令コードを再現し、得ら
れた命令コードをデコードする。この命令コードが、プ
ログラム実行順序の変更を伴う命令である場合に、命令
実行順序が変更されるべき飛び先アドレスを、圧縮プロ
グラムにおける飛び先アドレスに変換し、それをプログ
ラムカウンタにセットする。また、プログラムを構成す
る主要命令のみが圧縮されている場合においては、フェ
ッチされた全てのデータを伸長する必要がないから、デ
ータがフェッチされる毎に伸長の必要性の有無を判別
し、この判別結果に応じて伸長処理を行うようにするこ
とができる。
段に記憶されるとき、上記記憶手段内の圧縮プログラム
データをフェッチし、このフェッチされたプログラムデ
ータを伸長することによって命令コードを再現し、得ら
れた命令コードをデコードする。この命令コードが、プ
ログラム実行順序の変更を伴う命令である場合に、命令
実行順序が変更されるべき飛び先アドレスを、圧縮プロ
グラムにおける飛び先アドレスに変換し、それをプログ
ラムカウンタにセットする。また、プログラムを構成す
る主要命令のみが圧縮されている場合においては、フェ
ッチされた全てのデータを伸長する必要がないから、デ
ータがフェッチされる毎に伸長の必要性の有無を判別
し、この判別結果に応じて伸長処理を行うようにするこ
とができる。
【００１１】そして、命令アドレスを指定するためのプ
ログラムカウンタを含み、プログラムを構成する一連の
命令をデコードして実行することにより所定の演算処理
を行うようにマイクロコンピュータが構成されるとき、
圧縮処理されたプログラムデータを記憶するための記憶
手段と、この記憶手段からフェッチされた圧縮プログラ
ムデータを伸長することによって命令コードを得るため
の伸長手段と、それをデコードデコーダとを設ける。ま
た、伸長された命令コードがプログラム実行順序の変更
を伴う場合に、命令順序が変更されるべき飛び先アドレ
スを、圧縮プログラムにおける飛び先アドレスに変換す
るためのアドレス変換手段と、変換された飛び先アドレ
スを上記プログラムカウンタにセットするためのプログ
ラムカウンタセット手段とを設ける。このとき、データ
がフェッチされる毎に伸長の必要性の有無を判別する手
段を設け、この判別結果に応じて伸長処理を行うように
することができる。
ログラムカウンタを含み、プログラムを構成する一連の
命令をデコードして実行することにより所定の演算処理
を行うようにマイクロコンピュータが構成されるとき、
圧縮処理されたプログラムデータを記憶するための記憶
手段と、この記憶手段からフェッチされた圧縮プログラ
ムデータを伸長することによって命令コードを得るため
の伸長手段と、それをデコードデコーダとを設ける。ま
た、伸長された命令コードがプログラム実行順序の変更
を伴う場合に、命令順序が変更されるべき飛び先アドレ
スを、圧縮プログラムにおける飛び先アドレスに変換す
るためのアドレス変換手段と、変換された飛び先アドレ
スを上記プログラムカウンタにセットするためのプログ
ラムカウンタセット手段とを設ける。このとき、データ
がフェッチされる毎に伸長の必要性の有無を判別する手
段を設け、この判別結果に応じて伸長処理を行うように
することができる。
【００１２】さらに、具体的な態様では、上記記憶手段
からフェッチされたデータを圧縮前の形式に伸長するた
めの変換規則テーブルを設け、この変換規則テーブルを
検索することによって、命令を圧縮前の形式に伸長する
ように構成することができ、また、飛び先アドレスを圧
縮プログラムにおけるアドレスに変換するためのアドレ
ス変換テーブルを設け、このアドレス変換テーブルを検
索することにより、圧縮プログラムにおける飛び先アド
レスを求めるように構成することができる。
からフェッチされたデータを圧縮前の形式に伸長するた
めの変換規則テーブルを設け、この変換規則テーブルを
検索することによって、命令を圧縮前の形式に伸長する
ように構成することができ、また、飛び先アドレスを圧
縮プログラムにおけるアドレスに変換するためのアドレ
ス変換テーブルを設け、このアドレス変換テーブルを検
索することにより、圧縮プログラムにおける飛び先アド
レスを求めるように構成することができる。
【００１３】
【作用】上記した手段によれば、プログラムを圧縮処理
された状態で記憶する記憶手段から命令をフェッチし、
フェッチされた命令を圧縮前の形式に伸長することによ
って当該命令を実行することは、記憶手段のメモリ使用
量の低減を達成する。また、飛び先アドレスを変換テー
ブルによって求めることは、プログラム実行速度の低下
を抑える。
された状態で記憶する記憶手段から命令をフェッチし、
フェッチされた命令を圧縮前の形式に伸長することによ
って当該命令を実行することは、記憶手段のメモリ使用
量の低減を達成する。また、飛び先アドレスを変換テー
ブルによって求めることは、プログラム実行速度の低下
を抑える。
【００１４】
【実施例】ここで先ず、本願発明者によって検討された
技術について説明する。
技術について説明する。
【００１５】プログラムサイズを縮小する技術として、
ハフマン符号化アルゴリズムに代表されるデータ圧縮ア
ルゴリズムを用いる技法がある。そのような既存のデー
タ圧縮アルゴリズムを使用して圧縮されたプログラムを
プログラムＲＯＭなどの主記憶装置に配置し、他方、Ｃ
ＰＵには圧縮されたプログラムを伸長するするための手
段を設け、プログラムを伸長しながら実行することによ
って、主記憶装置のメモリ使用量を低減する技術につい
て、本願発明者が検討した。その結果、圧縮前のプログ
ラムのアドレス割付けと、圧縮後のプログラムのアドレ
ス割付けが異なるため、例えばＪＭＰ（ジャンプ）命令
などの分岐命令においては、圧縮前のプログラムの飛び
先アドレスに飛ぶ操作を、圧縮後の飛び先アドレスに飛
ぶ操作に変更してから当該分岐命令を実行する必要があ
ることが分かった。つまり、プログラム圧縮前のアドレ
スからプログラム圧縮後のアドレスを求める必要のある
ことが見いだされた。プログラム圧縮前のアドレスから
プログラム圧縮後のアドレスを求めるのに、全アドレス
についての対応表を予め作成しておき、アドレス変換の
必要がある場合に、当該対応表を参照して、対応する飛
び先アドレスを求めることが考えられる。しかしなが
ら、全てのアドレスについてアドレス対応表を作成する
のは、そのような対応表を保存するために膨大な記憶域
が必要とされ、かえって主記憶装置のメモリ使用量が多
くなってしまう。また、他の方法として、プログラム圧
縮前のアドレスをプログラム圧縮後のアドレスに変換す
るのに、何等かのアルゴリズムに応じて計算する方式が
考えられるが、それはプログラムを実行しながらの処理
になるため、プログラム実行速度の低下につながる虞が
あることが分かった。本発明は、上記検討によって生れ
たものである。
ハフマン符号化アルゴリズムに代表されるデータ圧縮ア
ルゴリズムを用いる技法がある。そのような既存のデー
タ圧縮アルゴリズムを使用して圧縮されたプログラムを
プログラムＲＯＭなどの主記憶装置に配置し、他方、Ｃ
ＰＵには圧縮されたプログラムを伸長するするための手
段を設け、プログラムを伸長しながら実行することによ
って、主記憶装置のメモリ使用量を低減する技術につい
て、本願発明者が検討した。その結果、圧縮前のプログ
ラムのアドレス割付けと、圧縮後のプログラムのアドレ
ス割付けが異なるため、例えばＪＭＰ（ジャンプ）命令
などの分岐命令においては、圧縮前のプログラムの飛び
先アドレスに飛ぶ操作を、圧縮後の飛び先アドレスに飛
ぶ操作に変更してから当該分岐命令を実行する必要があ
ることが分かった。つまり、プログラム圧縮前のアドレ
スからプログラム圧縮後のアドレスを求める必要のある
ことが見いだされた。プログラム圧縮前のアドレスから
プログラム圧縮後のアドレスを求めるのに、全アドレス
についての対応表を予め作成しておき、アドレス変換の
必要がある場合に、当該対応表を参照して、対応する飛
び先アドレスを求めることが考えられる。しかしなが
ら、全てのアドレスについてアドレス対応表を作成する
のは、そのような対応表を保存するために膨大な記憶域
が必要とされ、かえって主記憶装置のメモリ使用量が多
くなってしまう。また、他の方法として、プログラム圧
縮前のアドレスをプログラム圧縮後のアドレスに変換す
るのに、何等かのアルゴリズムに応じて計算する方式が
考えられるが、それはプログラムを実行しながらの処理
になるため、プログラム実行速度の低下につながる虞が
あることが分かった。本発明は、上記検討によって生れ
たものである。
【００１６】図２には本発明の一実施例に係るシングル
チップマイクロコンピュータ１が示される。このシング
ルチップマイクロコンピュータ１は、特に制限されない
が、ＣＰＵ（中央処理装置）３、ＲＯＭ(リード・オン
リ・メモリ）５、ＲＡＭ（ランダム・アクセス・メモ
リ）７、タイマ９、シリアルコミュニケーションインタ
フェース（ＳＣＩ）１１、Ａ／Ｄ変換器１３、割込みコ
ントローラ１５、並びに第１乃至第９ポート２１〜２９
などの機能ブロックを含み、それらは内部アドレスバス
３１や内部バス３３などに共通接続されて構成され、公
知の半導体集積回路製造技術によって単結晶シリコンな
どの一つの半導体基板上に形成されている。
チップマイクロコンピュータ１が示される。このシング
ルチップマイクロコンピュータ１は、特に制限されない
が、ＣＰＵ（中央処理装置）３、ＲＯＭ(リード・オン
リ・メモリ）５、ＲＡＭ（ランダム・アクセス・メモ
リ）７、タイマ９、シリアルコミュニケーションインタ
フェース（ＳＣＩ）１１、Ａ／Ｄ変換器１３、割込みコ
ントローラ１５、並びに第１乃至第９ポート２１〜２９
などの機能ブロックを含み、それらは内部アドレスバス
３１や内部バス３３などに共通接続されて構成され、公
知の半導体集積回路製造技術によって単結晶シリコンな
どの一つの半導体基板上に形成されている。
【００１７】本実施例におけるシングルチップマイクロ
コンピュータ１の主記憶装置は上記ＲＡＭ７とＲＯＭ５
であり、ＲＡＭ７はＣＰＵ３の作業領域又はデータの一
時記憶領域として利用される。ＲＯＭ５は、特に制限さ
れないが、ＣＰＵ３の動作プログラムを圧縮処理された
状態で保有する。図６に示されるように、このＲＯＭ５
には、圧縮処理されたプログラム（圧縮プログラムと称
する）５００の他に、所定のテーブル形成情報が記憶さ
れることによって、アドレス変換テーブル３１４や、変
換規則テーブル３０３が形成されている。特に制限され
ないが、このＲＯＭ５は、ＥＰＲＯＭライタによって情
報をマイクロコンピュータの外部から書込み可能なＥＰ
ＲＯＭ（エレクトリカリ・プログラマブル・リード・オ
ンリー・メモリ）とされる。
コンピュータ１の主記憶装置は上記ＲＡＭ７とＲＯＭ５
であり、ＲＡＭ７はＣＰＵ３の作業領域又はデータの一
時記憶領域として利用される。ＲＯＭ５は、特に制限さ
れないが、ＣＰＵ３の動作プログラムを圧縮処理された
状態で保有する。図６に示されるように、このＲＯＭ５
には、圧縮処理されたプログラム（圧縮プログラムと称
する）５００の他に、所定のテーブル形成情報が記憶さ
れることによって、アドレス変換テーブル３１４や、変
換規則テーブル３０３が形成されている。特に制限され
ないが、このＲＯＭ５は、ＥＰＲＯＭライタによって情
報をマイクロコンピュータの外部から書込み可能なＥＰ
ＲＯＭ（エレクトリカリ・プログラマブル・リード・オ
ンリー・メモリ）とされる。
【００１８】ここで、上記動作プログラムは圧縮処理さ
れた状態でＲＯＭ５に記憶されており、当該プログラム
データがＣＰＵ３によってフェッチされ、それが実行さ
れる前に当該データが伸長されるようになっている。換
言すれば、ＲＯＭ５上のプログラムが圧縮されたままの
状態で、プログラムが実行される。すなわち、実行段階
に移行される前に、予め一括して命令を伸長しておくと
いった操作は行われず、１バイト単位でフェッチされた
圧縮プログラムデータを逐次伸長していく。本実施例で
は、そのように動作プログラムが圧縮処理された状態で
ＲＯＭ５に記憶されることによって、ＲＯＭ５を含む主
記憶装置のメモリ使用量の減少を図っている。
れた状態でＲＯＭ５に記憶されており、当該プログラム
データがＣＰＵ３によってフェッチされ、それが実行さ
れる前に当該データが伸長されるようになっている。換
言すれば、ＲＯＭ５上のプログラムが圧縮されたままの
状態で、プログラムが実行される。すなわち、実行段階
に移行される前に、予め一括して命令を伸長しておくと
いった操作は行われず、１バイト単位でフェッチされた
圧縮プログラムデータを逐次伸長していく。本実施例で
は、そのように動作プログラムが圧縮処理された状態で
ＲＯＭ５に記憶されることによって、ＲＯＭ５を含む主
記憶装置のメモリ使用量の減少を図っている。
【００１９】また、上記半導体基板の周縁部には、電極
パッドとして例えば多数のボンディングパッドが配置さ
れ、例えば、第１乃至第９ポート２１〜２９の入出力端
子に結合されたンディングパッドＰ１０〜Ｐ１７，Ｐ２
０〜Ｐ２４，Ｐ３０〜Ｐ３７、Ｐ４０〜Ｐ４７、Ｐ５０
〜Ｐ５７、Ｐ６０〜Ｐ６３、Ｐ７０〜Ｐ７７、Ｐ８０〜
Ｐ８７、Ｐ９０〜Ｐ９７、クロックジェネレータ１７の
入力に結合されていて図示しない振動子に接続されある
いは外部クロックが供給されるボンディングパッドＸＴ
ＡＬ，ＥＸＴＡＬなどが配置される。
パッドとして例えば多数のボンディングパッドが配置さ
れ、例えば、第１乃至第９ポート２１〜２９の入出力端
子に結合されたンディングパッドＰ１０〜Ｐ１７，Ｐ２
０〜Ｐ２４，Ｐ３０〜Ｐ３７、Ｐ４０〜Ｐ４７、Ｐ５０
〜Ｐ５７、Ｐ６０〜Ｐ６３、Ｐ７０〜Ｐ７７、Ｐ８０〜
Ｐ８７、Ｐ９０〜Ｐ９７、クロックジェネレータ１７の
入力に結合されていて図示しない振動子に接続されある
いは外部クロックが供給されるボンディングパッドＸＴ
ＡＬ，ＥＸＴＡＬなどが配置される。
【００２０】このよにして構成されたチップ若しくはペ
レットとしてのシングルチップマイクロコンピュータ１
は組み立て工程において、パッケージのマウント部にダ
イボンディングされ、パッケージのリード端子にボンデ
ィングパッドがワイヤボンディングされた後、封止され
る。
レットとしてのシングルチップマイクロコンピュータ１
は組み立て工程において、パッケージのマウント部にダ
イボンディングされ、パッケージのリード端子にボンデ
ィングパッドがワイヤボンディングされた後、封止され
る。
【００２１】図２に示されるシングルチップマイクロコ
ンピュータは、各種ポートを介して外部とのインタフェ
ースを行うよになっている。ポートの機能は動作モード
の設定で指定することができ、アドレス信号を外部に出
力して外部メモリや周辺デバイスをアクセスする動作モ
ードもサポートする。
ンピュータは、各種ポートを介して外部とのインタフェ
ースを行うよになっている。ポートの機能は動作モード
の設定で指定することができ、アドレス信号を外部に出
力して外部メモリや周辺デバイスをアクセスする動作モ
ードもサポートする。
【００２２】ここで、このシングルチップマイクロコン
ピュータ１の代表的な動作モードは、シングルチップモ
ードと拡張モードとされる。シングルチップモードは、
アドレス信号を外部に出力してアクセスする動作が一切
禁止される動作モード若しくは内部バスが外部に開放さ
れない動作モードである。かかる動作モードにおいてＣ
ＰＵ３はその動作プログラムを内蔵ＲＯＭ５から順次読
出すことになる。このとき殆ど全てのポートはタイマ９
やＳＣＩ１１のためにユーザが任意に利用することがで
きるようにされる。拡張モードは特定のポートをアドレ
スの出力並びにデータの入出力に割り当てて外部メモリ
やその他周辺デバイスをアクセス可能にする動作モード
であり、設定される拡張モードの種類に応じて内部回路
モジュールのアドレスマップ並びにポートにおける入出
力信号の割当が変更される。例えば拡張モードが設定さ
れると、内蔵ＲＯＭ５に割り当てられるアドレス空間が
外部メモリ空間にされ、ＲＯＭ５に対するモジュール選
択信号は一切非選択レベルにされ、ソフトウェア的にも
ハードウェア的にも使用できず、あたかもＲＯＭ５が存
在しないかのように取扱われる。このときＣＰＵ３の動
作プログラムは専ら外部ＲＯＭから読み込まれることに
なる。
ピュータ１の代表的な動作モードは、シングルチップモ
ードと拡張モードとされる。シングルチップモードは、
アドレス信号を外部に出力してアクセスする動作が一切
禁止される動作モード若しくは内部バスが外部に開放さ
れない動作モードである。かかる動作モードにおいてＣ
ＰＵ３はその動作プログラムを内蔵ＲＯＭ５から順次読
出すことになる。このとき殆ど全てのポートはタイマ９
やＳＣＩ１１のためにユーザが任意に利用することがで
きるようにされる。拡張モードは特定のポートをアドレ
スの出力並びにデータの入出力に割り当てて外部メモリ
やその他周辺デバイスをアクセス可能にする動作モード
であり、設定される拡張モードの種類に応じて内部回路
モジュールのアドレスマップ並びにポートにおける入出
力信号の割当が変更される。例えば拡張モードが設定さ
れると、内蔵ＲＯＭ５に割り当てられるアドレス空間が
外部メモリ空間にされ、ＲＯＭ５に対するモジュール選
択信号は一切非選択レベルにされ、ソフトウェア的にも
ハードウェア的にも使用できず、あたかもＲＯＭ５が存
在しないかのように取扱われる。このときＣＰＵ３の動
作プログラムは専ら外部ＲＯＭから読み込まれることに
なる。
【００２３】かかる動作モードの設定は、ＣＰＵ３の動
作モードを指示するための制御号入力用パッドＣＰ１〜
ＣＰ３から供給される信号レベルの組合せに従って行わ
れる。例えば、リセット時に制御号入力用パッドＣＰ１
〜ＣＰ３から供給される信号が所定のタイミングで図示
しないモードコントロールレジスタにラッチされること
によって動作モードの設定が行われる。
作モードを指示するための制御号入力用パッドＣＰ１〜
ＣＰ３から供給される信号レベルの組合せに従って行わ
れる。例えば、リセット時に制御号入力用パッドＣＰ１
〜ＣＰ３から供給される信号が所定のタイミングで図示
しないモードコントロールレジスタにラッチされること
によって動作モードの設定が行われる。
【００２４】また、かかるシングルチップマイクロコン
ピュータ１はデバイステスティング時に不良個所を外部
から容易に判断できるようにしてテスティングの効率化
を図れるようにするためのテストモードを持ち、所定の
端子に入力される信号レベルの組合せなどよってテスト
モードが設定されると、所定のポートを介して内部バス
が直接外部に開放される。
ピュータ１はデバイステスティング時に不良個所を外部
から容易に判断できるようにしてテスティングの効率化
を図れるようにするためのテストモードを持ち、所定の
端子に入力される信号レベルの組合せなどよってテスト
モードが設定されると、所定のポートを介して内部バス
が直接外部に開放される。
【００２５】図１にはＣＰＵ３の構成例が示される。
【００２６】算術論理演算ユニット（ＡＬＵ）１０７
は、データに対して必要な数値演算、及び論理演算を行
うためのハードウェアユニットである。数値演算には加
算、減算、掛算、割算等があり、論理演算には論理和、
論理積の演算があり、２進法加算回路を基本として実行
される。そのようなＡＬＵ１０７には、演算途中で生ず
る種々の状態を保持するためのフラグフリップフロップ
１０８が結合されている。また、ＡＬＵ１０７での演算
のために一時的にデータを保持するためのレジスタ１０
５や、演算の一方の入力又はその演算結果を蓄えるため
のアキュムレータ１０４、種々のデータを保持するため
の汎用レジスタ１１２、サブルーチン実行時の各種レジ
スタの内容待避のためのスタック領域の最上位を示すス
タックポインタ１１３、 次に実行すべき命令アドレス
を示すプログラムカウンタ１１４、出力アドレスを一時
的に保持するためのアドレスラッチ１１５、ＣＰＵ３の
外部との間でデータのやり取りを可能とするためのデー
タバッファ１１７等が、内部バス１０３によって相互に
結合されている。１１６はアドレスの出力を可能とする
ためのアドレスバッファである。
は、データに対して必要な数値演算、及び論理演算を行
うためのハードウェアユニットである。数値演算には加
算、減算、掛算、割算等があり、論理演算には論理和、
論理積の演算があり、２進法加算回路を基本として実行
される。そのようなＡＬＵ１０７には、演算途中で生ず
る種々の状態を保持するためのフラグフリップフロップ
１０８が結合されている。また、ＡＬＵ１０７での演算
のために一時的にデータを保持するためのレジスタ１０
５や、演算の一方の入力又はその演算結果を蓄えるため
のアキュムレータ１０４、種々のデータを保持するため
の汎用レジスタ１１２、サブルーチン実行時の各種レジ
スタの内容待避のためのスタック領域の最上位を示すス
タックポインタ１１３、 次に実行すべき命令アドレス
を示すプログラムカウンタ１１４、出力アドレスを一時
的に保持するためのアドレスラッチ１１５、ＣＰＵ３の
外部との間でデータのやり取りを可能とするためのデー
タバッファ１１７等が、内部バス１０３によって相互に
結合されている。１１６はアドレスの出力を可能とする
ためのアドレスバッファである。
【００２７】１０８は伸長部であり、この伸長部１０８
は、内部バス１０３に結合され、実行形式のプログラム
を圧縮処理された状態で記憶するＲＯＭ５（図２参照）
からフェッチされた圧縮プログラムデータを圧縮前の形
式に伸長する機能を有する。すなわち、伸長部１０８
は、例えば８ビットに圧縮された圧縮プログラムデータ
を、例えば１６ビットのような圧縮前のプログラムデー
タに変換するデータ長変換機能を有する。本発明におけ
る伸長手段は、この伸長部１０８によって形成される。
この伸長部１０８の後段には、当該伸長部１０８で伸長
されることによって得られた命令コードを保持するため
の命令レジスタ１０９が配置され、さらにこの命令レジ
スタ１０９の保持命令をデコードすることによって当該
命令を解読するための命令デコーダ１１０が配置され
る。このデコード結果は、後段に配置された制御部１１
１に入力される。この制御部１１１は、ＣＰＵ３の内部
及び外部に対して適当な制御信号を送出して、上記命令
デコーダ１１０でデコードされた命令で指定される必要
な動作を、いくつかのステップに分けて実行する。
は、内部バス１０３に結合され、実行形式のプログラム
を圧縮処理された状態で記憶するＲＯＭ５（図２参照）
からフェッチされた圧縮プログラムデータを圧縮前の形
式に伸長する機能を有する。すなわち、伸長部１０８
は、例えば８ビットに圧縮された圧縮プログラムデータ
を、例えば１６ビットのような圧縮前のプログラムデー
タに変換するデータ長変換機能を有する。本発明におけ
る伸長手段は、この伸長部１０８によって形成される。
この伸長部１０８の後段には、当該伸長部１０８で伸長
されることによって得られた命令コードを保持するため
の命令レジスタ１０９が配置され、さらにこの命令レジ
スタ１０９の保持命令をデコードすることによって当該
命令を解読するための命令デコーダ１１０が配置され
る。このデコード結果は、後段に配置された制御部１１
１に入力される。この制御部１１１は、ＣＰＵ３の内部
及び外部に対して適当な制御信号を送出して、上記命令
デコーダ１１０でデコードされた命令で指定される必要
な動作を、いくつかのステップに分けて実行する。
【００２８】図３には上記伸長部１０８、及び制御部１
１１の主要機能ブロックが示される。
１１の主要機能ブロックが示される。
【００２９】伸長部１０８は、特に制限されないが、Ｒ
ＯＭ５からフェッチされた圧縮プログラムデータが伸長
対象であるか否かを判別するための判別手段３０１と、
この判別結果に応じて、フェッチされた圧縮プログラム
データを圧縮前の形式に伸長するための変換規則テーブ
ル検索手段３０２と、上記命令判別手段３０１の判別結
果に応じて、フェッチされたデータ、及び変換規則テー
ブル検索手段３０２によって検索された命令を選択的に
後段の命令レジスタ１０９に伝達するための選択手段３
０４とを含む。ここで、上記変換規則テーブル検索手段
３０２は、変換規則テーブル３０２を検索し、対応する
命令コードを読出すことによって圧縮プログラムデータ
を伸長する。
ＯＭ５からフェッチされた圧縮プログラムデータが伸長
対象であるか否かを判別するための判別手段３０１と、
この判別結果に応じて、フェッチされた圧縮プログラム
データを圧縮前の形式に伸長するための変換規則テーブ
ル検索手段３０２と、上記命令判別手段３０１の判別結
果に応じて、フェッチされたデータ、及び変換規則テー
ブル検索手段３０２によって検索された命令を選択的に
後段の命令レジスタ１０９に伝達するための選択手段３
０４とを含む。ここで、上記変換規則テーブル検索手段
３０２は、変換規則テーブル３０２を検索し、対応する
命令コードを読出すことによって圧縮プログラムデータ
を伸長する。
【００３０】上記制御部１１１は、特に制限されない
が、命令デコーダ１１０のデコード出力から、それが分
岐命令であるか否かを判別するための命令判別手段３１
１と、この命令判別手段３１１によって分岐命令である
と判断された場合に、アドレス変換テーブル３１４を検
索して飛び先アドレスを圧縮プログラムにおけるアドレ
スに変換するためのアドレス変換テーブル検索手段３１
３と、変換されたアドレスをプログラムカウンタ１１４
（図１参照）にセットするためのプログラムカウンタセ
ット手段３１５と、上記命令デコーダ１１０のデコード
出力に応じてＡＬＵ１０９や各種レジスタ等の動作を制
御するための実行制御手段３１２とを含む。
が、命令デコーダ１１０のデコード出力から、それが分
岐命令であるか否かを判別するための命令判別手段３１
１と、この命令判別手段３１１によって分岐命令である
と判断された場合に、アドレス変換テーブル３１４を検
索して飛び先アドレスを圧縮プログラムにおけるアドレ
スに変換するためのアドレス変換テーブル検索手段３１
３と、変換されたアドレスをプログラムカウンタ１１４
（図１参照）にセットするためのプログラムカウンタセ
ット手段３１５と、上記命令デコーダ１１０のデコード
出力に応じてＡＬＵ１０９や各種レジスタ等の動作を制
御するための実行制御手段３１２とを含む。
【００３１】尚、本明細書において、分岐命令とは、サ
ブルーチンジャンプ命令や割込み処理命令等のように、
命令実行順序を変更する必要のある命令を総称するもの
として理解されたい。また、飛び先アドレスとは、命令
実行順序の変更によって次に実行されるべき命令アドレ
スを意味する。すなわち、ＣＰＵ３が、命令実行順序を
変更する必要のない一連の命令を実行する場合、プログ
ラムカウンタ１１４の値は、ＣＰＵ３が一つの命令を実
行する毎にインクリメントされて、次に実行すべき命令
アドレスの値とされる。一方、ＣＰＵ３が、命令実行順
序を変更する必要のある命令を実行する場合、プログラ
ムカウンタ１１４の値は、上述のようにインクリメント
されるのではなく、命令実行順序の変更によって、次に
実行されるべき命令のアドレス（飛び先アドレス）の値
にセットされる。
ブルーチンジャンプ命令や割込み処理命令等のように、
命令実行順序を変更する必要のある命令を総称するもの
として理解されたい。また、飛び先アドレスとは、命令
実行順序の変更によって次に実行されるべき命令アドレ
スを意味する。すなわち、ＣＰＵ３が、命令実行順序を
変更する必要のない一連の命令を実行する場合、プログ
ラムカウンタ１１４の値は、ＣＰＵ３が一つの命令を実
行する毎にインクリメントされて、次に実行すべき命令
アドレスの値とされる。一方、ＣＰＵ３が、命令実行順
序を変更する必要のある命令を実行する場合、プログラ
ムカウンタ１１４の値は、上述のようにインクリメント
されるのではなく、命令実行順序の変更によって、次に
実行されるべき命令のアドレス（飛び先アドレス）の値
にセットされる。
【００３２】次に、上記ＲＯＭ５に記憶される動作プロ
グラムについて詳述する。
グラムについて詳述する。
【００３３】図７にはソースプログラムのアセンブルか
らＲＯＭ書込みまでの処理の流れが示される。
らＲＯＭ書込みまでの処理の流れが示される。
【００３４】特に制限されないが、アセンブリ言語によ
って書かれたソースプログラム７０１がアセンブラ７０
２によって機械語に変換されることによって、リロケー
タブルオブジェクト７０３が得られる。図１０にはソー
スプログラムと機械語命令との対応関係が示される。リ
ンケージエディタ７０４は、複数のリロケータブルオブ
ジェクト７０３を取込んで、実行オブジェクト７０５を
生成する。リロケータブルオブジェクトは、外部記号
表、テキスト、及び再配置結合表から構成される。外部
記号表にはそのモジュール中から参照する外部記号名
と、逆にそのモジュール内で定義され、他のモジュール
から参照される記号名の全てが含まれる。そして、得ら
れた実行オブジェクトは、圧縮ツール７０６によって圧
縮されることによって圧縮後実行オブジェクト（圧縮プ
ログラム）７０７が得られる。このとき、アドレス変換
テーブル３１４（図３参照）を形成するためのアドレス
変換テーブルデータ７０８や、変換規則テーブル３０３
（図３参照）を形成するための変換規則テーブルデータ
７０９が生成される。そのようにして得られた圧縮後実
行オブジェクト７０７、アドレス変換テーブルデータ７
０８、及び変換規則テーブルデータ７０９が、ＥＰＲＯ
Ｍライタ７１０により、ＲＯＭ５（図２参照）に書込ま
れる。
って書かれたソースプログラム７０１がアセンブラ７０
２によって機械語に変換されることによって、リロケー
タブルオブジェクト７０３が得られる。図１０にはソー
スプログラムと機械語命令との対応関係が示される。リ
ンケージエディタ７０４は、複数のリロケータブルオブ
ジェクト７０３を取込んで、実行オブジェクト７０５を
生成する。リロケータブルオブジェクトは、外部記号
表、テキスト、及び再配置結合表から構成される。外部
記号表にはそのモジュール中から参照する外部記号名
と、逆にそのモジュール内で定義され、他のモジュール
から参照される記号名の全てが含まれる。そして、得ら
れた実行オブジェクトは、圧縮ツール７０６によって圧
縮されることによって圧縮後実行オブジェクト（圧縮プ
ログラム）７０７が得られる。このとき、アドレス変換
テーブル３１４（図３参照）を形成するためのアドレス
変換テーブルデータ７０８や、変換規則テーブル３０３
（図３参照）を形成するための変換規則テーブルデータ
７０９が生成される。そのようにして得られた圧縮後実
行オブジェクト７０７、アドレス変換テーブルデータ７
０８、及び変換規則テーブルデータ７０９が、ＥＰＲＯ
Ｍライタ７１０により、ＲＯＭ５（図２参照）に書込ま
れる。
【００３５】図８には上記圧縮ツール７０６での圧縮処
理の流れが示される。
理の流れが示される。
【００３６】本実施例では、特に制限されないが、命令
フェッチがバイト単位で行われることとの整合上、単純
に出現頻度の高い複数バイト列データについて１バイト
圧縮表現し、出現頻度の低いデータについてはそのよう
な圧縮処理を行わないで、そのデータの直前に所定の接
頭語を配置することによって、上記圧縮表現されたもの
と区別している。そのような圧縮処理について以下に詳
述する。
フェッチがバイト単位で行われることとの整合上、単純
に出現頻度の高い複数バイト列データについて１バイト
圧縮表現し、出現頻度の低いデータについてはそのよう
な圧縮処理を行わないで、そのデータの直前に所定の接
頭語を配置することによって、上記圧縮表現されたもの
と区別している。そのような圧縮処理について以下に詳
述する。
【００３７】図８に示されるように、実行オブジェクト
の全てのデータが読込まれ（８０１）、データの出現頻
度が調べられる（８０２）。この出現頻度は、特に制限
されないが、例えば実行オブジェクトの先頭より複数バ
イト単位、例えば２又は３バイト単位でプログラムデー
タがチェックされることによって求められる。図５に
は、実行オブジェクトに含まれるデータの出現頻度の一
例が示される。この例ではバイト列データの出現頻度
が最も高く、バイト列データ、バイト列データ、バ
イト列データ、バイト列データ、バイト列データ
の順に出現頻度が低くなる。そして、出現頻度の高い順
に、例えば、00 01 02 …等のように、１バイトコード
が割り当てられる（８０３）。つまり、出現頻度の高い
バイト列データには、00 が割り当てられ、次に出現頻
度が高いデータには、01 が割り当てられと、いうよう
に、出現頻度の高い順にコードが割り当てられる。その
ように１バイトコードが割り当てられることによって、
変換規則テーブル３０３が形成される。すなわち、１バ
イト命令と、それに対応する機械語コードとの対応表が
形成される。そして、この変換規則テーブル３０３が参
照されることによって、以下のようにプログラム圧縮が
行われる。
の全てのデータが読込まれ（８０１）、データの出現頻
度が調べられる（８０２）。この出現頻度は、特に制限
されないが、例えば実行オブジェクトの先頭より複数バ
イト単位、例えば２又は３バイト単位でプログラムデー
タがチェックされることによって求められる。図５に
は、実行オブジェクトに含まれるデータの出現頻度の一
例が示される。この例ではバイト列データの出現頻度
が最も高く、バイト列データ、バイト列データ、バ
イト列データ、バイト列データ、バイト列データ
の順に出現頻度が低くなる。そして、出現頻度の高い順
に、例えば、00 01 02 …等のように、１バイトコード
が割り当てられる（８０３）。つまり、出現頻度の高い
バイト列データには、00 が割り当てられ、次に出現頻
度が高いデータには、01 が割り当てられと、いうよう
に、出現頻度の高い順にコードが割り当てられる。その
ように１バイトコードが割り当てられることによって、
変換規則テーブル３０３が形成される。すなわち、１バ
イト命令と、それに対応する機械語コードとの対応表が
形成される。そして、この変換規則テーブル３０３が参
照されることによって、以下のようにプログラム圧縮が
行われる。
【００３８】すなわち、実行オブジェクトの全てについ
ての圧縮処理を終了するか否かの判別が行われ（８０
５）、この判別において、終了しないと判断された場合
には、上記ステップ８０４で形成された変換規則テーブ
ル３０３に従って、プログラムデータが、対応する１バ
イトコードに変換されることによって、当該プログラム
データが圧縮される（８０６）。このとき、処理対象と
されるプログラムデータから、それに飛び先アドレスを
含むか否かの判別、換言すれば、圧縮処理対象にかかる
データが分岐命令に対応するものか否かの判別が可能と
される（８０７）。そこで、そのような判別において、
飛び先アドレスが出現したと判断された場合には、対応
する圧縮後アドレス（圧縮プログラムにおける飛び先ア
ドレス）が求められ（８０８）、それによって、アドレ
ス変換テーブル３１４を形成するためのデータ７０８が
得られる。そのように飛び先アドレスの変換を行うの
は、圧縮前のプログラムのアドレス割付けと、圧縮後の
プログラムのアドレス割付けとが異なるため、例えばＪ
ＭＰ（ジャンプ）命令などの分岐命令においては、圧縮
前のプログラムの飛び先アドレスに飛ぶ操作を、圧縮後
の飛び先アドレスに飛ぶ操作に変更しなければ、当該分
岐命令による命令実行ルーチンが異常を来すことになる
からである。
ての圧縮処理を終了するか否かの判別が行われ（８０
５）、この判別において、終了しないと判断された場合
には、上記ステップ８０４で形成された変換規則テーブ
ル３０３に従って、プログラムデータが、対応する１バ
イトコードに変換されることによって、当該プログラム
データが圧縮される（８０６）。このとき、処理対象と
されるプログラムデータから、それに飛び先アドレスを
含むか否かの判別、換言すれば、圧縮処理対象にかかる
データが分岐命令に対応するものか否かの判別が可能と
される（８０７）。そこで、そのような判別において、
飛び先アドレスが出現したと判断された場合には、対応
する圧縮後アドレス（圧縮プログラムにおける飛び先ア
ドレス）が求められ（８０８）、それによって、アドレ
ス変換テーブル３１４を形成するためのデータ７０８が
得られる。そのように飛び先アドレスの変換を行うの
は、圧縮前のプログラムのアドレス割付けと、圧縮後の
プログラムのアドレス割付けとが異なるため、例えばＪ
ＭＰ（ジャンプ）命令などの分岐命令においては、圧縮
前のプログラムの飛び先アドレスに飛ぶ操作を、圧縮後
の飛び先アドレスに飛ぶ操作に変更しなければ、当該分
岐命令による命令実行ルーチンが異常を来すことになる
からである。
【００３９】そして、上記ステップ８０５の判別におい
て、非圧縮命令が存在しないと判断されない限り、換言
すれば、動作プログラムを構成する全ての命令について
の処理が終了するまでは、上記ステップ８０６〜８０９
の処理が繰返される。
て、非圧縮命令が存在しないと判断されない限り、換言
すれば、動作プログラムを構成する全ての命令について
の処理が終了するまでは、上記ステップ８０６〜８０９
の処理が繰返される。
【００４０】また、上記のように本実施例では、出現頻
度の低いバイト列データは圧縮の対象とはされず、上記
のような１バイト圧縮表現は行われず、元のバイト列デ
ータがそのまま配置される。そして、そのような非圧縮
バイト列データを、圧縮済みのものと区別すため、当該
非圧縮バイト列データの直前に、ff 等の接頭語が配置
される。そのように接頭語 ff が配置されることによ
り、それに続く、１バイトコードは、非圧縮データであ
ることが分かる。図３の命令判別手段３０１では、接頭
語 ff がフェッチされたか否かをチェックすることによ
って、伸長の必要性の有無の判別が可能とされる。つま
り、接頭語 ff が検出された場合、それに続く命令は非
圧縮データであり、圧縮されたものではないので、伸長
処理の対象から外される。
度の低いバイト列データは圧縮の対象とはされず、上記
のような１バイト圧縮表現は行われず、元のバイト列デ
ータがそのまま配置される。そして、そのような非圧縮
バイト列データを、圧縮済みのものと区別すため、当該
非圧縮バイト列データの直前に、ff 等の接頭語が配置
される。そのように接頭語 ff が配置されることによ
り、それに続く、１バイトコードは、非圧縮データであ
ることが分かる。図３の命令判別手段３０１では、接頭
語 ff がフェッチされたか否かをチェックすることによ
って、伸長の必要性の有無の判別が可能とされる。つま
り、接頭語 ff が検出された場合、それに続く命令は非
圧縮データであり、圧縮されたものではないので、伸長
処理の対象から外される。
【００４１】図１０に示される機械語データに従えば、
圧縮前、及び圧縮後のプログラムイメージは図４に示さ
れるようになる。例えば、圧縮前の ３バイト列データ
04 00 8C は、最も出現頻度が高く、それに、１バイト
コード 00 が割り当てられ、その次に出現頻度が高いに
２バイト列データ 1d ff には、１バイトコード 01が割
り当てられ、その次に出現頻度が高い ２バイト列デー
タ 0e 80 には、１バイトコード 02 が割り当てられる
ことによって、変換規則テーブル３０２が形成された場
合、圧縮処理の際に当該テーブルが参照されることによ
って、３バイト列データ 04 00 8C は、１バイトコード
00 に変換され、２バイト列データ 1dff は、１バイト
コード 01 に変換され、２バイト列データ 0e 80 は、0
2 に変換される。そのように、２バイト以上のデータ
が、１バイトコードに割り当てられることによって、プ
ログラムデータの減少が図られる。
圧縮前、及び圧縮後のプログラムイメージは図４に示さ
れるようになる。例えば、圧縮前の ３バイト列データ
04 00 8C は、最も出現頻度が高く、それに、１バイト
コード 00 が割り当てられ、その次に出現頻度が高いに
２バイト列データ 1d ff には、１バイトコード 01が割
り当てられ、その次に出現頻度が高い ２バイト列デー
タ 0e 80 には、１バイトコード 02 が割り当てられる
ことによって、変換規則テーブル３０２が形成された場
合、圧縮処理の際に当該テーブルが参照されることによ
って、３バイト列データ 04 00 8C は、１バイトコード
00 に変換され、２バイト列データ 1dff は、１バイト
コード 01 に変換され、２バイト列データ 0e 80 は、0
2 に変換される。そのように、２バイト以上のデータ
が、１バイトコードに割り当てられることによって、プ
ログラムデータの減少が図られる。
【００４２】尚、図４における圧縮後データにおいて、
接頭語 ff の直後に配置される１バイトコードは、接頭
語 ff の存在によって、それが非圧縮データであること
が分かる。すなわち、”10 20”、”30 10 00”は、出
現頻度が少ないために、圧縮対象とはされない。
接頭語 ff の直後に配置される１バイトコードは、接頭
語 ff の存在によって、それが非圧縮データであること
が分かる。すなわち、”10 20”、”30 10 00”は、出
現頻度が少ないために、圧縮対象とはされない。
【００４３】次に、上記のように形成された圧縮プログ
ラム、アドレス変換テーブル３１４、変換規則テーブル
３０３（図６参照）が格納されたＲＯＭ５を内蔵する本
実施例マイクロコンピュータにおける命令実行につい
て、図９のフローチャートに従って詳述する。
ラム、アドレス変換テーブル３１４、変換規則テーブル
３０３（図６参照）が格納されたＲＯＭ５を内蔵する本
実施例マイクロコンピュータにおける命令実行につい
て、図９のフローチャートに従って詳述する。
【００４４】先ず、ＲＯＭ５から、圧縮プログラムデー
タが１バイト単位でフェッチされ（９０１）、当該デー
タが伸長処理の対象であるか否かについての判別が、命
令判別手段３０１により行われる（９０２）。この判別
は、基本的に、フェッチされた１バイトデータが、非圧
縮状態を示す接頭語 ff であるか否かによって可能とさ
れる。接頭語 ff が検出されない場合には、フェッチさ
れた１バイトデータは、伸長の対象とされ、変換規則テ
ーブル検索手段３０２により変換規則テーブル３０３が
検索されることによって、対応する命令コードが求めら
れ、それが、命令レジスタ１０９に書込まれる（９０
４）。例えば、フェッチされたデータが、00 であった
場合、変換規則テーブルによれば、それに対応する命令
コードは、04008c となるから、それが、バイト単位で
命令レジスタ１０９に書込まれ、さらにこの命令コード
が、命令デコーダ１１０でデコードされる（９０５）。
そに対して、接頭語 ff がフェッチされた場合には、そ
の次にフェッチされる命令は非圧縮状態であるから、そ
れについては変換規則テーブル３０３の検索が行われる
ことなく、当該命令が命令レジスタ１０９へ書込まれ
（９０３）、それが命令デコーダ１１０によってデコー
ドされる（９０５）。
タが１バイト単位でフェッチされ（９０１）、当該デー
タが伸長処理の対象であるか否かについての判別が、命
令判別手段３０１により行われる（９０２）。この判別
は、基本的に、フェッチされた１バイトデータが、非圧
縮状態を示す接頭語 ff であるか否かによって可能とさ
れる。接頭語 ff が検出されない場合には、フェッチさ
れた１バイトデータは、伸長の対象とされ、変換規則テ
ーブル検索手段３０２により変換規則テーブル３０３が
検索されることによって、対応する命令コードが求めら
れ、それが、命令レジスタ１０９に書込まれる（９０
４）。例えば、フェッチされたデータが、00 であった
場合、変換規則テーブルによれば、それに対応する命令
コードは、04008c となるから、それが、バイト単位で
命令レジスタ１０９に書込まれ、さらにこの命令コード
が、命令デコーダ１１０でデコードされる（９０５）。
そに対して、接頭語 ff がフェッチされた場合には、そ
の次にフェッチされる命令は非圧縮状態であるから、そ
れについては変換規則テーブル３０３の検索が行われる
ことなく、当該命令が命令レジスタ１０９へ書込まれ
（９０３）、それが命令デコーダ１１０によってデコー
ドされる（９０５）。
【００４５】次に、制御部１１１内の命令判別手段３１
１によって、上記命令デコーダ１１０でデコードされた
ものが、分岐命令か否かの判別が行われる（９０６）。
例えば、図１０に示されるように、ラベル L:（０１０
０番地）へのジャンプ命令 JMP であることが、命令判
別手段３１１によって検出されると、アドレス変換テー
ブル検索手段３１３によって、アドレス検索テーブル３
１４が検索され、対応する分岐先アドレスが求められる
（９０８）。ここで求められる分岐先アドレスは、ＲＯ
Ｍ５に格納されている圧縮プログラムデータにおける分
岐先アドレスとされる。そしてその分岐先アドレスが、
プログラムカウンタセット手段３１５によってプログラ
ムカウンタ１１４にセットされ、圧縮プログラムにおけ
る分岐先アドレスへジャンプされ（９０９）、上記ステ
ップ９０１の圧縮プログラムの読込みに戻る。また、上
記ステップ９０６の判別において分岐命令ではないと、
判断された場合には、当該命令に応じた制御が行われる
ことによって、当該命令が実行される。
１によって、上記命令デコーダ１１０でデコードされた
ものが、分岐命令か否かの判別が行われる（９０６）。
例えば、図１０に示されるように、ラベル L:（０１０
０番地）へのジャンプ命令 JMP であることが、命令判
別手段３１１によって検出されると、アドレス変換テー
ブル検索手段３１３によって、アドレス検索テーブル３
１４が検索され、対応する分岐先アドレスが求められる
（９０８）。ここで求められる分岐先アドレスは、ＲＯ
Ｍ５に格納されている圧縮プログラムデータにおける分
岐先アドレスとされる。そしてその分岐先アドレスが、
プログラムカウンタセット手段３１５によってプログラ
ムカウンタ１１４にセットされ、圧縮プログラムにおけ
る分岐先アドレスへジャンプされ（９０９）、上記ステ
ップ９０１の圧縮プログラムの読込みに戻る。また、上
記ステップ９０６の判別において分岐命令ではないと、
判断された場合には、当該命令に応じた制御が行われる
ことによって、当該命令が実行される。
【００４６】上記実施例によれば以下の作用効果が得ら
れる。
れる。
【００４７】（１）実行形式のプログラムを圧縮処理さ
れた状態で記憶するＲＯＭ５から圧縮プログラムデータ
を１バイト単位でフェッチし、それを圧縮前の形式に伸
長してから、デコードして実行するように構成されてい
るため、ＲＯＭ５を含む主記憶装置のメモリ使用量の低
減を図ることができる。例えば、一般的なマイクロコン
ピュータ応用プログラムにおいては、機械語プログラム
中に出現する飛び先ラベルは２０バイトに一回程度の割
合であり、また、全体のプログラムサイズは数１０Ｋバ
イトから数１００Ｋバイト程度であることから、応用プ
ログラムの圧縮率を５０パーセント、変換規則テーブル
３０３形成のための変換規則を、３バイト×２００個、
アドレス変換テーブル３１４の大きさを、４バイト×
（プログラムサイズ）×（１／２０）とすると、１０Ｋ
バイトの応用プログラムは圧縮後に７．６Ｋバイトに、
また、６０Ｋバイトの応用プログラムは圧縮後に４３．
６Ｋバイトに、それぞれ縮小されるから、ＲＯＭ５を含
む主記憶装置のメモリ使用量を大幅に低減することがで
きる。
れた状態で記憶するＲＯＭ５から圧縮プログラムデータ
を１バイト単位でフェッチし、それを圧縮前の形式に伸
長してから、デコードして実行するように構成されてい
るため、ＲＯＭ５を含む主記憶装置のメモリ使用量の低
減を図ることができる。例えば、一般的なマイクロコン
ピュータ応用プログラムにおいては、機械語プログラム
中に出現する飛び先ラベルは２０バイトに一回程度の割
合であり、また、全体のプログラムサイズは数１０Ｋバ
イトから数１００Ｋバイト程度であることから、応用プ
ログラムの圧縮率を５０パーセント、変換規則テーブル
３０３形成のための変換規則を、３バイト×２００個、
アドレス変換テーブル３１４の大きさを、４バイト×
（プログラムサイズ）×（１／２０）とすると、１０Ｋ
バイトの応用プログラムは圧縮後に７．６Ｋバイトに、
また、６０Ｋバイトの応用プログラムは圧縮後に４３．
６Ｋバイトに、それぞれ縮小されるから、ＲＯＭ５を含
む主記憶装置のメモリ使用量を大幅に低減することがで
きる。
【００４８】（２）圧縮されたプログラムを実行する場
合において、圧縮前のプログラムのアドレス割付けと、
圧縮後のプログラムのアドレス割付けが異なるため、例
えばＪＭＰ（ジャンプ）命令などの分岐命令において
は、圧縮前のプログラムの飛び先アドレスに飛ぶ操作
を、圧縮後の飛び先アドレスに飛ぶ操作に変更してから
当該分岐命令を実行しなければならず、例えば、プログ
ラム圧縮前のアドレスからプログラム圧縮後のアドレス
を求めるのに、全アドレスについての対応表を予め作成
し、アドレス変換の必要がある場合に、当該対応表を参
照して、対応する飛び先アドレスを求めることが考えら
れるが、上記実施例によれば、圧縮前プログラムにおけ
る分岐先アドレスと圧縮プログラムにおける分岐先アド
レスとの関係を示すアドレス変換テーブル３１４をＲＯ
Ｍ５に形成し、それを検索することによって、分岐先ア
ドレスの変換を行うようにしているので、アドレス変換
テーブルの大きさは、４バイト×（プログラムサイズ）
×（１／２０）程度であり、上記のように、全てのアド
レスについてアドレス対応表を作成する場合に比して、
メモリ使用量の増大を抑えることができる。また、プロ
グラム圧縮前のアドレスをプログラム圧縮後のアドレス
に変換するのに、何等かのアルゴリズムに応じて計算す
る方式の場合には、プログラムを実行しながらの処理に
なるため、プログラム実行速度の低下につながる虞があ
るが、上記実施例の場合には、アドレス変換テーブル３
１４の検索により、分岐先アドレスの変換を行うもので
あるため、プログラム実行速度の低下を抑えることがで
きる。
合において、圧縮前のプログラムのアドレス割付けと、
圧縮後のプログラムのアドレス割付けが異なるため、例
えばＪＭＰ（ジャンプ）命令などの分岐命令において
は、圧縮前のプログラムの飛び先アドレスに飛ぶ操作
を、圧縮後の飛び先アドレスに飛ぶ操作に変更してから
当該分岐命令を実行しなければならず、例えば、プログ
ラム圧縮前のアドレスからプログラム圧縮後のアドレス
を求めるのに、全アドレスについての対応表を予め作成
し、アドレス変換の必要がある場合に、当該対応表を参
照して、対応する飛び先アドレスを求めることが考えら
れるが、上記実施例によれば、圧縮前プログラムにおけ
る分岐先アドレスと圧縮プログラムにおける分岐先アド
レスとの関係を示すアドレス変換テーブル３１４をＲＯ
Ｍ５に形成し、それを検索することによって、分岐先ア
ドレスの変換を行うようにしているので、アドレス変換
テーブルの大きさは、４バイト×（プログラムサイズ）
×（１／２０）程度であり、上記のように、全てのアド
レスについてアドレス対応表を作成する場合に比して、
メモリ使用量の増大を抑えることができる。また、プロ
グラム圧縮前のアドレスをプログラム圧縮後のアドレス
に変換するのに、何等かのアルゴリズムに応じて計算す
る方式の場合には、プログラムを実行しながらの処理に
なるため、プログラム実行速度の低下につながる虞があ
るが、上記実施例の場合には、アドレス変換テーブル３
１４の検索により、分岐先アドレスの変換を行うもので
あるため、プログラム実行速度の低下を抑えることがで
きる。
【００４９】以上本発明者によってなされた発明を実施
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。
【００５０】例えば、上記実施例では、ＲＯＭ５やＲＡ
Ｍ７をシングルチップマイクロコンピュータ１の外部に
配置するようにしてもよい。
Ｍ７をシングルチップマイクロコンピュータ１の外部に
配置するようにしてもよい。
【００５１】上記実施例では、ＲＯＭ５として、ＥＰＲ
ＯＭを適用したものについて説明したが、記憶情報を電
気的に消去可能なＥＥＰＲＯＭ（エレクトリカリ・イレ
ーザブル・アンド・プログラマブル・リード・オンリ・
メモリ）、さらには、ユーザの要求仕様に基づいた固有
のホトマスクを用いて例えば所定のメモリセルトランジ
スタに選択的にイオンを注入することによって情報書込
みが可能なマスクＲＯＭを適用することもできる。
ＯＭを適用したものについて説明したが、記憶情報を電
気的に消去可能なＥＥＰＲＯＭ（エレクトリカリ・イレ
ーザブル・アンド・プログラマブル・リード・オンリ・
メモリ）、さらには、ユーザの要求仕様に基づいた固有
のホトマスクを用いて例えば所定のメモリセルトランジ
スタに選択的にイオンを注入することによって情報書込
みが可能なマスクＲＯＭを適用することもできる。
【００５２】上記実施例ではアセンブリ言語を用いた場
合について説明したが、他のプログラミング言語を用い
ることができる。
合について説明したが、他のプログラミング言語を用い
ることができる。
【００５３】上記実施例では、ＲＯＭ５に格納される圧
縮プログラムデータにおいて、出現頻度の低い命令につ
いては圧縮処理をしないようにしたが、この出現頻度に
かかわらず、全ての命令について圧縮処理するようにし
てもよい。また、上記実施例では、複数バイト列データ
単位で出現頻度を求め、出現頻度の高い順に１バイトコ
ードに変換することによって圧縮するものについて説明
したが、命令単位で出現頻度を求め、出現頻度の高い順
に１バイトコードに変換するようにしてもよい。
縮プログラムデータにおいて、出現頻度の低い命令につ
いては圧縮処理をしないようにしたが、この出現頻度に
かかわらず、全ての命令について圧縮処理するようにし
てもよい。また、上記実施例では、複数バイト列データ
単位で出現頻度を求め、出現頻度の高い順に１バイトコ
ードに変換することによって圧縮するものについて説明
したが、命令単位で出現頻度を求め、出現頻度の高い順
に１バイトコードに変換するようにしてもよい。
【００５４】変換規則テーブル３０３や、アドレス変換
テーブル３１４をＲＡＭ７に形成するようにしてもよ
い。
テーブル３１４をＲＡＭ７に形成するようにしてもよ
い。
【００５５】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるシング
ルチップマイクロコンピュータに適用した場合について
説明したが、本発明はそれに限定されるものではなく、
内蔵プログラムＲＯＭ５を持たない汎用利用可能なシン
グルチップマイクロコンピュータ、さらには各種データ
処理装置における演算処理に適用することができる。
なされた発明をその背景となった利用分野であるシング
ルチップマイクロコンピュータに適用した場合について
説明したが、本発明はそれに限定されるものではなく、
内蔵プログラムＲＯＭ５を持たない汎用利用可能なシン
グルチップマイクロコンピュータ、さらには各種データ
処理装置における演算処理に適用することができる。
【００５６】本発明は、少なくとも、プログラムを構成
する一連の命令を順次デコードして実行することによっ
て所定の演算処理を行うことを条件に適用することがで
きる。
する一連の命令を順次デコードして実行することによっ
て所定の演算処理を行うことを条件に適用することがで
きる。
【００５７】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
【００５８】すなわち、プログラムを圧縮処理された状
態で記憶する記憶手段から圧縮プログラムデータをフェ
ッチし、それを圧縮前の形式に伸長し、それをデコード
して実行することにより、主記憶装置のメモリ使用量の
低減を図ることができ、さらには半導体チップの縮小
化、コスト低下を図ることができる。また、上記デコー
ド出力に応じて飛び先アドレスを、圧縮プログラムにお
ける飛び先アドレスに変換し、この変換された飛び先ア
ドレスをプログラムカウンタにセットすることにより、
分岐命令をも的確に実行可能とされ、しかも、分岐先ア
ドレスの変換を変換テーブルで行うことにより、演算処
理速度の低下を抑えることができる。
態で記憶する記憶手段から圧縮プログラムデータをフェ
ッチし、それを圧縮前の形式に伸長し、それをデコード
して実行することにより、主記憶装置のメモリ使用量の
低減を図ることができ、さらには半導体チップの縮小
化、コスト低下を図ることができる。また、上記デコー
ド出力に応じて飛び先アドレスを、圧縮プログラムにお
ける飛び先アドレスに変換し、この変換された飛び先ア
ドレスをプログラムカウンタにセットすることにより、
分岐命令をも的確に実行可能とされ、しかも、分岐先ア
ドレスの変換を変換テーブルで行うことにより、演算処
理速度の低下を抑えることができる。
【図１】本発明の一実施例であるシングルチップマイク
ロコンピュータにおけるＣＰＵの構成ブロック図であ
る。
ロコンピュータにおけるＣＰＵの構成ブロック図であ
る。
【図２】本発明の一実施例であるシングルチップマイク
ロコンピュータの全体的な構成ブロック図である。
ロコンピュータの全体的な構成ブロック図である。
【図３】上記ＣＰＵに含まれる伸長部、及び制御部の機
能ブロック図である。
能ブロック図である。
【図４】プログラムのメモリイメージを、圧縮前と圧縮
後とで比較するための説明図である。
後とで比較するための説明図である。
【図５】プログラムを構成する命令の出現頻度の説明図
である。
である。
【図６】上記シングルチップマイクロコンピュータに含
まれるＲＯＭの記憶内容説明図である。
まれるＲＯＭの記憶内容説明図である。
【図７】ソースプログラムのアセンブルからＲＯＭ書込
みまでの処理のフローチャートである。
みまでの処理のフローチャートである。
【図８】ソースプログラムのアセンブルからＲＯＭ書込
みまでの処理に含まれる圧縮処理のフローチャートであ
る。
みまでの処理に含まれる圧縮処理のフローチャートであ
る。
【図９】上記シングルチップマイクロコンピュータでの
命令実行のフローチャートである。
命令実行のフローチャートである。
【図１０】ソースプログラムと機械語命令との対応関係
説明図である。
説明図である。
３ ＣＰＵ ５ ＲＯＭ ７ ＲＡＭ １０３ 内部バス １０４ アキュムレータ １０５ 一時レジスタ １０６ フラグフリップフロップ １０７ ＡＬＵ １０８ 伸長部 １０９ 命令レジスタ １１０ 命令デコーダ １１１ 制御部 １１２ 汎用レジスタ １１３ スタックポインタ １１４ プログラムカウンタ １１５ アドレスラッチ １１６ アドレスバッファ １１７ データバッファ ３０１ 命令判別手段 ３０２ 変換規則テーブル検索手段 ３０３ 変換規則テーブル ３０４ 選択手段 ３１１ 命令判別手段 ３１２ 実行制御手段 ３１３ アドレス変換テーブル検索手段 ３１４ アドレス変換テーブル ３１５ プログラムカウンタセット手段 ５００ 圧縮プログラム
Claims (9)
- 【請求項１】 プログラムを圧縮して記憶手段に記憶
し、この圧縮プログラムに基づいて所定の演算処理を行
う演算処理方法において、上記記憶手段内の圧縮プログ
ラムデータをフェッチするステップと、フェッチされた
プログラムデータを伸長することによって圧縮前の形式
に変換するステップと、この伸長によって得られたコー
ドをデコードするステップと、このデコード出力が、プ
ログラム実行順序の変更を伴う命令である場合に、命令
実行順序が変更されるべき飛び先アドレスを、圧縮プロ
グラムにおける飛び先アドレスに変換し、それをプログ
ラムカウンタにセットするステップとを含むことを特徴
とする演算処理方法。 - 【請求項２】 プログラムを圧縮して記憶手段に記憶
し、この圧縮プログラムに基づいて所定の演算処理を行
う演算処理方法において、上記記憶手段内の圧縮プログ
ラムデータをフェッチするステップと、フェッチされた
圧縮プログラムデータから伸長の必要性の有無を判別す
るステップと、この判別結果に応じて、圧縮プログラム
データを伸長することによって圧縮前の形式に変換する
ステップと、この伸長によって得られた命令コードをデ
コードするステップと、このデコード出力が、プログラ
ム実行順序の変更を伴う命令である場合に、命令実行順
序が変更されるべき飛び先アドレスを、圧縮プログラム
における飛び先アドレスに変換し、それをプログラムカ
ウンタにセットするステップとを含むことを特徴とする
演算処理方法。 - 【請求項３】 命令アドレスを指定するためのプログラ
ムカウンタを含み、プログラムを構成する命令をデコー
ドして実行することにより所定の演算処理を行うための
マイクロコンピュータにおいて、圧縮処理されたプログ
ラムデータを記憶するための記憶手段と、上記プログラ
ムカウンタによって示されるアドレスに基づいて上記記
憶手段からフェッチされた圧縮プログラムデータを伸長
することによって圧縮前の形式に変換するための伸長手
段と、この伸長によって得られたコードをデコードする
ためのデコーダとを含むことを特徴とするマイクロコン
ピュータ。 - 【請求項４】 命令アドレスを指定するためのプログラ
ムカウンタを含み、プログラムを構成する命令をデコー
ドして実行することにより所定の演算処理を行うための
マイクロコンピュータにおいて、圧縮処理されたプログ
ラムデータを記憶するための記憶手段と、この記憶手段
からフェッチされた圧縮プログラムデータを伸長するこ
とによって圧縮前の形式に変換するための伸長手段と、
この伸長によって得られたコードをデコードするための
デコーダと、このデコード出力がプログラム実行順序の
変更を伴う場合に、命令順序が変更されるべき飛び先ア
ドレスを、圧縮プログラムにおける飛び先アドレスに変
換するためのアドレス変換手段と、変換された飛び先ア
ドレスを上記プログラムカウンタにセットするためのプ
ログラムカウンタセット手段とを含むことを特徴とする
マイクロコンピュータ。 - 【請求項５】 上記伸長手段は、プログラムを圧縮処理
された状態で記憶するための記憶手段からフェッチされ
た圧縮プログラムデータから伸長の必要性の有無を判別
するための判別手段を含み、この判別結果に応じて、伸
長処理を行うように構成されて成る請求項３又は４記載
のマイクロコンピュータ。 - 【請求項６】 上記記憶手段からフェッチされた圧縮プ
ログラムデータを圧縮前の形式に伸長するための変換規
則テーブルを有し、この変換規則テーブルを検索するこ
とによって、上記圧縮プログラムデータを伸長するよう
に構成されて成る請求項３乃至５のいずれか１項記載の
マイクロコンピュータ。 - 【請求項７】 飛び先アドレスを圧縮プログラムにおけ
る飛び先アドレスに変換するためのアドレス変換テーブ
ルを有し、このアドレス変換テーブルを検索することに
よって圧縮プログラムにおける飛び先アドレスを求める
ように構成されて成る請求項４乃至６のいずれか１項記
載のマイクロコンピュータ。 - 【請求項８】 上記記憶手段は、圧縮前プログラムデー
タにおいて出現頻度の高いバイト列データが１バイトコ
ードで表現されることによって圧縮されたプログラムデ
ータを格納する読出し専用メモリである請求項３乃至７
のいずれか１項記載のマイクロコンピュータ。 - 【請求項９】 一つの半導体基板に形成された請求項３
乃至８のいずれか１項記載のマイクロコンピュータ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5164079A JPH06348490A (ja) | 1993-06-08 | 1993-06-08 | 演算処理方法、及びマイクロコンピュータ |
| KR1019940011642A KR950001485A (ko) | 1993-06-08 | 1994-05-27 | 연산처리방법 및 마이크로 컴퓨터 |
| US08/515,398 US5632024A (en) | 1993-06-08 | 1995-08-15 | Microcomputer executing compressed program and generating compressed branch addresses |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5164079A JPH06348490A (ja) | 1993-06-08 | 1993-06-08 | 演算処理方法、及びマイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06348490A true JPH06348490A (ja) | 1994-12-22 |
Family
ID=15786385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5164079A Withdrawn JPH06348490A (ja) | 1993-06-08 | 1993-06-08 | 演算処理方法、及びマイクロコンピュータ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5632024A (ja) |
| JP (1) | JPH06348490A (ja) |
| KR (1) | KR950001485A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6801996B2 (en) | 2000-02-08 | 2004-10-05 | Kabushiki Kaisha Toshiba | Instruction code conversion unit and information processing system and instruction code generation method |
| JP2007226615A (ja) * | 2006-02-24 | 2007-09-06 | Matsushita Electric Ind Co Ltd | 情報処理装置、圧縮プログラム生成方法及び情報処理システム |
| JP2011243134A (ja) * | 2010-05-21 | 2011-12-01 | Mitsubishi Electric Corp | プログラム圧縮装置及びプログラム実行装置及びプログラム |
| JP2012098893A (ja) * | 2010-11-01 | 2012-05-24 | Fujitsu Semiconductor Ltd | 圧縮命令処理装置及び圧縮命令生成装置 |
| JP2021518710A (ja) * | 2018-03-27 | 2021-08-02 | エヌチェーン ホールディングス リミテッドＮｃｈａｉｎ Ｈｏｌｄｉｎｇｓ Ｌｉｍｉｔｅｄ | 演算回路のシリアル化のためのコンピュータにより実装されるシステム及び方法 |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9406666D0 (en) * | 1994-04-05 | 1994-05-25 | Communicate Ltd | Computer system |
| US5943421A (en) * | 1995-09-11 | 1999-08-24 | Norand Corporation | Processor having compression and encryption circuitry |
| US5787302A (en) * | 1996-05-15 | 1998-07-28 | Philips Electronic North America Corporation | Software for producing instructions in a compressed format for a VLIW processor |
| US8583895B2 (en) * | 1996-05-15 | 2013-11-12 | Nytell Software LLC | Compressed instruction format for use in a VLIW processor |
| US5867681A (en) * | 1996-05-23 | 1999-02-02 | Lsi Logic Corporation | Microprocessor having register dependent immediate decompression |
| US5765157A (en) * | 1996-06-05 | 1998-06-09 | Sun Microsystems, Inc. | Computer system and method for executing threads of execution with reduced run-time memory space requirements |
| US6216213B1 (en) * | 1996-06-07 | 2001-04-10 | Motorola, Inc. | Method and apparatus for compression, decompression, and execution of program code |
| US20010025337A1 (en) * | 1996-06-10 | 2001-09-27 | Frank Worrell | Microprocessor including a mode detector for setting compression mode |
| US5896519A (en) * | 1996-06-10 | 1999-04-20 | Lsi Logic Corporation | Apparatus for detecting instructions from a variable-length compressed instruction set having extended and non-extended instructions |
| US5794010A (en) * | 1996-06-10 | 1998-08-11 | Lsi Logic Corporation | Method and apparatus for allowing execution of both compressed instructions and decompressed instructions in a microprocessor |
| US5905893A (en) * | 1996-06-10 | 1999-05-18 | Lsi Logic Corporation | Microprocessor adapted for executing both a non-compressed fixed length instruction set and a compressed variable length instruction set |
| DE19629130A1 (de) * | 1996-07-19 | 1998-05-14 | Philips Patentverwaltung | Signalprozessor |
| JPH1091537A (ja) * | 1996-09-13 | 1998-04-10 | Oki Electric Ind Co Ltd | マイクロコンピュータ |
| US5764994A (en) * | 1996-09-16 | 1998-06-09 | International Business Machines Corporation | Method and system for compressing compiled microcode to be executed within a data processing system |
| JPH10116263A (ja) * | 1996-10-15 | 1998-05-06 | Nec Corp | マイクロコンピュータとそのデータ読み出し試験方法 |
| US5940871A (en) * | 1996-10-28 | 1999-08-17 | International Business Machines Corporation | Computer system and method for selectively decompressing operating system ROM image code using a page fault |
| US5870576A (en) * | 1996-12-16 | 1999-02-09 | Hewlett-Packard Company | Method and apparatus for storing and expanding variable-length program instructions upon detection of a miss condition within an instruction cache containing pointers to compressed instructions for wide instruction word processor architectures |
| FR2764717B1 (fr) * | 1997-06-17 | 2001-08-03 | Thomson Multimedia Sa | Procede de lecture d'instructions de microprocesseur de decodeur de donnees numeriques et decodeur utilisant un tel procede |
| US6023761A (en) * | 1997-08-13 | 2000-02-08 | Vlsi Technology, Inc. | Method and system for using decompression on compressed software stored in non-volatile memory of an embedded computer system to yield decompressed software including initialized variables for a runtime environment |
| US6618506B1 (en) * | 1997-09-23 | 2003-09-09 | International Business Machines Corporation | Method and apparatus for improved compression and decompression |
| US6012138A (en) * | 1997-12-19 | 2000-01-04 | Lsi Logic Corporation | Dynamically variable length CPU pipeline for efficiently executing two instruction sets |
| US6138254A (en) * | 1998-01-22 | 2000-10-24 | Micron Technology, Inc. | Method and apparatus for redundant location addressing using data compression |
| DE69815286T2 (de) | 1998-03-27 | 2003-12-11 | Motorola Inc | Rechnersystem mit einem einzigen Sprungbefehlszeiger und Verfahren |
| EP0945795B1 (en) * | 1998-03-27 | 2003-06-18 | Motorola, Inc. | Computer system having a multi-pointer branch instruction and method |
| DE69823642T2 (de) * | 1998-03-27 | 2005-04-21 | Motorola Inc | System und Verfahren zur Umwandlung von Befehlen |
| US6178496B1 (en) | 1999-02-17 | 2001-01-23 | Motorola, Inc. | System for converting instructions, and method therefore |
| US6691305B1 (en) * | 1999-11-10 | 2004-02-10 | Nec Corporation | Object code compression using different schemes for different instruction types |
| JP3629181B2 (ja) * | 2000-03-28 | 2005-03-16 | Ｎｅｃマイクロシステム株式会社 | プログラム開発支援装置 |
| US6484228B2 (en) | 2000-04-19 | 2002-11-19 | Motorola, Inc. | Method and apparatus for data compression and decompression for a data processor system |
| US6633969B1 (en) | 2000-08-11 | 2003-10-14 | Lsi Logic Corporation | Instruction translation system and method achieving single-cycle translation of variable-length MIPS16 instructions |
| US7149878B1 (en) * | 2000-10-30 | 2006-12-12 | Mips Technologies, Inc. | Changing instruction set architecture mode by comparison of current instruction execution address with boundary address register values |
| US6985633B2 (en) * | 2001-03-26 | 2006-01-10 | Ramot At Tel Aviv University Ltd. | Device and method for decoding class-based codewords |
| JP2002318686A (ja) * | 2001-04-19 | 2002-10-31 | Sony Corp | プロセッサ |
| US7107439B2 (en) * | 2001-08-10 | 2006-09-12 | Mips Technologies, Inc. | System and method of controlling software decompression through exceptions |
| US6907516B2 (en) * | 2002-05-30 | 2005-06-14 | Microsoft Corporation | Compression of program instructions using advanced sequential correlation |
| US7707389B2 (en) * | 2003-10-31 | 2010-04-27 | Mips Technologies, Inc. | Multi-ISA instruction fetch unit for a processor, and applications thereof |
| JP4986431B2 (ja) * | 2005-09-29 | 2012-07-25 | ルネサスエレクトロニクス株式会社 | プロセッサ |
| US7873819B2 (en) | 2008-01-03 | 2011-01-18 | Freescale Semiconductor, Inc. | Branch target buffer addressing in a data processor |
| US20090249048A1 (en) * | 2008-03-28 | 2009-10-01 | Sergio Schuler | Branch target buffer addressing in a data processor |
| US9361097B2 (en) * | 2013-10-18 | 2016-06-07 | Via Technologies, Inc. | Selectively compressed microcode |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55131848A (en) * | 1979-04-02 | 1980-10-14 | Nippon Telegr & Teleph Corp <Ntt> | Data processor |
| US4694391A (en) * | 1980-11-24 | 1987-09-15 | Texas Instruments Incorporated | Compressed control decoder for microprocessor system |
| US4402044A (en) * | 1980-11-24 | 1983-08-30 | Texas Instruments Incorporated | Microprocessor with strip layout of busses, ALU and registers |
| JPH0644712B2 (ja) * | 1984-05-22 | 1994-06-08 | 株式会社アドバンス | 信号処理方式 |
| JPS62171031A (ja) * | 1986-01-23 | 1987-07-28 | Nec Corp | フア−ムウエア保護装置 |
| US4868570A (en) * | 1988-01-15 | 1989-09-19 | Arthur D. Little, Inc. | Method and system for storing and retrieving compressed data |
| US4890249A (en) * | 1988-03-16 | 1989-12-26 | Hughes Simulation Systems, Inc. | Data compression and decompression for digital radar landmass simulation |
| US5307173A (en) * | 1988-12-23 | 1994-04-26 | Gemstar Development Corporation | Apparatus and method using compressed codes for television program record scheduling |
| JPH02297626A (ja) * | 1989-05-12 | 1990-12-10 | Nec Corp | プログラム及びデータの内容隠蔽方式 |
| US5303356A (en) * | 1990-05-04 | 1994-04-12 | International Business Machines Corporation | System for issuing instructions for parallel execution subsequent to branch into a group of member instructions with compoundability in dictation tag |
| JPH0557071A (ja) * | 1991-08-31 | 1993-03-09 | Brother Ind Ltd | 電子制御式ミシン用外部メモリ |
| US5155484A (en) * | 1991-09-13 | 1992-10-13 | Salient Software, Inc. | Fast data compressor with direct lookup table indexing into history buffer |
| US5463746A (en) * | 1992-10-30 | 1995-10-31 | International Business Machines Corp. | Data processing system having prediction by using an embedded guess bit of remapped and compressed opcodes |
| JP3007235B2 (ja) * | 1992-11-10 | 2000-02-07 | 富士写真フイルム株式会社 | 可変長符号の伸長装置および圧縮伸長装置 |
-
1993
- 1993-06-08 JP JP5164079A patent/JPH06348490A/ja not_active Withdrawn
-
1994
- 1994-05-27 KR KR1019940011642A patent/KR950001485A/ko not_active Application Discontinuation
-
1995
- 1995-08-15 US US08/515,398 patent/US5632024A/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6801996B2 (en) | 2000-02-08 | 2004-10-05 | Kabushiki Kaisha Toshiba | Instruction code conversion unit and information processing system and instruction code generation method |
| JP2007226615A (ja) * | 2006-02-24 | 2007-09-06 | Matsushita Electric Ind Co Ltd | 情報処理装置、圧縮プログラム生成方法及び情報処理システム |
| US7590832B2 (en) | 2006-02-24 | 2009-09-15 | Panasonic Corporation | Information processing device, compressed program producing method, and information processing system |
| JP2011243134A (ja) * | 2010-05-21 | 2011-12-01 | Mitsubishi Electric Corp | プログラム圧縮装置及びプログラム実行装置及びプログラム |
| JP2012098893A (ja) * | 2010-11-01 | 2012-05-24 | Fujitsu Semiconductor Ltd | 圧縮命令処理装置及び圧縮命令生成装置 |
| JP2021518710A (ja) * | 2018-03-27 | 2021-08-02 | エヌチェーン ホールディングス リミテッドＮｃｈａｉｎ Ｈｏｌｄｉｎｇｓ Ｌｉｍｉｔｅｄ | 演算回路のシリアル化のためのコンピュータにより実装されるシステム及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5632024A (en) | 1997-05-20 |
| KR950001485A (ko) | 1995-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06348490A (ja) | 演算処理方法、及びマイクロコンピュータ | |
| US4839797A (en) | Microprocessor compatible with any software represented by different types of instruction formats | |
| US20050198471A1 (en) | Micro-controller for reading out compressed instruction code and program memory for compressing instruction code and storing therein | |
| EP0127440A2 (en) | Integrated circuit device incorporating a data processing unit and a ROM storing applications program therein | |
| KR970004473B1 (ko) | 마이크로 프로세서 | |
| US7287149B2 (en) | Inserting decoder reconfiguration instruction for routine with limited number of instruction types recoded for reduced bit changes | |
| EP0945783A2 (en) | Variable length register device | |
| JP3201716B2 (ja) | コンピュータ装置 | |
| EP1393183B1 (en) | Modified harvard architecture processor having data memory space mapped to program memory space with erroneous execution protection | |
| US20060117308A1 (en) | Data processing apparatus and ic card | |
| US7676651B2 (en) | Micro controller for decompressing and compressing variable length codes via a compressed code dictionary | |
| EP0626640A1 (en) | Program translator with selective data value amendment and processor with data extension instructions | |
| JPS5826584B2 (ja) | デ−タ処理装置 | |
| EP0905613B1 (en) | Method for storing and using executable programs and apparatus therefor | |
| US6005502A (en) | Method for reducing the number of bits needed for the representation of constant values in a data processing device | |
| WO2003081422A1 (fr) | Processeur d'operations, procede de construction, systeme de traitement d'operations et procede de traitement d'operations | |
| JPH04104350A (ja) | マイクロプロセッサ | |
| EP0232796B1 (en) | Pseudo-microprogramming in microprocessor with compressed control rom and with strip layout of busses, alu and registers | |
| JP3586689B2 (ja) | 演算装置および演算装置設計方法 | |
| JP3182497B2 (ja) | 演算処理装置および命令変換装置 | |
| JP2002175198A (ja) | 演算処理装置および演算処理装置のデバッグ方法とそのシステム | |
| JP3792633B2 (ja) | マイクロコントローラ、及びマイクロコントローラ装置 | |
| JPH05334074A (ja) | マイクロプロセッサ | |
| JP2004038586A (ja) | データ処理システム、データ処理装置及びデータ処理方法 | |
| JP2728008B2 (ja) | プログラム評価装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000905 |