KR0122740Y1 - 메모리 영역 선택회로 - Google Patents

메모리 영역 선택회로

Info

Publication number
KR0122740Y1
KR0122740Y1 KR2019940037342U KR19940037342U KR0122740Y1 KR 0122740 Y1 KR0122740 Y1 KR 0122740Y1 KR 2019940037342 U KR2019940037342 U KR 2019940037342U KR 19940037342 U KR19940037342 U KR 19940037342U KR 0122740 Y1 KR0122740 Y1 KR 0122740Y1
Authority
KR
South Korea
Prior art keywords
bios
memory
signal
output
gate
Prior art date
Application number
KR2019940037342U
Other languages
English (en)
Other versions
KR960024601U (ko
Inventor
장원찬
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR2019940037342U priority Critical patent/KR0122740Y1/ko
Publication of KR960024601U publication Critical patent/KR960024601U/ko
Application granted granted Critical
Publication of KR0122740Y1 publication Critical patent/KR0122740Y1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)

Abstract

본 고안은 주변장치의 작동을 전반적으로 제어하는 중앙처리장치에서 출력되는 시스템어드레스(SA20∼22)와 어드레스 인에이블 신호(AEN) 및 오퍼레이팅 시스템 메모리 칩 선택회로(OS ROM CS)를 입력으로 하여 출력하는 디코더(DEC)와, 상기 디코더 출력단(Y1∼Y4)에서 출력되는 신호를 논리곱하는 제어게이트의 출력신호와 바이오스 메모리 선택회로(BIOS ROM CS)를 논리곱하여 칩선택신호를 출력하는 제2게이트(A2)와, 상기 제2게이트에서 출력되는 신호를 BIOS 선택신호로 하며 이 BIOS 선택신호에 의해 BIOS 및 OS 프로그램이 저장된 메모리 영역 중 BIOS 프로그램 영역에 내장된 BIOS를 데이터버스로 도출하는 메모리(20)로 구성되어, 1개의 메모리에 BIOS와 OS 프로그램을 저장하여 선택하므로 메모리 영역을 효율적으로 이용하는 메모리 영역 선택회로에 관한 것이다.

Description

메모리 영역 선택회로
제1도는 본 고안에 따른 메모리 영역 선택회로도이다.
*도면의 주요부분에 대한 부호의 설명
10:디코딩부 20:메모리
30:액세스요구신호발생부 DEC:디코더
A1∼A3:앤드게이트 N1∼N3:낸드게이트
본 고안은 바이오스(BIOS)와 오퍼레이팅 시스템(OS)의 영역을 선택하는 메모리 영역 선택회로에 관한 것으로서, 보다 상세하게는 1개으 메모리에 바이오스와 OS 프로그램을 공유시킨 상태에서 지정된 어드레스 까지는 바이오스를 사용하고 그외의 영역은 OS를 사용할 수 있도록 하는 메모리 영역 선택회로에 관한 것이다.
일반적으로 사용되고 있는 컴퓨터에서는 주변장치와 대화를 조작하는 운영체제의 프로그램인 BIOS(Basic Input Output System)와 OS(Operating System)는 서로 다른 메모리에 저장되어 있다. 이와 같이 BIOS와 OS가 서로 다른 메모리에 저장되어 있는 경우, BIOS가 저장된 메모리 용량이 BIOS 용량보다 클 때는 남아 있는 메모리 영역이 사용되지 않게 되므로 비효율적이고, 또한 BIOS와 OS가 각각 저장되는 메모리가 필요하므로 컴퓨터의 메인보드에 실장되는 메모리가 많게 되는 문제점이 있었다.
따라서, 본 고안은 상기와 같은 문제점을 해소하기 위해 안출한 것으로서, 그 목적은 1개의 메모리에 BIOS와 OS를 선택하는 메모리 영역 선택회로를 제공하는데 있다.
상기의 목적을 달성하기 위한 본 고안에 따른 메모리 영역 선택회로는, 주변장치의 작동을 전반적으로 제어하는 중앙처리장치에서 출력되는 시스템어드레스(SA20∼22)와 어드레스 인에이블 신호(AEN) 및 오퍼레이팅 시스템 메모리 칩 선택회로(OS ROM CS)를 입력으로 하여 출력하는 디코더와, 상기 디코더 출력단(Y1∼Y4)에서 출력되는 신호를 논리곱하는 제어게이트의 출력신호와 바이오스 메모리 선택회로(BIOS ROM CS)를 논리곱하여 칩 선택신호를 출력하는 제2게이트와, 상기 제2게이트에서 출력되는 신호를 BIOS 선택신호로 하며 이 BIOS 선택신호에 의해 BIOS 및 OS 프로그램이 저장된 메모리 영역 중 BIOS 프로그램 영역에 내장된 BIOS를 데이터버스로 도출하는 메모리로 구성된 데에 특징이 있다.
이하, 예시된 도면을 참조하여 본 고안을 더욱 상세히 설명한다.
제1도에 도시된 메모리영역 선택회로에서, 디코딩부(10)는 도면에 도시되지 않은 중앙처리장치에서 출력되는 시스템어드레스(SA20∼22)와 어드레스 인에이블신호(AEN) 및 OS ROM CS를 입력으로 하여 8개의 신호를 출력하는 디코더(DEC)와, 상기 디코더(DEC)의 출력단(Y1∼Y4)에서 출력되는 신호를 출력하는 앤드게이트(A1)의 출력과 BIOS ROM CS를 조합하여 BIOS와 OS가 저장된 제1메모리(20)의 칩 선택 신호를 출력하는 앤드게이트(A2)와, 상기 디코더(DEC)의 출력단(Y0)에서 출력되어 반전되는 신호와 인버터(I1)에서 반전되는 어드레스(SA23)를 조합하는 낸드게이트(N1)와, 상기 낸드게이트(N1)의 출력과 디코더(DEC)의 출력단(Y5∼7)에서 출력되는 신호를 조합하여 OS 프로그램이 저장된 별도의 제2메모리를 선택하는 신호를 출력하는 앤드게이트(A3)로 구성되어 있다.
한편, 액세스 요구신호 발생부(30)는 반전되는 어드레스(SA24)(SA25)를 조합하는 낸드게이트(N2)의 출력과 다수의 인버터(I2)를 각각 통과하는 어드레스(SA20∼23)와 어드레스(SA17∼19)를 입력으로 하여 조합하는 낸드게이트(N3)로 구성되어 메모리를 특정 어드레스에 16비트로 액세스하라는 요구신호를 출력한다.
상기한 바와 같은 실시예를 가진 메모리영역 선택회로의 작동을 전체적으로 기술하면 다음과 같다.
본 고안에 따른 메모리 영역 선택회로를 채용한 컴퓨터를 작동시키면 BIOS 프로그램을 수행하기 위하여 중앙처리장치에서 BIOS ROM CS 신호와 인에이블 신호(AEN1) 및 시스템 어드레스(SA20∼22)를 출력한다. 상기 인에이블 신호와 시스템 어드레스(SA20∼22)는 하이레벨을 가진 신호로서 디코더(DEC)에 입력되어 디코딩되므로 상기 디코더(DEC)의 출력단(Y0∼5)은 하이상태가 되므로 앤드게이트(A1)(A2)의 출력은 하이로 되어 메모리(20)의 제1롬 칩 선택단자(CS)에 공급되게 된다. 이때, 상기 메모리(20)의 제1롬에는 시스템 어드레스(SA0∼21)에 공급되어 이에 해당된 BIOS 프로그램이 데이터버스를 통해 출력되게 된다.
이와 같이, 제어메모리에서 BIOS의 도출이 완료되면 연속되는 메모리영역에 있는 OS 프로그램을 도출하는데, 이때 제1메모리에 저장된 OS 프로그램 일부가 독출 완료되는 시점에서 중앙처리장치는 OS ROM CS 신호와 시스템 어드레스 신호(SA23)를 출력하므로 낸드게이트(N1)와 앤드게이트(A3)의 출력이 하이가 되어 메모리(20)의 제2롬이 선택되어 연속해서 OS 프로그램이 수행된다. 한편, 액세스 신호 발생부(30)는 어드레스(SA17∼19)가 로우이고, 어드레스(SA20∼23)는 하이이며, 어드레스(SA24,25)가 로우일 때, 낸드게이트(N3)의 출력은 하이상태가 되어 메모리(20)에 공급되므로 특정어드레스에서 16비트로 액세스 시작하게 된다.
상술한 본 고안에 의하면, 1개의 메모리에 BIOS 프로그램을 저장하고 나머지 메모리 영역에 OS 프로그램을 연속하여 저장하므로 메모리 영역을 효율적으로 이용하는 효과가 있다.

Claims (1)

  1. 주변장치의 작동을 전반적으로 제어하는 중앙처리장치에서 출력되는 시스템어드레스(SA20∼22)와 어드레스 인에이블 신호(AEN) 및 오퍼레이팅 시스템 메모리 칩 선택회로(OS ROM CS)를 입력으로 하여 출력하는 디코더(DEC)와, 상기 디코더 출력단(Y1∼Y4)에서 출력되는 신호를 논리곱하는 제어게이트의 출력신호와 바이오스 메모리 선택회로(BIOS ROM CS)를 논리곱하여 칩선택신호를 출력하는 제2게이트(A2)와, 상기 제2게이트에서 출력되는 신호를 BIOS 선택신호로 하며 이 BIOS 선택신호에 의해 BIOS 및 OS 프로그램이 저장된 메모리 영역 중 BIOS 프로그램 영역에 내장된 BIOS를 데이터버스로 도출하는 메모리(20)로 구성되는 것을 특징으로 하는 메모리 영역 선택회로.
KR2019940037342U 1994-12-29 1994-12-29 메모리 영역 선택회로 KR0122740Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019940037342U KR0122740Y1 (ko) 1994-12-29 1994-12-29 메모리 영역 선택회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019940037342U KR0122740Y1 (ko) 1994-12-29 1994-12-29 메모리 영역 선택회로

Publications (2)

Publication Number Publication Date
KR960024601U KR960024601U (ko) 1996-07-22
KR0122740Y1 true KR0122740Y1 (ko) 1998-09-15

Family

ID=19403896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019940037342U KR0122740Y1 (ko) 1994-12-29 1994-12-29 메모리 영역 선택회로

Country Status (1)

Country Link
KR (1) KR0122740Y1 (ko)

Also Published As

Publication number Publication date
KR960024601U (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
US4987537A (en) Computer capable of accessing a memory by supplying an address having a length shorter than that of a required address for the memory
KR0136594B1 (ko) 단일칩 마이크로 컴퓨터
USRE36766E (en) Microprocessor breakpoint apparatus
EP0127440A2 (en) Integrated circuit device incorporating a data processing unit and a ROM storing applications program therein
JP3226055B2 (ja) 情報処理装置
US4989208A (en) Data processor
US5339402A (en) System for connecting an IC memory card to a central processing unit of a computer
US5592652A (en) Single-chip microcomputer system having address space allocation hardware for different modes
KR0122740Y1 (ko) 메모리 영역 선택회로
US4807119A (en) Memory address mapping mechanism
US5826059A (en) Microcomputer for emulation
KR970006412B1 (ko) 멀티 프로세서 시스템의 메모리 공유 액세스 제어 장치
JPH05233834A (ja) シングルチップマイクロコンピュータ
JPH1139212A (ja) マイクロコンピュータ
KR900008238Y1 (ko) 메모리용량 확장회로
KR100277901B1 (ko) 원칩 마이크로 컴퓨터
KR930009061B1 (ko) 메모리 억세스 장치
KR920001358Y1 (ko) 마이크로 프로세서 시스템의 리세트용 롬 전환 장치
KR890008426Y1 (ko) 메모리 맵에서의 선택 뱅킹 회로
KR0157843B1 (ko) 아이디이 입출력 포트 변환 인터페이스
KR890007639Y1 (ko) 메모리 확장회로
KR940011045B1 (ko) 마이크로 컨트롤 유닛의 인터럽트 백터 어드레싱 방법
KR920007778Y1 (ko) 메모리 제어장치
JPS6230660B2 (ko)
JPS59144930A (ja) マイクロコンピユ−タ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20020417

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee