KR0157843B1 - 아이디이 입출력 포트 변환 인터페이스 - Google Patents

아이디이 입출력 포트 변환 인터페이스

Info

Publication number
KR0157843B1
KR0157843B1 KR1019950046797A KR19950046797A KR0157843B1 KR 0157843 B1 KR0157843 B1 KR 0157843B1 KR 1019950046797 A KR1019950046797 A KR 1019950046797A KR 19950046797 A KR19950046797 A KR 19950046797A KR 0157843 B1 KR0157843 B1 KR 0157843B1
Authority
KR
South Korea
Prior art keywords
input
signal
output
terminal
output port
Prior art date
Application number
KR1019950046797A
Other languages
English (en)
Other versions
KR970049628A (ko
Inventor
김홍식
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950046797A priority Critical patent/KR0157843B1/ko
Publication of KR970049628A publication Critical patent/KR970049628A/ko
Application granted granted Critical
Publication of KR0157843B1 publication Critical patent/KR0157843B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0674—Disk device
    • G06F3/0676—Magnetic disk device

Abstract

이 발명은 IDE 입출력 포트 변환 인터페이스에 관한 것으로서, 입출력 포트 제어 신호와 데이타 신호를 입력받아서 변환된 어드레스로 입출력 포트 억세스가 가능하게 하는 가능 신호를 출력하는 입출력포트 변환 제어 수단과; 입출력포트 변환 제어 수단으로부터 출력된 가능 신호와, 어드레스와 제어 신호를 입력받아, 상기 입력된 가능 신호와 어드레스의 상태에 따라서 고정된 어드레스에 의한 제어 신호를 출력시키거나 변환된 어드레스에 의한 제어 신호를 출력시키는 입출력포트 제어신호 발생 수단과; 상기 입출력포트 제어신호 발생 수단부으로부터 출력된 데이타 제어 신호와, 시스템 데이타 신호를 입력받아서 데이타 제어 신호에 해당되는 시스템 데이타 신호를 출력하는 데이타 버퍼 수단과; 상기 데이타 버퍼 수단으로부터 출력된 데이타 신호와 상기 입출력 포트 제어신호 발생 수단으로부터 출력된 제어 신호를 입력받아서 접속된 주변 장치로 연결시켜 주는 IDE 콘넥터 수단으로 이루어지는데, IDE 인터페이스 방식을 사용하고 있는 컴퓨터 시스템에서, 하나의 입출력 포트에 두개의 주변장치가 접속될 때, 그중 하나의 주변장치의 입출력 포트 어드레스와 인터럽트가 고정되어 접속된 경우 다른 하나의 주변장치가 억세스 가능하게 되는 효과를 갖는다.

Description

아이디이 입출력 포트 변환 인터페이스
제1도는 일반적인 아이디이 인터페이스 방식이 사용된 컴퓨터 시스템의 일부 구성도이고,
제2도는 일반적인 아이디이 인터페이스 방식이 사용된 컴퓨터 시스템의 일부 블럭도이고,
제3도는 일반적인 아이디이 인터페이스 방식이 사용된 컴퓨터 시스템에서 입출력 포트 제어 동작의 개념도이다.
제4도는 이 발명의 실시예에 따른 아이디이 입출력 포트 변환 인터페이스의 회로도이고,
제5도는 이 발명의 실시예에 따른 아이디이 입출력 포트 변환 인터페이스 방식이 사용된 컴퓨터 시스템에서 입출력 포트 제어 동작의 개념도이다.
* 도면의 주요부분에 대한 부호의 설명
40 : 입출력포트 변환 제어부 50 : 입출력포트 제어신호 발생부
60 : 데이타 버퍼부 70 : 아이디이 콘넥터부
80 : 중앙처리장치
이 발명은 아이디이(IDE:Integrated Device Electronics, 이하 IDE라 명명함) 입출력 포트 변환 인터페이스에 관한 것으로서, 더욱 상세하게 말하자면 변환된 어드레스로 입출력 포트가 억세스되도록 하는 IDE 입출력 포트 변환 인터페이스에 관한 것이다.
일반적으로 하드디스크를 제어하기 위해서는 콘트롤러가 별도로 있어야 하며 여기에, 하드디스크마다 구성 방법이 틀리며 제어하는 방식도 상이하기 때문에 제어하는 프로그램조차도 별도로 준비를 해주어야 한다.
그래서, 하드디스크 콘트롤러를 제작하는 회사에서는 각종 하드디스크를 제어하는 프로그램을 같이 공급하였고, 하드디스크 콘트롤러 보드에는 하드디스크 콘트롤을 위한 회로와 제어 프로그램이 같이 있어야 되었다.
이와 같은 제어 방식은 새로운 하드디스크가 나타났을 때에는 콘트롤러에 있는 프로그램이 지원을 하지 못하여 사용을 못하는 문제점이 있었다.
이에, 하드디스크 제어 프로그램을 하드디스크 자체에 내장시키는 방식이 나타나게 되었는데, 이 방식이 IDE이다.
이하, 첨부된 도면을 참조로 하여 종래의 IDE 인터페이스에 대하여 설명한다.
제1도는 일반적인 IDE 인터페이스 방식이 사용된 컴퓨터 시스템의 일부 구성도이고,
제2도는 일반적인 IDE 인터페이스 방식이 사용된 컴퓨터 시스템의 일부 블럭도이고,
제3도는 일반적인 IDE 인터페이스 방식이 사용된 컴퓨터 시스템에서 입출력 포트 제어 동작의 개념도이다.
제1도에 도시되어 있듯이, 일반적인 IDE 인터페이스 방식이 사용된 컴퓨터 시스템의 구성은, 중앙처리장치를 포함하여 이루어진 컴퓨터 시스템의 주 회로가 위치하는 시스템 보드(1)와; 상기 시스템 보드(1)에 장착된 커넥터(3)와; 상기 커넥터(3)에 삽입 장착되어 컴퓨터 시스템의 내부 버스에 연결되고, 하드디스크 콘트롤러(7)를 내장하는 하드디스크 제어보드(5)와; IDE 케이블(12)을 통해서 상기 하드디스크 제어보드(5)에 연결되고, 하드디스크 프로그램이 탑재된 롬(ROM: Read Only Memory)(9)을 장착한 하드디스크(11)로 이루어진다.
제2도에 도시되어 있듯이, 일반적인 IDE 인터페이스 방식이 사용된 컴퓨터 시스템 블럭의 구성은, 컴퓨터 시스템의 내부 버스(13)와; 데이타선(17, 19)에 연결된 데이타 버퍼(14)와; 상기 데이타선(19)에 연결되고, 어드레스선(21)을 통해 내부 버스(13)에 연결되고, 제어선(23)을 통해 내부 버스(13)에 연결되는 IDE 콘넥터(25)와; IDE 케이블(27)을 통해서 IDE 콘넥터(25)에 연결되는 하드디스크(11)로 이루어진다.
제3도에 도시되어 있듯이, 일반적인 IDE 인터페이스 방식이 사용된 컴퓨터 시스템에서 입출력 포트 제어 동작 개념도의 구성은, 중앙처리장치(29)와; 상기 중앙처리장치(29)에 연결되고, 중앙처리장치(29)로부터 출력된 신호를 입력받아서, 제1입출력 포스(IOP1)와 제2입출력 포트(IOP2) 중에서 하나의 입출력 포트를 선택하여, 제1스위치(SW1)를 선택된 입출력 포트에 접속시켜서 중앙처리장치(29)에 연결시켜주는 입출력포트 제어부(31)와; 상기 제1입출력 포트(IOP1)에 연결되는 제1주변장치(33)와; 상기 제2입출력 포트(IOP2)에 연결되는 제2주변장치(35)로 이루어진다.
이와 같은 일반적인 IDE 인터페이스의 동작은 다음과 같다.
IDE 인터페이스를 갖는 컴퓨터 시스템은 두개의 입출력 포트를 제공하고, 그 입출력 포트에 할당된 주소는 하기표1과 같다.
상기와 같이 할당된 주소를 갖는 제1입출력 포트(IOP1)와 제2입출력 포트(IOP2)에는 각각 마스터(master)/슬래이브(slave) 방식으로 동작하는 두개의 입출력 장치가 접속 가능하므로, 전체 네개의 입출력 장치가 접속 가능하게 된다.
일반적으로 제1입출력 포트(IOP1)에는 컴퓨터 시스템의 부팅 장치인 하드디스크가 연결되어 사용되고, 제2입출력 포트(IOP2)에는 사용자의 선택에 따라서 여러가지 주변 장치가 연결되어 사용된다.
제1도에 도시되어 있듯이, IDE 인터페이스 방식이 사용된 컴퓨터 시스템에서, 하드디스크 제어 프로그램이 탑재된 롬(9)이 하드디스크(11) 자체에 내장되고, 하드디스크 콘트롤러(7)가 하드디스크 제어보드(5)에 내장되어, 시스템 보드(1)가 하드디스크 제어보드(5)를 통해서 하드디스크(11)를 억세스(access)하게 된다.
제2도에 도시되어 있듯이, 컴퓨터 시스템의 내부 버스(13)는 IDE 콘넥터(25)를 통해서 하드디스크(11)를 억세스하는데, 이 때 데이타 신호는 데이타 버퍼(14)를 통해서, 내부 버스(13)에 연결된 데이타선(17)과 IDE 콘넥터(25)에 연결된 데이타선(19)이 연결되게 한다.
제3도에 도시되어 있듯이, 중앙처리장치(29)가 제2입출력 포트(IOP2)에 해당되는 어드레스(0170H - 0177H, 0376H - 0377H)를 출력하고, 상기 어드레스를 입력받은 입출력포트 제어부(31)는 입력된 어드레스를 디코딩한 다음, 제1스위치(SW1)를 제2입출력 포트(IOP2)에 연결시켜 중앙처리장치(29)가 제2주변장치(35)에 연결되도록 한다.
그러나 상기한 종래의 기술은 입출력 포트 어드레스와 해당 인터럽트가 고정된 주변장치가 상기한 고정된 입출력 포트에 연결되었을 때, 다른 주변장치가 상기한 입출력 포트에 같이 연결되면 어드레스가 충돌하여 사용되지 못하게 되는 문제점이 있다.
예를 들어, 제3도에서 제2주변장치(35)의 억세스 어드레스가 제2입출력 포트(IOP2) 어드레스(0170H - 0177H, 0376H - 0377H)로 고정되어 있을 때 다른 장치가 상기 어드레스를 사용하면, 중앙처리장치(29)의 출력 어드레스가 상기 제2입출력 포트(IOP2) 어드레스(0170H - 0177H, O376H - 0377H)와 동일함으로, 제2주변장치(35)와 상기 다른 장치사에서 데이타 간섭이나 혼선이 발생되어 컴퓨터 시스템이 정상 동작되지 못하게 되는 문제점이 있다.
따라서 이 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로서, IDE 인터페이스 방식을 사용하고 있는 컴퓨터 시스템에서, 하나의 입출력 포트에 두개의 주변장치가 접속될 때, 그 중 하나의 주변장치의 입출력 포트 어드레스와 인터럽트가 고정되어 접속된 경우 변환된 어드레스로 다른 하나의 주변장치가 억세스 가능하게 되도록 하는 IDE 입출력 포트 변환 인터페이스를 제공하기 위한 것이다.
상기한 목적을 달성하기 위한 수단으로서 이 발명의 구성은, 입출력 포트 제어 신호와 데이타 신호를 입력받아서 변환된 어드레스로 입출력 포트 억세스가 가능하게 하는 가능 신호를 출력하는 입출력포트 변환 제어 수단과; 입출력포트 변환 제어 수단으로부터 출력된 가능 신호와, 어드레스와 제어 신호를 입력받아, 상기 입력된 가능 신호와 어드레스의 상태에 따라서 고정된 어드레스에 의한 제어 신호를 출력시키거나 변환된 어드레스에 의한 제어 신호를 출력시키는 입출력포트 제어신호 발생 수단과; 상기 입출력포트 제어신호 발생 수단으로부터 출력된 데이타 제어 신호와, 시스템 데이타 신호를 입력받아서 데이타 제어 신호에 해당되는 시스템 데이타 신호를 출력하는 데이타 버퍼 수단과; 상기 데이타 버퍼 수단으로부터 출력된 데이타 신호와 상기 입출력 포트 제어신호 발생 수단으로부터 출력된 제어 신호를 입력받아서 접속된 주변장치로 연결시켜 주는 IDE 콘넥터 수단으로 이루어진다.
이하, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명한다.
제4도는 이 발명의 실시예에 따른 IDE 입출력 포트 변환 인터페이스의 회로도이고,
제5도는 이 발명의 실시예에 따른 IDE 입출력 포트 변환 인터페이스 방식이 사용된 컴퓨터 시스템에서 입출력 포트 제어 동작의 개념도이다.
제4도에 도시되어 있듯이, 이 발명의 실시예에 따른 IDE 입출력 포트 변환 인터페이스 회로의 구성은, 입출력 포트 제어 신호와 데이타 신호를 입력받아서 변환된 어드레스로 입출력 포트 억세스가 가능하게 하는 가능 신호를 출력하는 입출력포트 변환 제어부(40)와; 입출력포트 변환 제어부(40)로부터 출력된 가능 신호와, 시스템으로부터 출력된 어드레스와 제어 신호를 입력받아, 상기 입력된 가능 신호와 어드레스의 상태에 따라서 고정된 어드레스에 의한 제어 신호를 출력시키거나 변환된 어드레스에 의한 제어 신호를 출력시키는 입출력포트 제어신호 발생부(50)와; 상기 입출력포트 제어신호 발생부(50)로부터 출력된 데이타 제어 신호와, 시스템 데이타 신호를 입력받아서 데이타 제어 신호에 해당되는 시스템 데이타 신호를 출력하는 데이타 버퍼부(60)와; 상기 데이타 버퍼부(60)로부터 출력된 데이타 신호와 상기 입출력포트 제어신호 발생부(50)로부터 출력된 제어 신호를 입력받아서 접속된 주변 장치로 연결시켜주는 IDE 콘넥터부(70)로 이루어진다.
이 발명의 실시예에 따른 상기 입출력포트 변환 제어부(40)는 포트 선택 신호선(PORT108#)과 입출력 쓰기 신호선(IOW#)에 연결되어 상기 신호선을 통해 입력된 신호들을 논리합 연산하여 출력하는 제1논리합게이트(42)와; 상기 제1논리합게이트(42)로부터 출력된 신호를 클럭 입력 단자를 통해 입력받고, 데이타 입력 단자를 통해 데이타 신호(SD0)를 입력받고, 프리셋(PreSet)단자가 하이 신호에 연결되고, 클리어(Clear) 단자가 리세트 신호(RSTDRV#)에 연결되어 클럭 입력 단자를 통해 로우 신호에서 하이 신호로 변하는 신호가 입력되면, 데이타 입력 단자로 입력되는 데이타 신호(SD0)를 정데이타 출력 단자를 통해 출력하는 제1디플립플롭(44)로 이루어진다.
상기 입출력 포트 제어신호 발생부(50)는 입력단자(제1단자 - 제9단자, 제11단자)가 중앙처리장치(80)로부터 인가되는 어드레스선(SA0-SA9)에 연결되어 어드레스를 입력받고, 입력 단자(제17단자)를 통해 상기 입출력포트 변환 제어부(40)로부터 출력되는 가능 신호를 입력받고, 입력 단자(제16단자)를 통해 어드레스 이네이블 신호(AEN)를 입력받아서, PAL(Pregrammable Array Logic)에 퓨징(fusing)된 로직에 의해 출력 단자(제12단자)를 통해 하위 바이트 이네이블 신호(LBE_)와 출력 단자(제13단자)를 통해 상위 바이트 이네이블 신호(HBE_)가 데이타 버퍼부(60)로 출력하고, 출력 단자 (제15단자)를 통해 입출력 데이타 크기 신호(IOCS_)와 출력단자(제19단자)를 통해 제1칩선택 신호(CS0_)와 출력 단자(제18단자)를 통해 제2칩선택 신호(CS1_)를 IDE 콘넥터(70)로 출력하는 것을 특징으로 한다.
제5도에 도시되어 있듯이, 이 발명의 실시예에 따른 IDE 입출력 포트 변환 인터페이스 방식이 사용된 컴퓨터 시스템에서 입출력 포트 제어 동작 개념도의 구성은, 중앙처리장치(80)와; 상기 중앙처리장치(80)에 연결되고, 중앙처리장치(80)로부터 출력된 신호를 입력받아서, 제1입출력 포트(IOP1)와 제2입출력 포트 (IOP2)중에서 하나의 입출력 포트를 선택하여, 제2스위치(SW2)를 선택된 입출력 포트에 접속시켜서 중앙처리장치(80)에 연결시켜 주고, 상기 선택된 입출력 포트가 제2입출력 포트(IOP2)일 경우에는 고정 입출력포트(FIOP)와 변환 입출력포트(CIOP)중에서 하나의 입출력 포트를 선택하여, 제3스위치(SW3)를 선택된 입출력 포트에 접속시켜서, 제2입출력 포트(IOP2)와 연결시켜 주는 입출력포트 제어부(90)와; 상기 제1입출력 포트(IOP1)에 연결되는 제1주변장치(100)와; 상기 제2입출력 포트(IOP2)에 연결되는 제2주변장치(102)와 제3주변장치(104)로 이루어진다.
상기한 구성에 의한, 이 발명의 실시예에 따른 IDE 입출력 포트 변환 인터페이스의 작용은 다음과 같다.
먼저, 제5도에 도시되어 있듯이, 제2입출력 포트(IOP2)에 두개의 주변장치가 접속 가능하고, 그 중 고정 입출력포트(FIOP)에 연결된 주변장치 어드레스가 제2입출력 포트(IOP2) 어드레스(0170H - 0177H, 0376H - 0377H)로 고정되고, 변환 입출력포트(CIOP)에 연결된 주변 장치의 어드레스는 변환된 어드레스(01E8H-01EFH, 03EEH-03EFH)를 사용한다.
변환된 어드레스를 통해서 제2입출력 포트(IOP2) 억세스가 가능하게 되도록 하기 위해, 소프트웨어는 중아처리장치(80)를 통해 어드레스와 데이타와 제어신호를 출력하여 포트 선택 신호선(PORT108#)과 입출력 쓰기 신호선(IOW#)을 통해 액티브(active)된 신호를 출력시킨 다음, 일정 시간(중아처리장치(80)에 의해 결정됨)후에 다시 인액티브(inactive)시킨다.
예를 들어, 피씨(PC:Personnal Computer)상에서 운영되는 디버그(debug) 프로그램에서 어드레스0108H 번지에 데이타 00H를 쓰는 명령을 하면, 상기 포트 선택 신호선(PORT108#)과 입출력 쓰기 신호선(IOW#)을 통해 로우 신호로 액티브된 신호가 출력되고, 제1데이타신호선(SD0)을 통해 로우 신호가 출력된 다음, 일정 시간후에 포트 선택 신호선(PORT108#) 과 입출력 쓰기 신호선(IOW#)은 다시 하이 신호로 인액티브되어 출력되고, 제1데이타신호선(SD0)에는 다른 동작을 위한 신호가 출력되게 된다.
그리고, 입출력 변환 제어부(40)의 제1논리합게이트(42)는 포트 선택 신호선(PORT108#)과 입출력 쓰기 신호선(IOW#)에 연결되어 상기에서 로우 신호로 액티브된 후 다시 하이 신호로 인액티브되는 신호를 입력받아서, 입력된 신호들을 논리합 연산하여 출력하는데, 입력된 신호들이 모두 로우 신호로 액티브될 때만 로우 신호를 출력하고, 입력된 신호들중 하나라도 하이 신호이면 하이 신호를 출력하게 된다.
제1디플립플롭(44)은 클럭 단자를 통해 상기 제1논리합게이트(42)로부터 로우신호로 액티브된 후 다시 하이 신호로 인액티브되는 출력 신호를 입력받고, 데이타 입력 단자에 연결된 제1데이타신호선(SD0)을 통해 데이타 신호를 입력받는데, 프리셋 단자와 클리어 단자가 하이 신호에 연결되어 있기 때문에, 상기 클럭 입력단자로 입력되는 신호가 로우 신호에서 하이 신호로 변화될 때, 즉 라이징 엣지(rising edge)일 때 데이타 입력 단자로 입력되는 로우 신호를 래치(latch)하여 정데이타 출력 단자에 연결된 가능 신호선(EN2_)을 통해 로우 신호를 출력하고, 상기 출력이 계속되도록 저장한다.
상기와 같이 가능 신호선 (EN2_)을 통해 로우 신호를 출력하게되면 변환된 어드레스(01E8H-01EFH, 03EEH-03EFH)로서 제2입출력 포트(IOP2)가 억세스 가능하게 된다.
다음에, 중앙처리장치(80)는 제2입출력 포트를 억세스하기 위해 변환된 어드레스(01E8H-01EFH, 03EEH-03EFH)를 어드레스선(SA0-SA9)을 통해 출력하고, 만약 데이타 쓰기 동작이라면 데이타선(SD0-SD15)을 통해 데이타도 출력한다.
그러나 데이타 읽기 동작이라면 데이타선(SD0-SD15)을 통해 데이타를 읽게 된다.
그리고, 입출력 제어신호 발생부(50)는 상기 제1디플립플롭(44)으로 부터 출력된 가능 신호선(EN2_)을 통해 로우 신호를 입력받고, 중앙처리장치(80)에 연결된 어드레스선(SA0-SA9)을 통해 상기 변환된 어드레스(01E8H-01EFH, 03EEH-03EFH)에 속하는 어드레스를 입력받고, 어드레스 이네이블 신호선(AEN)을 통해 제어 신호를 입력받아서, 하기 논리식에 의해 결정되는 출력 신호(LBE_, HBE_, CS0_, CS1_)를 해당 출력 단자를 통해 출력한다.
를 축약하여 표현한 것이다.
이때, 상기 논리식에서 하위 바이트 이네이블 신호선(LBE_)을 통해 출력되는 신호는 고정된 어드레스(0170H-0177H, 0376H-0377H)에 의해 제2입출력 포트(IOP2)가 억세스되거나, 변환된 어드레스(01E8H-01EFH, 03EEH-03EFH)에 의해 제2입출력 포트(IOP2) 가 억세스되거나 상관없이 로우 신호를 출력하게 된다.
상기와 같은 동작을 통해서, 제4도에 도시되어 있는 제2스위치(SW2)가 제2입출력 포트(IOP2)로 접속되고, 제3스위치(SW3)는 변환 입출력포트(CIOP)로 접속되어 제3주변 장치(104)가 중앙처리장치(80)에 접속되게 한다.
다음에, 입추력 제어신호 발생부(50)의 출력 단자(제12단자)에 연결된 하위 바이트 이네이블 신호선(LBE_)을 통해 출력되는 로우 신호와, 출력 단자(제13단자)에 연결된 상위 바이트 이네이블 신호선(HBE_)을 통해 출력되는 신호와, 그리고 중앙처리장치(80)에 연결된 데이타선(SD0-SD15)에 연결된 데이타 버퍼부(60)는 상위 바이트 신호선(HBE_)이 로우 신호이면 데이타선(SD0-SD15)을 통해 IDE 콘넥터부(70)로 전달되는 신호를 모두 유효하게 하고, 만일 상위 바이트 신호선(HBE_)이 하이 신호이면 데이타선(SD0-SD15)중에서 하위 바이트 데이타선(SD0-SD7)을 통해 IDE 콘넥터부(70)로 전달되는 신호만을 유효하게 한다.
상기와 같이 입출력포트 변환 제어부(40)의 제1디플립플롭(44)에 연결된 가능 신호선(EN_)을 통해 출력되는 신호를 하이 신호가 되게 하고, 변환된 어드레스(01E8H-01EFH, 03EEH-03EFH)를 출력하여 제2입출력 포트(IOP2)에 접속된 제3 주변장치(104)를 억세스하게 된다.
상기와 반대로, 입출력포트 변환 제어부(40)의 제1디플립플롭(44)에 연결된 가능 신호선(EN_)을 통해 출력되는 신호를 로우 신호가 되게 하고, 고정된 어드레스(0170H-0177H, 0376H-0377H)를 출력하여 제2입출력 포트(IOP2)에 접속된 제2주변장치(102)를 억세스하게 된다.
이상에서와 같이 이 발명의 실시예에서, IDE 인터페이스 방식을 사용하고 있는 컴퓨터 시스템에서, 하나의 입출력 포트에 두개의 주변장치가 접속될 때, 그중 하나의 주변장치의 입출력 포트 어드레스와 인터럽트가 고정되어 접속된 경우 다른 하나의 주변장치가 억세스 가능하게 되는 효과를 가진 IDE 입출력 포트 변환 인터페이스를 제공할 수 있다.

Claims (3)

  1. 입출력 포트 제어 신호와 데이타 신호를 입력받아서 변환된 어드레스로 입출력 포트 억세스가 가능하게 하는 가능 신호를 출력하는 입출력포트 변환 제어 수단과; 입출력포트 변환 제어 수단으로부터 출력된 가능 신호와, 어드레스와 제어 신호를 입력받아, 상기 입력된 가능 신호와 어드레스의 상태에 따라서 고정된 어드레스에 의한 제어 신호를 출력시키거나 변환된 어드레스에 의한 제어 신호를 출력시키는 입출력포트 제어신호 발생 수단과; 상기 입출력포트 제어신호 발생 수단으로부터 출력된 데이타 제어 신호와, 시스템 데이타 신호를 입력받아서 데이타 제어 신호에 해당되는 시스템 데이타 신호를 출력하는 데이타 버퍼 수단과; 상기 데이타 버퍼 수단으로부터 출력된 데이타 신호와 상기 입출력 포트 제어신호 발생 수단으로부터 출력된 제어 신호를 입력받아서 접속된 주변장치로 연결시켜 주는 IDE 콘넥터 수단으로 이루어지는 것을 특징으로 하는 IDE 입출력 포트 변환 인터페이스.
  2. 제1항에 있어서, 상기한 입출력포트 변환 제어 수단은, 포트 선택 신호선(PORT108#)과 입출력 쓰기 신호선(IOW#)에 연결되어 상기 신호선을 통해 입력된 신호들을 논리합 연산하여 출력하는 제1논리합게이트와, 상기 제1논리합게이트로부터 출력된 신호를 클럭 입력 단자를 통해 입력받고, 데이타 입력 단자를 통해 데이타 신호(SD0)를 입력받고, 프리셋(PreSet)단자가 하이 신호에 연결되고, 클리어(Clear) 단자가 리세트 신호(RSTDRV#)에 연결되어 클럭 입력 단자를 통해 로우 신호에서 하이 신호로 변하는 신호가 입력되면, 데이타 입력 단자로 입력되는 데이타 신호(SD0)를 정데이타 출력 단자를 통해 출력하는 제1디플립플롭을 포함하여 이루어지는 것을 특징으로 하는 IDE 입출력 포트 변환 인터페이스.
  3. 제1항에 있어서, 상기한 입출력포트 제어신호 발생 수단은, 입력단자(제1단자-제9단자, 제11단자)가 중앙처리장치로부터 인가되는 어드레스선(SA0-SA9)에 연결되어 어드레스를 입력받고, 입력 단자(제17단자)를 통해 상기 입출력포트 변환 제어 수단으로부터 출력되는 가능 신호를 입력받고, 입력 단자(제16단자)를 통해 어드레스 이네이블 신호(AEN)를 입력받아서, PAL에 퓨징된 로직에 의해 출력 단자(제12단자)를 통해 하위 바이트 이네이블 신호(LBE_)와 출력단자(제13단자)를 통해 상위 바이트 이네이블 신호(HBE_)를 데이타 버퍼 수단으로 출력하고, 출력 단자(제15단자)를 통해 입출력 데이타 크기 신호(IOCS_)와 출력 단자(제19단자)를 통해 제1칩선택 신호(CS0_)와 출력단자(제18단자)를 통해 제2칩선택 신호(CS1_)를 IDE 콘넥터 수단으로 출력하는 것을 특징으로 하는 IDE 입출력 포트 변환 인터페이스.
KR1019950046797A 1995-12-05 1995-12-05 아이디이 입출력 포트 변환 인터페이스 KR0157843B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950046797A KR0157843B1 (ko) 1995-12-05 1995-12-05 아이디이 입출력 포트 변환 인터페이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950046797A KR0157843B1 (ko) 1995-12-05 1995-12-05 아이디이 입출력 포트 변환 인터페이스

Publications (2)

Publication Number Publication Date
KR970049628A KR970049628A (ko) 1997-07-29
KR0157843B1 true KR0157843B1 (ko) 1998-11-16

Family

ID=19437838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950046797A KR0157843B1 (ko) 1995-12-05 1995-12-05 아이디이 입출력 포트 변환 인터페이스

Country Status (1)

Country Link
KR (1) KR0157843B1 (ko)

Also Published As

Publication number Publication date
KR970049628A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
US5191657A (en) Microcomputer architecture utilizing an asynchronous bus between microprocessor and industry standard synchronous bus
US5812858A (en) Method and apparatus for providing register and interrupt compatibility between non-identical integrated circuits
US5796981A (en) Method and apparatus for providing register compatibility between non-identical integrated circuits
CA2109682C (en) Multiple bus interface
US5519851A (en) Portable PCMCIA interface for a host computer
US6012111A (en) PC chipset with integrated clock synthesizer
KR970004523B1 (ko) 퍼스널 컴퓨터 시스템
EP1011050B1 (en) A method and system for providing hot plug of adapter cards in an expanded slot environment
KR100352224B1 (ko) 핀-총수가 적은 버스 상에서의 직접 메모리 억세스 트랜잭션
EP0628908A1 (en) PCMCIA interface using shared memory
US5454081A (en) Expansion bus type determination apparatus
US5283889A (en) Hardware based interface for mode switching to access memory above one megabyte
US5832280A (en) Method and system in a data processing system for interfacing an operating system with a power management controller.
US4849931A (en) Data processing system having interfacing circuits assigned to a common I/O port address by utilizing a specific bit line of a common bus
US5168559A (en) Emulation system capable of complying with microcomputers having different on-chip memory capacities
US6237057B1 (en) Method and system for PCI slot expansion via electrical isolation
US5664198A (en) High speed access to PC card memory using interrupts
KR970012168A (ko) 외부 장치를 액세스시키는 데이타 처리 시스템 및 외부 장치를 액세스시키는 방법
US5933613A (en) Computer system and inter-bus control circuit
US6195723B1 (en) Method and system for providing peer-to-peer control in an expanded slot environment using a bridge as an agent for controlling peripheral device
KR0157843B1 (ko) 아이디이 입출력 포트 변환 인터페이스
JPH03204749A (ja) プログラマブルコネクタ装置
US5828857A (en) ASIC cell implementation of a bus controller with programmable timing value registers for the apple desktop bus
Navarro et al. A simple TMS320C31 DSP-PC bus interface circuit
JPH06103106A (ja) プログラムデバッグ装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050629

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee