JPS59144930A

JPS59144930A - マイクロコンピユ−タ

Info

Publication number: JPS59144930A
Application number: JP58017333A
Authority: JP
Inventors: Nobuo Shibazaki; 芝崎　信雄
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1983-02-07
Filing date: 1983-02-07
Publication date: 1984-08-20

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明は、マイクロコンピュータに関し、特に、マイ
クロプロセッサの周辺回路もしくは外部の）古１辺装髄
を選択するための選択信号をマイクロプロセッサを含む
ＬＳＩチップ内部でプログラマブルに発生できるように
されたマイクロコンピータに関する。

マイクロコンピュ−タシステムにおいては、第１図に示
すように、マイクロプロセッサ１（以下ＯＰＵと称する
）に、アドレスバフ２とデータバス３を介して、ＲＡＭ
（ランダム・アクセス・メモリ）やＲＯＭ（リード・オ
ンリ・メモリ）あるいは入出力用のＩ１０チップ等の周
辺装置４ａ。

４ｂ、・・・・・・、４ｎが接続８れる。このような場
合、従来は、各周辺装置４ａ　、　’４　’ｂ　、・・
・・・・、４ｎを選択的に動作芒せるため、アドレスバ
フの信号をデコードして選す・シ信号を形成するデコー
タ５ａ。

５ｂ、・・・・・５ｎが設けられていた。

そのため、従来のマイクロコンピュータシステムでは、
外付は部品（デコータ）がｓｈであるという不部会がち
っ女。また、チップ選択のため上記のようなデコーダ５
ａ、５ｂ、・・・５ｎを用い７１ｖイクロコンピ一一タ
システムにおいては、各周辺装置４ａ、４ｂ、・−・・
・・、４ｎに割り刊けられたアドレス範囲に応じて選択
信号全形成するデコーダが構成されている。そのため、
周辺装置のアドレス範囲（創刊け）を変えたいような場
合には、デコーダの構成を変えでやらなけれは乃：らな
いという煩しさがあった。

そこでこの発明は、マイクロプロセッサの周辺回路もし
くは周辺装置を選択するための選択信号をプログラマブ
ルに発生できるように・された選択（ｇ号発生回路を、
マイクロプロセッサを含むＬＳＩチップ内に設けること
により、チップ選択のための外付は部品（デコーダ）を
不要にすることができるとともに、各周辺回路もしくは
外部の周辺装置に割り当てられるアドレス範囲をプログ
ラムによって任意に設定できるようにし、これによって
、マイクロコンピュータシステムの機能の向上を図るこ
とを目的とする。

以下図面を用いてこの発明を説明する。

第２図は本発明に係る選択信号発生回路を備えたマイク
ロコンピュータの一実施ｆＲＪｔ−示す。

図において、６ａｓ　、６ｅＬＷ　：　６ｂ８１６１）
Ｅ　：・・・・・・：　６ｎＥ＋　−６ｎＫは、このマ
イクロコンピータの外部端子７ａ、７ｄＫ接続される各
周辺装置に割り当てられたアドレス範囲の最初のアドレ
スに対応するアドレス信号と最後のアドレスに対応する
アドレス信号をそれぞれ格納するためのレジスタである
。これらのレジスタ６ａｓ　、６ｎｍ　：　６ｂｓ　。

６ｂｚ　：・・・・・・：　６ｎｓ　、６ｎｇには、デ
ータノ（ス３を介して、０ＰＵＩから任意のアドレス信
号が供給可能にされている。

８　ａ　＋　８　ｂ＋　”’　”’　＋　８ｎは、０Ｐ
ＵＩからアドレスバス２に出力されるアドレス信号が入
力される比較回路である。上記比較回路８ａには上記レ
ジスタ６ａＢと６ａＩ！；からそれぞれ最初と最後のア
ドレス信号が供給され、アドレスバス２から入力された
アドレス信号が最初と最後のアドレスに対応するアドレ
ス信号よりも太きいか、小さいかを比較する。そして、
最初のアドレスに対応する信号よりも大きくかつ最後の
アドレスに対応する信号よりも７４％さいときに）〜イ
レベルの速択信号Ｏ日。

音発生する。

また、上記比較回路８ｂ〜８ｎにも、同様にアドレスバ
ス２に出力されたアドレス信号と、対応する一組のレジ
スタ６ｂｓ　＋　６ｂａ　：・・・・・・：　６ｎ８　
＋６ｎＥに格納されている最初と最後のアドレスに対応
する信号がそれぞれ入力されて、その大小が比較される
。そして、アドレス信号が最初のアドレスに対応する信
号よりも大きくかつ最後のアドレスに対応する信号より
も小さいときに、ハイレベルの選択信号ａＳｂ〜ｏｓｎ
が発生される。

これらの選択信号０ＥＩａ、　０８１）　、・・・・・
・、　０８ｒ３は、選択信号出力端子９ａ、９ｂ、・・
・・・・、９ｎに出力され、この出力端子９ａ、９ｂ、
・・・・・・９ｎに接続されている外部のＲＡＭや１１
ｔＯＭあるいはＩ　／　Ｏチップ等の周辺装置に供給さ
れ、それらを選択的に動作させる。

この場合、各周辺装置に割り当てられるアドレス範囲が
互いに重複されることはないので、たとえば上記選択信
号出力端子９ａ〜９ｎから出力される選択信号０日。−
ａＳｎはそのうち一つだけがハイレベルにされ、他の選
択信号はロウレベルにされる。これによって、複数の周
辺装置の中から一つたけを選択して動作させることがで
きる。

従って、この実施例によれば、システムを構成する周辺
市・簡４ａ、４ｂ、・・・・・・４ｎケｃｐｕ１に対し
て、第３図に示すように接Ｍ？　してやれば、アドレス
バス２に出力されたアドレスイム号に応じて、そのアド
レスを含むアドレス範囲に対応された周辺装置が自動的
に選択はれて駆動はれる。そのため、チップ選択用のデ
コーダのような外付は部品が不要となる。

しかも、この実施例においては、レジスタ６ａ８＋６ａ
Ｅ　：　・・・・・：　６ｎｓ　＋　６ｎｐ　　に格納
されている各先頭アドレスおよび最終アドレスを、アド
レス範囲が重複しないように変更することにより、各周
辺装置に割り当てられるアドレス範囲を変えることがで
きる。

これによって、例えば、ＲＡＭのアドレス範囲を縮減し
てＲＯＭのアドレス範囲を拡張したり、あるいけ、ＲＡ
ＭとＲＯＭのアドレス範囲を入れ換える等の操作を容易
に行なわせることができる。　゛つまり、各チップ選択
信号の発生されるアドレス範囲を任意に選ぶことができ
るため、システムに汎用性を持たせることができる。

更に、プログラムを実行しながら、レジスタの内容を変
えて周辺装置のアドレス割付けを変更することもできる
ので、マイクロコンビーータシステムの機能も向上され
る。

なお、上ｎ１１．実施例では、ｎ個の連部信号全発生さ
せるのに、ｎ個の比較回路８　ａ、〜８ｎが設けられて
いるが、ＬＳＩ（ＣＰＵ）内部にアドレス信号の変化の
周期よりも短い周期のクロックを有する場合には、一つ
の比較回路を複数組のレジフタで共用させて、これを内
部クロックでタイムシェアに使用させるように構成する
こともできる。

この場合、共通の比較回路に対する各組のレジスタ内の
アドレスの供給ヲ切シ換えるスイ、ッチと、発生された
選択信号の出力される端子食切り換えるスイッチヲ設け
てやればよい、。

上記比較回路８ａ〜８ｎは、例えばレジスタ６ａ８−６
ａＦｊ　：〜：　６ｎｓ　＋　６ｎｇから供給されるア
ドレスと、アドレスバス２から入力されるアドレスとの
引き、７９”（ｒ行なって大小全判別するような減算器
あるいは加算器を用いて構成することができる。

更に、上記比較回路８ａ〜８ｎの代わりに、レジスタ内
のアドレスデータに応じて出力信号が制御されるプログ
ラマブルなデコーダを用いて、選択信号Ｏ８ａ〜ａｓｎ
’４発生させるようにすることも可能である。

以上説明したように周辺回路′に割シ当てられたセレク
ト信号をプログラマブルに発生できるため、周辺回路の
割り当てを自由に変更できる。また周辺回路（例１えば
ＲＯＭやＲＡＭ）に内蔵されたアドレスデコーダを変更
することなく本発明を適用するためには、以下に説明す
るように、アドレス信号の上位ビラトラセレクト専用信
号とし、その他のビットを通常のアドレス信号として用
いるようにすればよい。

第４図１８１　、　（ｂｌ　　ｌｃｌは、割り当ての方
法について示しており、ａ（１−ａｇはアドレスのビッ
ト（Ａ９が最上位ビット）ヲ表わし、そのうちＡ８とＡ
９をセレクト用のビットに使った場合を想定している。

Ａ、Ｂ、Ｏ，Ｄ、Ｅ、Ｆはそれぞれ周辺回路に割シ当て
られたアドレス範囲を衣わし、ＡＩ　。

Ａ２．Ａ脅　＋　”Ｉ　　、Ｉ８ｔ　　＋　”ｌ　　＋
　”４　　＋　’ｌはセレクト範囲の変更により新しく
周辺回路に割り当てられたアドレス範囲を表６している
。ａＯ〜ａ７の欄の数字はアドレスピッ）ａＯ〜ａ７を
１６進数で表示したものであり、＊はＩＡＯＰ＋　、　
１１用いずれでもよいことを表わしている。以下１ａｌ
　、　ｌｂｌ　、　ｌｃｌのそれぞれについて説明する
。

第４図１８１は周辺回路のデコーダがアドレスのビ、）
ａ（１−”Ａ７の範囲をすべてデコードしている場合で
あり、この場合はセレクトの組み合わせを変更するだけ
でよいπめＡｌ　　、ＡＮ　　＋　”３の各領域に変更
できる。第４図（ｂｌは周辺回路のデコーダがＮｏ””
”Ａ７の一部のみデコードしている場合であり、この場
合にはＥｌ　　、’ｊｌ’２　　＋　Ｉｌ！ｌのように
アドレスデコード範囲が共通の場合のみ許容され、ＦＸ
４のようにアドレスデコード範囲が異なる場合には適用
できない。第４図１８１は周辺回路に対して１つのアド
レスのみ割り当てられている場合であり、この場合はセ
レクト信号とアドレスデコーダ出力が１司じであるため
、ａ０〜ａ９をデコードすれは任意のアドレスに割り当
てることができる。

次にＯＰ　Ｕ、’ｉ含むＬＳＩチップ内にＲＡＭ−４’
ＲＯＭあるいは工１０回路等の周辺回路が設けられてい
るシングルチップマイコンに本発明を適用した場合につ
いて述べる。シングルチップマイコンに内蔵される周辺
回路のアドレスデコーダの単位金揃える（たとえばＯＯ
〜ＦＦ’）ことにより第４図１８１の関係が成り立つ。

たとえば周辺回路としてＲＯＭとＲＡＭ會内蔵ｔている
場合を考えると、第５図（記号の説明は第４図と同じ。

白部はＲＯＭを側線部はＲＡＭを表わす。）の場合では
１６種類の組み合わせがとれる。ＬＳＩのノ・−トウエ
アとしてＲＡＭが００〜Ｆ’Ｆ、ＲＯＭが００〜ＦＦが
３ケとすると（２）、■、■　■の組み合わせが選択で
き、■、■、■、■のいずれかにＲＡＭのアドレス領域
が固定された命令が共通である他のＬＳＩのプログラム
をそのままアドレス情報に関するプログラムの変更を行
なわないで実行できるという利点？］ｌ−有する。ま７
’ＣＲＡ　ＭがＯＯ〜ＦＦを４ヶ、ＲＯＭも０Ｏ−ＦＦ
’が４ケ有する構造に丁るとαノル［相］の組み合わせ
すべてに苅応できる。さらにこの場合には全体のアドレ
スビット数に増加せずに、ＲＯＭとＲＡＭが同じアドレ
スを共有し、プログラムにより、どちらがそのアドレス
を使用するかを決めることができるのでマイコンのシス
テム自由塵ヲ向上することができる。

またシングルチップマイコンに適用した場合には選択信
号の出力端子が不要であるため、本発明が椿１用さハた
ことにより端子敬が増加することもない。

以上説明しｋごとくこの発明は、マイクロプロセッサの
周辺回路もしくは周辺装置を選択するための選択信号を
プログラマブルに発生できるようにされた選択信月発生
回路が、マイクロプロセッサを含むＬＳＩチップ内に般
けられてガるので、チップ憂′択のための外付は部品（
デコーダ）全不戦にすることができるとともに、各周辺
回路もしくは外部の周辺装置に割り当てられるアドレス
範囲をプログラムによって任意に設定することができ、
これによって、マイクロコシビーータシステムの機能が
向上されるという効果を有する。

【図面の簡単な説明】

第１図は従来マイクロコンピュータのシステム構成を示
す概略構成図、第２図は本発明に係るマイクロコンピュータの一実施例
を示すブロック構成図、第３図は本発明のマイクロコンピュータを用いたシステ
ムの構成例を示す概略構成図、第４図１ａｌ　、　Ｉｂ
ｌ　、　ｉｃ＋および第５図は、アドレス信号の割り当
ての一例を示す図である。１・・・マイクロプロセッサ、２・・アドレスバス、３
・・・データバス、４ａ、４ｂ、４ｃ〜４ｎ・・・周辺
装置、５ａ　、５ｂ　、５ｃ〜５ｎ−・・デコーダ、Ｃ
日ａ。０８ｂ−Ｏ８ｎ・・・選択信号。第　　４　図第　　５　図

Claims

【特許請求の範囲】

１、マイクロプロセッサと、該マイクロプロセッサから
データバスを介して供給されるアドレス範囲に関するデ
ータを保持する複数個のレジスタと、該レジスタからの
信号とアドレスバフに出力されるアドレス信号とが入力
され、これらの信号から予め対応された周辺回路もし２
くは周辺装置を選択駆動させる信号を発生する選択信号
発生回路とを備えてなることを特依とするマイクロコン
ピュータ。