JPS5966729A - 入出力装置のアクセス方式 - Google Patents
入出力装置のアクセス方式Info
- Publication number
- JPS5966729A JPS5966729A JP17699682A JP17699682A JPS5966729A JP S5966729 A JPS5966729 A JP S5966729A JP 17699682 A JP17699682 A JP 17699682A JP 17699682 A JP17699682 A JP 17699682A JP S5966729 A JPS5966729 A JP S5966729A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output device
- access
- control circuit
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、マイクロコンピュータ等の入出力装置のア
クセス方式に関するものである。
クセス方式に関するものである。
従来、入出力装置をアクセスするのには入出力装置の制
御回路を構成するＬＳＩに個別のアドレスを割りあて、
ロジックゲート回路の組み合わゼで構成されるデコーダ
によりアドレスをデコードする方法が行なわれていた。
御回路を構成するＬＳＩに個別のアドレスを割りあて、
ロジックゲート回路の組み合わゼで構成されるデコーダ
によりアドレスをデコードする方法が行なわれていた。
このような方法は、デコーダにかなりのＩＣが必要で、
プリント板に制限がある場合に実装に困雌をきたす場合
が多か。
プリント板に制限がある場合に実装に困雌をきたす場合
が多か。
った。また、個々の入出力装置の制御回路を構成するＬ
ＳＩに別々のアドレスを割りあてるため広いアドレス空
間を必要とする欠点もあった。
ＳＩに別々のアドレスを割りあてるため広いアドレス空
間を必要とする欠点もあった。
この発明は、」二記の点にかんがみてなされたもので、
各入出力装置の制御回路を構成するＬＳＩに個別のアド
レスを割りあてるという方法をとらないで、複数ビット
からなるＤ形りリップフロンブ回路を用意し、そのＤ形
フリップブロンズ回路の１ビツトを割りあてることによ
り行なうものである。以下、この発明を図面に基づいて
説明する。 図面は、この発明に係る入出力装置のアク
セス方式の一実施例を示すブロック図である。同図は、
データバス８ビツトのマイクロコンピュータを想定した
入出力装置ξのアクセス方式である。
各入出力装置の制御回路を構成するＬＳＩに個別のアド
レスを割りあてるという方法をとらないで、複数ビット
からなるＤ形りリップフロンブ回路を用意し、そのＤ形
フリップブロンズ回路の１ビツトを割りあてることによ
り行なうものである。以下、この発明を図面に基づいて
説明する。 図面は、この発明に係る入出力装置のアク
セス方式の一実施例を示すブロック図である。同図は、
データバス８ビツトのマイクロコンピュータを想定した
入出力装置ξのアクセス方式である。
同図において、１はマイクロコンピュータがフリップフ
ロップ回路へデータを書き込む時にラッチクロックを作
るためのデコーダである。２はＤ形フリップフロップ回
路で、このＤ形フリップフロップ回路２は上述のように
データバスが８ピツＩ・のマイクロコンピュータを想定
しているので、８個で構成され、１ビツトに１つのアド
レスが割りあてられている。３は入出力装置の制御回路
を構成するＬＳＩで、前記り形フリップフロップ回路２
の各ピッＩ・に接続されている。４は下位アドレスバス
で、前記入出力装ｊｔ１の制御回路を構成するＬＳＩ３
か内部に数本のレジスタを持っているので、これをアク
セスするだめの下位アドレス情報が通るバスである。こ
の下位アドレスバス４があるため、前記デコーダｌは下
位アドレスを省いたに１位アドレスをデコードしておけ
ばよい。５はマイクロコンピュータと前記り形フリップ
フロップ回路２を結ぶデータバスである。
ロップ回路へデータを書き込む時にラッチクロックを作
るためのデコーダである。２はＤ形フリップフロップ回
路で、このＤ形フリップフロップ回路２は上述のように
データバスが８ピツＩ・のマイクロコンピュータを想定
しているので、８個で構成され、１ビツトに１つのアド
レスが割りあてられている。３は入出力装置の制御回路
を構成するＬＳＩで、前記り形フリップフロップ回路２
の各ピッＩ・に接続されている。４は下位アドレスバス
で、前記入出力装ｊｔ１の制御回路を構成するＬＳＩ３
か内部に数本のレジスタを持っているので、これをアク
セスするだめの下位アドレス情報が通るバスである。こ
の下位アドレスバス４があるため、前記デコーダｌは下
位アドレスを省いたに１位アドレスをデコードしておけ
ばよい。５はマイクロコンピュータと前記り形フリップ
フロップ回路２を結ぶデータバスである。
以上がこの発明に係る入出力装置のアクセス方式の構成
であるが、次にその動作について説明する。ある入出力
装置の制御回路を構成するＬＳＩ３のアクセスは、マイ
クロコンピュータからのアクセス情報がデータバス５を
通して、アクセスしたい入出力装置の制御回路を構成す
るＬＳＩ３が接続されているＤ形フリップフロップ回路
２のビットに書き込まれる。この書き込まれた情報に。
であるが、次にその動作について説明する。ある入出力
装置の制御回路を構成するＬＳＩ３のアクセスは、マイ
クロコンピュータからのアクセス情報がデータバス５を
通して、アクセスしたい入出力装置の制御回路を構成す
るＬＳＩ３が接続されているＤ形フリップフロップ回路
２のビットに書き込まれる。この書き込まれた情報に。
より入出力装置の制御回路構成するＬＳＩ３のチップセ
レクト端子がイネーブルされ、その入出力装置が選択さ
れる。
レクト端子がイネーブルされ、その入出力装置が選択さ
れる。
以」−訂細に説明したように、この発明に係る入出力装
置のアクセス方式は、複数ビットからなるフリップフロ
リブ回路と、このフリップフロ、ブ回路の各ビットに接
続された入出力装置の制御回路とからなり、入出力装置
をアクセスする場合、前記フリップフロ・ンブ回路のア
クセスしようとする入出力装置の制御回路が接続されて
いるピッ］・にアクセス情報を書き込むことにより、所
彎の入出力装置を選択するようにしたので、従来のよう
にロジンクゲ−１・の組み合わせで構成される複雑な構
成のデコーダを用いることなく、簡単な構成で入出力装
置のアクセスが可能となるという極めてすぐれた効果を
発揮するものである。
置のアクセス方式は、複数ビットからなるフリップフロ
リブ回路と、このフリップフロ、ブ回路の各ビットに接
続された入出力装置の制御回路とからなり、入出力装置
をアクセスする場合、前記フリップフロ・ンブ回路のア
クセスしようとする入出力装置の制御回路が接続されて
いるピッ］・にアクセス情報を書き込むことにより、所
彎の入出力装置を選択するようにしたので、従来のよう
にロジンクゲ−１・の組み合わせで構成される複雑な構
成のデコーダを用いることなく、簡単な構成で入出力装
置のアクセスが可能となるという極めてすぐれた効果を
発揮するものである。
図面は、この発明に係る入出力装置のアクセス方式を示
すブロック図である。 図中、１はデコーダ、２はＤ形フリップフロップ回路、
３はＬＳＩ、４は下位アドレスバス、５はデータバスで
ある。
すブロック図である。 図中、１はデコーダ、２はＤ形フリップフロップ回路、
３はＬＳＩ、４は下位アドレスバス、５はデータバスで
ある。
Claims (1)
- 複数ビットからなるフリップフロップ回路と、このフリ
ップフロ・シブ回路の各ビットに接続された入出力装置
の制御回路とからなり、前記入出力装置をアクセスする
場合、前記フリップフロップ回路のアクセスしようとす
る入出力装置の制御回路が接続されているビットにアク
セス情報を書き込むことにより、その入出力装置の制御
回路を選択することを持金とする入出力装置のアクセス
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17699682A JPS5966729A (ja) | 1982-10-09 | 1982-10-09 | 入出力装置のアクセス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17699682A JPS5966729A (ja) | 1982-10-09 | 1982-10-09 | 入出力装置のアクセス方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5966729A true JPS5966729A (ja) | 1984-04-16 |
Family
ID=16023351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17699682A Pending JPS5966729A (ja) | 1982-10-09 | 1982-10-09 | 入出力装置のアクセス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5966729A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04245559A (ja) * | 1991-01-31 | 1992-09-02 | Japan Servo Co Ltd | コンピュ−タの周辺素子拡張のためのデコ−ド装置 |
-
1982
- 1982-10-09 JP JP17699682A patent/JPS5966729A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04245559A (ja) * | 1991-01-31 | 1992-09-02 | Japan Servo Co Ltd | コンピュ−タの周辺素子拡張のためのデコ−ド装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890002330B1 (ko) | 멀티프로세서 시스템 | |
| US5056013A (en) | In-circuit emulator | |
| EP0506021A1 (en) | Method and apparatus for providing initial instructions in a multiple computer system | |
| US20130073754A1 (en) | Apparatus and method for establishing device identifiers for serially interconnected devices | |
| US5446859A (en) | Register addressing control circuit including a decoder and an index register | |
| US6820158B1 (en) | Method and apparatus for a configuration ring | |
| JPS5966729A (ja) | 入出力装置のアクセス方式 | |
| US4807119A (en) | Memory address mapping mechanism | |
| JPS5971526A (ja) | マイクロコンピユ−タ・システム | |
| JPS6326421B2 (ja) | ||
| JPH07334420A (ja) | 拡張メモリ制御回路 | |
| JPS59144930A (ja) | マイクロコンピユ−タ | |
| JPS6152762A (ja) | バスコントロ−ル・ゲ−トアレイ | |
| JPH0462648A (ja) | 記憶装置 | |
| JPS6143362A (ja) | 集積回路装置 | |
| JPS61231640A (ja) | メモリ制御装置 | |
| JP3315145B2 (ja) | マイクロプロセッサシステムにおけるメモリアドレス割付け方式 | |
| JPH04305784A (ja) | マイクロコンピュータ | |
| JPH02136921A (ja) | レジスタアクセス方式 | |
| SU982092A1 (ru) | Программируемое логическое устройство | |
| JPS59200350A (ja) | パリテイチエツク装置 | |
| JPH03137753A (ja) | アクセス制御装置 | |
| JPS62159267A (ja) | デバイス番号割付け方式 | |
| JPS5979366A (ja) | Ｃｐｕボ−ド | |
| JPS63253592A (ja) | 集積回路 |