JPS6326421B2 - - Google Patents
Info
- Publication number
- JPS6326421B2 JPS6326421B2 JP56200158A JP20015881A JPS6326421B2 JP S6326421 B2 JPS6326421 B2 JP S6326421B2 JP 56200158 A JP56200158 A JP 56200158A JP 20015881 A JP20015881 A JP 20015881A JP S6326421 B2 JPS6326421 B2 JP S6326421B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- central processing
- processing units
- processing unit
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
本発明は、複数の中央処理装置で構成されるデ
ータ処理装置に関するものである。
ータ処理装置に関するものである。
従来相手中央処理装置との通信を行なう時に
は、相手中央処理装置の記憶装置の特定番地に通
信内容をあらかじめ格納しておき、相手中央処理
装置の割込レジスタの所定のビツトへ命令により
“１”を書き込む。一方、該割込レジスタの所定
のビツトへ“１”を書き込まれた中央処理装置で
は割込レジスタの所定のビツトが“１”であるこ
とを知つて前記の特定番地の内容を読み出すこと
により通信内容を知る。
は、相手中央処理装置の記憶装置の特定番地に通
信内容をあらかじめ格納しておき、相手中央処理
装置の割込レジスタの所定のビツトへ命令により
“１”を書き込む。一方、該割込レジスタの所定
のビツトへ“１”を書き込まれた中央処理装置で
は割込レジスタの所定のビツトが“１”であるこ
とを知つて前記の特定番地の内容を読み出すこと
により通信内容を知る。
ところが、複数の中央処理装置で構成されたデ
ータ処理装置では、１台の中央処理装置から他の
複数の中央処理装置への同一内容の通信を行なう
際に他の複数の中央処理装置数に等しい回数だけ
該命令を実行しなければならない欠点がある。し
かも他の複数の中央処理装置の内で最初の通信と
最後の通信間に時差が生じ、この時差を吸収する
ために繁雑なプログラムを組む欠点もある。
ータ処理装置では、１台の中央処理装置から他の
複数の中央処理装置への同一内容の通信を行なう
際に他の複数の中央処理装置数に等しい回数だけ
該命令を実行しなければならない欠点がある。し
かも他の複数の中央処理装置の内で最初の通信と
最後の通信間に時差が生じ、この時差を吸収する
ために繁雑なプログラムを組む欠点もある。
本発明の目的は、他の複数の中央処理装置への
通信に当りプログラムを簡略化する通信手段を提
供することにある。
通信に当りプログラムを簡略化する通信手段を提
供することにある。
本発明では、複数の中央処理装置で構成される
データ処理装置において、全中央処理装置間を１
つの割込信号線により接続するとともに、該割込
信号線を介して他の全ての中央処理装置へ割込命
令を発生する一方、自装置に対しては割込禁止命
令を発生する割込起動回路を各中央処理装置にそ
れぞれ設けることにより、任意の割込起動回路を
含む１台の中央処理装置から他の全ての中央処理
装置へ同一内容の割込を同時に行なう一方、該割
込起動回路を含む自装置については上記割込禁止
命令の働きにより割込を行なわないように構成し
たものである。
データ処理装置において、全中央処理装置間を１
つの割込信号線により接続するとともに、該割込
信号線を介して他の全ての中央処理装置へ割込命
令を発生する一方、自装置に対しては割込禁止命
令を発生する割込起動回路を各中央処理装置にそ
れぞれ設けることにより、任意の割込起動回路を
含む１台の中央処理装置から他の全ての中央処理
装置へ同一内容の割込を同時に行なう一方、該割
込起動回路を含む自装置については上記割込禁止
命令の働きにより割込を行なわないように構成し
たものである。
以下図面により実施例を説明する。図は本発明
のデータ処理装置を示したものである。１１〜１
ｎは中央処理装置、２１〜２ｎは他中央処理装置
への割込起動回路、３１〜３ｎは割込起動信号
線、４１〜４ｎは自装置に対する割込起動禁止信
号線、５１〜５ｎはゲート、６１〜６ｎは割込レ
ジスタ、７１〜７ｎは他装置からの割込起動を識
別するための割込レジスタの特定ビツト、８１〜
８ｎは割込レジスタの特定ビツト７１〜７ｎに
“１”が設定されたことにより起動される割込処
理部である。ここで、一例として中央処理装置１
１から他の中央処理装置１２〜１ｎに同時割込を
かける場合の動作を説明する。
のデータ処理装置を示したものである。１１〜１
ｎは中央処理装置、２１〜２ｎは他中央処理装置
への割込起動回路、３１〜３ｎは割込起動信号
線、４１〜４ｎは自装置に対する割込起動禁止信
号線、５１〜５ｎはゲート、６１〜６ｎは割込レ
ジスタ、７１〜７ｎは他装置からの割込起動を識
別するための割込レジスタの特定ビツト、８１〜
８ｎは割込レジスタの特定ビツト７１〜７ｎに
“１”が設定されたことにより起動される割込処
理部である。ここで、一例として中央処理装置１
１から他の中央処理装置１２〜１ｎに同時割込を
かける場合の動作を説明する。
まず中央処理装置１１で割込起動回路２１を起
動する命令を実行する。この結果割込起動回路２
１が起動され、割込起動信号線３１の信号は割込
起動禁止信号線４１の信号によりゲート５１で自
装置の割込レジスタ６１への“１”の設定は禁止
されるとともに他の中央処理装置１２〜１ｎへは
ゲート５２〜５ｎを介して割込レジスタ６２〜６
ｎの特定ビツト７２〜７ｎへ“１”を設定する。
他の中央処理装置１２〜１ｎの割込処理部８２〜
８ｎは割込レジスタ６２〜６ｎの特定ビツト７２
〜７ｎへ“１”が設定されたことにより割込処理
を実行する。
動する命令を実行する。この結果割込起動回路２
１が起動され、割込起動信号線３１の信号は割込
起動禁止信号線４１の信号によりゲート５１で自
装置の割込レジスタ６１への“１”の設定は禁止
されるとともに他の中央処理装置１２〜１ｎへは
ゲート５２〜５ｎを介して割込レジスタ６２〜６
ｎの特定ビツト７２〜７ｎへ“１”を設定する。
他の中央処理装置１２〜１ｎの割込処理部８２〜
８ｎは割込レジスタ６２〜６ｎの特定ビツト７２
〜７ｎへ“１”が設定されたことにより割込処理
を実行する。
このようにして中央処理装置１１から他の中央
処理装置１２〜１ｎへの同時割込が実行される。
同時割込後の各中央処理装置の動作は従来技術と
同じである。また中央処理装置１１，１３〜１ｎ
への同時割込も同様に説明できる。
処理装置１２〜１ｎへの同時割込が実行される。
同時割込後の各中央処理装置の動作は従来技術と
同じである。また中央処理装置１１，１３〜１ｎ
への同時割込も同様に説明できる。
以上述べたように、本発明によれば、任意の中
央処理装置から他の全ての中央処理装置への同一
内容の割込が１つの割込信号線を介して同時に行
なえる一方、自装置については割込を行なわない
ようにすることができるので、任意の１台により
他の全装置に対して共通の処理を行なわせる際の
プログラムが簡略化できる効果を有する。
央処理装置から他の全ての中央処理装置への同一
内容の割込が１つの割込信号線を介して同時に行
なえる一方、自装置については割込を行なわない
ようにすることができるので、任意の１台により
他の全装置に対して共通の処理を行なわせる際の
プログラムが簡略化できる効果を有する。
図は本発明によるデータ処理装置の一実施例の
ブロツク図である。 １１〜１ｎ…中央処理装置、２１〜２ｎ…割込
起動回路、３１〜３ｎ…割込起動信号線、４１〜
４ｎ…割込起動禁止信号線、５１〜５ｎ…ゲー
ト、６１〜６ｎ…割込レジスタ、７１〜７ｎ…特
定ビツト、８１〜８ｎ…割込処理部。
ブロツク図である。 １１〜１ｎ…中央処理装置、２１〜２ｎ…割込
起動回路、３１〜３ｎ…割込起動信号線、４１〜
４ｎ…割込起動禁止信号線、５１〜５ｎ…ゲー
ト、６１〜６ｎ…割込レジスタ、７１〜７ｎ…特
定ビツト、８１〜８ｎ…割込処理部。
Claims (1)
- １ 複数の中央処理装置で構成されるデータ処理
装置において、全中央処理装置間を１つの割込信
号線により接続するとともに、該割込信号線を介
して他の全ての中央処理装置へ割込命令を発生す
る一方、自装置に対しては割込禁止命令を発生す
る割込起動回路を各中央処理装置にそれぞれ設け
ることにより、任意の割込起動回路を含む１台の
中央処理装置から他の全ての中央処理装置へ同一
内容の割込を同時に行なう一方、該割込起動回路
を含む自装置については上記割込禁止命令の働き
により割込を行なわないよう構成したことを特徴
とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20015881A JPS58101360A (ja) | 1981-12-14 | 1981-12-14 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20015881A JPS58101360A (ja) | 1981-12-14 | 1981-12-14 | デ−タ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58101360A JPS58101360A (ja) | 1983-06-16 |
| JPS6326421B2 true JPS6326421B2 (ja) | 1988-05-30 |
Family
ID=16419748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20015881A Granted JPS58101360A (ja) | 1981-12-14 | 1981-12-14 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58101360A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02100867U (ja) * | 1989-01-31 | 1990-08-10 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58121468A (ja) * | 1982-01-13 | 1983-07-19 | Matsushita Electric Ind Co Ltd | マルチプロセツサ装置 |
| JPS6081648A (ja) * | 1983-10-11 | 1985-05-09 | Nippon Telegr & Teleph Corp <Ntt> | 情報処理装置 |
| JPH07120343B2 (ja) * | 1989-06-15 | 1995-12-20 | 日本電気株式会社 | マルチプロセッサシステム |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5838808B2 (ja) * | 1979-05-16 | 1983-08-25 | 株式会社日立製作所 | マルチプロセツサシステムにおけるデ−タ転送方式 |
| JPS57152066A (en) * | 1981-03-16 | 1982-09-20 | Tokyo Electric Co Ltd | Opu communication system in multi-opu system |
-
1981
- 1981-12-14 JP JP20015881A patent/JPS58101360A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02100867U (ja) * | 1989-01-31 | 1990-08-10 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58101360A (ja) | 1983-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4580246A (en) | Write protection circuit and method for a control register | |
| US5175831A (en) | System register initialization technique employing a non-volatile/read only memory | |
| US5872940A (en) | Programmable read/write access signal and method therefor | |
| JPS6326421B2 (ja) | ||
| JPS57135500A (en) | Data memory protecting circuit | |
| JPS633351B2 (ja) | ||
| JPS57117056A (en) | Microcomputer device | |
| JP2646807B2 (ja) | マルチポートメモリ | |
| JPS603049A (ja) | バスインタ−フエ−ス装置 | |
| JPS6020779B2 (ja) | 複合形電子計算機システム | |
| JPH0344333B2 (ja) | ||
| JPS6232832B2 (ja) | ||
| SU1156080A1 (ru) | Двухпортовое устройство сопр жени в вычислительной системе | |
| JPS575143A (en) | Communicating method of multimicroprocessor system | |
| SU1674141A1 (ru) | Устройство дл сопр жени двух микроЭВМ с общей пам тью | |
| JPH0214741B2 (ja) | ||
| JPS5979366A (ja) | Ｃｐｕボ−ド | |
| JPS6240747B2 (ja) | ||
| JPS5856891B2 (ja) | 情報処理システム | |
| JPH02136921A (ja) | レジスタアクセス方式 | |
| JPS6142986B2 (ja) | ||
| JPH0258156A (ja) | データ処理装置 | |
| JPS61235963A (ja) | パケツトパスワ−ドアクセス方式 | |
| JPH03283188A (ja) | メモリ・システム | |
| JPS62154050A (ja) | 制御機器デ−タ処理方式 |