JPS62154050A - 制御機器デ−タ処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はマイクロコンピュータ等を使用した制御機器に
おけるデータ処理方式に関する。

〔発明の技術的背景とその問題点〕

従来のマイクロコンピュータ（以下マイコンと略称する
）は、第３図に示す様にマイコンチップ１と、メモリ２
及び入出力機器３とを備え、それぞれデータライン１０
、アドレスライン１１とで結んでいた。この場合のメモ
リ２の構成を考えると、例えば８ピントマイコンにあっ
ては第２図（Ａ）に示すように、データラインが８ビツ
ト、アドレスラインが１６ビツトの構成（６４にバイト
メ８ビツト）となっており、通常はＯＮ番地（Ｈは１６
進数を意味する）からＦＦＦＦ）１番地迄をメモリアド
レス空間として利用できる。

しかしながら所定長（８ビツト）を越えるデータをアク
セスしなければならない事態が生じたときには複数回の
アクセスが必要になるという問題が生ずる。例えばアド
レス４０．及び４１．番地に１２ビツトのデータを入れ
ようとするとき、先ず１回目で下位８ビツトを４１Ｈ番
地に出力し、続いて残りの４ピントを２回目のアクセス
で４０゜番地に出力するというステップが必要となる。

合宿の標準的なマイコンにおいては所定長（又は基準長
）を越えるようなデータの処理はアクセス回数が増加し
、処理速度が低下するという欠点をもっていた。

〔発明の目的〕

本発明は前記事情に鑑みてなされたものであり、基準長
を越えるデータを少ないアクセスで処理することのでき
るデータ処理方式を提供することを目的とするものであ
る。

〔発明の概要〕

前記目的を達成するために本発明は、所定長のデータラ
インとこのデータラインよりも多いビット長をもつアド
レスラインとから構成されるメモリ空間を備えたマイク
ロコンピュータを使用した制御機器において、前記デー
タライン数を越えるデータ長を有するデータを処理する
場合には前記アドレスライン上に該データを送出するよ
うにしたことを特徴とするものである。

〔発明の実施例〕

以下実施例により本発明を具体的に説明する。

第１図は本発明の一実施例を示すブロック図である。

本発明の構成が従来の構成と異なるところは、詳細を後
述するようにメモリアドレス空間の半分をメモリ２Ａに
割当て残りの空間を出力ポート２Ｂとして使用し、出力
ポートアクセス用のアドレスデコーダ４を設けた点であ
る。

前記メモリ空間の分割の内容について第２図（Ｂ）を参
照して説明する。６４にハ′イト×８ビットのメモリに
おける上部半分の３２にバイトス８ピントをメモリ空間
２Ａとして使用し、Ｏｏ番地から７　ＦＦｈ番地とし、
残りの半分（８０００，〜ＦＦＦＦＮ　”）を出力ポー
ト２Ｂとして使用する。そして、この出力ポートのデー
タビット数を１４ビツトとして構成する。そして、例え
ば出力ポートの指定を下記の如く行なえるものとする。

出力ポート＃１ニアドレス１０××　××××××××
×××× 出力ポート性２ニアドレス１１××　××××××××
×××× 上記指定例のうちＸ印のところが各出力ポートに出力さ
れるデータとなり、１４ビツトのデータが１回でアクセ
スできることを意味している。

尚、第１図において、入出力機器３は入出力ボート、タ
イマー、割込みコントローラ等が含まれており、アドレ
スデコーダ４は最上位ビット（２ビツト）をデコードし
、各出力ポートを選択制御するものであり、データライ
ン１０は８本のデータラインからなり、マイコンチップ
２で転送されるデータが往来するものであり、アドレス
ライン１１は１６本のラインからなり、６４にバイトの
アドレス空間をもつものであり、出力ポート２Ｂの選択
ライン１２はアドレスラインの上位２ビツトで出力ポー
トを選択し、イネーブル状態にする。

次に上記構成装置の作用を説明する。

アクセスすべきデータが基準長の８ビツト以内であるも
のは、従来と同様の処理により、１回のアクセスでメモ
リ２Ａ内に読み出し又は書き込まれることになる。

次に、基準長を越えるデータ、例えば特定の予め定めら
れたアドレスの１４ビツトのデータを出力する場合には
、そのアドレスをマイコンチップｌが出力してアドレス
デコーダ４により新設の出力ポート２Ｂの番地を選択さ
せることとなる。即ち、アドレスラインの上位２ビツト
の論理状態で出力ポート＃１又は＃２を選択し、その選
択された出力ボート内に１４ビツトのデータを格納する
ように動作する。従って、１回のアクセスで１４ビツト
のデータを処理することができる。

〔発明の効果〕

以上詳述した本発明によれば、マイクロコンピュータ等
を使用した制御機器において、１回でアクセス可能なデ
ータ長（基準ビット長又は所定ビット長）を越えたビッ
ト長を有するデータを複数回でアクセスする必要がなく
なるので、このような動作を多数回繰り返し使用してい
るような場合にはその処理速度を飛濯的に向上させるこ
とができる。又、特別に高速な出力機器を設ける必要が
無いので安価になると共に、実装面積の有効活用が図れ
る。

【図面の簡単な説明】

第１図は本発明の一実施例ブロック図、第２図（Ａ）は
従来のメモリ構成説明図、同図（Ｂ）は本発明のメモリ
構成説明図、第３図は従来装置のブロック図である。 １・・・マイコンチップ、２Ａ・・・データ用メモリ、
２Ｂ・・・新設出力ポート、３・・・入出力機器、４・
・・アドレスデコーダ。 代理人　弁理士　　則　近　憲　相 同　　大胡典夫 第１図 （Ａ） （Ｂ） ８ご・・ソＹ １４ごゝゝパ／＋ｌｒ 第２図

Claims (1)

【特許請求の範囲】
1. 所定長のデータラインとこのデータラインよりも多いビ
   ット長をもつアドレスラインとから構成されるメモリ空
   間を備えたマイクロコンピュータを使用した制御機器に
   おいて、前記データライン数を越えるデータ長を有する
   データを処理する場合には前記アドレスライン上に該デ
   ータを送出するようにしたことを特徴とするデータ処理
   方式。